JP4181149B2

JP4181149B2 - 半導体パッケージ

Info

Publication number: JP4181149B2
Application number: JP2005185049A
Authority: JP
Inventors: 治藤川
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 2005-06-24
Filing date: 2005-06-24
Publication date: 2008-11-12
Anticipated expiration: 2023-11-12
Also published as: JP2005303331A

Description

本発明は、半導体パッケージおよびその半導体パッケージに半導体部品（ＩＣチップ、ＬＳＩ等）を実装した半導体装置に関するものである。

ＩＣチップやＬＳＩチップとマザーボードであるプリント配線板との電気的な接続は、一般的に半導体パッケージを介して行われる。そして、近年においては樹脂封止型の半導体パッケージ（いわゆるプラスティックパッケージ）がその主流を占めている。

プラスティックパッケージとしては、ａＰＧＡ（ピングリッドアレイ）の基板にＩＣチップを半田ボールを介して搭載するフリップチップ方式やｂサブボードにＩＣチップを半田ボールを介して搭載し、このサブボードを半田ボールを介してＰＧＡの基板に搭載する方式が提案されている。ａの方式については図５、ｂの方式については図６にその概略を示す。
特開平７─５８２６９号公報

ところが、ａの方式では、外部端子である接続ピン１４を形成する部分は、比較的低密度であり、高価なアディティブ法による必要はないのであるが、ＩＣチップを搭載する領域は、高密度であるため、アディティブ法にて作成することが必要となり、結局ＰＧＡ基板２０をアディティブ法で作成することが必須になってしまう。そのため、基板が高価になるという問題があった。また、ｂの方式では、サブボード２２にスルーホール２１を形成することが必須であり、高密度化を阻害することになる。また、片面を放熱体とすることができないなどの問題点が見られた。

本発明は上記の事情に鑑みてなされたものであり、その目的は、低コストで実装領域の高密度化を企図することである。

上記の課題を解決するために本願発明者ら提案する構成は、半導体部品を実装する半導体パッケージであって、放熱領域とする基板と、前記基板上に配置され、導体層と絶縁層を交互に積層し、該絶縁層に形成された複数のバイアホールによって各導体層を接続して、半導体部品搭載領域とするビルドアップ層と、前記ビルドアップ層の上方に位置し、略中央部に透設された窓部、該窓部の周囲に配列する接続パッドを設け、該接続パッドを前記ビルドアップ層の最表層に設けられた接続パッドにはんだボールを介して接合するベースユニットと、前記ビルドアップ層と前記ベースユニットとを電気的に接続した状態で前記窓部内に収容され、前記ビルドアップ層の最表層に設けられた実装パッドにはんだボールを介して接合される半導体部品と、を備えることを特徴とする半導体パッケージである。

以下、本願発明の作用について説明する。説明中の番号は、図面の番号である。なお、本願発明の半導体パッケージ１およびそれに半導体部品１０を実装した半導体装置１'の作用効果は実質的に同じである。本願発明の半導体パッケージ１および半導体装置１'は、ＩＣチップ１０などを搭載する実装基板２とベースユニット３を別々に製造することができ、実装基板２は高密度化に適したアディティブ法にて、ベースユニットはより低コストの方法、例えば周知のサブトラクティブ法にて製造でき、全体として高密度のパッケージ１および半導体装置１'を低コストで製造することができる。

また、実装基板２は、一方の面のみにビルドアップ配線層１７を有するともに、実装基板２の最表層の導体層８と前記ベースユニットの外部端子１４が設けられた側とは反対側に形成された接続パッド１３ａがはんだ１２を介して電気的に接続されてなるため、実装基板２にはスルーホールを必要としない。そのため、高密度化、低コスト化が可能である。

本願発明の半導体パッケージは、高密度、低コストを実現できる。

〔実施例１〕以下、本発明を具体化して実施例１の半導体パッケージ１およびこの半導体パッケージに半導体部品を搭載した半導体装置１'を図１（ａ）（ｂ）、図２、図３、図４に基づき詳細に説明する。

本実施例は、図１（ａ）（ｂ）に示されるように、基本的にＰＧＡタイプのベースユニット３と、実装基板２であるビルドアップ多層薄膜配線板２とによって構成されている。この図１（ａ）（ｂ）ともに概略部であり、ベースユニット３の多層構造と実装基板２の多層構造をそれぞれ省略した。そのため、電気的な接続をより明確にするために、図３、４に拡大図を記載した。

この実施例では、実装基板２は、放熱体として作用する。実装基板２であり、放熱体でもあるビルドアップ多層薄膜配線板２は、高熱伝導性材料からなる板材としてのりん青銅板を主体として形成されている。このりん青銅板の片側面全体は放熱領域となっており、かつその反対側面全体は電子部品搭載領域となっている。このりん青銅以外にも窒化アルミニウム、炭化珪素、アルミニウムなどのセラミックス、金属などを使用できる。これは高熱伝導性基板とよばれる。電子部品搭載領域全体には、高密度配線層としてのビルドアップ層１７が形成されている。本実施例では、前記ビルドアップ層１７は絶縁層５と極めてファインな導体層６とを交互に積層したような構成を有している。各層の導体層６は、絶縁層５に形成されたバイアホール７によって互いに接続されている。

図３に示されるように、ビルドアップ層１７上には、電子部品としてのＬＳＩチップ１０が搭載されている。ＬＳＩチップ１０とビルドアップ層１７上の実装パッド９とは、はんだボール１１を介して接合されている。なお、ＬＳＩチップ１０は、必要に応じてポッティング樹脂１９等によって封止される（図１（ｂ）、図４参照）。また、実装基板２を物理的に接着する接着剤層１８を設けることにより、半導体パッケージ１、半導体装置１'の強度を向上させることが可能である。ビルドアップ層１７の外縁部には、接続端子としての多数の接続パッド（実装基板の最表層の導体層）８が規則的に配設されている。そして、ＬＳＩチップ側と接続パッド８とは、ビルドアップ層の内層または外層の導体層６を介して電気的に接続されている。

ベースユニット３は、基本的に加工し易いプラスティック材料１５を主体として形成されている。図１（ａ）、（ｂ）に示されるように、ベースユニット３のほぼ中央部には、前記実装基板の外形にほぼ等しい外形を有する窓部１６が透設されている（図２にベースユニットの平面図を示す）。窓部１６の周囲には、表裏を貫通するスルーホール１３ｃが多数形成されている。各スルーホール１３ｃには、入出力端子としての金属製のピン１４が挿入されている。

図３、４に示されるように、窓部１６の周囲を取り囲むように配列された接続パッド１３ａと、スルーホールのランドとは、導体層１３ｂを介して電気的に接続されている。また、ベースユニット３側の接続パッド（ベースユニットの外部端子が設けられた側とは反対側に形成された導体層）１３ａと、ビルドアップ多層薄膜配線板２の接続パッド（最表層の導体層）８とは、はんだボール１２を介して接合されている。

図１（ａ）（ｂ）、図３、図４に示されるように、ベースユニット３にビルドアップ多層薄膜配線板２を装着すると、ビルドアップ多層薄膜配線板２の実装領域が窓部１６から外側に露出するようになっている。そして、本実施例の半導体装置１'は、図示しないマザーボードにピンによってフェースダウン式に実装されるようになっている。つまり、実装時においては放熱領域が上向き（外側向き）になり、電子部品搭載領域が下向き（内側向き）になる。

ここで、この半導体パッケージ１、半導体装置１'を作製する手順の一例を紹介する。半導体パッケージ１、半導体装置１'を構成するビルドアップ多層薄膜配線板２は、次のようにして作製される。まず出発材料であるりん青銅板４の片面を黒化処理し、その上に感光性エポキシ樹脂（エポキシアクリレート）を塗布する。そして、露光・現像を行うことにより、内径４０μｍのバイアホール形成用穴を有する厚さ１５μｍの絶縁層５を形成する。スパッタリングすることによって絶縁層５上に厚さ０．１μｍのＣｒ薄層を形成し、更にその上にスパッタリングすることによって厚さ０．２μｍのＣｕ薄層を形成する。

Ｌ／Ｓ＝２５μｍ／２５μｍの配線パターンを形成するためのめっきレジストをＣｕ薄層上に配置する。この状態で電解Ｃｕめっき及び電解Ｎｉめっきを順次行うことにより、厚さ６μｍのＣｕめっき層及び厚さ１μｍのＮｉめっき層をそれぞれ形成する。めっきレジストを剥離した後、塩化第二銅溶液と２０％塩酸水溶液とを用いて非めっき部分のＣｕ薄層及びＣｒ薄層をエッチングする。そして、以上の工程を必要に応じて繰り返すことにより、絶縁層５と複数種の金属からなる配線パターン（導体層）６とを交互に形成する。その結果、配線パターン６を５層備えたビルドアップ多層薄膜配線板（３５ｍｍ角、１．０ｍｍ厚）２が作製される。絶縁層としてエポキシアクリレートを使用するため、低コスト化を図ることができる。

一方、ベースユニット３は次のようにして作製される。まずプラスティック板をコアとする銅張積層板（５０ｍｍ角，１．７ｍｍ厚）をエッチングして所定のパターンを持つ基板を得る。ついでこの基板３枚をプリプレグを介して加熱加圧プレスして４層の配線板を得る。ついでこの外周部を穴あけ加工することにより、ピン挿入用のスルーホール形成用孔を形成する。触媒核付与及びその活性化の後、無電解Ｃｕめっきを行うことにより、前記スルーホール形成用孔内にＣｕを析出させる。

銅張積層板のほぼ中央部を貫通ざぐり加工（３１ｍｍ角）することにより、窓部１６を形成する。所定部分にめっきレジストを配置した状態で電解Ｃｕめっきを行うことにより、必要部分にＣｕを析出させる。めっきレジストを剥離した後、不要なＣｕをエッチングする。このエッチングによってスルーホール１３ｃ、接続パッド（ベースユニットの外部端子が設けられた側とは反対側に形成された導体層）１３ａと配線パターン（導体層）１３ｂが形成される。この後、スルーホールのランド及び接続パッド１３ａ以外の部分を被覆するようにソルダーレジストを形成した後、スルーホール１３ｃにピン１４を挿入する。

ベースユニット３とビルドアップ多層薄膜配線板２とは、はんだボール１２を介して電気的に接続される。はんだボール１２の形成は次のような方法による。はんだボール１２を形成すべき場所、即ち接続パッド１３ａに相当する場所に穴が形成されたマスクをベースユニット３に当接し、ついではんだボール１２を付与する。はんだボールは、マスクの穴に落ち込み仮固定される。ついで加熱冷却することにより、はんだボール１２は、接続パッド１３ａに固定される。

はんだボールの形成方法としてはこの方法に限定されることなく、例えば、転写法なども使用できる。この方法は、予め接続パッド１３ａにニッケル、金の順序でめっきを行い、ついで樹脂フィルムにはんだ箔を積層し、所定の箇所を残してエッチング、はんだパターンを形成し、このフィルムをはんだパターンが接続パッド１３ａに接するように配置し、リフローするものである。リフローによりはんだは溶融する。はんだ溶融液は樹脂フィルムとの馴染みが悪く、ニッケル−金めっきとの馴染みがよいため、はんだが転写され、同時に表面張力ではんだがボール状になり、冷却するとはんだボールが形成される。

実装基板であるビルドアップ多層薄膜配線板２に半導体部品であるＬＳＩチップ１０を実装する。実装方法はワイヤーボンディングでもはんだボールを介する方法でもよい。はんだボールを介する方法では、ビルドアップ多層薄膜配線板２の実装パッド９に転写法ではんだボール１１を形成しておき、ＬＳＩチップ１０を熱圧着して実装する。最後にポッティング樹脂１９を接続部分にうめこみ、封止する。このようなビルドアップ多層薄膜配線板２とはんだボール１２が形成されたベースユニット３をはんだボール１２が接続パッド８に当接するようにし、リフローして両者を電気的に接続する。

以上のような手順を経ることにより、図１（ｂ）、図３、４に示されるような半導体装置が得られる。なお、半導体パッケージ１（図１（ａ））を作成した後、ＬＳＩチップ１０を実装し、樹脂封止することも可能である。また、ベースユニット３、実装基板２を物理的に接着するために、接着剤層１８を介してもよい。

さて、本実施例の場合、ビルドアップ多層薄膜配線板２を構成するりん青銅板４の片面側には、高密度配線層であるビルドアップ層１７が形成されている。このため、ベースユニット３と共に半導体パッケージ１、半導体装置１'を形成したときでも、半導体パッケージ１の表面にビルドアップ多層薄膜配線板２の面積に相当するようなデッドエリアが生じるというようなことはない。従って、半導体パッケージ１、半導体装置１'全体が大型になることなく、充分な放熱領域を確保することが可能となる。また、大型化が回避されることに起因して信号伝搬速度が速くなるなど、電気特性も向上する。そして、上記のように半導体パッケージ１、半導体装置１'の放熱性が向上することによって、ＬＳＩチップ１０の誤動作・熱破壊等が従来に比して極めて少なくなる。

また、本実施例の場合、ベースユニット３にビルドアップ多層薄膜配線板２を接続すると、りん青銅板４のビルドアップ層１７が窓部１６から大きく露出した状態となる。よって、この窓部１６からＬＳＩチップ１０等を実装、樹脂封止することができる。

そして、本実施例の場合、ビルドアップ層１７はりん青銅板４の片面側のみに形成されることを特徴している。つまり、りん青銅板４自体には貫通スルーホールが形成されないため、穴あけ加工も不要になり、全体の製造コストも低減し高密度が可能である。また、この半導体パッケージ１、半導体装置１'では中央部のビルドアップ多層薄膜配線板２以外の部分が加工し易くかつ安価なプラスティックであることを特徴としている。このため、金属のみまたはセラミックスのみを主体とする従来の半導体パッケージ１、半導体装置１'に比べて、製造コストが安くなる。

更に、本実施例のようなベースユニット３であると、装着すべきビルドアップ多層薄膜配線板２の種類を用途に応じて交換することができる。従って、極めて汎用性に富んだものとなっている。

また、本実施例では、ビルドアップ多層薄膜配線板２のビルドアップ層１７上に複数のＬＳＩチップ１０を搭載していることを特徴としている。このような構成であると、個々のチップ毎に放熱体を取り付ける必要があった従来方法に比較して、製造工程が簡略化する。また、この構成を採ることによりデッドスペースも確実に少なくすることができる。

〔実施例２〕次に、実施例２の半導体パッケージ１、半導体装置１'について説明する。なお、実施例２の半導体パッケージと実施例１の半導体パッケージ１、半導体装置１'とでは構成的に特に大きな差異がないため、かかる点に関する説明は省略し、実装基板の構成とその製造手順のみについて説明する。

ガラスエポキシ銅張積層板（ガラスエポキシ基板４上に銅箔を接着したもの、東芝ケミカル製）上に感光性ドライフィルム（デュポン製）をラミネートし、所望の導体回路パターンが描画されたマスクフィルムを通して紫外線露光させ画像を焼き付いた。次いで、トリクロロエタンで現像を行い、塩化第二銅エッチング液を用いて非導体部の銅を除去した後、メチレンクロリドでドライフィルムを剥離した。これにより基板上に複数の導体パターンからなる第１導体層６を有する配線板を作成した。

ＤＭＤＧに溶解したクレゾールノボラック型エポキシ樹脂（日本化薬製分子量２５００）の25％アクリル化物を７０重量部、ポリエーテルスルフォン（ＰＥＳ）３０重量部、イミダゾール硬化剤（四国化成製、商品名：2E4MZ-CN）４重量部、感光製モノマーであるカプロラクトン変成トリス（アクロキシエチル）イソシアヌレート（東亜合成製、商品名；アロニックスＭ３２５）１０重量部、光開始剤としてのベンゾフェノン（関東化学製）５重量部、光増感剤ミヒラーケトン（関東化学製）０．５重量部、さらにこの混合物に対してエポキシ樹脂粒子（東レ製トレパール）５．５μｍを２０重量部、０．５μｍを２０重量部を混合した後、ＮＭＰを添加しながら混合し、ホモディスパー攪拌機で粘度２０００CPSに調整し、続いて、３本ロールで混練して接着剤溶液を得た。

この感光性接着剤溶液を、前記配線板上に、ロールコーターを用いて塗布し、水平状態で20分間放置してから、６０℃で乾燥を行なった。前記の処理を施した配線板に、100μｍφの黒円が印刷されたフォトマスクフィルムを密着させ、超高圧水銀灯500mj／cm^２で露光した。これをＤＭＤＧ（ジエチレングリコールジメチルエーテル）溶液でスプレー現像することにより、配線板上に100μｍφのバイアホールとなる開口を形成した。さらに、前記配線板を超高圧水銀灯により約3000mj／cm^２で露光し、100℃で１時間、その後150℃で５時間の加熱処理することによりフォトマスクフィルムに相当する寸法精度に優れた開口を有する厚さ５０μｍの樹脂層間接着剤層５を形成した。

前記の処理を施したビルドアップ多層配線板２を、ｐＨ＝１３に調整した過マンガン酸カリウム（KMnO_４、60g／l）に70℃で15分間浸漬して層間樹脂絶縁層の表面を粗化して粗化面を形成し（図１、図３、図４では図示しない）、次いで、中和溶液（シプレイ製）に浸漬した後水洗した。接着剤層５の表面を粗化した基板にパラジウム触媒（シプレイ製）を付与して接着剤層５の表面を活性化させた。

液状レジストを前記この樹脂絶縁層５上にロールコーターを用いて塗布し、６０℃で乾燥させて厚さ約３０μｍのレジスト層を形成した。前記の処理を施した配線板に、Ｌ／Ｓ＝５０／５０の導体回路パターンが描画されたマスクフィルムを密着させ、超高圧水銀灯１０００ｍＪ／ｃｍ^２で露光した。これをトリエチレングリコールジメチルエーテル（ＤＭＤＧ）でスプレー現像処理することにより、配線板上に導体回路パターン部の抜けためっき用レジストを形成した。さらに超高圧水銀灯により、６０００ｍＪ／ｃｍ^２で露光し、１０００℃で１時間、その後１５０℃で３時間の加熱処理を行った。

前記の配線板を下記に示す組成のアディティブ用無電解めっき液に１１時間浸漬し、めっき膜の厚さが２５μｍの無電解銅めっきを施し、第２導体層６、バイアホール７を形成した。
硫酸銅０．０６ｍｏｌ／ｌ
ホルマリン０．３０ｍｏｌ／ｌ
水酸化ナトリウム０．３５ｍｏｌ／ｌ
ＥＤＴＡ０．３５ｍｏｌ／ｌ
添加剤少々
温度７０〜７２℃
ｐＨ１２．４
めっきレジストを塩化メチレンで剥離したのち、接着剤層５形成、粗化、めっきレジスト形成、無電解めっきを３回繰り返して、図３、図４の実装基板２に相当する構成を得た。この実施例では、接着剤層表面が粗化されており、導体層６と絶縁層５との密着に優れている。また、絶縁樹脂としてエポキシアクリレートとＰＥＳ（ポリエーテルスルホン）との複合体を用いるため、靱性が高く、強度、ヒートサイクル特性に優れている。

そして、実施例１のときと同様にベースユニット３と実装基板２とを接続する。なお、この実施例では、実装基板２を構成する基板４としてガラスエポキシ基板を使用しており、非常に熱伝導率が悪く、放熱性に劣る。そこで、この基板４にのみ、熱をビルドアップ層１７が形成された面とは反対面に伝達させるためのスルーホール（サーマルビア）を形成することができる（これは図示しない）。また、この基板４のビルドアップ層１７が形成された面とは反対面に、金属層を設けておきこの金属層とサーマルビアを接続することにより、放熱性を向上させることができる。

サーマルビアは基板４にのみ形成されるので、ビルドアップ配線層１７の配線密度を低下させることはない。以上のような手順を経ることにより、図１〜図４に示された実施例１の半導体パッケージ１、半導体装置１'と同様の構成が得られる。

さて、本実施例２の半導体パッケージについても前記実施例１の半導体パッケージ１と構成が殆ど同一であるため、同様の作用効果を奏するということはいうまでもない。
本発明は上記実施例１，２のみに限定されることはなく、以下のような構成に変更することが可能である。例えば、
（ａ）ベースキャリア形成用の材料として、前記プラスティック以外の材料、例えば加工が容易で比較的安価なその他の材料を使用することもできる。

（ｂ）ＰＧＡタイプのベースキャリアに代えて、例えばはんだボールを外部端子とでき、また、外部端子をピンに代えてリード等にすることができるということである。
（ｃ）実装基板に搭載するＬＳＩチップは複数でも１個でも構わない。また、ＬＳＩチップのほかにも発熱量の多い電子部品を搭載することも勿論可能である。

（ｄ）実装基板２とベースユニット３との接続部を樹脂封止してもよい。また、例えば全体をキャップによって封止するという方法に代えても良い。また、これらを併用しても勿論良い。

（ｅ）ベースユニットのピンはスルーホールに挿入するタイプのものに限られない。例えば、ベースユニットにスルーホールを形成することなく、表面に設けられたパッド等に直接接合するようなタイプにしても良い。

（ａ）本願発明にかかる半導体パッケージの断面図。（ｂ）本願発明にかかる半導体装置の断面図。ベースユニット３の平面図本願発明にかかる半導体装置の拡大断面図本願発明にかかる半導体装置（樹脂封止、接着剤併用）の拡大断面図従来技術にかかる実装方式（ａ）従来技術にかかる実装方式（ｂ）

符号の説明

１半導体パッケージ
１'半導体装置
２実装基板（ビルドアップ多層配線板）
３ベースユニット
４基板
５絶縁層
６導体層
７バイアホール
８接続パッド（実装基板の最表層の導体層）
９実装パッド
１０ＬＳＩチップ
１１、１２はんだボール
１３ａ接続パッド（ベースユニットの外部端子が設けられた側とは反対側に形成された導体層）
１３ｂ導体層
１３ｃスルーホール
１３ｄ高密度配線層
１４ピン
１５プラスチック基材
１６窓部
１７ビルドアップ多層配線層
１８接着剤層
１９封止樹脂
２０ＰＧＡ基板
２１サブボードのスルーホール
２２サブボード

Claims

半導体部品を実装する半導体パッケージであって、
放熱領域とする基板と、
前記基板上に配置され、導体層と絶縁層を交互に積層し、該絶縁層に形成された複数のバイアホールによって各導体層を接続して、半導体部品搭載領域とするビルドアップ層と、
前記ビルドアップ層の上方に位置し、略中央部に透設された窓部、該窓部の周囲に配列する接続パッドを設け、該接続パッドを前記ビルドアップ層の最表層に設けられた接続パッドにはんだボールを介して接合するベースユニットと、
前記ビルドアップ層と前記ベースユニットとを電気的に接続した状態で前記窓部内に収容され、前記ビルドアップ層の最表層に設けられた実装パッドにはんだボールを介して接合される半導体部品と、
を備えることを特徴とする半導体パッケージ。
前記窓部の周囲に位置し、前記ビルドアップ層と前記ベースユニットとを接着する接着剤層をさらに備えることを特徴とする請求項１に記載の半導体パッケージ。