CN114823548B - 一种面向光电共封装的lga封装结构 - Google Patents

一种面向光电共封装的lga封装结构 Download PDF

Info

Publication number
CN114823548B
CN114823548B CN202210738281.5A CN202210738281A CN114823548B CN 114823548 B CN114823548 B CN 114823548B CN 202210738281 A CN202210738281 A CN 202210738281A CN 114823548 B CN114823548 B CN 114823548B
Authority
CN
China
Prior art keywords
substrate
photoelectric
optoelectronic
dimensional stacked
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210738281.5A
Other languages
English (en)
Other versions
CN114823548A (zh
Inventor
霍婷婷
李顺斌
王伟豪
刘冠东
张汝云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Lab
Original Assignee
Zhejiang Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Lab filed Critical Zhejiang Lab
Priority to CN202210738281.5A priority Critical patent/CN114823548B/zh
Publication of CN114823548A publication Critical patent/CN114823548A/zh
Application granted granted Critical
Publication of CN114823548B publication Critical patent/CN114823548B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明公开一种面向光电共封装的LGA封装结构，包括外壳和基板，均呈工字型，所述外壳包括底座和压盖，基板设置在底座上，在工字型的基板的桥接处键合连接有光电三维堆叠芯片，所述压盖设置在基板上方，同时预留出光电三维堆叠芯片垂直方向的空间。本发明的结构将光电三维堆叠芯片与基板连接后，插入LGA封装结构中固定即可，发挥了LGA封装密度大、接口丰富、器件拼装紧凑体积小的特点，避免了引线寄生电感产生的噪声及引脚共面性问题而引起的虚焊和焊接不良的问题，具有可靠性高、集成度高的特点；还可以更换芯片重复使用，节约成本，且解决了光学封装与电学封装难以并存的问题，设计新颖，适用于大规模高密度光电芯片的光电共封装。

Description

一种面向光电共封装的LGA封装结构
技术领域
本发明涉及微电子/光电子器件领域，尤其涉及一种面向光电共封装的LGA封装结构。
背景技术
随着人工智能、物联网、大数据和云计算的日益兴起，数据传输与通信的需求不断增大，光电三维堆叠芯片应运而生。封装是芯片设计制作完成后的重要环节，决定了接口数量、供电散热以及可靠性等参数。
半导体封装技术主要包括BGA(Ball Grid Array)焊球阵列封装、PGA(Pin GridArray)插针网络阵列封装、LGA(land grid array)栅格阵列封装、SiP(System InPackage)系统级封装、WLP(Wafer Level Package)晶圆级封装等封装技术。其中，LGA封装技术是在底面制作有阵列状态电极触点的封装，装配时将芯片插入封装即可，LGA封装结构能够以比较小的封装容纳更多的输入输出引脚，并且由于外壳底座中探针垂直贯穿使得信号传输距离大大缩短，阻抗减小，适用于高速信号传输。
与传统IC芯片不同，光电三维堆叠芯片封装工作包括电学封装与光学封装，电学封装工作具体包括驱动控制电路板的设计制作、基板的设计制作、倒装焊工艺加工、金丝键合工艺加工等环节，其中引线寄生电感会产生噪声，引脚共面性问题会产生虚焊和焊接不良的问题，且由于传统的封装方法是基于IC芯片的电学封装，难以与光学封装兼容。
发明内容
为了解决现有技术中存在的上述技术问题，本发明提出了一种面向光电共封装的LGA封装结构，呈“工”字型，用来封装光电三维堆叠芯片，其具体技术方案如下：
一种面向光电共封装的LGA封装结构，包括外壳和基板，均呈工字型，所述外壳包括底座和压盖，所述基板设置在底座上，在工字型的基板的桥接处键合连接有光电三维堆叠芯片，所述压盖设置在基板上方，同时预留出光电三维堆叠芯片垂直方向的空间。
进一步地，所述光电三维堆叠芯片是指电芯片与硅光芯片三维堆叠的结构，当光电三维堆叠芯片表面有焊料时，焊料厚度小于5 μm，光电三维堆叠芯片与基板通过倒装芯片或打线键合的方法连接；所述光电三维堆叠芯片表面没有焊料时，通过BGA植球焊接的方式与基板连接。
进一步地，所述基板桥接处表面设有第二焊盘，基板和底座的桥接处的宽度小于光电三维堆叠芯片边缘1 mm~4 mm。
进一步地，所述光电三维堆叠芯片表面的焊盘和基板表面的焊盘的镀金要求均为：底部Ni>3 μm，金>1 μm；光电三维堆叠芯片和基板表面平整度要求在
Figure DEST_PATH_IMAGE001
0.03 mm以内。
进一步地，所述底座的高度大于2 mm且小于10 mm，压盖的高度大于1 mm且小于20mm；底座中内嵌的弹簧针直径0.1 mm~0.4 mm，相邻两个弹簧针中心到中心的距离为0.15mm~0.25 mm，弹簧针长度与传输频率成反比，与阻抗、噪声成正比；弹簧针直径与过流能力成正比；底座下方设有第一焊盘101。
进一步地，所述基板的材料为陶瓷，包括氧化铝、氮化铝、碳化硅。
进一步地，所述基板的材料通过生料机械加工一体成型的工艺处理。
进一步地，所述基板可以是低温共烧陶瓷基板，包括基板本体和金属线路层，所述金属线路层包括上层金属线路层、内部金属线路层、下层金属线路层。
进一步地，所述金属线路层将光电三维堆叠芯片表面的焊盘引出，与底座电气连接，即光电三维堆叠芯片通过金属线路层与底座电气连接，其中所述下层金属线路层形成LGA基板焊盘面。
进一步地，所述芯片与基板连接强度为连接后推力满足100 N以上。
有益效果：
1、通过采用LGA封装结构应用于光电共封装，不仅可发挥LGA封装密度大、接口丰富、器件拼装紧凑体积小的特点，而且可避免引线寄生电感产生的噪声及引脚共面性问题而引起的虚焊和焊接不良的问题，具有可靠性高、集成度高的特点。
2、通过采用LGA封装结构应用于光电共封装，可更换光电三维堆叠芯片结构中的芯片重复使用，节约成本。
3、通过将基板和LGA外壳设计为“工”字型，为光学封装的垂直耦合和端面耦合预留了空间，解决了光学封装与电学封装难以并存的问题，适用于大规模高密度光电芯片的光电共封装。
附图说明
图1为本发明实施例提供的一种面向光电共封装的LGA封装结构俯视示意图；
图2为本发明实施例提供的一种面向光电共封装的LGA封装结构仰视示意图；
图3为本发明实施例提供的一种面向光电共封装的LGA封装装置的结构框图；
图4为本发明实施例提供的一种面向光电共封装的LGA封装装置的桥接处截面示意图。
光电芯片三维堆叠结构。
具体实施方式
为了使本发明的目的、技术方案和技术效果更加清楚明白，以下结合说明书附图，对本发明作进一步详细说明。
本发明的实施例公开了一种面向光电共封装的LGA封装结构，解决了现有技术中电学封装与光学封装难以并存的问题，适用于大规模高密度光电芯片的光电共封装。
如图1至图4所示，本实施例的一种面向光电共封装的LGA封装结构，包括呈工字型的外壳和工字型基板200，外壳包括底座100和压盖102，基板200设置在底座100上，在工字型基板200的桥接处键合连接有光电三维堆叠芯片300；该LGA封装结构设计为“工”字型，该设计可以满足光电共封装的需求，且创新性地具备垂直耦合和端面耦合的灵活选择性。
所述光电三维堆叠芯片300是指电芯片与硅光芯片三维堆叠的结构，实现芯片间最短的电互联，损耗小，互联密度高，功耗低。
所述光电三维堆叠芯片300与基板200可通过Flip-chip、打线键合等方法连接后，插入LGA封装结构中固定。
实施例中，所述基板200和底座100的桥接处的宽度小于光电三维堆叠芯片300边缘1 mm~4 mm。本方案中，由于该封装结构设计为“工”字型，桥接处露出了待封装的光电三维堆叠芯片300边缘，为后续光学封装提供了端面耦合的空间。外壳底座100和外壳压盖102同样是“工”字型结构，压盖102设置基板200上方，同时预留出了光电三维堆叠芯片300垂直方向的空间，为后续光学封装提供了垂直耦合的空间。
所述底座100的高度大于2 mm且小于10 mm，压盖102的高度大于1 mm且小于20mm。本方案中，底座100及压盖102的制作应考虑接触电阻、最大电流、最大电压、最高工作频率、管脚等因素。底座100中内嵌的弹簧针直径0.1 mm~0.4 mm，相邻两个弹簧针中心到中心的距离为0.15 mm~0.25 mm，弹簧针长度与传输频率成反比，与阻抗、噪声成正比；弹簧针直径与过流能力成正比。底座100下方通过第一焊盘101与PCB驱动电路板连接。
所述光电三维堆叠芯片300表面焊料厚度小于5 μm。本方案中，光电三维堆叠芯片300表面也可无焊料，直接通过BGA植球焊接的方式与基板200连接，基板200桥接处表面设有第二焊盘201。
所述光电三维堆叠芯片300表面的焊盘和基板200表面的焊盘的镀金要求均为：底部Ni>3 μm，金>1 μm。光电三维堆叠芯片300和基板200表面平整度要求在
Figure 281063DEST_PATH_IMAGE001
0.03 mm以内，防止由于基板200表面凹凸不平带来的接触后基板200表面应力不均导致的接触不良或信号噪声大等问题。
所述基板200的材料为陶瓷，如氧化铝、氮化铝、碳化硅等。
所述基板200的材料通过生料机械加工一体成型的工艺处理。通过生料机械加工一体成型工艺加工的陶瓷基板，相比于熟料激光打孔的基板，机械强度较好，产品可靠性较高。
所述光电三维堆叠芯片300与基板200连接强度为连接后推力满足100 N以上。本方案中，光电三维堆叠芯片300与基板200焊接达到一定强度后可减小放进LGA封装结构的底座和压盖固定时剪切力的影响，提高该封装结构的可靠性。
本发明还提供一种低温共烧陶瓷基板，参考图3，包括基板本体和金属线路层202，所述低温共烧陶瓷基板结构的内部电路包括上层金属线路层、内部金属线路层、下层金属线路层。通过设计内部布线方式，将光电三维堆叠芯片300表面密集的焊盘引出，与LGA封装结构的底座100进行电气连接。其中，所述下层金属线路层形成LGA基板焊盘面。
综上所述，不同于传统电学芯片，光电三维堆叠芯片封装工作包括电学封装与光学封装，电学封装中引线寄生电感会产生噪声，引脚共面性问题会产生虚焊和焊接不良的问题，最重要的是由于传统的封装方法是基于IC芯片的电学封装，难以与光学封装兼容。本实施例的方案通过采用LGA封装结构应用于光电共封装，不仅可发挥LGA封装密度大、接口丰富、器件拼装紧凑体积小的特点，而且可避免引线寄生电感产生的噪声及虚焊、焊接不良的问题，具有可靠性高、集成度高的特点。同时，可更换芯片重复使用，节约成本。通过将基板和LGA外壳设计为“工”字型，可具备光学封装垂直耦合和端面耦合的灵活选择性，解决了光学封装与电学封装难以并存的问题，适用于大规模高密度光电芯片的光电共封装。
以上所述，仅为本发明的优选实施案例，并非对本发明做任何形式上的限制。虽然前文对本发明的实施过程进行了详细说明，对于熟悉本领域的人员来说，其依然可以对前述各实例记载的技术方案进行修改，或者对其中部分技术特征进行同等替换。凡在本发明精神和原则之内所做修改、同等替换等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种面向光电共封装的LGA封装结构，其特征在于，包括外壳和基板（200），均呈工字型，所述外壳包括底座（100）和压盖（102），所述基板（200）设置在底座（100）上，在工字型的基板（200）的桥接处键合连接有光电三维堆叠芯片（300），所述压盖（102）设置在基板（200）上方，同时预留出光电三维堆叠芯片（300）垂直方向的空间；
所述基板（200）桥接处表面设有第二焊盘（201），基板（200）和底座（100）的桥接处的宽度小于光电三维堆叠芯片（300）边缘1 mm~4 mm。
2. 如权利要求1所述的一种面向光电共封装的LGA封装结构，其特征在于，所述光电三维堆叠芯片（300）是指电芯片与硅光芯片三维堆叠的结构，当光电三维堆叠芯片（300）表面有焊料时，焊料厚度小于5 μm，光电三维堆叠芯片（300）与基板（200）通过倒装芯片或打线键合的方法连接；所述光电三维堆叠芯片（300）表面没有焊料时，通过BGA植球焊接的方式与基板（200）连接。
3. 如权利要求1所述的一种面向光电共封装的LGA封装结构，其特征在于，所述光电三维堆叠芯片（300）表面的焊盘和基板（200）表面的焊盘的镀金要求均为：底部Ni>3 μm，金>1μm；光电三维堆叠芯片（300）和基板（200）表面平整度要求在
Figure DEST_PATH_IMAGE002
0.03 mm以内。
4. 如权利要求1所述的一种面向光电共封装的LGA封装结构，其特征在于，所述底座（100）的高度大于2 mm且小于10 mm，压盖（102）的高度大于1 mm且小于20 mm；底座（100）中内嵌的弹簧针直径0.1 mm~0.4 mm，相邻两个弹簧针中心到中心的距离为0.15 mm~0.25mm，弹簧针长度与传输频率成反比，与阻抗、噪声成正比；弹簧针直径与过流能力成正比；底座（100）下方设有第一焊盘（101）。
5.如权利要求1所述的一种面向光电共封装的LGA封装结构，其特征在于，所述基板（200）的材料为陶瓷，包括氧化铝、氮化铝、碳化硅。
6.如权利要求1所述的一种面向光电共封装的LGA封装结构，其特征在于，所述基板（200）的材料通过生料机械加工一体成型的工艺处理。
7.如权利要求1所述的一种面向光电共封装的LGA封装结构，其特征在于，所述基板（200）可以是低温共烧陶瓷基板，包括基板本体和金属线路层（202），所述金属线路层（202）包括上层金属线路层、内部金属线路层、下层金属线路层。
8.如权利要求7所述的一种面向光电共封装的LGA封装结构，其特征在于，所述金属线路层（202）将光电三维堆叠芯片（300）表面的焊盘引出，与底座（100）电气连接，即光电三维堆叠芯片（300）通过金属线路层（202）与底座（100）电气连接，其中所述下层金属线路层形成LGA基板焊盘面。
9. 如权利要求1所述的一种面向光电共封装的LGA封装结构，其特征在于，所述芯片（300）与基板（200）连接强度为连接后推力满足100 N以上。
CN202210738281.5A 2022-06-28 2022-06-28 一种面向光电共封装的lga封装结构 Active CN114823548B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210738281.5A CN114823548B (zh) 2022-06-28 2022-06-28 一种面向光电共封装的lga封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210738281.5A CN114823548B (zh) 2022-06-28 2022-06-28 一种面向光电共封装的lga封装结构

Publications (2)

Publication Number Publication Date
CN114823548A CN114823548A (zh) 2022-07-29
CN114823548B true CN114823548B (zh) 2022-11-15

Family

ID=82522962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210738281.5A Active CN114823548B (zh) 2022-06-28 2022-06-28 一种面向光电共封装的lga封装结构

Country Status (1)

Country Link
CN (1) CN114823548B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119094A (ja) * 1999-10-21 2001-04-27 Nippon Telegr & Teleph Corp <Ntt> 多チャネル光モジュール用パッケージ
KR100634379B1 (ko) * 2004-07-14 2006-10-16 삼성전자주식회사 반도체 패키지
JP4181149B2 (ja) * 2005-06-24 2008-11-12 イビデン株式会社 半導体パッケージ
US7344383B1 (en) * 2006-12-27 2008-03-18 Intel Corporation Split socket optical interconnect
CN105403963B (zh) * 2015-12-07 2017-07-18 武汉电信器件有限公司 一种气密性并行传输光器件
US11270959B2 (en) * 2018-03-23 2022-03-08 Intel Corporation Enabling magnetic films in inductors integrated into semiconductor packages
CN210575938U (zh) * 2019-11-25 2020-05-19 星科金朋半导体（江阴）有限公司 一种用于lga封装的基板结构
US11854931B2 (en) * 2019-12-19 2023-12-26 Intel Corporation STIM/liquid metal filled laser drill trench to improve cooling of stacked bottom die
CN112635444B (zh) * 2020-12-22 2022-05-10 中国电子科技集团公司第五十五研究所 一种具有三维堆叠形式的微系统封装组件及其制作方法

Also Published As

Publication number Publication date
CN114823548A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
JP5265768B2 (ja) シリコン貫通ビアのブリッジする相互接続
US5726489A (en) Film carrier semiconductor device
US6867501B2 (en) Semiconductor device and method for manufacturing same
US20080237856A1 (en) Semiconductor Package and Method for Fabricating the Same
KR20040080912A (ko) 반도체장치
JPH07170098A (ja) 電子部品の実装構造および実装方法
TW548810B (en) Multi-chip package
CN110364513A (zh) 半导体芯片和包括半导体芯片的半导体封装
CN103650135B (zh) 半导体装置
CN111766664A (zh) 一种光发射组件及光模块
CN114823548B (zh) 一种面向光电共封装的lga封装结构
KR20110055985A (ko) 스택 패키지
CN115527975A (zh) 一种芯片封装结构及芯片封装方法
US20030048624A1 (en) Low-height multi-component assemblies
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
KR20040037561A (ko) 반도체패키지
KR20090036948A (ko) Ｂｇａ 패키지 및 그의 제조 방법
CN101527292B (zh) 芯片封装结构
US11450623B2 (en) Semiconductor device
US20240153880A1 (en) Qfn package comprising two electronic chips with different substrates
KR20080062565A (ko) 플립 칩 패키지
KR100503277B1 (ko) 플립칩 패키지 형성 방법
KR20110004107A (ko) 반도체 패키지용 기판과, 이를 포함하는 반도체 패키지 및 이를 이용한 스택 패키지
KR100489476B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 제조방법
KR20020081794A (ko) 칩 스택 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant