JP2001274204A - ２メタル基板とｂｇａ構造 - Google Patents

２メタル基板とｂｇａ構造

Info

Publication number
JP2001274204A
JP2001274204A JP2000088513A JP2000088513A JP2001274204A JP 2001274204 A JP2001274204 A JP 2001274204A JP 2000088513 A JP2000088513 A JP 2000088513A JP 2000088513 A JP2000088513 A JP 2000088513A JP 2001274204 A JP2001274204 A JP 2001274204A
Authority
JP
Japan
Prior art keywords
plating
copper foil
blind via
via hole
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000088513A
Other languages
English (en)
Inventor
Kenji Yamaguchi
健司 山口
Hiroki Tanaka
浩樹 田中
Toyoharu Koizumi
豊張 小泉
Hiroshi Ishikawa
浩史 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2000088513A priority Critical patent/JP2001274204A/ja
Publication of JP2001274204A publication Critical patent/JP2001274204A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】ブラインドビアホールの穴埋め加工を行うこと
により製造工程を減少させ、生産性及び信頼性を高めた
２メタル基板とＢＧＡの構造を提供することにある。 【解決手段】接着剤層無しの片面銅被覆積層板を構成す
る銅箔４／ベース材２の構成のベース材側表面に接着剤
層５を設け、それらを貫くビアホールをパンチング２１
により形成した後、前記接着剤層５を介して銅箔１９を
貼り合せることによりブラインドビアホール１７を形成
し、このブラインドビアホールにＣｕめっき１３を施し
て導通化した２メタル基板において、前記ブラインドビ
アホール１７の開口部分のみを、前記Ｃｕめっき１３後
に、順次Ｎｉめっき２４及びＡｕめっき８して、前記ブ
ラインドビアホール１７を穴埋めする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ（Ball Gri
d Array ）用の２層配線ＴＡＢ（Tape AutomatedBondin
g）テープ等、絶縁性基板の両面に配線パターンを有し
た２メタル基板（２層配線板）に関し、特に配線ピッチ
１００μｍ以下を得るのに適した２メタル基板およびこ
れをベース材とするＢＧＡ構造に関するものである。
【０００２】
【従来の技術】電子機器の小型軽量化に伴い、その構成
部品についても一層の高機能化、高密度化が図られてい
る。近年、ＬＳＩなどの半導体素子の実装部品は高集積
化と共に多ピン化が進められ、これに対応するため、Ｂ
ＧＡ（Ball Grid Array ）／ＣＳＰ（Chip Size Packag
e or Chip Scale Package ）のようにピンピッチが広く
とれ、ベアチップの採用が可能なパッケージ実装技術の
開発が行われている。また、高密度実装化を推進するに
当たっては、ＴＡＢテープやプリント配線板などの基板
のファインパターン化が図られ、さらにプリント配線板
ではビルドアップ多層配線板のように基板の多層化が進
められている。
【０００３】ＴＡＢテープにおいてはポリイミドテープ
をベース材としてその片面に配線パターンを形成した１
メタルＴＡＢテープが一般的であるが、パソコンなどに
搭載されるチップは高周波化が進んでおり、これに伴い
伝送速度の早い回路の必要性が高まってきていることか
ら、これに対応したＴＡＢテープとしてポリイミドテー
プをベース材としてその上下に配線パターンを形成した
２メタル（２層配線）ＴＡＢテープが実用化されてい
る。
【０００４】この２メタルＴＡＢテープを製造する従来
技術としては、図１０に示すように、２枚の銅箔１、４
間に絶縁層としてポリイミド樹脂層２を有する接着剤無
し２層Ｃｕ貼りＣＣＬ（Copper Clad Laminate）テープ
３をベース材として用意し（図１０（ａ））、その片面
の銅箔４にフォトレジスト３６を付け、露光・エッチン
グによりビアホールパターンを持つＣｕ配線パターン３
４を形成した後（図１０（ｂ）〜（ｅ））、レーザー加
工によりビアホールパターン部から銅箔１に達するブラ
インドビアホール１７をポリイミド樹脂層２に形成する
（図１０（ｆ））。次いで、そのブラインドビアホール
１７内にＣｕめっき１３を行って、Ｃｕ配線パターン３
４と他側の銅箔１とを連結する（図１０（ｆ）〜
（ｈ））。さらに他の片面にフォトレジストとエッチン
グによりＣｕ配線パターンを形成する。Ｃｕ配線パター
ンを両面に形成した後、その上に必要に応じてフォトソ
ルダレジストあるいはエポキシ系ソルダレジストを印刷
法で塗布してコートし、その後ベークを行う。そして配
線パターン上にＮｉ／Ａｕめっき等を行っている。
【０００５】
【発明が解決しようとする課題】しかしながら、ベース
材が接着剤レスのため加工工程が多くなることと、ブラ
インドビアホール（ブラインドビア）構造のため、Ｃｕ
めっき層（約１０μｍ厚さ）で導通化しても、ブライン
ドビアホールの充満が不十分で、次の工程のフォトレジ
ストのコート・ベーク時に気泡が発生しフォトレジスト
層を破るため、Ｃｕ配線のエッチング時に断線となり、
そのため多ピンで微細配線ピッチ：５０μｍ以下のＣＳ
Ｐ（Chip Scale Package）用ＢＧＡとして使えない。
【０００６】そこで本発明の目的は、上記課題を解決
し、ブラインドビアホールの穴埋めを行うことにより、
発泡によるフォトレジストの破れを防止し、しかも加工
工程を減少させること、さらには使用する配線の銅箔の
種類を限定せずに生産性及び信頼性を高めた２層配線Ｔ
ＡＢテープ等の２メタル基板とＢＧＡ構造とを提供する
ことにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、片面銅接着剤レスベース材のポリイミド
面に接着剤層（３〜２５μｍ厚さ）を有する材料を使用
して、パンチで穴開けし銅箔を貼りブラインドビアホー
ル構造とすることと、ブラインドビアホールとその周辺
のみをＣｕめっきとＮｉ、Ａｕめっきする構造とするこ
とを、要点とするものであり、具体的には次のように構
成したものである。
【０００８】（１）請求項１の発明は、接着剤層無しの
片面銅被覆積層板を構成する銅箔／ベース材構成のベー
ス材側の表面に接着剤層を設け、それら銅箔、ベース材
及び接着剤層を貫くビアホールをパンチングにより形成
した後、前記ベース材上に前記接着剤層を介して銅箔を
貼り合せることによりブラインドビアホールを形成し、
このブラインドビアホールにＣｕめっきを施して導通化
した２メタル基板において、前記ブラインドビアホール
の開口部分のみを、前記Ｃｕめっき後に、順次Ｎｉめっ
き及びＡｕめっきして、前記ブラインドビアホールを穴
埋めしたことを特徴とする。
【０００９】（２）請求項２の発明は、請求項１記載の
２メタル基板において、前記銅箔が、圧延箔、電解箔又
は電解箔のいずれか１の銅箔材料から成ることを特徴と
する。
【００１０】（３）請求項３の発明は、請求項１又は２
記載の２メタル基板において、前記片面銅被覆積層板の
ベース材が、ポリイミド、ＢＴレジン、ガラスエポキシ
のうちのいずれか１の樹脂から成り、その吸水率が２．
８以下（２３℃の水中２４時間浸漬試験）であることを
特徴とする。
【００１１】（４）請求項４の発明は、請求項１、２又
は３記載の２メタル基板において、前記銅箔に形成した
配線並びに前記Ｃｕめっき、Ｎｉめっき及びＡｕめっき
したブラインドビアに、Ｎｉ、Ａｕ、あるいはＳｎ、は
んだめっき層を形成したことを特徴とする。
【００１２】（５）請求項５の発明はＢＧＡ構造を対象
としたものであり、請求項１、２、３又は４記載の２メ
タル基板から成る２メタルＴＡＢテープに半導体素子を
搭載して前記銅箔の配線パターンの一方と接続し、その
配線パターンとビアホールを通して導通する他方の銅箔
の配線パターンにはんだボールを設けたことを特徴とす
る。
【００１３】（要点の補足説明） （ａ）接着剤レス片面銅貼りベース材のポリイミド面に
接着剤層（３〜２５μｍ厚さ）を有するベース材を使用
した構造にすること。
【００１４】かかる構造の利点は、予めパンチで穴開け
加工ができ、その後銅箔を貼ることでブラインドビアホ
ールを形成できるため、加工工程が低減できることにあ
る。その理由は、片面の銅箔をフォトレジストでパター
ニング後、銅箔層をエッチングで穴開けしてフォトレジ
ストを除去する工程が不要となるからである。また別の
利点として、レーザ光線で穴開け加工すると加工速度が
遅いのに対して、パンチで穴開け加工すると、加工速度
を１／５０以下に短縮することができる。なお、銅箔の
粗化面最大あらさＲｚ＝２．５μｍの場合には、接着力
を確保するため接着剤層（３μｍ厚さ以上）が必要であ
る。
【００１５】（ｂ）ブラインドビアホールの開口部分の
み、即ちブラインドビアホール及びその周辺のみをＣｕ
めっき後、Ｎｉめっき及びＡｕめっきする構造にするこ
と。
【００１６】ブラインドビアホール及びその周辺のみを
Ｃｕめっき後、ＮｉめっきとＡｕめっきする構造にする
ことでブラインドビアホールの穴埋めを行う。特にＮｉ
めっきは、めっきの付け回りが良好であり、穴埋めに効
果的である。なお、その後、Ｎｉめっきの上にＡｕめっ
きを施すのは、あとでＮｉめっきとＡｕめっきを再度実
施するときの密着性と耐酸化性（工程での熱履歴による
酸化の防止）を向上するためである。
【００１７】このブラインドビアホールの穴埋めによ
り、フォトレジストの塗布後のベークによる発泡でのフ
ォトレジストの破れを防止し、しかもその穴埋めにより
加工工程を減少させることができる。
【００１８】（ｃ）ベース材は、ポリイミド、ＢＴレジ
ン、ガラスエポキシのいずれかで吸水率が、２．８以下
（２３℃の水中２４時間浸漬試験）であること。
【００１９】これは、はんだリフロー時にベース材の吸
水率が大きいと、ベース材と銅箔との間で剥離する、い
わゆるホップコーン現象が発生し、ＢＧＡ構造としては
信頼性のないものとなり、使えなくなることによる。
【００２０】
【発明の実施の形態】本発明の実施形態は、例えば、接
着剤レスの両面Ｃｕ貼りベーステープ（図１０（ａ））
に代えて、図３のような接着剤レス片面ＣＵ貼りベース
テープ（接着剤レス片面銅被覆ＣＣＬ）２０のポリイミ
ド表面に接着剤層５を設け、パンチングでブラインドビ
アホール（直径１５０μｍ以下）を穴開けした後、図３
のように銅箔（銅箔層１９）を貼り合わせてブラインド
ビアホールを形成し、そのブラインドビアホールの開口
部分のみをＣｕめっき後、ＮｉめっきとＡｕめっきした
構造にすることで、ブラインドビアホールの穴埋めを行
い、これにより発泡によるフォトレジストの破れを防止
し、しかも加工工程を減少させること、さらには使用す
る配線の銅箔の種類を限定せずに、高生産性及び信頼性
を高めた２層配線ＴＡＢテープ等の２メタル基板とＢＧ
Ａ構造とを提供するものである。
【００２１】以下、図示の実施形態について説明する。
【００２２】＜実施形態１、図１〜図２＞図１及び図２
に、本発明の２メタル基板とＢＧＡ構造の第１の実施形
態を示す。
【００２３】図１（ａ）において、２０は接着剤レス片
面銅被覆ＣＣＬ（Copper Clad Laminate）テープ、つま
り接着剤層無しの片面銅被覆積層板（ここでは接着剤層
レスの片面銅キャストベース材）を示す。この接着剤レ
ス片面銅被覆ＣＣＬテープ２０の材料構成は、厚さ１８
μｍの日本電解製の高温高伸び箔のＨＴＥ箔である銅箔
４／厚さ４０μｍのポリイミド樹脂層２の構成である。
この接着剤レス片面銅被覆ＣＣＬテープ２０のポリイミ
ド樹脂層２側の表面にポリイミド系接着剤を５μｍ厚さ
で塗布し、接着剤層５を設ける。
【００２４】次に、図１（ｂ）に示すように、上記接着
剤層５を設けた接着剤レス片面銅被覆ＣＣＬテープ２０
に、パンチング２１で、デバイスホール９と、直径８０
μｍ以下のブラインドビアホール１７の穴あけ加工を予
め行った。
【００２５】次に、図１（ｃ）に示すように、ポリイミ
ド樹脂層２側に、接着剤層５を介して、厚さ１８μｍの
日本電解製の高温高伸び箔のＨＴＥ箔である銅箔銅箔
（銅箔層１９）をラミネート後キュアを行い、ブライン
ドビアホール１７を形成する。即ち、ブラインドビアホ
ール１７の有る２層材（厚さ１８μｍ／５０μｍ／１８
μｍ）を作成した。
【００２６】次に、銅箔４上に、ブラインドビアホール
１７及びその周辺のみを残してめっきレジスト２２をコ
ーティングし、図１（ｄ）に示すように、Ｃｕめっき１
３を１５μｍ厚さ施して、ブラインドビアホール１７を
導通化した。しかし、これだけではブラインドビアホー
ル１７の充満が不十分で、次のフォトレジストのコート
時に気泡が発生し、Ｃｕ層の配線エッチング時に断線す
る可能性がある。そこで、続いて、このブラインドビア
ホール１７のＣｕめっき１３上に、Ｎｉめっき２４を１
０μｍ厚さでめっきし、さらに、その上にＡｕめっき８
を０．５μｍ厚さで施し、これによりブラインドビアホ
ール１７の完全な穴埋めを行った。
【００２７】次に、図１（ｅ）に示すように、めっきし
た銅箔４の層にフォトレジスト２３とＣｕエッチングに
より、グランドパターンを形成した。
【００２８】また、めっきしない反対の銅箔層１９に、
フォトレジスト２３とＣｕエッチングにより、図２
（ｆ）に示すように、ビームリード３５を持つ配線パタ
ーン（配線ピッチ５０μｍ）形成した後、感光性ソルダ
レジスト６を印刷塗布して、光現像でフォトソルダレジ
ストをパターニング（１０μｍの加工精度）し、１．０
％アルカリ水溶液（ＮａＯＨ）で現像後、１５０℃でベ
ークして硬化（硬化後の厚さ２０μｍ）することによ
り、はんだボール用ビア６ａを形成した。その後、配線
パターンにＮｉ／Ａｕめっきを行い製品のＢＧＡ用２層
配線ＴＡＢテープとした。
【００２９】また比較のため、通常の銅箔である日本電
解製のＳＬＰ箔を用いて、上記と同じ工程で製品のＢＧ
Ａ用２層配線ＴＡＢテープを作成した。
【００３０】続いて、図２（ｇ）（ｈ）に示すように、
上記ＢＧＡ用２層配線ＴＡＢテープを用いてＢＧＡ構造
の半導体装置を構成した。まず、図２（ｇ）に示すよう
に、インナリードボンディング１０でビームリード３５
をＬＳＩチップ１２のＡｌ素子電極にダイレクト接合し
た。その後、図２（ｈ）に示すように、封止樹脂１８に
より、接合部を封止した。また、グランド面つまり銅箔
４の側に、接着剤を介してステフナーを張り付けた。さ
らに、はんだボール用ビア６ａにはんだボールをリフロ
ーして、直径０．６mmのはんだボール１６を計８６４個
搭載した。
【００３１】かくして得られた本実施形態と比較例のＢ
ＧＡ構造の特性試験として、両者を８５℃×８５％ＲＨ
に１９６時間保持し吸湿した後、温度サイクル（−６５
℃（３０分保持）＋１５０℃（３０分保持））を２００
０サイクル実施し、比較検討した。その結果、２０００
サイクルまで両者の組み合わせの製品がリード断線が発
生せず、本発明の接着剤ありの組み合わせでは良好な結
果が得られた。
【００３２】上記実施形態では、デバイスホール有りの
形態について説明したが、本発明はこれに限られるもの
ではなく、図４〜図５のようにデバイスホール無しのフ
リップチップ・ボンディングタイプのＴＡＢテープの実
施形態や、図６〜図７又は図８〜図９のようにデバイス
ホール無しのワイヤボンディングタイプのＴＡＢテープ
や、それらを用いたＣＳＰ・ＢＧＡ構造の半導体パッケ
ージにも応用することが可能である。
【００３３】＜実施形態２、図４〜図５＞図４〜図５
に、デバイスホール無しのフリップチップ・ボンディン
グタイプの形態例を示す。
【００３４】まず、図４（ａ）に示すように、厚さ１８
μｍの日本電解製の高温高伸び箔のＨＴＥ箔である銅箔
４／厚さ４０μｍのポリイミド樹脂層２の構成を持つ２
接着剤レス片面銅被覆ＣＣＬテープ２０を用意し、その
ポリイミド樹脂層２側の表面にポリイミド系接着剤層５
を５μｍ厚さに設ける。
【００３５】次に、図４（ｂ）に示すように、パンチン
グ２１で、デバイスホール９と、直径８０μｍ以下のブ
ラインドビアホール１７の穴あけ加工を予め行う。
【００３６】次に、図４（ｃ）に示すように、ポリイミ
ド樹脂層２側に、接着剤層５を介して、厚さ１８μｍの
日本電解製の高温高伸び箔のＨＴＥ箔である銅箔銅箔
（銅箔層１９）をラミネート後キュアを行い、ブライン
ドビアホール１７を形成する。
【００３７】次に、図５（ｄ）に示すように、ブライン
ドビアホール１７を形成した銅箔４上に、ブラインドビ
アホール１７及びその周辺のみを残してドライフィルム
を設け、Ｃｕめっき１３を１５μｍ厚さで施して、ブラ
インドビアホール１７を導通化する。続いて、このブラ
インドビアホール１７のＣｕめっき１３上に、Ｎｉめっ
き２４を１０μｍ厚さで施し、さらに、その上にＡｕめ
っき８を０．５μｍ厚さで施し、以てブラインドビアホ
ール１７の完全な穴埋めを行う。
【００３８】次に、ドライフィルムレジストを両面に貼
り、Ｃｕエッチングにより、めっきした銅箔４の層側
に、配線パターン（配線ピッチ５０μｍ）を形成する一
方、めっきしてない反対の銅箔１９の層側に、フリップ
チップ接合領域３７を持つ配線パターンを形成する（図
５（ｄ））。
【００３９】次に、図５（ｄ）に示すように、感光性ソ
ルダレジスト６を印刷塗布し、露光・現像してフォトソ
ルダレジストをパターニング（１０μｍの加工精度）
し、１．０％アルカリ水溶液（ＮａＯＨ）で現像後、１
５０℃でベークして硬化（硬化後の厚さ２０μｍ）する
ことにより、はんだボール用ビア６ａを形成する。その
後、配線パターンにＮｉ／Ａｕめっきを行い製品のＢＧ
Ａ用２層配線ＴＡＢテープとする。
【００４０】続いて、はんだボール用ビア６ａの形成さ
れていない側に、ダイアタッチ剤１１を介してＬＳＩチ
ップ１２を固定する。このとき、銅箔１のフリップチッ
プ接合領域３７に、ＬＳＩチップ１２のＡｌ素子電極
が、フリップチップ接合１４にてダイレクトに接合す
る。そして接合部をアンダフィル剤１５により封止す
る。
【００４１】最後に、図５（ｅ）に示すように、はんだ
ボール用ビア６ａに、はんだボール１６をリフローして
搭載する。
【００４２】＜実施形態３（図６〜図７）、実施形態４
（図８〜図９）＞実施形態３、４として、図６〜図７
と、図８〜図９に、ボンディングタイプのＴＡＢテープ
に応用する形態例を示す。
【００４３】まず、図６（ａ）又は図８（ａ）に示すよ
うに、厚さ１８μｍの日本電解製の高温高伸び箔のＨＴ
Ｅ箔である銅箔４／厚さ４０μｍのポリイミド樹脂層２
の構成である２接着剤レス片面銅被覆ＣＣＬテープ２０
を用意し、そのポリイミド樹脂層２側の表面にポリイミ
ド系接着剤層５を５μｍ厚さに設ける。
【００４４】次に、図６（ｂ）又は図８（ｂ）に示すよ
うに、パンチング２１で、デバイスホール９と、直径８
０μｍ以下のブラインドビアホール１７の穴あけ加工を
予め行う。
【００４５】次に、図６（ｃ）又は図８（ｃ）に示すよ
うに、ポリイミド樹脂層２側に、接着剤層５を介して、
厚さ１８μｍの日本電解製の高温高伸び箔のＨＴＥ箔で
ある銅箔銅箔（銅箔層１９）をラミネート後キュアを行
い、ブラインドビアホール１７を形成する。
【００４６】次に、図７（ｄ）又は図８（ｄ）に示すよ
うに、ブラインドビアホール１７を形成した銅箔４上
に、ブラインドビアホール１７及びその周辺のみを残し
てドライフィルムを設け、Ｃｕめっき１３を１５μｍ厚
さで施して、ブラインドビアホール１７を導通化する。
続いて、このブラインドビアホール１７のＣｕめっき１
３上に、Ｎｉめっき２４を１０μｍ厚さで施し、さら
に、その上にＡｕめっき８を０．５μｍ厚さで施し、以
てブラインドビアホール１７の完全な穴埋めを行う。
【００４７】次に、ドライフィルムレジストを両面に貼
り、Ｃｕエッチングにより、めっきした銅箔４の層側
に、配線パターン（配線ピッチ５０μｍ）を形成する一
方、めっきしてない反対の銅箔１９の層側には、ボンデ
ィング接合領域２８を持つ配線パターンを形成する（図
７（ｄ）又は図８（ｄ））。
【００４８】次に、図７（ｄ）又は図８（ｄ）に示すよ
うに、感光性ソルダレジスト６を印刷塗布し、露光・現
像してフォトソルダレジストをパターニング（１０μｍ
の加工精度）し、１．０％アルカリ水溶液（ＮａＯＨ）
で現像後、１５０℃でベークして硬化（硬化後の厚さ２
０μｍ）することにより、はんだボール用ビア６ａを形
成する。その後、配線パターンにＮｉ／Ａｕめっきを行
い製品のＢＧＡ用２層配線ＴＡＢテープとする。
【００４９】続いて、図７（ｄ）又は図９（ｅ）に示す
ように、はんだボール用ビア６ａの形成されていない銅
箔１９の側に、ダイアタッチ剤１１を介してＬＳＩチッ
プ１２を固定し、そのＡｌ素子電極と銅箔１のボンディ
ング接合領域２８とをワイヤボンディング２６により結
線する。
【００５０】そして、図７（ｅ）又は図９（ｆ）示すよ
うに、接合部を封止樹脂１８により封止し、はんだボー
ル用ビア６ａに、はんだボール１６をリフローして搭載
する。
【００５１】上記実施形態２〜実施形態４の２層配線板
およびＢＧＡ構造により、気泡によるフォトレジストの
破れが無くなり配線のエッチングによる断線が無く、温
度サイクル試験の繰り返し熱応力の負荷に対しての信頼
性の優れた、微細配線（ピッチ８０μｍ以下）の２層配
線ＴＡＢテープあるいは２層配線板およびＢＧＡ構造の
パッケージを供給することができた。
【００５２】
【発明の効果】以上説明したように本発明によれば、次
のような優れた効果が得られる。
【００５３】（１）請求項１、２および５に記載の発明
によれば、ブラインドビアホールの穴埋めが可能とな
り、気泡によるフォトレジストの破れが無くなり、配線
のエッチングによる断線が無く、信頼性の高い２メタル
基板とＣＳＰ・ＢＧＡ構造を提供することができた。
【００５４】また、本発明の２層配線ＴＡＢテープは接
着剤を有しており、そのためベース材のコストも低く安
定しており量産ができるようになった。
【００５５】また、本発明の２メタル基板ないし２層配
線板は上記の接着剤を有しているため、ベース材に貼り
合わされる銅箔について、その種類を限定しない構成材
を用いることにより信頼性の高いＢＧＡ構造を提供する
ことができた。
【００５６】（２）請求項３、５に記載の発明によれ
ば、層配線ＴＡＢテープが接着剤を有しており、その接
着剤層の吸水率が低く接着剤レスのポリイミド層の高い
吸水率に対して耐マイグレーション特性が向上した。ま
た、接着剤を有しているためフォトソルダレジストとの
密着も高く信頼性がある。
【００５７】（３）請求項４、５に記載の発明によれ
ば、上記銅箔に形成した配線並びにＣｕめっき、Ｎｉめ
っき及びＡｕめっきしたブラインドビアホールに、さら
にＮｉ、Ａｕめっき層、あるいはＳｎはんだめっき層を
形成しているため、２層配線ＴＡＢテープのブラインド
ビアホールの穴埋めが完全であり、そのため、ベース材
のコストが高価であっても、製造の歩留りと生産性が向
上し安定していることから量産ができるようになり、全
体の製造コストが低下した。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る２メタル基板の
製作工程を示す横断面図である。
【図２】図１の製作工程に続くＢＧＡ構造の製作工程を
示すを示す横断面図である。
【図３】本発明の２メタル基板の構成材を示す横断面図
である。
【図４】本発明の第２の実施形態に係る２メタル基板の
製作工程を示す横断面図である。
【図５】図４の製作工程に続く２メタル基板の製作工程
とＢＧＡ構造の製作工程を示すを示す横断面図である。
【図６】本発明の第３の実施形態に係る２メタル基板の
製作工程を示す横断面図である。
【図７】図６の製作工程に続くＢＧＡ構造の製作工程を
示すを示す横断面図である。
【図８】本発明の第４の実施形態に係る２メタル基板の
製作工程を示す横断面図である。
【図９】図８の製作工程に続くＢＧＡ構造の製作工程を
示すを示す横断面図である。
【図１０】従来の２メタル基板の製作工程を示す横断面
図である。
【符号の説明】
２ ポリイミド樹脂層 ４ 銅箔 ５ 接着剤層 ６ 感光性ソルダレジスト ６ａ はんだボール用ビア ８ Ａｕめっき ９ デバイスホール １２ ＬＳＩチップ １３ Ｃｕめっき １６ はんだボール １７ ブラインドビアホール １８ 封止樹脂 １９ 銅箔層 ２０ 接着剤レス片面銅被覆ＣＣＬテープ ２１ パンチング ２２ めっきレジスト ２３ フォトレジスト ２４ Ｎｉめっき
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/11 Ｈ０１Ｌ 23/12 Ｌ (72)発明者 石川 浩史 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内 Ｆターム(参考） 5E317 AA24 BB01 BB02 BB03 BB12 BB13 BB15 BB18 CC25 CC31 CD27 GG16 5F044 MM04 MM08 NN08 NN09 NN18 RR18

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】接着剤層無しの片面銅被覆積層板を構成す
    る銅箔／ベース材構成のベース材側の表面に接着剤層を
    設け、それら銅箔、ベース材及び接着剤層を貫くビアホ
    ールをパンチングにより形成した後、前記ベース材上に
    前記接着剤層を介して銅箔を貼り合せることによりブラ
    インドビアホールを形成し、このブラインドビアホール
    にＣｕめっきを施して導通化した２メタル基板におい
    て、 前記ブラインドビアホールの開口部分のみを、前記Ｃｕ
    めっき後に、順次Ｎｉめっき及びＡｕめっきして、前記
    ブラインドビアホールを穴埋めしたことを特徴とする２
    メタル基板。
  2. 【請求項２】前記銅箔が、圧延箔、電解箔又は電解箔の
    いずれか１の銅箔材料から成ることを特徴とする請求項
    １記載の２メタル基板。
  3. 【請求項３】前記片面銅被覆積層板のベース材が、ポリ
    イミド、ＢＴレジン、ガラスエポキシのうちのいずれか
    １の樹脂から成り、その吸水率が２．８以下（２３℃の
    水中２４時間浸漬試験）であることを特徴とする請求項
    １又は２記載の２メタル基板。
  4. 【請求項４】前記銅箔に形成した配線並びに前記Ｃｕめ
    っき、Ｎｉめっき及びＡｕめっきしたブラインドビア
    に、Ｎｉ、Ａｕ、あるいはＳｎ、はんだめっき層を形成
    したことを特徴とする請求項１、２又は３記載の２メタ
    ル基板。
  5. 【請求項５】請求項１、２、３又は４記載の２メタル基
    板から成る２メタルＴＡＢテープに半導体素子を搭載し
    て前記銅箔の配線パターンの一方と接続し、その配線パ
    ターンとビアホールを通して導通する他方の銅箔の配線
    パターンにはんだボールを設けたことを特徴とするＢＧ
    Ａ構造。
JP2000088513A 2000-03-24 2000-03-24 ２メタル基板とｂｇａ構造 Pending JP2001274204A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000088513A JP2001274204A (ja) 2000-03-24 2000-03-24 ２メタル基板とｂｇａ構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000088513A JP2001274204A (ja) 2000-03-24 2000-03-24 ２メタル基板とｂｇａ構造

Publications (1)

Publication Number Publication Date
JP2001274204A true JP2001274204A (ja) 2001-10-05

Family

ID=18604386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000088513A Pending JP2001274204A (ja) 2000-03-24 2000-03-24 ２メタル基板とｂｇａ構造

Country Status (1)

Country Link
JP (1) JP2001274204A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242790A (ja) * 2006-03-07 2007-09-20 Hitachi Cable Ltd 半導体装置用両面配線テープキャリアおよびその製造方法
WO2016106428A1 (en) * 2014-12-23 2016-06-30 Sanmina Corporation Hole plug for thin laminate
US10237983B2 (en) 2014-12-23 2019-03-19 Sanmina Corporation Method for forming hole plug

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242790A (ja) * 2006-03-07 2007-09-20 Hitachi Cable Ltd 半導体装置用両面配線テープキャリアおよびその製造方法
WO2016106428A1 (en) * 2014-12-23 2016-06-30 Sanmina Corporation Hole plug for thin laminate
KR20170098239A (ko) * 2014-12-23 2017-08-29 산미나 코포레이션 얇은 라미네이트를 위한 홀 플러그
US10237983B2 (en) 2014-12-23 2019-03-19 Sanmina Corporation Method for forming hole plug
US11246226B2 (en) 2014-12-23 2022-02-08 Sanmina Corporation Laminate structures with hole plugs and methods of forming laminate structures with hole plugs
KR102594179B1 (ko) * 2014-12-23 2023-10-26 산미나 코포레이션 얇은 라미네이트를 위한 홀 플러그

Similar Documents

Publication Publication Date Title
US7185429B2 (en) Manufacture method of a flexible multilayer wiring board
US6711812B1 (en) Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages
JPH11233678A (ja) Ｉｃパッケージの製造方法
JP2005310946A (ja) 半導体装置
JP2001028483A (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
WO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
JP3577421B2 (ja) 半導体装置用パッケージ
JP2001217550A (ja) 多層回路基板および半導体装置
JP4022405B2 (ja) 半導体チップ実装用回路基板
JP2004152904A (ja) 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
JP4376891B2 (ja) 半導体モジュール
JP4230680B2 (ja) 多層化回路基板
JP4589519B2 (ja) 半導体回路部品の製造方法
JP2001274204A (ja) ２メタル基板とｂｇａ構造
JP2001274203A (ja) ２メタル基板とｂｇａ構造
JP2001308484A (ja) 回路基板及びその製造方法
JP2002190549A (ja) 多層配線板および多層配線板の製造方法
JP2002043745A (ja) 配線基板及びそれを用いた半導体装置
JP4090151B2 (ja) パッケージ基板
JP2002198461A (ja) プラスチックパッケージ及びその製造方法
JP3107535B2 (ja) 配線基板、回路部品実装体、および配線基板の製造方法
JP3037603B2 (ja) 半導体パッケージ用プリント回路基板
JP2002043456A (ja) 多層印刷配線基板
JP4181149B2 (ja) 半導体パッケージ
KR100694668B1 (ko) 도금 인입선 없는 패키지 기판 제조방법