JP2014003267A - 段状の穴を備えた多層電子構造体 - Google Patents

Abstract

【課題】段状の穴を備えた相互接続構造体の改良された製作のための方法を提供する。
【解決手段】ＸＹ平面に対して垂直なＺ方向に導通する金属ビア柱４３２を取り囲む誘電材料４１０からなるＸＹ平面内に延在する複数の層を備える多層電子構造体４５０であって、少なくとも１つの多層穴５００が、複数の層の少なくとも２つの層を横断してかつ多層電子構造体４５０の隣接層内に少なくとも２つの穴層を備え、多層穴の周辺部が段状でありかつそこで少なくとも１つの穴が多層電子構造体の表面への開口であるように、隣接層内の少なくとも２つの穴がＸＹ平面内に異なる寸法を有する。
【選択図】図６

Description

本発明は、改良された相互接続構造体に、および特に、段状の穴を備えた改良された相互接続構造体およびそれらの製作のための方法に関するが、これらに限定されない。

ますます複雑な電子構成部品の小型化に対するますます大きくなる需要によって駆り立てられて、コンピュータおよび遠隔通信装置のような民生用電子機器が、より集積化されるようになっている。これは、誘電材料によって互いに電気的に絶縁される高密度の多数の導電層およびビアを有するＩＣ基板およびＩＣインターポーザのような支持構造体に対する要求を作り出した。

この種の支持構造体に対する一般的な要件は、信頼性および適切な電気性能、薄さ、堅さ、平面性、良い熱放散および競争的な単価である。

これらの要件を達成するための種々のアプローチのうち、層の間に相互接続ビアを作り出す１つの広く実現された製造技法が、メッキ技法によってその中に堆積される金属、通常銅によるその後の充填のために、その後置かれた誘電体基板中に最後の金属層まで通して穴開けするためにレーザーを使用する。ビアを作り出すこのアプローチは時には『ドリルアンドフィル』と称され、それによって作り出されるビアは、『ドリルアンドフィルビア』と称されることができる。

複数の欠点が、ドリルアンドフィルビアアプローチにはある。各ビアが別々に穴開けされる必要があるので、処理率が限定され、精巧な多ビアＩＣ基板およびインターポーザを製作するコストがひどく高くなる。大きな配列では、ドリルアンドフィル方法論によって互いに極めて近傍に異なるサイズおよび形状を有する高密度の高品質ビアを生成することは、困難である。さらに、レーザー穴開けされたビアは誘電材料の厚さを通して内部に粗い側壁およびテーパーを有する。このテーパリングは、ビアの有効径を減少させる。それはまた、特に超小型ビア径で前の導電性金属層に対する電気接触に悪影響を与え、それによって信頼性問題を引き起こすかもしれない。加えて、穴開けされる誘電体がポリマーマトリクスのガラスまたはセラミックファイバを備える複合材料である所で、側壁が特に粗く、この粗さが追加的な迷いインダクタンスを作り出す場合がある。

穴開けされたビアホールの充填プロセスは、通常銅の電気メッキによって達成される。この電気メッキ堆積技法は、陥凹形成に結びつく場合があり、そこで小型のクレータがビアの上部に出現する。あるいは、ビアチャネルが、それが保持することができるより多くの銅で充填されるところでオーバフィルが起こる場合があり、および、周囲の材料の上に突き出る半球形の上面が作り出される。高密度基板およびインターポーザを製作する時必要に応じて、その後ビアを順に重ねてスタックする時、陥凹形成およびオーバフィルの両方が困難を作り出す傾向がある。さらに、特にそれらがインターポーザまたはＩＣ基板設計の同じ相互接続層内でより小型のビアに近接している時、大きなビアチャネルは均一に充填するのが困難であることが認識される。

受け入れられるサイズおよび信頼性の範囲が時間とともに向上しているとはいえ、上記の欠点はドリルアンドフィル技術に固有であり、可能なビアサイズの範囲を限定すると予測される。レーザー穴開けが丸いビアチャネルを作り出すために最良であることが更に注意される。スロット形状のビアチャネルが理論的にはレーザーミリングによって製作されることができるとはいえ、実際には、製作されることができる幾何学形状の範囲はいくぶん限定され、および所定の支持構造体内のビアは一般的に円柱状であり実質的に同一である。

ドリルアンドフィルによるビアの製作は高価であり、および相対的に費用効果的な電気メッキプロセスを使用してそれによって銅によって作り出されるビアチャネルを均一に一貫して充填することは困難である。

複合誘電材料内にレーザー穴開けされたビアのサイズは、実用的に約６０×１０^−６ｍの直径に限定され、かつそれでも、必要とされる除去プロセスの結果、穴開けされる複合材料の性質に起因する深さによる有意なテーパリング、同じく粗い側壁に苦しむ。

前述のレーザー穴開けの他の限定に加えて、穴開け異なるサイズのビアチャネルが穴開けされて、そして次に、異なるサイズのビアを製作するために金属で充填される時、ビアチャネルが異なる速度で埋まるという理由から、同じ層内に異なる直径のビアを製作することが困難であるという点で、ドリルアンドフィル技術の付加的限定事項がある。従って、異なるサイズのビアに対して堆積技法を同時に最適化することは不可能であるので、ドリルアンドフィル技術を特徴づける陥凹形成またはオーバフィルの典型的課題は悪化する。従って、実際には、除去およびテーパリングに影響を受けるが、単一層内の全てのドリルアンドフィルビアは名目上、同じ直径を有する。

ドリルアンドフィルアプローチの欠点の多くを克服する一代替案は、別名『パターンメッキ』技術を使用して、フォトレジスト内に作り出されるパターンに銅または他の金属を堆積することによってビアを製作することである。

パターンメッキでは、シード層が最初に堆積される。次いで、フォトレジストの層がその上に堆積され、シード層を露出する溝を作るために選択的に除去されるパターンを作り出すために露出される。ビア柱が、フォトレジスト溝内に銅を堆積することによって作り出される。残りのフォトレジストが次いで除去され、シード層がエッチング除去され、一般的にポリマー含浸されたガラスファイバマットである誘電材料が、ビア柱をおおうためにその上におよびその周りに積層される。種々の技法およびプロセスが、次いで誘電材料の一部を除去するために使用され、それによって構造体を薄くして平坦化し、ビア柱の上部を露出し、そこで次の金属層を構築するためにそれによって接地に対する導電接続を可能にすることができる。このプロセスを繰り返すことによって、所望の多層構造体を構築するために金属導体およびビア柱の以降の層がその上に堆積されることができる。

以下に『パネルメッキ』として知られる、代わりの、しかし密接に関連づけられた技術において、金属または合金の連続層が基板上へ堆積される。フォトレジストの層が基板の上に堆積されてパターンがその中に現像され、現像されたフォトレジストのパターンが剥離されて、その下に金属を選択的に露出し、それが次いでエッチング除去されることができる。未現像のフォトレジストが下層金属をエッチング除去されることから保護して、直立したフィーチャおよびビアのパターンを残す。

未現像のフォトレジストを剥離した後に、ポリマー含浸されたガラスファイバマットのような誘電材料が、直立した銅フィーチャおよび／またはビア柱周辺におよびその上に積層されることができる。

上記したパターンメッキまたはパネルメッキ方法論によって作り出されるビア層は、一般的に銅由来の『ビア柱』およびフィーチャ層として公知である。

理解されるであろうことは、マイクロエレクトロニクスの進化の全般的な推進力は高い信頼性を有する、より小さい、より薄いおよびより軽い、およびより強力な製品を製作する方へ向けられるということである。しかし、厚い、コアを持つ相互接続部の使用は極薄の製品が到達可能であることを妨げる。相互接続ＩＣ基板または『インターポーザ』内にますます高い密度の構造体を作り出すために、ますます小さい接続部のますます多くの層が必要とされる。実際に、時には互いの上に構成要素をスタックすることが、望ましい。

メッキした積層構造体が銅または他の適切な犠牲基板上に堆積されるならば、基板がエッチング除去され、自立コアレス層状構造体を残すことができる。更なる層が、犠牲基板に以前に接着された側面上に堆積され、それによって両面ビルドアップを可能にすることができ、それが反りを最小化して平面性を達成するのを補助する。

高密度相互接続部を製作するための１つの柔軟な技術が、誘電マトリクス内に金属ビアまたはフィーチャからなるパターンまたはパネルメッキした多層構造体を構築することである。金属は銅であることができ、誘電体はファイバ強化ポリマーであることができ、一般的に、例えばポリイミドのような、高ガラス転移温度（Ｔｇ）を備えたポリマーが使用される。これらの相互接続部は、コアを持つかまたはコアレスであることができ、かつ構成要素をスタックするためのキャビティを含むことができる。それらは、奇数または偶数の層を有することができる。可能にする技術は、Ａｍｉｔｅｃ−Ａｄｖａｎｃｅｄ Ｍｕｌｔｉｌａｙｅｒ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ社に付与された以前の特許内に記載されている。

例えば、Ｈｕｒｗｉｔｚ他に付与された（特許文献１）が、上位の電子支持構造体の構成における前駆体としての用途のために、誘電体内にビア配列を含む自立膜を製作する一方法を記載し、犠牲キャリア上の誘電体周囲内に導電性ビアの膜を製作するステップと、自立積層配列を形成するために膜を犠牲キャリアから分離するステップとを含む。この種の自立膜に基づく電子基板は、積層配列を薄くして平坦化することによって形成され、ビアを終端することが続くことができる。この刊行物は、全体として本願明細書に引用したものとする。

Ｈｕｒｗｉｔｚ他に付与された（特許文献２）が、第２のＩＣダイと直列に接続される第１のＩＣダイを支持するためのＩＣ支持体を製作するための一方法であって、このＩＣ支持体が絶縁周囲内の銅フィーチャおよびビアの交互層のスタックを備え、第１のＩＣダイがＩＣ支持体上へボンディング可能であり、および第２のＩＣダイがＩＣ支持体内部でキャビティ内にボンディング可能であり、キャビティが、銅ベースをエッチング除去し、かつビルトアップ銅を選択的にエッチング除去することによって形成される方法を記載する。この刊行物は、全体として本願明細書に引用したものとする。

Ｈｕｒｗｉｔｚ他に付与された（特許文献３）が、以下のステップ、すなわち、（Ａ）第１のベース層を選択するステップと、（Ｂ）第１のベース層上へ第１の耐エッチング液バリア層を堆積するステップと、（Ｃ）交互の導電層および絶縁層の第１のハーフスタックを構築するステップであって、導電層が絶縁層を通してビアによって相互接続されるステップと、（Ｄ）第１のハーフスタック上へ第２のベース層を塗布するステップと、（Ｅ）第２のベース層にフォトレジストの保護コーティングを塗布するステップと、（Ｆ）第１のベース層をエッチング除去するステップと、（Ｇ）フォトレジストの保護コーティングを除去するステップと、（Ｈ）第１の耐エッチング液バリア層を除去するステップと、（Ｉ）交互の導電層および絶縁層の第２のハーフスタックを構築するステップであって、導電層が絶縁層を通してビアによって相互接続され、第２のハーフスタックが、第１のハーフスタックに実質的に対称のレイアップを有するステップと、（Ｊ）交互の導電層および絶縁層の第２のハーフスタック上へ絶縁層を塗布するステップと、（Ｋ）第２のベース層を除去するステップと、（Ｌ）スタックの外面上にビアの端部を露出することによって基板を終端し、かつそれに終端部を付加するステップと、を含む電子基板を製作する一方法を記載する。この刊行物は、全体として本願明細書に引用したものとする。

米国特許第７，６８２，９７２号明細書、名称「先端多層コアレス支持構造体およびそれらの製作のための方法」 米国特許第７，６６９，３２０号明細書、名称「チップパッケージング用のコアレスキャビティ基板およびそれらの製作」 米国特許第７，６３５，６４１号明細書、名称「集積回路支持構造体およびそれらの製作」

本発明の一態様が、ＸＹ平面内に延在する複数の層を備える多層電子構造体であって、この多層電子構造体がＸＹ平面に対して垂直なＺ方向に導通する金属ビア柱を取り囲む誘電材料からなり、少なくとも１つの多層穴が、複数の層の少なくとも２つの層を横断してかつ多層電子構造体の隣接層内に少なくとも２層の穴を備え、多層穴の周辺部が段状でありかつそこで少なくとも１層の穴が多層電子構造体の表面内の開口であるように、隣接層内の少なくとも２層の穴がＸＹ平面内に異なる寸法を有することを特徴とする構造体を提供することに関する。

いくつかの実施態様において、少なくとも１つの多層穴の各層が円形であり、以降の層内の穴の各層が以前の層内の穴の各層より少なく延在し、および、多層穴が概ね段状の円錐形の形状を有する。

いくつかの実施態様では、少なくとも１つの多層穴が少なくとも３層の穴を備える。

いくつかの実施態様では、少なくとも１つの多層穴が少なくとも４層の穴を備える。

いくつかの実施態様では、少なくとも１つの多層穴が少なくとも５層の穴を備える。

いくつかの実施態様では、少なくとも１つの多層穴内の１つの穴層だけが多層支持構造体の表面内に開口を備え、多層穴が止まり穴である。

いくつかの実施態様では、多層穴が、多層電子支持構造体の対向する表面内の開口である各端部に穴層を備え、多層穴がスルーホールである。

いくつかの実施態様では、少なくとも１つの多層穴が多層電子構造体の第２の側面内の開口より少なくとも３０％大きな開口を多層電子構造体の第１側面内に備える。

いくつかの実施態様では、少なくとも１つの多層穴が複数の層の少なくとも３つの層を横断して３層の穴のスタックを備え、前記３つの穴が、外側層内の外側穴の間にはさまれる内側層内の内側穴を備え、内側穴が外側穴より小さいことによって特徴づけられる。

いくつかの実施態様では、少なくとも１つの多層穴が複数の層の少なくとも３つの層を横断して少なくとも３層の穴のスタックを備え、前記少なくとも３層の穴が、外側層内の穴の外側層の間にはさまれる穴の少なくとも１つの内側層内に穴の少なくとも１つの内側層を備え、穴の少なくとも１つの内側層が穴の外側層より大きいことによって特徴づけられる。

いくつかの実施態様では、多層支持構造体の内側層内の穴の内側層の位置が、多層電子支持構造体の内側層内の電子構造体と位置合わせされる。

いくつかの実施態様では、少なくとも１つの多層穴が複数の層の少なくとも３つの層を横断して少なくとも３層の穴のスタックを備え、多層穴が、段状のテーパリング表面を有するように多層電子支持構造体の以降の層内の穴の各以降の層が、多層電子支持構造体の以前の層内の穴の以前の層より大きい。

いくつかの実施態様では、穴の層が円形であり、少なくとも１つの多層穴が段状の円錐形のテーパリング周辺部を有する。

いくつかの実施態様では、少なくとも１つの多層穴の穴の各層が矩形であり、以降の層内の穴の各以降の層が以前の層内の穴の以前の層より少なく１つの方向に延在し、多層穴が１つの方向に段状の周辺部を備える。

いくつかの実施態様では、少なくとも１つの多層穴の穴の各層が矩形であり、以降の層内の穴の層が以前の層内の穴の層より少なく２つの反対方向に延在し、多層穴が概ね台形の形状を有する。

いくつかの実施態様では、少なくとも１つの多層穴の穴の各層が矩形であり、穴の各以降の層が各以前の層より少なく３つの反対方向に延在し、多層穴が３つの段状の斜めの壁ならびに最上部および底部開口の少なくとも１つに対して垂直な１つの実質的に円滑な壁を備えた概ねピラミッド状の形状を有する。

いくつかの実施態様では、少なくとも１つの多層穴の穴の各層が矩形であり、穴の各以降の層が以前の層内の穴の層より少なく４つの反対方向に延在し、多層穴が概ね段状のピラミッド形状を有する。

いくつかの実施態様では、誘電材料がポリマーを備える。

いくつかの実施態様では、誘電材料がガラスファイバ、セラミック粒子含有物およびガラス粒子含有物を含む群の少なくとも１つを更に備える。

第２の態様が、ＸＹ平面に対して垂直なＺ方向に導通する金属ビア柱を取り囲む誘電材料からなるＸＹ平面内に延在する複数の層を備える多層電子支持構造体内に少なくとも１つの多層穴を作り出す一方法であって、少なくとも１つの多層穴が、複数の層の少なくとも２つの層を横断する、方法に向けられ、この方法が、以下のステップ、すなわち、
金属ビア層および金属フィーチャ層から選択される複数の金属層を備える多層犠牲スタックを形成するステップであって、多層犠牲スタックが、誘電材料内に封入されるステップと、
多層犠牲スタックの端部を露出して、かつ多層犠牲スタックの露出された端部が多層穴に開口を形成するところで多層穴を作り出すために多層犠牲スタックをエッチング除去するステップと、を含む。

いくつかの実施態様において、多層犠牲スタックの露出された端部を取り囲む多層電子支持構造体の表面が、その中の金属フィーチャを保護するためにマスキングされる。

いくつかの実施態様において、多層犠牲スタックが、電着された銅の層を備え、かつ任意選択でスパッタリングされた、ＰＶＤ堆積されたまたは無電解メッキされた銅のシード層を更に備える金属ビア層および金属フィーチャ層を備え、および、シード層が任意選択でタンタル、チタン、タングステンおよびクロムを含む群から選択される接着金属層を更に備える。

いくつかの実施態様では、エッチング除去するステップが、１８℃と７５℃との間の温度でＣｕＣｌ_２酸およびＨＮＯ_３ＯＨアルカリ標準エッチング溶液を含む群から選択される液体エッチングを適用するステップを含む。

いくつかの実施態様では、周囲のフィーチャおよびビアの端部をマスキングするステップが、その上にフォトレジストを置いてかつパターン化するステップを含む。

いくつかの実施態様では、多層穴の穴の層が、多層電子支持構造体の層内の対象となるフィーチャの２０ミクロン以内に位置合わせ可能である。

いくつかの実施態様では、多層穴の穴の層が、多層電子支持構造体の層内の対象となるフィーチャの１０ミクロン以内に位置合わせ可能である。

いくつかの実施態様では、多層穴の穴の層が、多層電子支持構造体の層内の対象となるフィーチャの３ミクロン以内に位置合わせ可能である。

用語ミクロンまたはμｍは、マイクロメートルまたは１０^−６ｍを指す。

本発明のより良い理解のために、かつ、それがどのように実行に移されることができるかを示すために、参照がここで、単に一例として添付の図面になされる。

次に詳細に図面に対する特定の参照によって、強調されるのは、示される詳細は、例として、および、本発明の好適な実施態様に関する例証となる議論のためだけにあり、ならびに、本発明の原理および概念上の態様の最も役立って容易に理解される記述であると信じられることを提供するために提示されることである。この点に関しては、本発明の基本理解のために必要であるより、より詳細に本発明の構造細部を示すために何の試みもなされず、本発明のいくつかの形態が実際問題としてどのように具体化されることができるかを当業者に明らかにする図面とともに記述がなされる。添付の図面において：

従来技術の多層複合支持構造体の簡略断面図である。 ビアの台形の形状の犠牲スタックの断面の概略例である。 図２の構造体を溶解することによって形成される台形の形状の多層穴の断面の概略例である。 上方から台形の、ピラミッド状の、および円錐形の多層穴を示す。 ビアおよびフィーチャ層の台形のスタックの断面である。 図５のビアおよびフィーチャ層の台形のスタックをエッチング除去することによって作り出される得られる多層穴の断面である。 パッド層およびビア柱層を備える二重層を製作してかつその中に二重層穴を作り出すための１つのプロセスを例示する流れ図である。 その中にビア穴を備えたビア柱層を製作するための代替プロセスを例示する流れ図である。

以下の記述では、ガラスファイバによって強化された、誘電マトリクス内の金属ビア、特にポリイミド、エポキシまたはＢＴ（ビスマレイミド／トリアジン）またはそれらの混合物のような、ポリマーマトリクス内の銅ビア柱からなる支持構造体が考慮される。

ここにて組み込まれる、Ｈｕｒｗｉｔｚ他に付与された（特許文献１）、（特許文献２）および（特許文献３）に記載されるように、フィーチャの面内方向寸法に何の実効上限もないということが、Ａｃｃｅｓｓのフォトレジストおよびパターンまたはパネルメッキおよび積層技術の特徴である。

図１は、従来技術の多層電子複合支持構造体の簡略断面図である。従来技術の多層支持構造体１００は、個々の層を絶縁する誘電体１１０、１１２、１１４、１１６の層によって隔てられる構成要素またはフィーチャ１０８の機能層１０２、１０４、１０６を含む。誘電層を通してのビア１１８は、隣接する機能またはフィーチャ層間の電気接続を与える。したがって、フィーチャ層１０２、１０４、１０６はＸＹ平面内の、層内に概ね配置されるフィーチャ１０８および誘電層１１０、１１２、１１４、１１６を横切って電流を導通するビア１１８を含む。ビア１１８は、最小のインダクタンスを有するように設計されていて、かつその間に最小静電容量を有するように十分に隔てられる。

ビアがドリルアンドフィル技術によって製作される所で、それらが誘電体内にレーザー穴を最初に穴開けすることによって製作されるので、ビアは一般に実質的に円形断面を有する。誘電体が異質で異方性でかつ無機フィラーおよびガラスファイバ強化材を備えたポリマーマトリクスから成るので、その円形断面は一般的に粗いエッジを持ち、その断面が真円形状からわずかにゆがめられることになる。さらに、ビアはいくぶんテーパーがつく傾向があり、円柱状の代わりに逆円錐台形である。

例えば（特許文献１）、（特許文献２）および（特許文献３）に記載されるように、図１の構造体は、あるいは、フォトレジスト内のパターン内にメッキをする（パターンメッキ）か、またはパネルメッキし、次いで選択的にエッチングし、どちらにせよ直立したビア柱を残し、そして次に、その上に誘電プリプレグを積層することによって製作されることができる。

『ドリルアンドフィルビア』アプローチを使用して非円形ビアを製作することは、断面制御および形状における困難に起因してひどく高くなる。レーザー穴あけの限界に起因する約５０−６０ミクロン直径の最小ビアサイズもまた、ある。これらの困難は、先に背景節で詳細に記載されたものであり、かつ、なかでも、銅ビアフィル電気メッキプロセスに起因する陥凹形成および／または半球形の成型、レーザー穴あけプロセスに起因するビアテーパリング形状および側壁粗さ、およびポリマー／ガラス誘電体内に溝を生成する『ルーティング』モードでスロットをミリングするための高価なレーザー穴あけ機を使用することに起因するより高いコスト、に関連する。

前述のレーザー穴開けの他の限定に加えて、穴開け異なるサイズのビアチャネルが穴開けされて、そして次に、異なるサイズのビアを製作するために金属で充填される時、ビアチャネルが異なる速度で埋まるという理由から、同じ層内に異なる直径のビアを作り出すことが困難であるという点で、ドリルアンドフィル技術の付加的限定事項がある。従って、異なるサイズのビアに対して堆積技法を同時に最適化することは不可能であるので、ドリルアンドフィル技術を特徴づける陥凹形成またはオーバフィルの典型的課題は悪化する。

さらに、ポリイミド／ガラスもしくはエポキシ／ガラスもしくはＢＴ（ビスマレイミド／トリアジン）／ガラスまたはセラミックおよび／または他のフィラー粒子とのそれらの混合物のような複合誘電材料内のレーザー穴開けされたビアが実用的に約６０×１０^−６ｍの直径の最小サイズに限定されることが注意され、かつそれでも、必要とされる除去プロセスの結果、穴開けされる複合材料の性質に起因する有意なテーパリング形状、同じく粗い側壁に苦しむ。

メッキおよびフォトレジスト技法の柔軟性を使用して、広範囲にわたるビア形状およびサイズが、費用対効果が高い状態で製作されることができることが驚くべきことに見いだされた。さらに、異なるビア形状およびサイズが同じ層内に製作されることができる。ＡＭＩＴＥＣによって開発された私有ビア柱アプローチが、ｘ−ｙ平面内に導通するビア層の大きな寸法を利用する『導体ビア』構造体を可能にする。銅パターンメッキアプローチが使用される時、これは特に容易にされ、そこで、円滑な、まっすぐな、テーパーがつかない溝がフォトレジスト材料内に生成され、そして次に、金属シード層を用いてこれらの溝に銅をその後堆積することによって充填され、そして次に、溝に銅をパターンメッキすることによって埋めることができる。ドリルアンドフィルビアアプローチとは対照的に、ビアポスト技術は陥凹なし、半球なしの銅コネクタを得るようにフォトレジスト層内の溝が充填されることを可能にする。銅の堆積の後、フォトレジストがその後剥離され、金属シード層がその後除去され、および、永続的な、ポリマーガラス誘電体がその上におよびその周りに塗布される。このように作り出される『ビア導体』構造体は、Ｈｕｒｗｉｔｚ他に付与された（特許文献１）、（特許文献２）および（特許文献３）内に記載されるプロセスフローを使用することができる。

一般に、図１に示すように、相互接続構造体が一般的に交互のビア層およびフィーチャ層を備える。Ａｍｉｔｅｃの私有技術を使用して、ビア層はまた、ＸＹ平面内に延在することができて、かつ単純な円柱状柱である必要はなく、他の形状を有することができる。

図２を参照して、ビア柱のテーパー付きスタック２００の断面が、示される。スタック２００は、ＸＹ平面内に中間の銅導体またはパッドを伴わずに、誘電材料２１０によって取り囲まれる第１層２０２、第２層２０４、第３層２０６および第４層２０８から成る。

各層が、より大きい以前の層の上に堆積されるので、フォトレジストのその後堆積される層にパターンメッキによって各層を製作することが可能である。

一例では、スタック２００の最下層２０２が８４０×１０^−６ｍ（すなわちミクロンまたはμｍ）×３２０ｘ１０^−６ｍであることができる。第２層２０４が、８４０ｘ１０^−６ｍ×３２０ｘ１０^−６ｍであることができ、第３の層２０６が、７４０ｘ１０^−６ｍ×２２０×１０^−６ｍであることができ、および、第４の（最上部）層２０８が６４０ｘ１０^−６ｍ×１２０ｘ１０^−６ｍであることができる。したがって、各層は全ての寸法で上方の層と比べて４０から５０ミクロンより広くあることができる。

ビアスタックの少なくとも１つの端部が多層電子支持構造体の外面に到達する場合、エッチング液へのスタックの曝露がスタックのエッチング除去に結びつく。このように多層形状の穴を作り出すことが、可能であると見いだされた。

図２には、４つの層を含む台形の段状のビアスタックが示される。台形の段状のビアスタックは、２つの方向に対称的にテーパーがつくかまたは傾斜する。しかしながら、理解されるであろうことは、慎重な位置合わせによって、段状のビアスタックは対称的に傾斜しないかまたは１つの方向にだけ傾斜するように構成されることができることである。

多層穴が複数の層の多層電子相互接続構造体の少なくとも２つの層を横断して、かつ多層穴が、テーパーがつくように、ＸＹ平面内に異なる寸法を有する、多層電子相互接続構造体の隣接層内の穴の少なくとも２つの重なり合う層から成る。より一般的に、多層穴は少なくとも３層の穴を備えてかつ４層のまたは５層の穴またはより多くから成ることができる。

多層穴を作り出すために、ビアスタックは犠牲前駆体として使用されることができる。

多層電子支持構造体の外面が、１つ以上の犠牲スタックの端部が露出されることができるようにパターン化されるフォトレジストによって保護されることができる。強い液体エッチング液によるエッチングが犠牲スタックを溶解除去し、多層穴を残すことができる。

図３を参照して、図２の多層スタック２００に対応する多層穴３００が、示される。

上記したビアスタックは、概ね銅で製作される。室温と約７５℃との間の温度での酸性のＣｕＣｌ_２の溶液またはＨＮＯ_３ＯＨアルカリ標準エッチング溶液内の漬浸は、銅および接着層がエッチング除去されることを可能にする。

アンモニア性Ｃｕエッチング溶液の主反応は、次の通りである：

ＣｕＣｌ_２＋４ＮＨ_３→Ｃｕ（ＮＨ_３）４Ｃｌ_２ ［１］

Ｃｕ（ＮＨ_３）４Ｃｌ＋Ｃｕ→２Ｃｕ（ＮＨ_３）２Ｃｌ ［２］

好ましくは、濃度は［Ｃｕ^２＋］：１２０−１２６グラム／リットル；［Ｃｌ］：４．５−５．５Ｎである。

比重は一般的に１．１８５−１．１９５であり、ｐＨは概ね８．０−９．０である。

反応が室温から約７５℃に至るまで生じるとはいえ、好ましくは、温度は４８℃から５４℃の範囲内に制御される。

ＣｕＣｌ_２ Ｃｕエッチング溶液：

ＣｕＣｌ_２＋Ｃｕ→２ＣｕＣｌ ［３］

４ＣｕＣｌ＋４ＨＣｌ＋Ｏ_２→４ＣｕＣｌ_２＋２Ｈ_２Ｏ ［４］

再生：２ＣｕＣｌ＋ＮａＣｌＯ＋２ＨＣｌ→２ＣｕＣｌ_２＋ＮａＣｌ＋Ｈ_２Ｏまたは ［５］

４ＣｕＣｌ＋４ＨＣｌ＋Ｏ_２→ＣｕＣｌ_２＋Ｈ_２Ｏ ［６］

濃度：［Ｃｕ^２＋］：１２０−１２６グラム／リットル；酸性度：１．５−２．５Ｎ；比重：１．２８−１．２９５

反応が室温から約７５Ｃに至るまで生じるとはいえ、好ましくは、温度は４８℃から５４℃の範囲内に制御される

Ｃｕ マイクロエッチング溶液：

主組成／反応：

Ｃｕ＋Ｈ_２Ｏ_２＋２Ｈ＋→Ｃｕ_２＋＋２Ｈ_２Ｏ ［７］

２Ｈ_２Ｏ_２→２Ｈ_２Ｏ＋Ｏ_２ ［８］

濃度：Ｈ_２ＳＯ_４：２０−５０グラム／リットル；Ｈ_２Ｏ_２：６−１２グラム／リットル；［Ｃｕ^２＋］：５−３０グラム／リットル

反応が室温から約７５℃に至るまで生じるとはいえ、好ましくは、温度は２６℃から３４℃の範囲内に制御される。

図４を参照して、下から、図３の多層穴が２つの方向に傾斜することができる矩形の段状の穴３１０であることができる。あるいは、多層穴３２０が正方形であることができてかつピラミッド形状の穴を与える４つの方向に傾斜することができる。図示はしていないが、各以降の層を非対称に置くことによって、１つのまたは３つの寸法で傾斜するスタックが製作されることができることが、認識される。

さらに、円錐形の多層穴３３０が円形の穴を備えることができる。各穴の直径およびそれらの位置合わせの精度に従い、多層穴は規則的であるかまたは不規則であることができる。

任意の形状の多層段状穴および３０ミクロンから上方向へのサイズを与えることが可能な柔軟性に加えて、穴の各層の位置が、それ自体電子多層支持構造体の同じ層内の機能要素と共に製作される、最初に製作される犠牲スタックの金属の層の位置に依存する点が更なる利点である。

レーザーまたは機械穴あけは外側フィーチャとだけ位置合わせすることができ、および、機械穴あけは現在配置の精度を所望の位置の＋／−５０μｍの範囲内に達成することができるだけである。現在、レーザー穴あけは、＋／−２０μｍの精度が達成可能で、機械穴あけより正確である。本発明の実施態様に従う電気メッキおよびエッチングは、＋／−３μｍが達成可能で、より正確である。段状のテーパリング穴をエッチングすることによって、フォトリソグラフィフィーチャに対する位置合わせがほぼ完全な所で、所望の寸法形状が最後の層内にだけ製作されることができる。

したがって、丸い穴、スロットおよび他の形状の穴がエッチングによって製作されることができて、かつ求められる所で正確に配置されることができる。

多層穴の各層が矩形であることができ、穴の各以降の層が穴の各以前の層より少なく１つの方向に延在することができ、および、多層穴が１つの方向に段状の構造体を有することができる。他の実施態様では、多層穴の穴の各層が矩形であることができ、穴の各以降の層が各以前の層より少なく２つの反対方向に延在することができ、および、多層穴が概ね台形の形状を有することができる。

さらに他の実施態様において、多層穴の穴の各層が正方形または矩形であることができ、穴の各以降の層が穴の各以前の層より少なく３つの反対方向に延在することができ、および、多層穴が３つの段状の斜めの側面ならびに最上部および底部層に対して垂直な１つの実質的に円滑な側面を備えた概ねピラミッド状の形状を有することができる。

さらに他の実施態様において、多層穴の穴の各層が矩形であることができ、穴の各以降の層が穴の各以前の層より少なく４つの反対方向に延在することができ、および、多層穴が概ね段状のピラミッド形状を有することができる。

いくつかの実施態様において、穴の各層が円形であり、穴の各以降の層が各以前の層より少なく延在し、および、多層穴が概ね段状の円錐形の形状を有する。

図２の垂直なピラミッド形状の犠牲スタック２００がより外延的な層の上に置かれた金属の層を備えるとはいえ、相互接続構造体の周囲の領域で、誘電体上にフィーチャを置く必要があるかもしれない。したがって、多層電子相互接続支持構造体内の犠牲テーパリングビアスタックの製作を可能にするために、ビア層がフィーチャ層またはパッドによって散在されることができる。この種のフィーチャ層またはパッドは、一般的に銅であることができるシード層から成り、下層誘電体に接着するために、スパッタリングによって、無電解めっきによって、または物理蒸着ＰＶＤによって、製作されることができる。シード層は、厚さ０．５から１．５ミクロンであることができる。シード層の上に、金属、一般的に銅の厚い層がパターンまたはパネルメッキされることができる。下層誘電体へのシード層の接着を更に補助するために、チタン、タンタル、タングステン、クロムまたはその混合物のような、接着金属の非常に薄い層、一般的に０．０４ミクロンから０．１ミクロンが、最初に塗布されることができる。

いくつかの実施態様において、スタック内の最下層が、少なくとも３０％、最上層より大きい。

図５を参照して、段状の外形を有する銅ビア柱およびフィーチャ層のスタック５００を含む相互接続構造体５５０の断面が、示される。スタック５００は、誘電材料５１０によって取り囲まれる。スタック５００は、銅の４つのビア層、誘電材料５１０によって取り囲まれる第１のビア層５０２、第２のビア層５０４、第３のビア層５０６および第４のビア層５０８から成る。層５０２、５０４、５０６、５０８は、互いに幾何学的に隔てられることができるが、ＸＹ平面５１３、５１４および５１５内の銅導体またはパッドによって共に電子的に連結されることができる。これらのパッド５１３、５１４および５１５は、示されない相互接続構造体の他の部分内の周囲のフィーチャを一般的に含むフィーチャ層の一部である。フィーチャが誘電体の上に置かれることを可能にするために、示される段差のノーズを作り出すために、しかしより有意に、周囲のフィーチャを作り出すために、パッド５１３、５１４および５１５がスパッタリングされるかまたは無電解メッキされることができ、かつ厚さ０．５ミクロンから１．５ミクロンであることができる銅のシード層を概ね含む。シード層上へ、付加厚さが電気メッキを使用して構築されることができる。誘電体への接着を更に補助するために、チタン、タンタル、クロム、タングステンまたはその混合物のような、接着金属の非常に薄い層が、最初に塗布されることができる。薄い接着金属層は、一般的に０．０４ミクロンから０．１ミクロンである。

周囲の要素をシールドして適切なエッチング液にさらした後に、銅ビア柱およびフィーチャ層のスタック５００が溶解されることができ、図６に示すように対応する多層穴６００を残す。

したがって、それらの全体で本願明細書に引用したものとする、Ｈｕｒｗｉｔｚ他に付与された（特許文献１）、（特許文献２）および（特許文献３）に記載される、ＡＭＩＴＥＣ技術を使用して、１、または２の方向に傾斜することができる台形、ピラミッド状、円錐形および三角形外形のような、多様な断面外形を有する犠牲構造体を作り出すことが可能であることが見いだされた。適切なエッチング液にさらすことで、犠牲構造体が溶解除去されることができ、その側壁（複数側壁）が１、または２の方向に傾斜することができる対応する多層穴を残す。

さらに理解されるであろうことは、犠牲スタックを製作するためにシード層を使用するところで、各その後置かれた層が以前の層より小さい所で、テーパリング多層穴が製作されることができるだけでなく、しかし、１つの層内のフィーチャが下位層内のフィーチャより突き出ることを可能にするシード層に起因して、中央でより広い（凸形）かまたは中央でより狭い（凹形）犠牲スタックが、製作されることができる。犠牲スタック、およびそれらを溶解することで、得られる多層穴は、２つの方向にまたは３つもしくは４つの方向に、平坦な対向する壁とともに、１つの方向にたわむことができる。

いくつかの実施態様において、多層穴の以前の層内の穴の層が、多層支持構造体の以降の層内の穴の層の範囲より少なくＸＹ平面内に延在し、および、多層穴が概ね逆ピラミッド状の形状を有する。

いくつかの実施態様において、多層電子支持構造体内の多層穴が、３つを超える層を備え、少なくとも１つの内側層が少なくとも１つの側面上で隣接する外側層より更に延在し、多層穴が前記少なくとも１つの側面上で外側にたわむ外形を有する。

いくつかの実施態様において、多層電子支持構造体内の多層穴が、３つを超える層を備え、穴の少なくとも１つの内側の層が少なくとも１つの側面上で穴の隣接する外側の層より少なく延在し、多層穴が前記少なくとも１つの側面上で内側にたわむ外形を有する。

一旦多層段状犠牲スタックが製作されると、犠牲スタックの一端が多層構造体の最上部または底部層に露出される限り、フォトレジスト層が基板外層内の特定の領域をマスキングするために使用されることができ、露出された犠牲多層段状スタックが、適切な液体化学薬品溶液を使用してエッチング除去され、円形であることができるが、円形である必要はないスルー構造体または止まり穴をさえ生成することを可能にする。これらの穴は、前記基板の外層上の金属フィーチャに完全に位置合わせされることができる正確なスルー機械および光学ビアとして機能することができる。テーパリング構造体を使用して、最小エッチングされた穴が所望のスルーエッチングされた構造体の直径を決定してかつその層内の金属フィーチャに完全に位置合わせされるので、穴の層の間の位置合わせの狂いが主に克服されることができる。

いくつかの実施態様において、図６の多層穴は図５のそのような多層構造体を作り出して、そして次に、多層構造体を選択的に溶解することによって製作されることができる。一般に、多層構造体が、多層電子支持構造体内のフィーチャ層内に置かれたパッドの交互の層およびパッドの上に置かれたビア柱層を備える。ビア柱層は、同じ寸法を有するかまたはパッドより狭くなることができて、それとともに慎重に位置合わせされることができる。あるいは、ビア柱は下層パッドより狭くなることができる。パッドおよびビア柱の相対的高さは、より狭いパッドと共に、非常に異なることができるか、または、それらがいくぶん類似していることができるか、または、実際に同じ高さを有することができる。

図７を参照して、パッド層およびビア柱層を備える二重層が、次のステップによって製作されることができる：その銅を露出するために処理される下位ビア層を含む基板を得る−ステップ（ａ）、および一般的に銅のシード層によっておよび一般的にスパッタリングによってまたは無電解めっきによって基板を覆う−ステップ（ｂ）。任意選択で、銅がその上に堆積される前に、タンタル、チタン、クロムまたはタングステンのような、非常に薄い、おそらく０．０４から０．１ミクロンの接着金属の層が、最初に堆積される。フォトレジストの第１層が、シード層の上に次いで塗布され−ステップ（ｃ）、およびネガパターンを形成するために露光されてかつ現像される−ステップ（ｄ）。金属層、一般的に銅が、ネガパターンに電気メッキされ−ステップ（ｅ）、および、フォトレジストが剥離され−ステップ（ｆ）、パッドの第１層を直立したままに残す。第２のフォトレジスト層が、次にパッドの上に塗布されることができ−ステップ（ｇ）、および、第２のビア層のパターンが第２のフォトレジスト層内に露光されてかつ現像されることができる−ステップ（ｈ）。金属の第２のビア層が、ビア層を作り出すために電気メッキまたは無電解めっきのどちらかによって第２のパターンの溝に堆積されることができ−ステップ（ｉ）、および、第２のフォトレジスト層が剥離されることができ−ステップ（ｊ）、順に重ねて、２つの層のスタック、ビア層が続くフィーチャまたはパッド層を残す。

シード層が、次いで除去される−ステップ（ｋ）。任意選択で、例えば、それが水酸化アンモニウムまたは塩化銅のウエットエッチングによってエッチング除去され、および、誘電材料がパッドおよびビア層の直立した銅の上に積層される（ｌ）。

追加的な層の更なるビルドアップを可能にするために、誘電材料が、また、上面を平坦化する機械、化学または機械化学研削または研磨によって、金属を露出するために薄くされることができる−ステップ（ｍ）。次いで、銅のような、金属シード層が接地表面の上に堆積されることができ−ステップ（ｎ）、ステップ（ｃ）から（ｎ）を繰り返すことによって、更なる層が構築されることを可能にする。

誘電材料は、概ねポリイミド、エポキシ、ビスマレイミド、トリアジンおよびその混合物のような、ポリマーマトリクス、ならびに更に、ガラスファイバおよびセラミック粒子フィラー、を備える複合材料であり、かつ、ポリマー樹脂内の編ガラスファイバからなるプリプレグとして概ね適用される。

スタックの隣接層は、多少外延的であることができ、直線のまたは湾曲したエッジを有する層によって外側にまたは内部に曲げられる、ピラミッド状、逆ピラミッド状、であることができる段状のスタックを与える。

一旦形成されると、基板の周囲の表面がマスキングされ−ステップ（ｏ）、および、段状スタック構造体が適切なウエットエッチングによって溶解除去され−ステップ（ｐ）、多層穴をそれによって与える。

誘電材料は、概ねポリイミド、エポキシ、ビスマレイミド、トリアジンおよびその混合物のような、ポリマーマトリクス、ならびに更に、ガラスファイバおよびセラミック粒子フィラー、を備える複合材料であり、かつ、ポリマー樹脂内の編ガラスファイバからなるプリプレグとして概ね適用される。

図８を参照して、変形製作ルートにおいて、少なくとも１つのビア層が次のステップによって製作されることができる：銅を露出するために研磨される下位フィーチャ層を含む基板を得る−ステップ（ｉ）、シード層によって下位フィーチャ層を覆う−ステップ（ｉｉ）、シード層の上に金属層を堆積する−ステップ（ｉｉｉ）、金属層の上にフォトレジスト層を塗布する−ステップ（ｉｖ）、外形をつけられたスタックの適切に必要な大きさにされた層を含むビアまたはフィーチャのポジパターンを露光する−ステップ（ｖ）、および露出された金属層をエッチング除去する−ステップ（ｖｉ）。高い温度の水酸化アンモニウムの溶液のような、ウエットエッチングが使用されることができる。フォトレジストが、次いで剥離され、スタックの層を含むビア／フィーチャを直立したままに残す−ステップ（ｖｉｉ）、および、誘電材料がスタックの層を含むビア／フィーチャの上に積層される（ｖｉｉｉ）。

更なるビルドアップを可能にするために、誘電層が金属を露出するために薄くされることができる−ステップ（ｉｘ）。次いで、銅のような、金属シード層が薄くされた表面の上に堆積されることができる−ステップ（ｘ）。

ステップ（ｉ）から（ｘ）が、更なる層を置くために繰り返されることができる。図７のパターンメッキプロセスルートは、異なるプロセスによって置かれた異なる層によって図８のパネルメッキプロセスルートと組み合わせられるかまたはそれと交替されることができる。

一旦形成されると、基板の周囲の表面がマスキングされ−ステップ（ｘｉ）、および、段状のスタック構造体が適切なウエットエッチングによって溶解除去され−ステップ（ｘｉｉ）、多層穴をそれによって与える。

図７のパターンメッキプロセスルートは、異なるプロセスによって置かれた異なる層によって図８のパネルメッキプロセスルートと組み合わせられるかまたはそれと交替されることができる。

多層穴を作り出すために、一旦犠牲スタックが準備されると、外形をつけられたまたは段状スタック構造体の一端が露出され、および、例えば、周囲の構造体がフォトレジストによって保護される限り、外形をつけられたまたは段状犠牲スタックが例えば上記のエッチング液の１つ内に浸漬することによって、エッチング除去されることができる。

犠牲スタックの隣接層は、多少外延的であることができ、直線のまたは湾曲したエッジを有する層によって外側にまたは内部に曲げられる、ピラミッド状、逆ピラミッド状、であることができる段状スタックを与える。エッチング除去で、得られる多層穴が、同様に外側にまたは内部に曲げられる、ピラミッド状、逆ピラミッド状であることができ、多層穴の各層が直線のまたは湾曲したエッジを有する。

上記の記述は、説明だけとして提供される。理解されるであろうことは、本発明は多くの変形が可能であることである。したがって当業者は、本発明が上に特に図と共に記載されたものに限定されないということを認識する。むしろ本発明の有効範囲は、添付の請求の範囲によって規定され、かつ上記のさまざまな特徴の組合せおよび副組合せ、同じく、前述の記述を読み込むと即座に当業者に思いつくであろう、その変形例および変更態様の両方を含む。

請求項において、語「備える（ｃｏｍｐｒｉｓｅ）」、および「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えた（ｃｏｍｐｒｉｓｉｎｇ）」、等のようなその変形は、記載される構成要素が含まれるが、しかし、一般に他の構成要素の除外ではないことを示唆する。

１００ 多層支持構造体
１０２、１０４、１０６ 機能層またはフィーチャ層
１０８ フィーチャ
１１０、１１２、１１４、１１６ 誘電体
１１８ ビア
２００ スタック
２０２ スタック第１層
２０４ スタック第２層
２０６ スタック第３層
２０８ スタック第４層
３００ 多層穴
３１０ 段状の穴
３２０ 多層穴
３３０ 円錐形の多層穴
５００ スタック
５０２ 第１のビア層
５０４ 第２のビア層
５０６ 第３のビア層
５０８ 第４のビア層
５１０ 誘電材料
５１３、５１４、５１５ ＸＹ平面 パッド
５５０ 相互接続構造体
６００ 多層穴

Claims (24)

1. ＸＹ平面内に延在する複数の層を備える多層電子構造体であって、前記多層電子構造体が前記ＸＹ平面に対して垂直なＺ方向に導通する金属ビア柱を取り囲む誘電材料からなり、かつ、前記複数の層の少なくとも２つの層を横断する少なくとも１つの多層穴を更に備えることが、前記多層電子構造体の隣接層内の少なくとも２層の穴を備え、前記多層穴の周辺部が段状でありかつそこで穴の少なくとも１層が前記多層電子構造体の表面内の開口であるように、前記隣接層内の少なくとも２層の穴が前記ＸＹ平面内に異なる寸法を有することを特徴とする構造体。
2. 前記少なくとも１つの多層穴の各層が円形であり、および以降の層内の穴の各層が以前の層内の穴の各層より少なく延在し、および、前記多層穴が概ね段状の円錐形の形状を有することを特徴とする請求項１に記載の多層電子構造体。
3. 前記少なくとも１つの多層穴が少なくとも３層の穴を備えることを特徴とする請求項１に記載の多層電子構造体。
4. 前記少なくとも１つの多層穴が前記多層支持構造体の表面内に開口を備え、および前記多層穴が止まり穴であることを特徴とする請求項１に記載の多層電子構造体。
5. 前記少なくとも１つの多層穴が、前記多層電子支持構造体の対向する表面内の開口である各端部に穴層を備え、および前記多層穴がスルーホールであることを特徴とする請求項１に記載の多層電子構造体。
6. 前記少なくとも１つの多層穴が前記多層電子構造体の第２の側面内の開口より少なくとも３０％大きな開口を前記多層電子構造体の第１側面内に備えることを特徴とする請求項１に記載の多層電子構造体。
7. 前記少なくとも１つの多層穴が前記複数の層の少なくとも３つの層を横断し、かつ３層の穴のスタックを備え、前記３つの穴が、外側の層内の外側の穴の間にはさまれる内側層内の内側穴を備え、前記内側穴が前記外側の穴より小さいことによって特徴づけられることを特徴とする請求項１に記載の多層電子構造体。
8. 前記少なくとも１つの多層穴が前記複数の層の少なくとも３つの層を横断し、かつ少なくとも３層の穴のスタックを備え、前記少なくとも３層の穴が、外側の層内の穴の外側の層の間にはさまれる穴の少なくとも１つの内側層内に穴の少なくとも１つの内側層を備え、前記穴の少なくとも１つの内側層が前記穴の外側層より大きいことによって特徴づけられることを特徴とする請求項１に記載の多層電子構造体。
9. 前記多層支持構造体の内側層内の前記穴の内側層の位置が、前記多層電子支持構造体の前記内側層内の電子構造体と位置合わせされることを特徴とする請求項１に記載の多層電子構造体。
10. 少なくとも１つの多層穴が前記複数の層の少なくとも３つの層を横断し、かつ少なくとも３層の穴のスタックを備え、前記多層穴が、段状のテーパリング表面を有するように、前記多層電子支持構造体の以降の層内の穴の各以降の層が、前記多層電子支持構造体の以前の層内の以前の穴より大きいことを特徴とする請求項１に記載の多層電子構造体。
11. 前記穴の層が円形であり、および前記少なくとも１つの多層穴が段状の円錐形のテーパリング周辺部を有することを特徴とする請求項１に記載の多層電子構造体。
12. 前記少なくとも１つの多層穴の穴の各層が矩形であり、および以降の層内の穴の各以降の層が以前の層内の穴の以前の層より少なく１つの方向に延在し、および前記多層穴が１つの方向に段状の周辺部を備えることを特徴とする請求項１に記載の多層電子構造体。
13. 前記少なくとも１つの多層穴の穴の各層が矩形であり、および以降の層内の穴の層が以前の層内の穴の層より少なく２つの反対方向に延在し、および前記多層穴が概ね台形の形状を有することを特徴とする請求項１に記載の多層電子構造体。
14. 前記少なくとも１つの多層穴の穴の各層が矩形であり、および穴の各以降の層が各以前の層より少なく３つの反対方向に延在し、および前記多層穴が３つの段状の斜めの壁ならびに最上部および底部開口の少なくとも１つに対して垂直な１つの実質的に円滑な壁を備えた概ねピラミッド状の形状を有することを特徴とする請求項１に記載の多層電子構造体。
15. 前記少なくとも１つの多層穴の穴の各層が矩形であり、および穴の各以降の層が以前の層内の穴の層より少なく４つの反対方向に延在し、および前記多層穴が概ね段状のピラミッド形状を有することを特徴とする請求項１に記載の多層電子構造体。
16. 前記誘電材料がポリマーを備えることを特徴とする請求項１に記載の多層電子構造体。
17. 前記誘電材料がガラスファイバ、セラミック粒子含有物およびガラス粒子含有物を含む群の少なくとも１つを更に備えることを特徴とする請求項１に記載の多層電子構造体。
18. ＸＹ平面に対して垂直なＺ方向に導通する金属ビア柱を取り囲む誘電材料からなる前記ＸＹ平面内に延在する複数の層を備える多層電子支持構造体内の少なくとも１つの多層穴であって、前記少なくとも１つの多層穴が、前記複数の層の少なくとも２つの層を横断する、多層穴を製作するためのプロセスであって、前記プロセスが、以下のステップ、すなわち、
    金属ビア層および金属フィーチャ層から選択される複数の金属層を備える多層犠牲スタックを形成するステップであって、前記多層犠牲スタックが、誘電材料内に封入されるステップと、
    前記多層犠牲スタックの端部を露出して、かつ前記多層犠牲スタックの前記露出された端部が前記多層穴に開口を形成するところで前記多層穴を作り出すために前記多層犠牲スタックをエッチング除去するステップと、を含むプロセス。
19. 前記多層犠牲スタックの前記露出された端部を取り囲む前記多層電子支持構造体の表面が、その中の金属フィーチャを保護するためにマスキングされることを特徴とする請求項１８に記載のプロセス。
20. 前記多層犠牲スタックが、電着された銅の層を備え、かつ任意選択でスパッタリングされた、ＰＶＤ堆積されたまたは無電解メッキされた銅のシード層を更に備える金属ビア層および金属フィーチャ層を備えることを特徴とする請求項１８に記載のプロセス。
21. 前記シード層が任意選択でタンタル、チタン、タングステンおよびクロムを含む群から選択される接着金属層を更に備えることを特徴とする請求項１８に記載のプロセス。
22. 前記エッチング除去するステップが、１８℃と７５℃との間の温度でＣｕＣｌ_２酸およびＨＮＯ_３ＯＨアルカリ標準エッチング溶液を含む群から選択される液体エッチングを適用するステップを含むことを特徴とする請求項１８に記載のプロセス。
23. 周囲のフィーチャおよびビアの端部をマスキングするステップが、その上にフォトレジストを置いてかつパターン化するステップを含むことを特徴とする請求項１８に記載のプロセス。
24. 穴の層が、前記多層電子支持構造体の前記層内の対象となるフィーチャの３ミクロン以内に位置合わせ可能であることを特徴とする請求項１８に記載のプロセス。