TWI566656B - 具有階梯狀孔的多層電子結構 - Google Patents

具有階梯狀孔的多層電子結構 Download PDF

Info

Publication number
TWI566656B
TWI566656B TW102107894A TW102107894A TWI566656B TW I566656 B TWI566656 B TW I566656B TW 102107894 A TW102107894 A TW 102107894A TW 102107894 A TW102107894 A TW 102107894A TW I566656 B TWI566656 B TW I566656B
Authority
TW
Taiwan
Prior art keywords
layer
multilayer
holes
layers
electronic structure
Prior art date
Application number
TW102107894A
Other languages
English (en)
Other versions
TW201410100A (zh
Inventor
赫爾維茨 卓爾
陳先明
黃士輔
Original Assignee
珠海越亞封裝基板技術股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 珠海越亞封裝基板技術股份有限公司 filed Critical 珠海越亞封裝基板技術股份有限公司
Publication of TW201410100A publication Critical patent/TW201410100A/zh
Application granted granted Critical
Publication of TWI566656B publication Critical patent/TWI566656B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

具有階梯狀孔的多層電子結構
本發明涉及改進的互連結構，具體但非唯一地涉及具有階梯狀孔的改進互連結構及其製造方法。
在對於越來越複雜的電子元件的小型化需求越來越大的帶動下，諸如計算機和電信設備等消費電子產品的集成度越來越高。這已經導致要求支持結構如IC基板和IC插件具有通過介電材料彼此電絕緣的高密度的多個導電層和通孔。
這種支持結構的總體要求是可靠性和適當的電氣性能、薄度、剛度、平整度、散熱性好和有競爭力的單價。
在實現這些要求的各種途徑中，一種廣泛實施的創建層間互連通孔的製造技術是採用激光鑽孔，所鑽出的孔穿透後續布置的介電基板直到最後的金屬層，後續填充金屬，通常是銅，該金屬通過鍍覆技術沈積在其中。這種成孔方法有時也被稱為“鑽填”，由此產生的通孔可稱為“鑽填通孔”。
鑽填孔方法存在大量缺點。因為每個通孔需要單獨鑽孔，所以生產率受限，並且製造複雜的多通孔IC基板和插件的成本變得高昂。在大型陣列中，通過鑽填方法難以生產出高密度和高品質、彼此緊密相鄰且具有不同的尺寸和形狀的通孔。此外，激光鑽出的通孔具有穿過介電材料厚度的粗糙側壁和內向錐度。該錐度減小了通孔的有效直徑。特別是在超小通孔直徑的情況下，也可能對於在先的導電金屬層的電接觸產生不利影響，由此導致可靠性問題。此外，在被鑽的電介質是包括聚合物基體中的玻璃或陶瓷纖維的複合材料時，側壁特別粗糙，並且這種粗糙度可能會產生附加的雜散電感。
鑽出的通孔的填充過程通常是通過銅電鍍來完成的。電鍍沈積技術會導致凹痕，其中在通孔頂部出現小坑。或者，當通孔通道被填充超過其容納量的銅時，可能造成溢出，從而產生突出超過周圍材料的半球形上表面。凹痕和溢出往往在如製造高密度基板和插件時所需的後續上下堆疊通孔時造成困難。此外，應該認識到，大的通孔通道難以均勻填充，特別是在其位於插件或IC基板設計的同一互連層內的小通孔附近時。
雖然可接受的尺寸和可靠性正在隨著時間的推移而改善，但是上文所述的缺點是鑽填技術的內在缺陷，並且預計會限制可能的通孔尺寸範圍。還應當注意到的是，激光鑽孔是製造圓形通孔通道的最好方法。雖然理論上可以通過激光銑削製造狹縫形狀的通孔通道，但是，實際上可製造的幾何形狀範圍比較有限，並且在給定支持結構中的通孔通常是圓柱形的並且使基本相同的。
通過鑽填工藝製造通孔是昂貴的，並且難以利用相對具有成本效益的電鍍工藝用銅來均勻和一致地填充由此形成的通孔通道。
在複合介電材料中激光鑽出的通孔尺寸實際上被限制在最小約60×10-6m直徑，並且由於所涉及的燒蝕過程以及所鑽的複合材料的性質，甚至因此而遭受到顯著的錐度形狀以及粗糙側壁的不利影響。
除了上文所述的激光鑽孔的其它限制外，鑽填技術的另一限制在於難以在同一層中產生不同直徑的通孔，這是因為當鑽出不同尺寸的通孔通道並隨後用金屬填充以製造不同尺寸通孔時，通孔通道的填充速率不同所致。因此，作為鑽填技術的特徵性的凹痕或溢出的典型問題被惡化，因為不可能對不同尺寸通孔同時優化沈積技術。結果，實際上，盡管受到燒蝕和錐度的影響，單層中的所有鑽填孔還是具有相同的名義直徑。
克服鑽填方法的許多缺點的可選解決方案是利用又稱為“圖案鍍覆”的技術，通過將銅或其它金屬沈積到在光刻膠中形成的圖案內來製造。
在圖案鍍覆中，首先沈積種子層。然後在其上沈積光刻膠層，隨後曝光形成圖案，並且選擇性移除以制成暴露出種子層的溝槽。通過將銅沈積到光刻膠溝槽中來形成通孔柱。然後移除剩余的光刻膠，蝕刻掉種 子層，並在其上及其周圍層壓通常為聚合物浸漬玻璃纖維氈的介電材料，以包圍所述通孔柱。然後，可以使用各種技術和工藝來移除部分介電材料而因此減薄並平整化所述結構，並暴露出通孔柱的頂部，以允許由此導電接地，用於在其上形成下一金屬層。可在其上通過重複該過程來沈積在後的金屬導體層和通孔柱，以形成所需的多層結構。
在一個替代但緊密關聯的技術即下文所稱的“面板鍍覆”中，將連續的金屬或合金層沈積到基板上。在基板的頂部沈積光刻膠層，並在其中顯影出圖案。剝除顯影光刻膠的圖案，選擇性地暴露出其下的金屬，該金屬可隨後被蝕刻掉。未顯影的光刻膠保護其下方的金屬不被蝕刻掉，並留下直立的特徵結構和通孔的圖案。
在剝除未顯影的光刻膠後，可以在直立的銅特徵結構和/或通孔柱上及周圍層壓介電材料，如聚合物浸漬玻璃纖維氈。
通過上述圖案鍍覆或面板鍍覆方法創建的通層孔通常被稱為銅制“通孔柱”和特徵層。
將會認識到，微電子演化的一般推動力涉及製造更小、更薄、更輕和更大功率的高可靠性產品。然而，使用厚且有芯的互連不能得到超輕薄的產品。為了在互連IC基板或“插件”中形成更高密度的結構，需要具有甚至更小連接的更多層。事實上，有時希望彼此交疊地堆疊元件。
如果在銅或其它合適的犧牲基板上沈積鍍覆層壓結構，則可以蝕刻掉基板，留下獨立的無芯層壓結構。可以在預先附著至犧牲基板的側面上沈積其它層，由此能夠形成雙面累積，從而最大限度地減少翹曲並有助於實現平整化。
一種製造高密度互連的靈活技術是構建由在介電基體中的金屬通孔或特徵結構構成的圖案或面板鍍覆多層結構。金屬可以是銅，電介質可以是纖維增強聚合物，通常是具有高玻璃化轉變溫度(Tg)的聚合物，如聚酰亞胺。這些互連可以是有芯的或無芯的，並可包括用於堆疊元件的空腔。它們可具有奇數或偶數層。實現技術描述在授予高級阿米技術多層互連技術有限公司(Amitec-Advanced Multilayer Interconnect Technologies Ltd.)的現有專利中。
例如，赫爾維茨(Hurwitz)等人的題為“高級多層無芯支撐結構及其製造方法(Advanced multilayer coreless support structures and method for their fabrication)”的美國專利US 7,682,972描述了一種製造包括在電介質中的通孔陣列的獨立膜的方法，所述膜用作構建優異的電子支撐結構的前體，該方法包括以下步驟：在包圍犧牲載體的電介質中製造導電通孔膜，和將所述膜與犧牲載體分離以形成獨立的層壓陣列。基於該獨立膜的電子基板可通過將所述層壓陣列減薄和平坦化，隨後終止通孔來形成。該公報通過引用全面並入本文。
赫爾維茨(Hurwitz)等人的題為“用於芯片封裝的無芯空腔基板及其製造方法(Coreless cavity substrates for chip packaging and their fabrication)”的美國專利US 7,669,320描述了一種製造IC支撐體的方法，所述IC支撐體用於支撐與第二IC芯片串聯的第一IC芯片；所述IC支撐體包括在絕緣周圍材料中的銅特徵結構和通孔的交替層的堆疊，所述第一IC芯片可粘合至所述IC支撐體，所述第二IC芯片可粘合在所述IC支撐體內部的空腔中，其中所述空腔是通過蝕刻掉銅基座和選擇性蝕刻掉累積的銅而形成的。該公報通過引用全部並入本文。
赫爾維茨(Hurwitz)等人的題為“集成電路支撐結構及其製造方法(integrated circuit support structures and their fabrication)”的美國專利US 7,635,641描述了一種製造電子基板的方法，包括以下步驟：(A)選擇第一基礎層；(B)將蝕刻阻擋層沈積到所述第一基礎層上；(C)形成交替的導電層和絕緣層的第一半堆疊體，所述導電層通過貫穿絕緣層的通孔而互連；(D)將第二基礎層塗覆到所述第一半堆疊體上；(E)將光刻膠保護塗層塗覆到第二基礎層上；(F)蝕刻掉所述第一基礎層；(G)移除所述光刻膠保護塗層；(H)移除所述第一蝕刻阻擋層；(I)形成交替的導電層和絕緣層的第二半堆疊體，導電層通過貫穿絕緣層的通孔而互連；其中所述第二半堆疊體具有與第一半堆疊體基本對稱的構造；(J)將絕緣層塗覆到交替的導電層和絕緣層的所述第二半堆疊體上；(K)移除所述第二基礎層，以及，(L)通過將通孔末端暴露在所述堆疊體的外表面上並對其塗覆終止物來終止基板。該公報通過引用全部並入本文。
本發明的一個方面涉及提供一種包括在X-Y平面內延伸的多個層的多層電子結構，所述多個層由包圍在垂直於X-Y平面的Z方向上導電的金屬通孔柱的介電材料構成，其中至少一個多層孔穿過所述多個層中的至少兩層並且包括在所述多層電子結構的相鄰層中的至少兩個層孔，其中所述多層電子結構的相鄰層中的至少兩個層孔具有在X-Y平面內的不同尺寸，使得所述多層孔的外周為階梯形的並且其中至少一個層孔為所述多層電子結構的表面中的開口。
在一些實施方案中，所述至少一個多層孔的每一層是圓形的，並且在在後層中的每個層孔的延伸量小於在先層的每個層孔的延伸量，並且所述多層孔具有大致階梯狀的圓錐形狀。
在一些實施方案中，所述至少一個多層孔包括至少3個層孔。
在一些實施方案中，所述至少一個多層孔包括至少4個層孔。
在一些實施方案中，所述至少一個多層孔包括至少5個層孔。
在一些實施方案中，在所述至少一個多層孔中僅一個層孔包括在所述多層支持結構的表面中的開口，並且所述多層孔是盲孔。
在一些實施方案中，所述多層孔包括在每一端的層孔，其為在所述多層電子支持結構的相反表面中的開口，並且所述多層孔是貫通孔。
在一些實施方案中，所述至少一個多層孔包括在所述多層電子結構的第一側面中的開口，其比在所述多層電子結構的第二側面中的開口大至少30%。
在一些實施方案中，所述至少一個多層孔穿過所述多個層中的至少3層，並且包括三個層孔的堆疊體，其中所述三個孔包括夾在外層中的外孔之間的在內層中的內孔，其特徵在於所述內孔小於所述外孔。
在一些實施方案中，所述至少一個多層孔穿過所述多個層中 的至少3層，並且包括至少3個層孔的堆疊體，其中所述至少三個層孔包括夾在外層中的外層孔之間的在至少一個內層孔中的至少一個內層孔，其特徵在於所述至少一個內層孔大於所述外層孔。
在一些實施方案中，在所述多層支持結構的內層中的內層孔的位置與所述多層電子支持結構的內層中的電子結構對準。
在一些實施方案中，所述至少一個多層孔穿過所述多個層中的至少3層，並且包括至少3個層孔的堆疊體，其中在所述多層電子支持結構的在後層中的每個在後層孔大於在所述多層電子支持結構的在先層中的在先層孔，使得所述多層孔具有階梯狀錐度表面。
在一些實施方案中，所述層孔是圓形的，並且所述至少一個多層孔具有階梯圓錐形錐度外周。
在一些實施方案中，所述至少一個多層孔中的每個層孔是矩形的，並且在後層中的每個在後層孔在一個方向上的延伸量小於在先層中的在先層孔中的延伸量，並且所述多層孔包括在一個方向上的階梯狀外周。
在一些實施方案中，所述至少一個多層孔的每個層孔是矩形的並且在後層中的層孔在兩個相反方向上的延伸量小於在先層中的層孔的延伸量，並且該多層孔具有大致梯形形狀。
在一些實施方案中，所述至少一個多層孔的每個層孔是矩形的並且每個在後層孔在三個相反方向上的延伸量小於每個在先層的延伸量，並且所述多層孔具有大致金字塔形狀，其具有三個階梯狀斜壁和一個垂直於頂部開口和底部開口中的至少其一的基本光滑壁。
在一些實施方案中，所述至少一個多層孔的每個層孔是矩形的並且每個在後層孔在四個相反方向上的延伸量小於在先層中的每個層孔的延伸量，並且該多層孔具有大致階梯金字塔形狀。
在一些實施方案中，所述介電材料包括聚合物。
在一些實施方案中，所述介電材料還包括玻璃纖維、陶瓷顆粒夾雜物和玻璃顆粒夾雜物的組別中的至少其一。
第二方面涉及一種製造在多層電子支持結構中的至少一個 多層孔的方法，所述多層電子支持結構包括在X-Y平面中延伸的多個層，所述多個層包括包圍在垂直於X-Y平面的Z方向上導電的金屬通孔柱的介電材料，其中所述至少一個多層孔穿過所述多個層中的至少兩個層；其中所述方法包括以下步驟：形成多層犧牲堆疊體，其包括選自金屬通層孔和金屬特徵層的多個金屬層，其中所述多層犧牲堆疊體包封在所述介電材料中；暴露出所述多層犧牲堆疊體的端部並蝕刻掉所述多層犧牲堆疊體以創建所述多層孔，其中所述多層犧牲堆疊體的暴露端形成所述多層孔的開口。
在一些實施方案中，包圍所述多層犧牲堆疊體的暴露端的多層電子支持結構的表面被掩蔽以保護其中的金屬特徵結構。
在一些實施方案中，所述多層犧牲堆疊體包括金屬通層孔和金屬特徵層，其包括電沈積銅層並且任選地還包括濺射、PVD沈積或化學鍍銅的種子層，所述種子層任選地還包括選自鉭、鈦、鎢和鉻中的粘附金屬層。
在一些實施方案中，蝕刻步驟包括在18℃-75℃的溫度下施加選自包括CuCl2酸性和HNO3OH鹼性的標準蝕刻溶液的液體蝕刻劑。
在一些實施方案中，掩蔽周圍的特徵結構和通孔的末端包括在其上施加和圖案化光刻膠。
在一些實施方案中，所述多層孔的層孔可在多層電子支持結構的層內所關注的特徵結構的20微米以內對準。
在一些實施方案中，多層孔的層孔可在多層電子支持結構的層內所關注的特徵結構的10微米以內對準。
在一些實施方案中，多層孔的層孔可在多層電子支持結構的層內所關注的特徵結構的3微米以內對準。
術語微米或μm是指微米或10-6m。
現有技術：
100‧‧‧多層支撐結構
102、104、106‧‧‧特徵層、功能層
108‧‧‧特徵結構
110、112、114、116‧‧‧介電層
118‧‧‧通孔
本發明：
200‧‧‧堆疊體
202‧‧‧第一層、底層
204‧‧‧第二層
206‧‧‧第三層
208‧‧‧第四層
210‧‧‧介電材料
310‧‧‧矩形階梯孔
320‧‧‧多層孔
330‧‧‧圓錐形多層孔
400‧‧‧堆疊體
402‧‧‧第一通層孔
404‧‧‧第二通層孔
406‧‧‧第三通層孔
408‧‧‧第四通層孔
410‧‧‧介電材料
413、414和415‧‧‧焊盤
450‧‧‧互連結構
500‧‧‧多層孔
圖1是現有技術的多層電子支持結構的簡化截面圖。
圖2是梯形犧牲通孔堆疊體的截面示意圖。
圖3是通過溶解圖2的結構形成的梯形多層孔的截面示意圖。
圖4示出由以上得到的梯形、金字塔形和錐形多層孔。
圖5是通孔和特徵層的梯形堆疊體的截面圖。
圖6是通過蝕刻掉圖5的通孔和特徵層的梯形堆疊體產生的所得多層孔的截面圖。
圖7是示出一種製造包括焊盤層和通孔柱層的雙層並且在其中產生雙層孔的方法的流程圖。
圖8是示出一種製造其中具有通孔的通孔柱層的替代方法的流程圖。
為了更好地理解本發明並示出本發明的實施方式，純粹以舉例的方式作為參考，參照附圖。
具體參照附圖時，必須強調的是特定的圖示是示例性的並且目的僅在於說明性地討論本發明的優選實施方案，並且基於提供被認為是對於本發明的原理和概念方面的描述最有用和最易於理解的圖示的原因而被呈現。就此而言，沒有試圖將本發明的結構細節以超出對本發明基本理解所必需的詳細程度來圖示；參照附圖的說明使本領域技術人員認識到本發明的幾種形式可如何實際體現出來。
在以下說明書中，涉及由介電基體中的金屬通孔構成的支持結構，特別是由在玻璃纖維增強的聚合物基體中的銅通孔柱構成的支持結構，所述聚合物基體例如是聚酰亞胺、環氧樹脂或BT(雙馬來酰亞胺/三嗪)或它們的共混物。
特徵結構的平面內尺寸無有效上限是阿瑟斯(Access)公司的光刻膠和圖案或面板鍍覆及層壓技術的特徵，如在赫爾維茨(Hurwitz)等人的美國專利號為US 7682972、US 7669320和US 7635641的專利中所描述的，其通過引用並入本文。
圖1是現有技術的多層電子支持結構的簡化截面圖。現有技術的多層支持結構100包括組件的功能層102、104、106或被絕緣各層的介電層110、112、114、116分隔的特徵結構108。穿過介電層的通孔118提供 相鄰的功能或特徵層之間的電連接。因此，特徵層102、104、106包括通常布置在層內位於X-Y平面中的特徵結構108以及傳導電流通過介電層110、112、114、116的通孔118。通孔118設計為具有最小電感並且充分隔離以在其間具有最小電容。
當利用鑽填技術制作通孔時，通孔一般具有大致圓形的橫截面，因為它們是通過首先在電介質中鑽出激光孔來制作的。由於電介質是異質和各向異性的並且由含有無機填料和玻璃纖維增強體的聚合物基體構成，所以其圓形橫截面通常具有粗糙邊緣，並且其橫截面可能會略微變形而偏離真正的圓形。此外，通孔趨向於具有一定的錐度，為倒截頭錐形，而不是圓柱形。
如美國專利號為US 7,682,972、US 7,669,320和US 7,635,641的專利中所述，例如圖1的結構可替代地通過在光刻膠內的圖案中鍍覆(圖案鍍覆)或通過面板鍍覆然後選擇性蝕刻來制作；無論何種方式均留下直立的通孔柱，並隨後在其上層壓介電預浸料。
使用“鑽填通孔”的方法，由於橫截面控制和形狀的困難，不能製造非圓形的通孔。由於激光鑽孔的限制，導致還存在約50-60微米直徑的最小通孔尺寸。這些困難詳細描述在上文的背景技術部分中，並且尤其涉及由於銅通孔填充電鍍過程導致的凹痕和/或半球形狀，由於激光鑽孔過程導致的通孔錐度形狀和側壁粗糙以及由於使用昂貴的激光鑽孔機以“路徑選擇”模式進行銑削以在聚合物/玻璃電介質中生成溝槽所導致的較高成本。
除了前文所述的其它激光鑽孔限制外，鑽填技術的另一限制在於難以在同一層中產生不同直徑的通孔，這是因為當鑽出不同尺寸的通孔通道然後用金屬填充以製造不同尺寸通孔時，通孔通道是以不同的速率被填充的。因此，表征鑽填技術的凹痕或溢出的典型問題被惡化，因為不可能同時對不同尺寸通孔來優化沈積技術。
此外，應該注意的是，在複合介電材料如聚酰亞胺/玻璃或環氧樹脂/玻璃或BT(雙馬來酰亞胺/三嗪)/玻璃或它們與陶瓷和/或其它填料顆粒的共混物中的激光鑽出的通孔實際上被限於約60×10-6米直徑的最小尺 寸，即使如此，由於所鑽的複合材料的特性而導致存在顯著的錐度形狀以及側壁粗糙，均為所涉及的剝蝕過程的結果。
已經出乎意料地發現，利用鍍覆和光刻膠技術的靈活性，可以成本有效地製造出形狀和尺寸範圍廣泛的通孔。此外，可以在同一層中製造出不同形狀和尺寸的通孔。阿米技術(AMITEC)公司開發的專有的通孔柱方法實現了“導體通孔”結構，其利用大尺寸的通層孔在X-Y平面內進行導電。這在使用銅圖案鍍覆方法時尤其有利，此時可以在光刻膠材料中產生光滑、筆直，無錐度的溝槽，然後通過使用金屬種子層將銅後續沈積到這些溝槽中，然後通過圖案鍍覆將銅填充到這些溝槽內。與鑽填通孔方法相反的是，通孔柱技術使得光刻膠層中的溝槽被填充從而得到無凹痕、無圓頂的銅連接器。在銅沈積後，隨後剝除光刻膠，然後移除金屬種子層並在其上和其周圍塗覆一個永久的聚合物-玻璃電介質。由此產生的“通孔導體”結構可使用在赫爾維茨(Hurwitz)等人的美國專利號為US 7,682,972，US 7,669,320和US 7,635,641的專利中描述的工藝流程。
通常，如圖1所示，互連結構通常包括交替的通層孔和特徵層。使用阿米技術(Amitec)公司的專有技術，通層孔也可以在X-Y平面內延伸，並且無需為簡單的圓柱形柱而是可以具有其他形狀。
參考圖2，示出穿過錐形通孔柱堆疊體200的截面圖。堆疊體200由介電材料210包圍的第一層202、第二層204、第三層206和第四層208構成，在X-Y平面中沒有中介的銅導體或焊盤。
由於每個層被沈積在更大的在先層上，可以通過圖案鍍覆到在後沈積的光刻膠中來製造每一層。
在一個實施例中，堆疊體200的底層202的尺寸可以是320×10-6m乘以840×10-6m(即微米或μm)。第二層204的尺寸可以是320×10-6m乘以840×10-6m，第三層206的尺寸可以是220×10-6m乘以740×10-6米，第四(頂)層208的尺寸可以是120×10-6m乘以640×10-6m。因此，每一層可以比其上的層在所有尺寸上都寬40至50微米。
如果通孔堆疊體的至少一個端部到達所述多層電子支持結構的外表面，則堆疊體暴露於蝕刻劑會導致堆疊體被蝕刻掉。已發現可以 采取這種方式創建多層形狀的孔。
在圖2中，示出包括4個層的梯形階梯狀通孔堆疊體。該梯形階梯狀通孔堆疊體在兩個方向上對稱地成錐度或傾斜。然而，應該認識到，通過仔細對準，階梯狀通孔堆疊體可以組成為不是對稱地傾斜，或僅在一個方向上傾斜。
多層孔穿過所述多層電子互連結構的多個層中的至少兩層，並包括多層電子互連結構的相鄰層中的至少兩個重疊的層孔，在X-Y平面內具有不同的尺寸，使得所述多層孔具有錐度。更典型地，該多層孔包括至少三個層孔，並可以包括4或5個或更多層孔。
為了創建多層孔，通孔堆疊體可被用作犧牲前體。
可用圖案化的光刻膠來保護所述多層電子支持結構的外表面，使得多個犧牲堆疊體之一的端部可被暴露。強液體蝕刻劑的蝕刻可溶解掉犧牲堆疊體，而留下多層孔。
參考圖3，示出對應於圖2中的多層堆疊體200的多層孔300。
上述通孔堆疊體通常由銅制成。浸沒在室溫至約75℃的酸性CuCl2或HNO3OH鹼性的標準蝕刻溶液中能夠使得銅和粘附層被蝕刻掉。
氨性Cu蝕刻溶液的主要反應如下：CuCl2+4NH3 → Cu(NH3)4Cl2 [1]
Cu(NH3)4Cl+Cu → 2Cu(NH3)2Cl [2]
優選濃度為[Cu2+]：120-126g/l；[Cl-]：4.5-5.5N
比重通常為1.185-1.195，pH值一般為8.0-9.0。
雖然所述反應會在室溫至約75℃下發生，但是優選將溫度控制在48℃-54℃的範圍內。
所述CuCl2銅蝕刻溶液：CuCl2+Cu → 2CuCl [3]
4CuCl+4HCl+O2 → 4CuCl2+2H2O [4]
再生：2CuCl+NaClO+2HCl → 2CuCl2+NaCl+H2O或 [5]
4CuCl+4HCl+O2 → CuCl2+H2O [6]
濃度：[Cu2+]：120-126g/l；酸度：1.5-2.5N；比重：1.28-1.295雖然所述反應會在室溫至約75℃下發生，但是優選將溫度控制在48℃-52℃的範圍內。
銅微蝕刻溶液：主要成分/反應：Cu+H2O2+2H+ → Cu2++2H2O [7]
2H2O2 → 2H2O+O2 [8]
濃度：H2SO4：20-50g/l；H2O2：6-12g/l；[Cu2+]：5-30g/l
雖然所述反應會在室溫至約75℃下發生，但是優選將溫度控制在26-34℃的範圍內。
參考圖4，從下向上看，圖3的多層孔可以是可在兩個方向上傾斜的矩形階梯孔310。另外，多層孔320可以是正方形的並且可以在4個方向上傾斜從而提供金字塔形的孔。雖然未示出，但應該認識到，通過不對稱地布置每個在後層，可以制作出在一維或三維上傾斜的堆疊體。
此外，圓錐形多層孔330可以包括圓形孔。根據每個孔的直徑和其對準的準確性，多層孔可以是規則的或不規則的。
除了能夠提供任何形狀和尺寸為30微米以上的多層階梯孔的靈活性外，另一優點在於每個層孔的位置取決於首先製造的犧牲堆疊體的金屬層的位置，其本身與電子多層支持結構的同一層中的功能元件共同製造。
激光或機械鑽孔只能與外部特徵結構對準，而機械鑽孔目前僅實現了在期望位置的+/-50μm內的位置精度。目前，激光鑽孔比機械鑽孔更精確，能達到+/-20μm的精度。根據本發明實施方案的電鍍和蝕刻更精確，可達到+/-3μm的精度。通過蝕刻階梯狀錐形孔，可以僅在最後一層中制作所需的尺寸形狀，其中對於光刻特徵結構的對準幾乎是完美的。
因此，圓形孔、狹縫和其他形狀的孔可以通過蝕刻以及 準確進行所需位置的定位來製造。
多層孔的每一層可以是矩形的，並且每個在後層孔在一個方向上的延伸量可小於每個在先層孔的延伸量，並且該多層孔可以在一個方 向上具有階梯結構。在其它實施方案中，多層孔的每個層孔可以是矩形的，並且每個在後層孔在兩個相反方向上的延伸量可小於每個在先層的延伸量，並且該多層孔可具有大致梯形的形狀。
在另一個實施方案中，多層孔的每個層孔可以是正方形或矩形的，並且每個在後層孔在三個相反方向上延伸量可小於每個在先層孔的延伸量，並且該多層孔可以具有大致金字塔形狀，其具有三個階梯斜側面和一個垂直於頂層和底層的基本平滑的側面。
在另一個實施方案中，多層孔的每個層孔可以是矩形的，每個在後層孔在4個相反方向上的延伸量可小於每個在先層孔的延伸量，該多層孔可以具有大致階梯狀金字塔形狀。
在一些實施方案中，每個層孔是圓形的，每個在後層孔的延伸量小於每個在先層的延伸量，並且該多層孔具有大致階梯狀圓錐形狀。
雖然圖2的直立金字塔形犧牲堆疊體200包括布置在互連結構周圍區域中的多個延伸層上的金屬層，它可能有必要在電介質上布置特徵結構。因此，為了能夠在多層電子互連支持結構中製造犧牲錐形通孔堆疊體，所述通層孔中可插入特徵層或焊盤。這樣的特徵層或焊盤通常包括可以是可為銅的種子層構成，並可以通過濺射、化學鍍或物理氣相沈積PVD製造，以粘附至下層電介質上。所述種子層可以是0.5至1.5微米厚。在種子層上，可以圖案或面板鍍覆通常為銅的金屬厚層。為了進一步幫助種子層粘附至下方電介質，可以先塗覆非常薄的層，通常為0.04微米至0.1微米的粘附金屬，如鈦、鉭、鎢、鉻或它們的混合物。
在一些實施方案中，堆疊體中的底層比頂層大至少30%。
參照圖5，示出互連結構450的截面，其包括具有階梯狀輪廓的銅通孔柱和特徵層的堆疊體400。堆疊體400被介電材料410包圍。堆疊體400包括4個銅通層孔；第一通層孔402、第二通層孔404，第三通層孔406和第四通層孔408，均被介電材料410包圍。層402、404、406、408可以幾何上彼此分開，但通過在X-Y平面中的銅導體或焊盤413、414和415電連接在一起。而且，這些焊盤413、414和415是特徵層的一部分，通常將包括在互連結構的其他部分中的周圍特徵結構，圖中未示出。為了能夠 在電介質頂部上布置特徵結構，以創建示出的階梯前端，但更重要的是為了創建周圍特徵結構，焊盤513、514和515一般包括銅種子層，其可以是濺射或化學鍍的，並且可以是0.5微米至1.5微米厚。在種子層上，可以利用電鍍構建額外的厚度。為了進一步幫助粘附至電介質上，可以先沈積一個非常薄的粘附金屬層，如鈦、鉭、鉻、鎢或它們的混合物。所述薄粘附金屬薄層通常是0.04微米至0.1微米厚。
在屏蔽周圍元件以及暴露於適當的蝕刻劑中後，銅通孔柱和特徵層的堆疊體400可被溶解，留下對應的多層孔500，如圖6所示。
因此，已發現利用描述在赫爾維茨(Hurwitz)等人的美國專利號為US 7,682,972、US 7,669,320和US 7,635,641的專利(全部內容通過引用並入本文)中的阿米泰克(AMITEC)公司的技術，可以創建具有可變橫截面輪廓的犧牲結構，如梯形、金字塔形、圓錐形和三角形的輪廓，其可在一個或兩個方向上傾斜。當暴露於適當的蝕刻劑中時，所述犧牲結構可被溶解掉，留下對應的多層孔，其側壁可在一個或兩個方向上傾斜。
應該進一步認識到，在使用種子層來製造犧牲堆疊體時，不僅可以製造具有錐度的多層孔，其每個在後布置的層小於在先層，而且由於種子層能夠使個中的特徵結構突出超過下層中的特徵結構，但是，由於種子層可使得一層中的特徵結構突出超過下方層中的特徵結構，因此可以製造中間更寬(凸)或中間更窄(凹)的犧牲堆疊體。犧牲堆疊體以及其被溶解後得到的多層孔均可在一個方向上彎曲而相反的壁平坦，在兩個方向上彎曲或在三個或四個方向上彎曲。
在一些實施方案中，多層孔的在先層中的層孔在X-Y平面中的延伸量小於多層支持結構的在後層中的層孔的延伸量，並且該多層孔具有大致的逆金字塔形狀。
在一些實施方案中，多層電子支持結構中的多層孔包括多於三個層；至少一個內層的延伸量大於在至少一側上的相鄰外層的延伸量，並且該多層孔具有在所述至少一側上的向外彎曲的輪廓。
在一些實施方案中，在多層電子結構中的多層孔包括多於三個層，其中至少一個內層孔的延伸量小於在至少一側上的相鄰外層孔的延 伸量，並且該多層孔具有在所述至少一側上的向內彎曲的輪廓。
在製造出多層階梯犧牲堆疊體後，只要犧牲堆疊體的一端暴露在多層結構的頂層或底層上，就可以使用光刻膠層來掩蔽基板外層中的特定區域，允許使用適當的液體化學溶液蝕刻掉暴露的犧牲多層階梯堆疊體，以產生貫通結構或甚至是盲孔，其可以但不必須是圓形的。這些孔可以用作精確通過的機械和光學通孔，其可以很好地對準所述基板的外層上的金屬特徵結構。使用錐度結構，層孔間的不對準可在很大程度上得到克服，這是因為最小的蝕刻孔決定了所需通過蝕刻結構的直徑並且將很好地對準其層內的金屬特徵結構。
在一些實施方案中，圖6的多層孔可以通過創建諸如圖5的多層結構然後選擇性地溶解該多層結構來製造。通常，該多層結構包括在多層電子支持結構內布置在特徵層中的交替的焊盤層以及布置在焊盤頂部上的通孔柱層。通孔柱層可具有相同的尺寸或窄於所述焊盤，並且可以與其仔細地對準。作為替代方案，通孔柱可比下層的焊盤更窄。焊盤和通孔柱的相對高度可以非常不同，焊盤更窄或者它們可以有點相似，或者實際上可以具有相同的高度。
參照圖7，包括焊盤層和通孔柱層的雙層可以通過以下步驟製造：獲得包括經處理暴露出其銅的下方通層孔的基板-步驟(a)，和用種子層覆蓋所述基板-步驟(b)，種子層通常是銅，並且通常通過濺射或通過化學鍍進行覆蓋。任選地，在其上沈積銅之前，先沈積非常薄的、也許是0.04-0.1微米的粘附金屬層，如鉭、鈦、鉻或鎢。然後在種子層上塗覆第一光刻膠層-步驟(c)，並且進行曝光和顯影以形成負性圖案-步驟(d)。將通常為銅的金屬層電鍍進所述負性圖案中-步驟(e)，以及剝除光刻膠-步驟(f)，留下直立的第一焊盤層。接著可以在焊盤上塗覆第二光刻膠層-步驟(g)，並且可以在第二光刻膠層中曝光和顯影出第二通層孔圖案-步驟(h)。可通過電鍍或化學鍍將第二金屬通層孔沈積到第二圖案的溝槽中以產生通層孔-步驟(i)，接著可以剝除第二光刻膠層-步驟(j)，留下一個兩層堆疊體，即彼此堆疊的通層孔以及特徵或焊盤層。
接著移除種子層-步驟(k)。任選地，利用例如氫氧化銨或氯 化銅的濕蝕刻劑蝕刻掉種子層，並且在焊盤和通層孔的直立銅上層壓介電材料(l)。
為了能夠進一步構建附加層，可以將該介電材料減薄以暴露出金屬，通過機械、化學或機械-化學研磨或抛光進行，這也使頂表面平整化-步驟(m)。然後，可以在底表面上沈積金屬種子層，如銅-步驟(n)，以便能夠通過重複步驟(c)至(n)來構建其它層。
介電材料一般是複合材料，所述複合材料包含聚合物基體如聚醯亞胺、環氧樹脂、雙馬來醯亞胺、三嗪及其混合物，並且還可以包含玻璃纖維和陶瓷顆粒填料，並通常作為由聚合物樹脂中的織造玻璃纖維構成的預浸料來應用。
堆疊體的相鄰層可以或多或少地延伸，提供階梯狀的堆疊體，其可以是金字塔形、倒金字塔形、向外或向內彎曲的，其中的層具有直線或曲線的邊緣。
一旦形成，則將基板的周邊表面掩蔽-步驟(o)並且利用合適的濕蝕刻劑將階梯狀堆疊體結構溶解掉-步驟(p)，由此提供多層孔。
介電材料一般是複合材料，所述複合材料包含聚合物基體如聚醯亞胺、環氧樹脂、雙馬來醯亞胺、三嗪及其混合物，並且還可以包含玻璃纖維和陶瓷顆粒填料，並通常作為由聚合物樹脂中的織造玻璃纖維構成的預浸料來應用。
參照圖8，在一個變體的製造流程中，所述至少一個通層孔可以通過以下步驟製造：獲得包括下方特徵層的基板，該特徵層經抛光暴露出其銅-步驟(i)；利用種子層覆蓋所述下方特徵層-步驟(ii)；在種子層上沈積金屬層-步驟(iii)；在所述金屬層上塗覆光刻膠層-步驟(iv)；曝光出通孔或特徵結構的正性圖案，包括波形堆疊體的適當尺寸層-步驟(v)，以及蝕刻掉暴露出的金屬層-步驟(vi)。可以使用濕蝕刻劑，如在高溫下的氫氧化銨溶液。然後剝除光刻膠，留下包括直立堆疊體層的通孔/特徵層-步驟(vii)，接著在包括堆疊體層的通孔/特徵結構上層壓介電材料(viii)。
為了能夠進一步構建，可將介電層減薄以暴露出金屬-步驟(ix)。可在經減薄的表面上沈積金屬種子層，如銅-步驟(x)。
可重複步驟(i)至(x)以布置其它層。圖7的圖案鍍覆工藝流程可以與圖8的面板鍍覆工藝流程組合或交替進行，不同的層利用不同的工藝進行布置。
一旦形成，則將基板的周邊表面掩蔽-步驟(xi)，並且利用合適的濕蝕刻劑溶解掉階梯狀堆疊體結構-步驟(xii)，由此提供多層孔。
圖7的圖案鍍覆工藝流程可以與圖8的面板鍍覆工藝流程組合或交替進行，不同的層利用不同的工藝進行布置。
為了產生多層孔，在制備了犧牲堆疊體後，只要具有波形或階梯狀堆疊體結構的一端被暴露出並且周圍結構被光刻膠保護，則例如可以蝕刻掉具有波形或階梯狀犧牲堆疊體，如通過在前述蝕刻劑溶液之一中浸漬來實現。
犧牲堆疊體的相鄰層可或多或少地延伸，提供階梯狀的堆疊體，其可以是金字塔形、倒金字塔形、向外或向內彎曲的，其中的層具有直線或曲線的邊緣。在被蝕刻掉後，所得的多層孔可以同樣是金字塔形、倒金字塔形、向外或向內彎曲的，多層孔的每一層具有直線或曲線的邊緣。
以上描述只是通過說明性方式提供。應該理解的是，本發明能夠具有許多變化形式。因此，本領域技術人員將會認識到，本發明不限於上文中具體圖示和描述的內容。相反，本發明的範圍由所附權利要求限定，包括上文所述的各個技術特徵的組合和子組合以及其變化和改進，本領域技術人員在閱讀前述說明後將會預見到這樣的組合、變化和改進。
在權利要求書中，術語“包括”及其變體例如“包含”、“含有”等是指所列舉的組件被包括在內，但一般不排除其他組件。
410‧‧‧介電材料
450‧‧‧互連結構
500‧‧‧多層孔

Claims (24)

  1. 一種多層電子結構，其包括在X-Y平面中延伸的多個層，所述多個層中的每一層均為選自通孔層或特徵層的單一層，所述多層電子結構包括包圍在垂直於X-Y平面的Z方向上導電的金屬通孔柱的介電材料，並且還包括穿過所述多個層中的至少兩個層的至少一個多層孔，所述至少一個多層孔包括在所述多層電子結構的相鄰層中的至少兩個層孔，其中所述在相鄰層中的至少兩個層孔具有在X-Y平面中的不同尺寸，使得所述多層孔的外周為階梯狀並且其中至少一個層孔是在所述多層電子結構的表面中的開口。
  2. 如申請專利範圍第1項所述的多層電子結構，其中所述至少一個多層孔的每一層是圓形的，並且在後層中的每個層孔的延伸量小於在先層中每個層孔的延伸量，並且所述多層孔具有階梯狀的圓錐形狀。
  3. 如申請專利範圍第1項所述的多層電子結構，其中所述至少一個多層孔包括至少三個層孔。
  4. 如申請專利範圍第1項所述的多層電子結構，其中所述至少一個多層孔包括在所述多層支撐結構表面中的開口，並且所述多層孔是盲孔。
  5. 如申請專利範圍第1項所述的多層電子結構，其中所述至少一個多層孔包括兩端為所述多層電子結構的相反表面中的開口的層孔，並且所述多層孔是通孔。
  6. 如申請專利範圍第1項所述的多層電子結構，其中所述至少一個多層孔包括在所述多層電子結構的第一側面中的開口比在所述多層電子結構的第二側面中的開口大至少30%。
  7. 如申請專利範圍第1項所述的多層電子結構，其中所述至少一個多層孔穿過所述多個層中的至少三層並且包括三個層孔的堆疊體，其中所述三個孔包括夾在外層中的外孔之間的在內層中的內孔，其特徵在於所述內孔小於所述外孔。
  8. 如申請專利範圍第1項所述的多層電子結構，其中所述至少一個多層孔穿過所述多個層中的至少三層並且包括至少三個層孔的堆疊體，其中所述至少三個層孔包括夾在外層中的外層孔之間的在至少一個內層孔中的至少一個內層孔，其特徵在於所述至少一個內層孔大於所述外層孔。
  9. 如申請專利範圍第1項所述的多層電子結構，其中所述多層電子結構的內層中的內層孔的位置與所述多層電子結構的內層中的金屬特徵結構 對準。
  10. 如申請專利範圍第1項所述的多層電子結構，其中所述至少一個多層孔穿過所述多個層中的至少三層並且包括至少三個層孔的堆疊體，其中在所述多層電子結構的在後層中的每個在後層孔大於在所述多層電子結構的在先層中的在先層孔，使得所述多層孔具有階梯狀錐度表面。
  11. 如申請專利範圍第1項所述的多層電子結構，其中所述層孔是圓形的並且所述至少一個多層孔具有階梯圓錐形錐度外周。
  12. 如申請專利範圍第1項所述的多層電子結構，其中所述至少一個多層孔中的每個層孔是矩形的，並且在後層中的每個在後層孔在一個方向上的延伸量小於在先層中的在先層孔的延伸量，並且所述多層孔包括在一個方向上的階梯狀外周。
  13. 如申請專利範圍第1項所述的多層電子結構，其中所述至少一個多層孔的每個層孔是矩形的並且在後層中的層孔在兩個相反方向上的延伸量小於在先層中的層孔的延伸量，並且該多層孔具有梯形形狀。
  14. 如申請專利範圍第1項所述的多層電子結構，其中所述至少一個多層孔的每個層孔是矩形的並且每個在後層中的層孔在三個相反方向上的延伸量小於在先層中的層孔的延伸量，並且所述多層孔具有金字塔形狀，其具有三個階梯狀斜壁和一個垂直於頂部開口和底部開口中的至少其一的光滑壁。
  15. 如申請專利範圍第1項所述的多層電子結構，其中所述至少一個多層孔的每個層孔是矩形的並且每個在後層中層孔在四個相反方向上的延伸量小於在先層中層孔的延伸量，並且所述多層孔具有階梯金字塔形狀。
  16. 如申請專利範圍第1項所述的多層電子結構，其中所述介電材料包括聚合物。
  17. 如申請專利範圍第1項所述的多層電子結構，其中所述介電材料還包括玻璃纖維、陶瓷顆粒夾雜物和玻璃顆粒夾雜物的組別中的至少其一。
  18. 一種製造在多層電子支持結構中的至少一個多層孔的方法，所述多層電子支持結構包括在X-Y平面中延伸的多個層，所述多個層包括包圍在垂直於X-Y平面的Z方向上導電的金屬通孔柱的介電材料，其中所述至少一個多層孔穿過所述多個層中的至少兩個層；所述方法包括以下步驟：形成多層犧牲堆疊體，所述多層犧牲堆疊體包括選自金屬通孔層和金屬特徵層的多個金屬層，其中所述多層犧牲堆疊體包封在所述介電材料 中；暴露出所述多層犧牲堆疊體的端部並蝕刻掉所述多層犧牲堆疊體以創建所述多層孔，其中所述多層犧牲堆疊體的暴露端形成所述多層孔的開口。
  19. 如申請專利範圍第18項所述的方法，其中包圍所述多層犧牲堆疊體的暴露端的所述多層電子支持結構的表面被掩蔽以保護其中的金屬特徵結構。
  20. 如申請專利範圍第18項所述的方法，其中所述多層犧牲堆疊體包括金屬通孔層和金屬特徵層，其包括電沈積銅層並且任選地還包括濺射、PVD沈積或化學鍍銅的種子層。
  21. 如申請專利範圍第20項所述的方法，其中所述種子層任選地還包括選自包括鉭、鈦、鎢和鉻的組別中的粘附金屬層。
  22. 如申請專利範圍第18項所述的方法，其中所述蝕刻步驟包括在18℃-75℃的溫度下施塗選自CuCl2酸性和HNO3OH鹼性的標準蝕刻溶液中的液體蝕刻劑。
  23. 如申請專利範圍第19項所述的方法，其中掩蔽所述多層犧牲堆疊體的暴露端的所述多層電子支持結構的表面包括在其上施加和圖案化光刻膠。
  24. 如申請專利範圍第18項所述的方法，其中多層孔可在所述多層電子支持結構的層內所需對準的特徵結構的3微米以內對準。
TW102107894A 2012-06-14 2013-03-06 具有階梯狀孔的多層電子結構 TWI566656B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/523,116 US9161461B2 (en) 2012-06-14 2012-06-14 Multilayer electronic structure with stepped holes

Publications (2)

Publication Number Publication Date
TW201410100A TW201410100A (zh) 2014-03-01
TWI566656B true TWI566656B (zh) 2017-01-11

Family

ID=48678480

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102107894A TWI566656B (zh) 2012-06-14 2013-03-06 具有階梯狀孔的多層電子結構

Country Status (5)

Country Link
US (1) US9161461B2 (zh)
JP (1) JP6079993B2 (zh)
KR (2) KR20130140525A (zh)
CN (1) CN103187389B (zh)
TW (1) TWI566656B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337613B1 (en) * 2013-03-12 2016-05-10 Western Digital Technologies, Inc. Chip on submount carrier fixture
KR20150021342A (ko) * 2013-08-20 2015-03-02 삼성전기주식회사 다층인쇄회로기판
US9374910B2 (en) * 2013-12-31 2016-06-21 International Business Machines Corporation Printed circuit board copper plane repair
KR102155740B1 (ko) * 2014-02-21 2020-09-14 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
JP5994825B2 (ja) * 2014-08-06 2016-09-21 大日本印刷株式会社 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
US9554469B2 (en) * 2014-12-05 2017-01-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabricating a polymer frame with a rectangular array of cavities
TWI550842B (zh) * 2015-04-09 2016-09-21 力晶科技股份有限公司 影像感應器
CN106340503B (zh) * 2015-07-10 2021-03-23 普因特工程有限公司 包括半球形腔的芯片原板及芯片基板
US20170064821A1 (en) * 2015-08-31 2017-03-02 Kristof Darmawikarta Electronic package and method forming an electrical package
US20170061992A1 (en) * 2015-08-31 2017-03-02 HGST Netherlands B.V. Multi-layer studs for advanced magnetic heads and high head density wafers
WO2017160284A1 (en) * 2016-03-16 2017-09-21 Intel Corporation Stairstep interposers with integrated shielding for electronics packages
CN108260302A (zh) * 2016-12-28 2018-07-06 中国科学院苏州纳米技术与纳米仿生研究所 多层柔性电路板及其制备方法
US20190116663A1 (en) * 2017-10-17 2019-04-18 Lockheed Martin Corporation Graphene-Graphane Printed Wiring Board
US11125087B2 (en) 2018-01-05 2021-09-21 Raytheon Technologies Corporation Needled ceramic matrix composite cooling passages
US10774005B2 (en) 2018-01-05 2020-09-15 Raytheon Technologies Corporation Needled ceramic matrix composite cooling passages
TWI713842B (zh) * 2018-05-10 2020-12-21 恆勁科技股份有限公司 覆晶封裝基板之製法及其結構
CN110783728A (zh) * 2018-11-09 2020-02-11 广州方邦电子股份有限公司 一种柔性连接器及制作方法
US10957637B2 (en) * 2019-01-03 2021-03-23 Texas Instruments Incorporated Quad flat no-lead package with wettable flanges
US11183765B2 (en) 2020-02-05 2021-11-23 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
US11101840B1 (en) * 2020-02-05 2021-08-24 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
CN111199948A (zh) * 2020-03-04 2020-05-26 日月光半导体(上海)有限公司 封装基板及其制造方法
CN111741618B (zh) * 2020-08-14 2020-11-24 博敏电子股份有限公司 一种pcb台阶槽底部做沉镍金的加工方法
CN113260173B (zh) * 2021-06-07 2021-12-03 珠海越亚半导体股份有限公司 任意方向自由路径阶梯通孔、基板及通孔结构的制作方法
CN113270327B (zh) * 2021-07-20 2021-12-07 珠海越亚半导体股份有限公司 主被动器件垂直叠层嵌埋封装结构及其制作方法
FR3129809B1 (fr) * 2021-11-30 2024-05-10 St Microelectronics Grenoble 2 Dissipation de chaleur

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW299563B (zh) * 1994-04-19 1997-03-01 Hitachi Chemical Co Ltd
CN1258190A (zh) * 1998-12-23 2000-06-28 三星电机株式会社 制造印刷电路板的方法
TWI305951B (en) * 2005-07-22 2009-02-01 Megica Corp Method for forming a double embossing structure

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0427184Y2 (zh) * 1986-04-03 1992-06-30
JPH08148833A (ja) * 1994-11-18 1996-06-07 Oki Electric Ind Co Ltd 多層セラミック基板およびその形成方法
JPH08153971A (ja) * 1994-11-28 1996-06-11 Nec Home Electron Ltd 多層プリント配線基板及びその製造方法
JP3382482B2 (ja) * 1996-12-17 2003-03-04 新光電気工業株式会社 半導体パッケージ用回路基板の製造方法
JPH10178122A (ja) * 1996-12-18 1998-06-30 Ibiden Co Ltd Ｉｃ搭載用多層プリント配線板
JPH1123923A (ja) * 1997-06-27 1999-01-29 Ngk Insulators Ltd 外傷検出機能付き光ファイバーケーブル
US6184463B1 (en) * 1998-04-13 2001-02-06 Harris Corporation Integrated circuit package for flip chip
KR20030010887A (ko) * 2001-07-27 2003-02-06 삼성전기주식회사 비지에이 기판의 제조방법
IL171378A (en) 2005-10-11 2010-11-30 Dror Hurwitz Integrated circuit support structures and the fabrication thereof
US8368220B2 (en) * 2005-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Co. Ltd. Anchored damascene structures
IL175011A (en) 2006-04-20 2011-09-27 Amitech Ltd Coreless cavity substrates for chip packaging and their fabrication
JP2007294625A (ja) * 2006-04-25 2007-11-08 Sony Corp 半導体装置の製造方法
US7682972B2 (en) 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication
JP2008135645A (ja) 2006-11-29 2008-06-12 Toshiba Corp 多層プリント配線板および多層プリント配線板の層間接合方法
JP5074089B2 (ja) * 2007-04-27 2012-11-14 株式会社Ｊｖｃケンウッド 電子部品収容基板及びその製造方法
CN101587858B (zh) * 2008-05-23 2011-03-23 中芯国际集成电路制造(北京)有限公司 半导体器件互连结构及其制作方法
US8008781B2 (en) * 2008-12-02 2011-08-30 General Electric Company Apparatus and method for reducing pitch in an integrated circuit
US8551882B2 (en) * 2011-06-14 2013-10-08 Nxp B.V. Back-side contact formation
US20130206463A1 (en) * 2012-02-15 2013-08-15 International Business Machines Corporation Non-halogenated flame retardant filler

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW299563B (zh) * 1994-04-19 1997-03-01 Hitachi Chemical Co Ltd
CN1258190A (zh) * 1998-12-23 2000-06-28 三星电机株式会社 制造印刷电路板的方法
TWI305951B (en) * 2005-07-22 2009-02-01 Megica Corp Method for forming a double embossing structure

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
白蓉生，電路板術語手冊，台灣電路板協會，2009年11月 *

Also Published As

Publication number Publication date
JP6079993B2 (ja) 2017-02-15
US9161461B2 (en) 2015-10-13
TW201410100A (zh) 2014-03-01
JP2014003267A (ja) 2014-01-09
US20130333934A1 (en) 2013-12-19
CN103187389B (zh) 2016-08-31
KR20130140525A (ko) 2013-12-24
KR101570055B1 (ko) 2015-11-27
KR20140123466A (ko) 2014-10-22
CN103187389A (zh) 2013-07-03

Similar Documents

Publication Publication Date Title
TWI566656B (zh) 具有階梯狀孔的多層電子結構
US9269593B2 (en) Multilayer electronic structure with integral stepped stacked structures
JP4564342B2 (ja) 多層配線基板およびその製造方法
TWI667674B (zh) 嵌入在聚合物電介質中的薄膜電容器及其製造方法
US9049791B2 (en) Terminations and couplings between chips and substrates
KR101385007B1 (ko) 상이한 치수를 갖는 비아를 구비한 다층 전자 구조체
JP6590179B2 (ja) 多層複合電子構造体の側面を終端する方法
KR20130135000A (ko) 일체식 패러데이 실딩을 갖는 ic 지지 구조체
TWI556702B (zh) 具有在平面內方向上延伸的一體化通孔的多層電子結構
TW201413907A (zh) 具有新型傳輸線的多層電子結構
CN104270885A (zh) 具有聚合物基质的插件框架及其制造方法
JP7450063B2 (ja) 多層基板及びその製造方法