CN103187389A - 具有阶梯状孔的多层电子结构 - Google Patents

具有阶梯状孔的多层电子结构 Download PDF

Info

Publication number
CN103187389A
CN103187389A CN2013100680246A CN201310068024A CN103187389A CN 103187389 A CN103187389 A CN 103187389A CN 2013100680246 A CN2013100680246 A CN 2013100680246A CN 201310068024 A CN201310068024 A CN 201310068024A CN 103187389 A CN103187389 A CN 103187389A
Authority
CN
China
Prior art keywords
layer
hole
perforated
multilayer electronic
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100680246A
Other languages
English (en)
Other versions
CN103187389B (zh
Inventor
卓尔·赫尔维茨
陈先明
黄士辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co Ltd
Original Assignee
Zhuhai Advanced Chip Carriers and Electronic Substrate Solutions Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Advanced Chip Carriers and Electronic Substrate Solutions Technologies Co Ltd filed Critical Zhuhai Advanced Chip Carriers and Electronic Substrate Solutions Technologies Co Ltd
Publication of CN103187389A publication Critical patent/CN103187389A/zh
Application granted granted Critical
Publication of CN103187389B publication Critical patent/CN103187389B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种多层电子结构，其包括在X-Y平面中延伸的多个层，所述多层电子结构包括包围在垂直于X-Y平面的Z方向上导电的金属通孔柱的介电材料，并且还包括穿过所述多个层中的至少两个层的至少一个多层孔，所述至少一个多层孔包括在所述多层电子结构的相邻层中的至少两个层孔，其中所述在相邻层中的至少两个层孔具有在X-Y平面中的不同尺寸，使得所述多层孔的外周为阶梯状并且其中至少一个层孔是在所述多层电子结构的表面中的开口。

Description

具有阶梯状孔的多层电子结构
技术领域
本发明涉及改进的互连结构，具体但非唯一地涉及具有阶梯状孔的改进互连结构及其制造方法。
背景技术
在对于越来越复杂的电子元件的小型化需求越来越大的带动下，诸如计算机和电信设备等消费电子产品的集成度越来越高。这已经导致要求支持结构如IC基板和IC插件具有通过介电材料彼此电绝缘的高密度的多个导电层和通孔。
这种支持结构的总体要求是可靠性和适当的电气性能、薄度、刚度、平整度、散热性好和有竞争力的单价。
在实现这些要求的各种途径中，一种广泛实施的创建层间互连通孔的制造技术是采用激光钻孔，所钻出的孔穿透后续布置的介电基板直到最后的金属层，后续填充金属，通常是铜，该金属通过镀覆技术沉积在其中。这种成孔方法有时也被称为“钻填”，由此产生的通孔可称为“钻填通孔”。
钻填孔方法存在大量缺点。因为每个通孔需要单独钻孔，所以生产率受限，并且制造复杂的多通孔IC基板和插件的成本变得高昂。在大型阵列中，通过钻填方法难以生产出高密度和高品质、彼此紧密相邻且具有不同的尺寸和形状的通孔。此外，激光钻出的通孔具有穿过介电材料厚度的粗糙侧壁和内向锥度。该锥度减小了通孔的有效直径。特别是在超小通孔直径的情况下，也可能对于在先的导电金属层的电接触产生不利影响，由此导致可靠性问题。此外，在被钻的电介质是包括聚合物基体中的玻璃或陶瓷纤维的复合材料时，侧壁特别粗糙，并且这种粗糙度可能会产生附加的杂散电感。
钻出的通孔的填充过程通常是通过铜电镀来完成的。电镀沉积技术会导致凹痕，其中在通孔顶部出现小坑。或者，当通孔通道被填充超过其容纳量的铜时，可能造成溢出，从而产生突出超过周围材料的半球形上表面。凹痕和溢出往往在如制造高密度基板和插件时所需的后续上下堆叠通孔时造成困难。此外，应该认识到，大的通孔通道难以均匀填充，特别是在其位于插件或IC基板设计的同一互连层内的小通孔附近时。
虽然可接受的尺寸和可靠性正在随着时间的推移而改善，但是上文所述的缺点是钻填技术的内在缺陷，并且预计会限制可能的通孔尺寸范围。还应当注意到的是，激光钻孔是制造圆形通孔通道的最好方法。虽然理论上可以通过激光铣削制造狭缝形状的通孔通道，但是，实际上可制造的几何形状范围比较有限，并且在给定支持结构中的通孔通常是圆柱形的并且使基本相同的。
通过钻填工艺制造通孔是昂贵的，并且难以利用相对具有成本效益的电镀工艺用铜来均匀和一致地填充由此形成的通孔通道。
在复合介电材料中激光钻出的通孔尺寸实际上被限制在最小约60×10-6m直径，并且由于所涉及的烧蚀过程以及所钻的复合材料的性质，甚至因此而遭受到显著的锥度形状以及粗糙侧壁的不利影响。
除了上文所述的激光钻孔的其它限制外，钻填技术的另一限制在于难以在同一层中产生不同直径的通孔，这是因为当钻出不同尺寸的通孔通道并随后用金属填充以制造不同尺寸通孔时，通孔通道的填充速率不同所致。因此，作为钻填技术的特征性的凹痕或溢出的典型问题被恶化，因为不可能对不同尺寸通孔同时优化沉积技术。结果，实际上，尽管受到烧蚀和锥度的影响，单层中的所有钻填孔还是具有相同的名义直径。
克服钻填方法的许多缺点的可选解决方案是利用又称为“图案镀覆”的技术，通过将铜或其它金属沉积到在光刻胶中形成的图案内来制造。
在图案镀覆中，首先沉积种子层。然后在其上沉积光刻胶层，随后曝光形成图案，并且选择性移除以制成暴露出种子层的沟槽。通过将铜沉积到光刻胶沟槽中来形成通孔柱。然后移除剩余的光刻胶，蚀刻掉种子层，并在其上及其周围层压通常为聚合物浸渍玻璃纤维毡的介电材料，以包围所述通孔柱。然后，可以使用各种技术和工艺来移除部分介电材料而因此减薄并平整化所述结构，并暴露出通孔柱的顶部，以允许由此导电接地，用于在其上形成下一金属层。可在其上通过重复该过程来沉积在后的金属导体层和通孔柱，以形成所需的多层结构。
在一个替代但紧密关联的技术即下文所称的“面板镀覆”中，将连续的金属或合金层沉积到基板上。在基板的顶部沉积光刻胶层，并在其中显影出图案。剥除显影光刻胶的图案，选择性地暴露出其下的金属，该金属可随后被蚀刻掉。未显影的光刻胶保护其下方的金属不被蚀刻掉，并留下直立的特征结构和通孔的图案。
在剥除未显影的光刻胶后，可以在直立的铜特征结构和/或通孔柱上及周围层压介电材料，如聚合物浸渍玻璃纤维毡。
通过上述图案镀覆或面板镀覆方法创建的通层孔通常被称为铜制“通孔柱”和特征层。
将会认识到，微电子演化的一般推动力涉及制造更小、更薄、更轻和更大功率的高可靠性产品。然而，使用厚且有芯的互连不能得到超轻薄的产品。为了在互连IC基板或“插件”中形成更高密度的结构，需要具有甚至更小连接的更多层。事实上，有时希望彼此交叠地堆叠元件。
如果在铜或其它合适的牺牲基板上沉积镀覆层压结构，则可以蚀刻掉基板，留下独立的无芯层压结构。可以在预先附着至牺牲基板的侧面上沉积其它层，由此能够形成双面累积，从而最大限度地减少翘曲并有助于实现平整化。
一种制造高密度互连的灵活技术是构建由在介电基体中的金属通孔或特征结构构成的图案或面板镀覆多层结构。金属可以是铜，电介质可以是纤维增强聚合物，通常是具有高玻璃化转变温度（Tg）的聚合物，如聚酰亚胺。这些互连可以是有芯的或无芯的，并可包括用于堆叠元件的空腔。它们可具有奇数或偶数层。实现技术描述在授予高级阿米技术多层互连技术有限公司（Amitec-Advanced Multilayer Interconnect Technologies Ltd.）的现有专利中。
例如，赫尔维茨（Hurwitz）等人的题为“高级多层无芯支撑结构及其制造方法（Advanced multilayer coreless support structures and method for theirfabrication）”的美国专利US7,682,972描述了一种制造包括在电介质中的通孔阵列的独立膜的方法，所述膜用作构建优异的电子支撑结构的前体，该方法包括以下步骤：在包围牺牲载体的电介质中制造导电通孔膜，和将所述膜与牺牲载体分离以形成独立的层压阵列。基于该独立膜的电子基板可通过将所述层压阵列减薄和平坦化，随后终止通孔来形成。该公报通过引用全面并入本文。
赫尔维茨（Hurwitz）等人的题为“用于芯片封装的无芯空腔基板及其制造方法（Coreless cavity substrates for chip packaging and their fabrication）”的美国专利US7,669,320描述了一种制造IC支撑体的方法，所述IC支撑体用于支撑与第二IC芯片串联的第一IC芯片；所述IC支撑体包括在绝缘周围材料中的铜特征结构和通孔的交替层的堆叠，所述第一IC芯片可粘合至所述IC支撑体，所述第二IC芯片可粘合在所述IC支撑体内部的空腔中，其中所述空腔是通过蚀刻掉铜基座和选择性蚀刻掉累积的铜而形成的。该公报通过引用全部并入本文。
赫尔维茨（Hurwitz）等人的题为“集成电路支撑结构及其制造方法（integrated circuit support structures and their fabrication）”的美国专利US7,635,641描述了一种制造电子基板的方法，包括以下步骤：(A)选择第一基础层；(B)将蚀刻阻挡层沉积到所述第一基础层上；(C)形成交替的导电层和绝缘层的第一半堆叠体，所述导电层通过贯穿绝缘层的通孔而互连；(D)将第二基础层涂覆到所述第一半堆叠体上；(E)将光刻胶保护涂层涂覆到第二基础层上；(F)蚀刻掉所述第一基础层；(G)移除所述光刻胶保护涂层；(H)移除所述第一蚀刻阻挡层；(I)形成交替的导电层和绝缘层的第二半堆叠体，导电层通过贯穿绝缘层的通孔而互连；其中所述第二半堆叠体具有与第一半堆叠体基本对称的构造；(J)将绝缘层涂覆到交替的导电层和绝缘层的所述第二半堆叠体上；(K)移除所述第二基础层，以及，(L)通过将通孔末端暴露在所述堆叠体的外表面上并对其涂覆终止物来终止基板。该公报通过引用全部并入本文。
发明内容
本发明的一个方面涉及提供一种包括在X-Y平面内延伸的多个层的多层电子结构，所述多个层由包围在垂直于X-Y平面的Z方向上导电的金属通孔柱的介电材料构成，其中至少一个多层孔穿过所述多个层中的至少两层并且包括在所述多层电子结构的相邻层中的至少两个层孔，其中所述多层电子结构的相邻层中的至少两个层孔具有在X-Y平面内的不同尺寸，使得所述多层孔的外周为阶梯形的并且其中至少一个层孔为所述多层电子结构的表面中的开口。
在一些实施方案中，所述至少一个多层孔的每一层是圆形的，并且在在后层中的每个层孔的延伸量小于在先层的每个层孔的延伸量，并且所述多层孔具有大致阶梯状的圆锥形状。
在一些实施方案中，所述至少一个多层孔包括至少3个层孔。
在一些实施方案中，所述至少一个多层孔包括至少4个层孔。
在一些实施方案中，所述至少一个多层孔包括至少5个层孔。
在一些实施方案中，在所述至少一个多层孔中仅一个层孔包括在所述多层支持结构的表面中的开口，并且所述多层孔是盲孔。
在一些实施方案中，所述多层孔包括在每一端的层孔，其为在所述多层电子支持结构的相反表面中的开口，并且所述多层孔是贯通孔。
在一些实施方案中，所述至少一个多层孔包括在所述多层电子结构的第一侧面中的开口，其比在所述多层电子结构的第二侧面中的开口大至少30%。
在一些实施方案中，所述至少一个多层孔穿过所述多个层中的至少3层，并且包括三个层孔的堆叠体，其中所述三个孔包括夹在外层中的外孔之间的在内层中的内孔，其特征在于所述内孔小于所述外孔。
在一些实施方案中，所述至少一个多层孔穿过所述多个层中的至少3层，并且包括至少3个层孔的堆叠体，其中所述至少三个层孔包括夹在外层中的外层孔之间的在至少一个内层孔中的至少一个内层孔，其特征在于所述至少一个内层孔大于所述外层孔。
在一些实施方案中，在所述多层支持结构的内层中的内层孔的位置与所述多层电子支持结构的内层中的电子结构对准。
在一些实施方案中，所述至少一个多层孔穿过所述多个层中的至少3层，并且包括至少3个层孔的堆叠体，其中在所述多层电子支持结构的在后层中的每个在后层孔大于在所述多层电子支持结构的在先层中的在先层孔，使得所述多层孔具有阶梯状锥度表面。
在一些实施方案中，所述层孔是圆形的，并且所述至少一个多层孔具有阶梯圆锥形锥度外周。
在一些实施方案中，所述至少一个多层孔中的每个层孔是矩形的，并且在后层中的每个在后层孔在一个方向上的延伸量小于在先层中的在先层孔中的延伸量，并且所述多层孔包括在一个方向上的阶梯状外周。
在一些实施方案中，所述至少一个多层孔的每个层孔是矩形的并且在后层中的层孔在两个相反方向上的延伸量小于在先层中的层孔的延伸量，并且该多层孔具有大致梯形形状。
在一些实施方案中，所述至少一个多层孔的每个层孔是矩形的并且每个在后层孔在三个相反方向上的延伸量小于每个在先层的延伸量，并且所述多层孔具有大致金字塔形状，其具有三个阶梯状斜壁和一个垂直于顶部开口和底部开口中的至少其一的基本光滑壁。
在一些实施方案中，所述至少一个多层孔的每个层孔是矩形的并且每个在后层孔在四个相反方向上的延伸量小于在先层中的每个层孔的延伸量，并且该多层孔具有大致阶梯金字塔形状。
在一些实施方案中，所述介电材料包括聚合物。
在一些实施方案中，所述介电材料还包括玻璃纤维、陶瓷颗粒夹杂物和玻璃颗粒夹杂物的组别中的至少其一。
第二方面涉及一种制造在多层电子支持结构中的至少一个多层孔的方法，所述多层电子支持结构包括在X-Y平面中延伸的多个层，所述多个层包括包围在垂直于X-Y平面的Z方向上导电的金属通孔柱的介电材料，其中所述至少一个多层孔穿过所述多个层中的至少两个层；其中所述方法包括以下步骤：
形成多层牺牲堆叠体，其包括选自金属通层孔和金属特征层的多个金属层，其中所述多层牺牲堆叠体包封在所述介电材料中；
暴露出所述多层牺牲堆叠体的端部并蚀刻掉所述多层牺牲堆叠体以创建所述多层孔，其中所述多层牺牲堆叠体的暴露端形成所述多层孔的开口。
在一些实施方案中，包围所述多层牺牲堆叠体的暴露端的多层电子支持结构的表面被掩蔽以保护其中的金属特征结构。
在一些实施方案中，所述多层牺牲堆叠体包括金属通层孔和金属特征层，其包括电沉积铜层并且任选地还包括溅射、PVD沉积或化学镀铜的种子层，所述种子层任选地还包括选自钽、钛、钨和铬中的粘附金属层。
在一些实施方案中，蚀刻步骤包括在18℃-75℃的温度下施加选自包括CuCl2酸性和HNO3OH碱性的标准蚀刻溶液的液体蚀刻剂。
在一些实施方案中，掩蔽周围的特征结构和通孔的末端包括在其上施加和图案化光刻胶。
在一些实施方案中，所述多层孔的层孔可在多层电子支持结构的层内所关注的特征结构的20微米以内对准。
在一些实施方案中，多层孔的层孔可在多层电子支持结构的层内所关注的特征结构的10微米以内对准。
在一些实施方案中，多层孔的层孔可在多层电子支持结构的层内所关注的特征结构的3微米以内对准。
术语微米或μm是指微米或10-6m。
附图说明
为了更好地理解本发明并示出本发明的实施方式，纯粹以举例的方式作为参考，参照附图。
具体参照附图时，必须强调的是特定的图示是示例性的并且目的仅在于说明性地讨论本发明的优选实施方案，并且基于提供被认为是对于本发明的原理和概念方面的描述最有用和最易于理解的图示的原因而被呈现。就此而言，没有试图将本发明的结构细节以超出对本发明基本理解所必需的详细程度来图示；参照附图的说明使本领域技术人员认识到本发明的几种形式可如何实际体现出来。在附图中：
图1是现有技术的多层电子支持结构的简化截面图；
图2是梯形牺牲通孔堆叠体的截面示意图；
图3是通过溶解图2的结构形成的梯形多层孔的截面示意图；
图4示出由以上得到的梯形、金字塔形和锥形多层孔；
图5是通孔和特征层的梯形堆叠体的截面图；
图6是通过蚀刻掉图5的通孔和特征层的梯形堆叠体产生的所得多层孔的截面图；
图7是示出一种制造包括焊盘层和通孔柱层的双层并且在其中产生双层孔的方法的流程图；
图8是示出一种制造其中具有通孔的通孔柱层的替代方法的流程图。
具体实施方式
在以下说明书中，涉及由介电基体中的金属通孔构成的支持结构，特别是由在玻璃纤维增强的聚合物基体中的铜通孔柱构成的支持结构，所述聚合物基体例如是聚酰亚胺、环氧树脂或BT（双马来酰亚胺/三嗪）或它们的共混物。
特征结构的平面内尺寸无有效上限是阿瑟斯（Access）公司的光刻胶和图案或面板镀覆及层压技术的特征，如在赫尔维茨（Hurwitz）等人的美国专利号为US7,682,972、US7,669,320和US7,635,641的专利中所描述的，其通过引用并入本文。
图1是现有技术的多层电子支持结构的简化截面图。现有技术的多层支持结构100包括组件的功能层102、104、106或被绝缘各层的介电层110、112、114、116分隔的特征结构108。穿过介电层的通孔118提供相邻的功能或特征层之间的电连接。因此，特征层102、104、106包括通常布置在层内位于X-Y平面中的特征结构108以及传导电流通过介电层110、112、114、116的通孔118。通孔118设计为具有最小电感并且充分隔离以在其间具有最小电容。
当利用钻填技术制作通孔时，通孔一般具有大致圆形的横截面，因为它们是通过首先在电介质中钻出激光孔来制作的。由于电介质是异质和各向异性的并且由含有无机填料和玻璃纤维增强体的聚合物基体构成，所以其圆形横截面通常具有粗糙边缘，并且其横截面可能会略微变形而偏离真正的圆形。此外，通孔趋向于具有一定的锥度，为倒截头锥形，而不是圆柱形。
如美国专利号为US7,682,972、US7,669,320和US7,635,641的专利中所述，例如图1的结构可替代地通过在光刻胶内的图案中镀覆（图案镀覆）或通过面板镀覆然后选择性蚀刻来制作；无论何种方式均留下直立的通孔柱，并随后在其上层压介电预浸料。
使用“钻填通孔”的方法，由于横截面控制和形状的困难，不能制造非圆形的通孔。由于激光钻孔的限制，导致还存在约50-60微米直径的最小通孔尺寸。这些困难详细描述在上文的背景技术部分中，并且尤其涉及由于铜通孔填充电镀过程导致的凹痕和/或半球形状，由于激光钻孔过程导致的通孔锥度形状和侧壁粗糙以及由于使用昂贵的激光钻孔机以“路径选择”模式进行铣削以在聚合物/玻璃电介质中生成沟槽所导致的较高成本。
除了前文所述的其它激光钻孔限制外，钻填技术的另一限制在于难以在同一层中产生不同直径的通孔，这是因为当钻出不同尺寸的通孔通道然后用金属填充以制造不同尺寸通孔时，通孔通道是以不同的速率被填充的。因此，表征钻填技术的凹痕或溢出的典型问题被恶化，因为不可能同时对不同尺寸通孔来优化沉积技术。
此外，应该注意的是，在复合介电材料如聚酰亚胺/玻璃或环氧树脂/玻璃或BT（双马来酰亚胺/三嗪）/玻璃或它们与陶瓷和/或其它填料颗粒的共混物中的激光钻出的通孔实际上被限于约60×10-6米直径的最小尺寸，即使如此，由于所钻的复合材料的特性而导致存在显著的锥度形状以及侧壁粗糙，均为所涉及的剥蚀过程的结果。
已经出乎意料地发现，利用镀覆和光刻胶技术的灵活性，可以成本有效地制造出形状和尺寸范围广泛的通孔。此外，可以在同一层中制造出不同形状和尺寸的通孔。阿米技术（AMITEC）公司开发的专有的通孔柱方法实现了“导体通孔”结构，其利用大尺寸的通层孔在X-Y平面内进行导电。这在使用铜图案镀覆方法时尤其有利，此时可以在光刻胶材料中产生光滑、笔直，无锥度的沟槽，然后通过使用金属种子层将铜后续沉积到这些沟槽中，然后通过图案镀覆将铜填充到这些沟槽内。与钻填通孔方法相反的是，通孔柱技术使得光刻胶层中的沟槽被填充从而得到无凹痕、无圆顶的铜连接器。在铜沉积后，随后剥除光刻胶，然后移除金属种子层并在其上和其周围涂覆一个永久的聚合物-玻璃电介质。由此产生的“通孔导体”结构可使用在赫尔维茨（Hurwitz）等人的美国专利号为US7,682,972，US7,669,320和US7,635,641的专利中描述的工艺流程。
通常，如图1所示，互连结构通常包括交替的通层孔和特征层。使用阿米技术（Amitec）公司的专有技术，通层孔也可以在X-Y平面内延伸，并且无需为简单的圆柱形柱而是可以具有其他形状。
参考图2，示出穿过锥形通孔柱堆叠体200的截面图。堆叠体200由介电材料210包围的第一层202、第二层204、第三层206和第四层208构成，在X-Y平面中没有中介的铜导体或焊盘。
由于每个层被沉积在更大的在先层上，可以通过图案镀覆到在后沉积的光刻胶中来制造每一层。
在一个实施例中，堆叠体200的底层202的尺寸可以是320×10-6m乘以840×10-6m（即微米或μm）。第二层204的尺寸可以是320×10-6m乘以840×10-6m，第三层206的尺寸可以是220×10-6m乘以740×10-6米，第四（顶）层208的尺寸可以是120×10-6m乘以640×10-6m。因此，每一层可以比其上的层在所有尺寸上都宽40至50微米。
如果通孔堆叠体的至少一个端部到达所述多层电子支持结构的外表面，则堆叠体暴露于蚀刻剂会导致堆叠体被蚀刻掉。已发现可以采取这种方式创建多层形状的孔。
在图2中，示出包括4个层的梯形阶梯状通孔堆叠体。该梯形阶梯状通孔堆叠体在两个方向上对称地成锥度或倾斜。然而，应该认识到，通过仔细对准，阶梯状通孔堆叠体可以组成为不是对称地倾斜，或仅在一个方向上倾斜。
多层孔穿过所述多层电子互连结构的多个层中的至少两层，并包括多层电子互连结构的相邻层中的至少两个重叠的层孔，在X-Y平面内具有不同的尺寸，使得所述多层孔具有锥度。更典型地，该多层孔包括至少三个层孔，并可以包括4或5个或更多层孔。
为了创建多层孔，通孔堆叠体可被用作牺牲前体。
可用图案化的光刻胶来保护所述多层电子支持结构的外表面，使得多个牺牲堆叠体之一的端部可被暴露。强液体蚀刻剂的蚀刻可溶解掉牺牲堆叠体，而留下多层孔。
参考图3，示出对应于图2中的多层堆叠体200的多层孔300。
上述通孔堆叠体通常由铜制成。浸没在室温至约75℃的酸性CuCl2或HNO3OH碱的标准蚀刻溶液中能够使得铜和粘附层被蚀刻掉。
氨性Cu蚀刻溶液的主要反应如下：
CuCl2+4NH3→Cu(NH3)4Cl2      [1]
Cu(NH3)4Cl+Cu→2Cu(NH3)2Cl   [2]
优选浓度为[Cu2+]:120-126g/l；[Cl-]:4.5-5.5N
比重通常为1.185-1.195，pH值一般为8.0-9.0。
虽然所述反应会在室温至约75℃下发生，但是优选将温度控制在48℃-54℃的范围内。
所述CuCl2铜蚀刻溶液：
CuCl2+Cu→2CuCl                 [3]
4CuCl+4HCl+O2→4CuCl2+2H2O      [4]
再生：2CuCl+NaClO+2HCl→2CuCl2+NaCl+H2O或   [5]
4CuCl+4HCl+O2→CuCl2+H2O        [6]
浓度：[Cu2+]:120-126g/l；酸度：1.5-2.5N；比重：1.28-1.295
虽然所述反应会在室温至约75℃下发生，但是优选将温度控制在48℃-52℃的范围内。
铜微蚀刻溶液：
主要成分/反应：
Cu+H2O2+2H+→Cu2++2H2O          [7]
2H2O2→2H2O+O2                  [8]
浓度：H2SO4：20-50g/l；H2O2：6-12g/l；[Cu2+]：5-30g/l
虽然所述反应会在室温至约75℃下发生，但是优选将温度控制在26-34℃的范围内。
参考图4，从下向上看，图3的多层孔可以是可在两个方向上倾斜的矩形阶梯孔310。另外，多层孔320可以是正方形的并且可以在4个方向上倾斜从而提供金字塔形的孔。虽然未示出，但应该认识到，通过不对称地布置每个在后层，可以制作出在一维或三维上倾斜的堆叠体。
此外，圆锥形多层孔330可以包括圆形孔。根据每个孔的直径和其对准的准确性，多层孔可以是规则的或不规则的。
除了能够提供任何形状和尺寸为30微米以上的多层阶梯孔的灵活性外，另一优点在于每个层孔的位置取决于首先制造的牺牲堆叠体的金属层的位置，其本身与电子多层支持结构的同一层中的功能元件共同制造。
激光或机械钻孔只能与外部特征结构对准，而机械钻孔目前仅实现了在期望位置的+/-50μm内的位置精度。目前，激光钻孔比机械钻孔更精确，能达到+/-20μm的精度。根据本发明实施方案的电镀和蚀刻更精确，可达到+/-3μm的精度。通过蚀刻阶梯状锥形孔，可以仅在最后一层中制作所需的尺寸形状，其中对于光刻特征结构的对准几乎是完美的。
因此，圆形孔、狭缝和其他形状的孔可以通过蚀刻以及准确进行所需位置的定位来制造。
多层孔的每一层可以是矩形的，并且每个在后层孔在一个方向上的延伸量可小于每个在先层孔的延伸量，并且该多层孔可以在一个方向上具有阶梯结构。在其它实施方案中，多层孔的每个层孔可以是矩形的，并且每个在后层孔在两个相反方向上的延伸量可小于每个在先层的延伸量，并且该多层孔可具有大致梯形的形状。
在另一个实施方案中，多层孔的每个层孔可以是正方形或矩形的，并且每个在后层孔在三个相反方向上延伸量可小于每个在先层孔的延伸量，并且该多层孔可以具有大致金字塔形状，其具有三个阶梯斜侧面和一个垂直于顶层和底层的基本平滑的侧面。
在另一个实施方案中，多层孔的每个层孔可以是矩形的，每个在后层孔在4个相反方向上的延伸量可小于每个在先层孔的延伸量，该多层孔可以具有大致阶梯状金字塔形状。
在一些实施方案中，每个层孔是圆形的，每个在后层孔的延伸量小于每个在先层的延伸量，并且该多层孔具有大致阶梯状圆锥形状。
虽然图2的直立金字塔形牺牲堆叠体200包括布置在互连结构周围区域中的多个延伸层上的金属层，它可能有必要在电介质上布置特征结构。因此，为了能够在多层电子互连支持结构中制造牺牲锥形通孔堆叠体，所述通层孔中可插入特征层或焊盘。这样的特征层或焊盘通常包括可以是可为铜的种子层构成，并可以通过溅射、化学镀或物理气相沉积PVD制造，以粘附至下层电介质上。所述种子层可以是0.5至1.5微米厚。在种子层上，可以图案或面板镀覆通常为铜的金属厚层。为了进一步帮助种子层粘附至下方电介质，可以先涂覆非常薄的层，通常为0.04微米至0.1微米的粘附金属，如钛、钽、钨、铬或它们的混合物。
在一些实施方案中，堆叠体中的底层比顶层大至少30%。
参照图5，示出互连结构450的截面，其包括具有阶梯状轮廓的铜通孔柱和特征层的堆叠体400。堆叠体400被介电材料410包围。堆叠体400包括4个铜通层孔；第一通层孔402、第二通层孔404，第三通层孔406和第四通层孔408，均被介电材料410包围。层402、404、406、408可以几何上彼此分开，但通过在X-Y平面中的铜导体或焊盘413、414和415电连接在一起。而且，这些焊盘413、414和415是特征层的一部分，通常将包括在互连结构的其他部分中的周围特征结构，图中未示出。为了能够在电介质顶部上布置特征结构，以创建示出的阶梯前端，但更重要的是为了创建周围特征结构，焊盘413、414和415一般包括铜种子层，其可以是溅射或化学镀的，并且可以是0.5微米至1.5微米厚。在种子层上，可以利用电镀构建额外的厚度。为了进一步帮助粘附至电介质上，可以先沉积一个非常薄的粘附金属层，如钛、钽、铬、钨或它们的混合物。所述薄粘附金属薄层通常是0.04微米至0.1微米厚。
在屏蔽周围元件以及暴露于适当的蚀刻剂中后，铜通孔柱和特征层的堆叠体400可被溶解，留下对应的多层孔500，如图6所示。
因此，已发现利用描述在赫尔维茨（Hurwitz）等人的美国专利号为US7,682,972、US7,669,320和US7,635,641的专利（全部内容通过引用并入本文）中的阿米泰克（AMITEC）公司的技术，可以创建具有可变横截面轮廓的牺牲结构，如梯形、金字塔形、圆锥形和三角形的轮廓，其可在一个或两个方向上倾斜。当暴露于适当的蚀刻剂中时，所述牺牲结构可被溶解掉，留下对应的多层孔，其侧壁可在一个或两个方向上倾斜。
应该进一步认识到，在使用种子层来制造牺牲堆叠体时，不仅可以制造具有锥度的多层孔，其每个在后布置的层小于在先层，而且由于种子层能够使个中的特征结构突出超过下层中的特征结构，但是，由于种子层可使得一层中的特征结构突出超过下方层中的特征结构，因此可以制造中间更宽（凸）或中间更窄（凹）的牺牲堆叠体。牺牲堆叠体以及其被溶解后得到的多层孔均可在一个方向上弯曲而相反的壁平坦，在两个方向上弯曲或在三个或四个方向上弯曲。
在一些实施方案中，多层孔的在先层中的层孔在X-Y平面中的延伸量小于多层支持结构的在后层中的层孔的延伸量，并且该多层孔具有大致的逆金字塔形状。
在一些实施方案中，多层电子支持结构中的多层孔包括多于三个层；至少一个内层的延伸量大于在至少一侧上的相邻外层的延伸量，并且该多层孔具有在所述至少一侧上的向外弯曲的轮廓。
在一些实施方案中，在多层电子结构中的多层孔包括多于三个层，其中至少一个内层孔的延伸量小于在至少一侧上的相邻外层孔的延伸量，并且该多层孔具有在所述至少一侧上的向内弯曲的轮廓。、
在制造出多层阶梯牺牲堆叠体后，只要牺牲堆叠体的一端暴露在多层结构的顶层或底层上，就可以使用光刻胶层来掩蔽基板外层中的特定区域，允许使用适当的液体化学溶液蚀刻掉暴露的牺牲多层阶梯堆叠体，以产生贯通结构或甚至是盲孔，其可以但不必须是圆形的。这些孔可以用作精确通过的机械和光学通孔，其可以很好地对准所述基板的外层上的金属特征结构。使用锥度结构，层孔间的不对准可在很大程度上得到克服，这是因为最小的蚀刻孔决定了所需通过蚀刻结构的直径并且将很好地对准其层内的金属特征结构。
在一些实施方案中，图6的多层孔可以通过创建诸如图5的多层结构然后选择性地溶解该多层结构来制造。通常，该多层结构包括在多层电子支持结构内布置在特征层中的交替的焊盘层以及布置在焊盘顶部上的通孔柱层。通孔柱层可具有相同的尺寸或窄于所述焊盘，并且可以与其仔细地对准。作为替代方案，通孔柱可比下层的焊盘更窄。焊盘和通孔柱的相对高度可以非常不同，焊盘更窄或者它们可以有点相似，或者实际上可以具有相同的高度。
参照图7，包括焊盘层和通孔柱层的双层可以通过以下步骤制造：获得包括经处理暴露出其铜的下方通层孔的基板—步骤（a），和用种子层覆盖所述基板—步骤（b），种子层通常是铜，并且通常通过溅射或通过化学镀进行覆盖。任选地，在其上沉积铜之前，先沉积非常薄的、也许是0.04-0.1微米的粘附金属层，如钽、钛、铬或钨。然后在种子层上涂覆第一光刻胶层—步骤（c），并且进行曝光和显影以形成负性图案—步骤（d）。将通常为铜的金属层电镀进所述负性图案中—步骤（e），以及剥除光刻胶—步骤（f），留下直立的第一焊盘层。接着可以在焊盘上涂覆第二光刻胶层—步骤（g），并且可以在第二光刻胶层中曝光和显影出第二通层孔图案—步骤（h）。可通过电镀或化学镀将第二金属通层孔沉积到第二图案的沟槽中以产生通层孔—步骤（i），接着可以剥除第二光刻胶层—步骤（j），留下一个两层堆叠体，即彼此堆叠的通层孔以及特征或焊盘层。
接着移除种子层—步骤（k）。任选地，利用例如氢氧化铵或氯化铜的湿蚀刻剂蚀刻掉种子层，并且在焊盘和通层孔的直立铜上层压介电材料（l）。
为了能够进一步构建附加层，可以将该介电材料减薄以暴露出金属，通过机械、化学或机械-化学研磨或抛光进行，这也使顶表面平整化—步骤（m）。然后，可以在底表面上沉积金属种子层，如铜—步骤（n），以便能够通过重复步骤（c）至（n）来构建其它层。
介电材料一般是复合材料，所述复合材料包含聚合物基体如聚酰亚胺、环氧树脂、双马来酰亚胺、三嗪及其混合物，并且还可以包含玻璃纤维和陶瓷颗粒填料，并通常作为由聚合物树脂中的织造玻璃纤维构成的预浸料来应用。
堆叠体的相邻层可以或多或少地延伸，提供阶梯状的堆叠体，其可以是金字塔形、倒金字塔形、向外或向内弯曲的，其中的层具有直线或曲线的边缘。
一旦形成，则将基板的周边表面掩蔽—步骤（o）并且利用合适的湿蚀刻剂将阶梯状堆叠体结构溶解掉—步骤（p），由此提供多层孔。
介电材料一般是复合材料，所述复合材料包含聚合物基体如聚酰亚胺、环氧树脂、双马来酰亚胺、三嗪及其混合物，并且还可以包含玻璃纤维和陶瓷颗粒填料，并通常作为由聚合物树脂中的织造玻璃纤维构成的预浸料来应用。
参照图8，在一个变体的制造流程中，所述至少一个通层孔可以通过以下步骤制造：获得包括下方特征层的基板，该特征层经抛光暴露出其铜—步骤（i）；利用种子层覆盖所述下方特征层—步骤（ii）；在种子层上沉积金属层—步骤（iii）；在所述金属层上涂覆光刻胶层—步骤（ⅳ）；曝光出通孔或特征结构的正性图案，包括波形堆叠体的适当尺寸层—步骤（v），以及蚀刻掉暴露出的金属层—步骤（vi）。可以使用湿蚀刻剂，如在高温下的氢氧化铵溶液。然后剥除光刻胶，留下包括直立堆叠体层的通孔/特征层—步骤（vii），接着在包括堆叠体层的通孔/特征结构上层压介电材料（viii）。
为了能够进一步构建，可将介电层减薄以暴露出金属—步骤（ix）。可在经减薄的表面上沉积金属种子层，如铜—步骤（x）。
可重复步骤（i）至（x）以布置其它层。图7的图案镀覆工艺流程可以与图8的面板镀覆工艺流程组合或交替进行，不同的层利用不同的工艺进行布置。
一旦形成，则将基板的周边表面掩蔽—步骤（xi），并且利用合适的湿蚀刻剂溶解掉阶梯状堆叠体结构—步骤（xii），由此提供多层孔。
图7的图案镀覆工艺流程可以与图8的面板镀覆工艺流程组合或交替进行，不同的层利用不同的工艺进行布置。
为了产生多层孔，在制备了牺牲堆叠体后，只要具有波形或阶梯状堆叠体结构的一端被暴露出并且周围结构被光刻胶保护，则例如可以蚀刻掉具有波形或阶梯状牺牲堆叠体，如通过在前述蚀刻剂溶液之一中浸渍来实现。
牺牲堆叠体的相邻层可或多或少地延伸，提供阶梯状的堆叠体，其可以是金字塔形、倒金字塔形、向外或向内弯曲的，其中的层具有直线或曲线的边缘。在被蚀刻掉后，所得的多层孔可以同样是金字塔形、倒金字塔形、向外或向内弯曲的，多层孔的每一层具有直线或曲线的边缘。
以上描述只是通过说明性方式提供。应该理解的是，本发明能够具有许多变化形式。因此，本领域技术人员将会认识到，本发明不限于上文中具体图示和描述的内容。相反，本发明的范围由所附权利要求限定，包括上文所述的各个技术特征的组合和子组合以及其变化和改进，本领域技术人员在阅读前述说明后将会预见到这样的组合、变化和改进。
在权利要求书中，术语“包括”及其变体例如“包含”、“含有”等是指所列举的组件被包括在内，但一般不排除其他组件。

Claims (24)

1.一种多层电子结构，其包括在X-Y平面中延伸的多个层，所述多层电子结构包括包围在垂直于X-Y平面的Z方向上导电的金属通孔柱的介电材料，并且还包括穿过所述多个层中的至少两个层的至少一个多层孔，所述至少一个多层孔包括在所述多层电子结构的相邻层中的至少两个层孔，其中所述在相邻层中的至少两个层孔具有在X-Y平面中的不同尺寸，使得所述多层孔的外周为阶梯状并且其中至少一个层孔是在所述多层电子结构的表面中的开口。
2.如权利要求1所述的多层电子结构，其中所述至少一个多层孔的每一层是圆形的，并且在后层中的每个层孔的延伸量小于在先层中每个层孔的延伸量，并且所述多层孔具有大致阶梯状的圆锥形状。
3.如权利要求1所述的多层电子结构，其中所述至少一个多层孔包括至少三个层孔。
4.如权利要求1所述的多层电子结构，其中所述至少一个多层孔包括在所述多层支撑结构表面中的开口，并且所述多层孔是盲孔。
5.如权利要求1所述的多层电子结构，其中所述至少一个多层孔包括两端为所述多层电子结构的相反表面中的开口的层孔，并且所述多层孔是通孔。
6.如权利要求1所述的多层电子结构，其中所述至少一个多层孔包括在所述多层电子结构的第一侧面中的开口比在所述多层电子结构的第二侧面中的开口大至少30%。
7.如权利要求1所述的多层电子结构，其中所述至少一个多层孔穿过所述多个层中的至少三层并且包括三个层孔的堆叠体，其中所述三个孔包括夹在外层中的外孔之间的在内层中的内孔，其特征在于所述内孔小于所述外孔。
8.如权利要求1所述的多层电子结构，其中所述至少一个多层孔穿过所述多个层中的至少三层并且包括至少三个层孔的堆叠体，其中所述至少三个层孔包括夹在外层中的外层孔之间的在至少一个内层孔中的至少一个内层孔，其特征在于所述至少一个内层孔大于所述外层孔。
9.如权利要求1所述的多层电子结构，其中所述多层支持结构的内层中的孔内层的位置与所述多层电子支持结构的内层中的电子结构对准。
10.如权利要求1所述的多层电子结构，其中所述至少一个多层孔穿过所述多个层中的至少三层并且包括至少三个层孔的堆叠体，其中在所述多层电子支持结构的在后层中的每个在后层孔大于在所述多层电子支持结构的在先层中的在先孔，使得所述多层孔具有阶梯状锥度表面。
11.如权利要求1所述的多层电子结构，其中所述层孔是圆形的并且所述至少一个多层孔具有阶梯圆锥形锥度外周。
12.如权利要求1所述的多层电子结构，其中所述至少一个多层孔中的每个层孔是矩形的，并且在后层中的每个在后层孔在一个方向上的延伸量小于在先层中的在先层孔的延伸量，并且所述多层孔包括在一个方向上的阶梯状外周。
13.如权利要求1所述的多层电子结构，其中所述至少一个多层孔的每个层孔是矩形的并且在后层中的层孔在两个相反方向上的延伸量小于在先层中的层孔的延伸量，并且该多层孔具有大致梯形形状。
14.如权利要求1所述的多层电子结构，其中所述至少一个多层孔的每个层孔是矩形的并且每个在后层孔在三个相反方向上的延伸量小于每个在先层的延伸量，并且所述多层孔具有大致金字塔形状，其具有三个阶梯状斜壁和一个垂直于顶部开口和底部开口中的至少其一的基本光滑壁。
15.如权利要求1所述的多层电子结构，其中所述至少一个多层孔的每个层孔是矩形的并且每个在后层孔在四个相反方向上的延伸量小于在先层中层孔的延伸量，并且所述多层孔具有大致阶梯金字塔形状。
16.如权利要求1所述的多层电子结构，其中所述介电材料包括聚合物。
17.如权利要求1所述的多层电子结构，其中所述介电材料还包括玻璃纤维、陶瓷颗粒夹杂物和玻璃颗粒夹杂物的组别中的至少其一。
18.一种制造在多层电子支持结构中的至少一个多层孔的方法，所述多层电子支持结构包括在X-Y平面中延伸的多个层，所述多个层包括包围在垂直于X-Y平面的Z方向上导电的金属通孔柱的介电材料，其中所述至少一个多层孔穿过所述多个层中的至少两个层；所述方法包括以下步骤：
形成多层牺牲堆叠体，所述堆叠体包括选自金属通层孔和金属特征层的多个金属层，其中所述多层牺牲堆叠体包封在所述介电材料中；
暴露出所述多层牺牲堆叠体的端部并蚀刻掉所述多层牺牲堆叠体以创建所述多层孔，其中所述多层牺牲堆叠体的暴露端形成所述多层孔的开口。
19.如权利要求18所述的方法，其中包围所述多层牺牲堆叠体的暴露端的所述多层电子支持结构的表面被掩蔽以保护其中的金属特征结构。
20.如权利要求18所述的方法，其中所述多层牺牲堆叠体包括金属通层孔和金属特征层，其包括电沉积铜层并且任选地还包括溅射、PVD沉积或化学镀铜的种子层。
21.如权利要求18所述的方法，其中所述种子层任选地还包括选自包括钽、钛、钨和铬的组别中的粘附金属层。
22.如权利要求18所述的方法，其中所述蚀刻步骤包括在18℃-75℃的温度下施涂选自CuCl2酸性和HNO3OH碱性的标准蚀刻溶液中的液体蚀刻剂。
23.如权利要求18所述的方法，其中掩蔽所述周围的特征结构和通孔的端部包括在其上施加和图案化光刻胶。
24.如权利要求18所述的方法，其中层孔可在所述多层电子支持结构的层内所关注的特征结构的3微米以内对准。
CN201310068024.6A 2012-06-14 2013-03-04 具有阶梯状孔的多层电子结构 Active CN103187389B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/523,116 US9161461B2 (en) 2012-06-14 2012-06-14 Multilayer electronic structure with stepped holes
US13/523,116 2012-06-14

Publications (2)

Publication Number Publication Date
CN103187389A true CN103187389A (zh) 2013-07-03
CN103187389B CN103187389B (zh) 2016-08-31

Family

ID=48678480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310068024.6A Active CN103187389B (zh) 2012-06-14 2013-03-04 具有阶梯状孔的多层电子结构

Country Status (5)

Country Link
US (1) US9161461B2 (zh)
JP (1) JP6079993B2 (zh)
KR (2) KR20130140525A (zh)
CN (1) CN103187389B (zh)
TW (1) TWI566656B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158890A (zh) * 2015-04-09 2016-11-23 力晶科技股份有限公司 影像感应器
CN106340503A (zh) * 2015-07-10 2017-01-18 普因特工程有限公司 包括半球形腔的芯片原板及芯片基板
CN108260302A (zh) * 2016-12-28 2018-07-06 中国科学院苏州纳米技术与纳米仿生研究所 多层柔性电路板及其制备方法
CN110473788A (zh) * 2018-05-10 2019-11-19 恒劲科技股份有限公司 覆晶封装基板的制法及其结构
CN113260173A (zh) * 2021-06-07 2021-08-13 珠海越亚半导体股份有限公司 任意方向自由路径阶梯通孔、基板及通孔结构的制作方法
CN113270327A (zh) * 2021-07-20 2021-08-17 珠海越亚半导体股份有限公司 主被动器件垂直叠层嵌埋封装结构及其制作方法
TWI754982B (zh) * 2020-03-04 2022-02-11 日月光半導體（上海）有限公司 封裝基板及其製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337613B1 (en) * 2013-03-12 2016-05-10 Western Digital Technologies, Inc. Chip on submount carrier fixture
KR20150021342A (ko) * 2013-08-20 2015-03-02 삼성전기주식회사 다층인쇄회로기판
US9374910B2 (en) * 2013-12-31 2016-06-21 International Business Machines Corporation Printed circuit board copper plane repair
KR102155740B1 (ko) * 2014-02-21 2020-09-14 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
JP5994825B2 (ja) * 2014-08-06 2016-09-21 大日本印刷株式会社 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
US9554469B2 (en) * 2014-12-05 2017-01-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabricating a polymer frame with a rectangular array of cavities
US20170064821A1 (en) * 2015-08-31 2017-03-02 Kristof Darmawikarta Electronic package and method forming an electrical package
US20170061992A1 (en) * 2015-08-31 2017-03-02 HGST Netherlands B.V. Multi-layer studs for advanced magnetic heads and high head density wafers
EP3430646B1 (en) * 2016-03-16 2021-11-10 INTEL Corporation Stairstep interposers with integrated shielding for electronics packages
US20190116663A1 (en) * 2017-10-17 2019-04-18 Lockheed Martin Corporation Graphene-Graphane Printed Wiring Board
US11125087B2 (en) 2018-01-05 2021-09-21 Raytheon Technologies Corporation Needled ceramic matrix composite cooling passages
US10774005B2 (en) 2018-01-05 2020-09-15 Raytheon Technologies Corporation Needled ceramic matrix composite cooling passages
CN110783728A (zh) * 2018-11-09 2020-02-11 广州方邦电子股份有限公司 一种柔性连接器及制作方法
US10957637B2 (en) * 2019-01-03 2021-03-23 Texas Instruments Incorporated Quad flat no-lead package with wettable flanges
US11101840B1 (en) * 2020-02-05 2021-08-24 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
US11183765B2 (en) 2020-02-05 2021-11-23 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
CN111741618B (zh) * 2020-08-14 2020-11-24 博敏电子股份有限公司 一种pcb台阶槽底部做沉镍金的加工方法
FR3129809B1 (fr) * 2021-11-30 2024-05-10 St Microelectronics Grenoble 2 Dissipation de chaleur

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1258190A (zh) * 1998-12-23 2000-06-28 三星电机株式会社 制造印刷电路板的方法
US6184463B1 (en) * 1998-04-13 2001-02-06 Harris Corporation Integrated circuit package for flip chip
CN1399509A (zh) * 2001-07-27 2003-02-26 三星电机株式会社 制备网格焊球阵列板的方法
CN101060108A (zh) * 2005-10-18 2007-10-24 台湾积体电路制造股份有限公司 锚接金属镶嵌结构
JP2007294625A (ja) * 2006-04-25 2007-11-08 Sony Corp 半導体装置の製造方法
CN101587858A (zh) * 2008-05-23 2009-11-25 中芯国际集成电路制造(北京)有限公司 半导体器件互连结构及其制作方法
US20100132994A1 (en) * 2008-12-02 2010-06-03 Raymond Albert Fillion Apparatus and method for reducing pitch in an integrated circuit

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0427184Y2 (zh) * 1986-04-03 1992-06-30
JPH07288385A (ja) * 1994-04-19 1995-10-31 Hitachi Chem Co Ltd 多層配線板及びその製造法
JPH08148833A (ja) * 1994-11-18 1996-06-07 Oki Electric Ind Co Ltd 多層セラミック基板およびその形成方法
JPH08153971A (ja) * 1994-11-28 1996-06-11 Nec Home Electron Ltd 多層プリント配線基板及びその製造方法
JP3382482B2 (ja) * 1996-12-17 2003-03-04 新光電気工業株式会社 半導体パッケージ用回路基板の製造方法
JPH10178122A (ja) * 1996-12-18 1998-06-30 Ibiden Co Ltd Ｉｃ搭載用多層プリント配線板
JPH1123923A (ja) * 1997-06-27 1999-01-29 Ngk Insulators Ltd 外傷検出機能付き光ファイバーケーブル
US7960269B2 (en) * 2005-07-22 2011-06-14 Megica Corporation Method for forming a double embossing structure
IL171378A (en) 2005-10-11 2010-11-30 Dror Hurwitz Integrated circuit support structures and the fabrication thereof
IL175011A (en) 2006-04-20 2011-09-27 Amitech Ltd Coreless cavity substrates for chip packaging and their fabrication
US7682972B2 (en) 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication
JP2008135645A (ja) 2006-11-29 2008-06-12 Toshiba Corp 多層プリント配線板および多層プリント配線板の層間接合方法
JP5074089B2 (ja) * 2007-04-27 2012-11-14 株式会社Ｊｖｃケンウッド 電子部品収容基板及びその製造方法
US8551882B2 (en) * 2011-06-14 2013-10-08 Nxp B.V. Back-side contact formation
US20130206463A1 (en) * 2012-02-15 2013-08-15 International Business Machines Corporation Non-halogenated flame retardant filler

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184463B1 (en) * 1998-04-13 2001-02-06 Harris Corporation Integrated circuit package for flip chip
CN1258190A (zh) * 1998-12-23 2000-06-28 三星电机株式会社 制造印刷电路板的方法
CN1399509A (zh) * 2001-07-27 2003-02-26 三星电机株式会社 制备网格焊球阵列板的方法
CN101060108A (zh) * 2005-10-18 2007-10-24 台湾积体电路制造股份有限公司 锚接金属镶嵌结构
JP2007294625A (ja) * 2006-04-25 2007-11-08 Sony Corp 半導体装置の製造方法
CN101587858A (zh) * 2008-05-23 2009-11-25 中芯国际集成电路制造(北京)有限公司 半导体器件互连结构及其制作方法
US20100132994A1 (en) * 2008-12-02 2010-06-03 Raymond Albert Fillion Apparatus and method for reducing pitch in an integrated circuit

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158890A (zh) * 2015-04-09 2016-11-23 力晶科技股份有限公司 影像感应器
CN106158890B (zh) * 2015-04-09 2019-07-09 力晶科技股份有限公司 影像感应器
CN106340503A (zh) * 2015-07-10 2017-01-18 普因特工程有限公司 包括半球形腔的芯片原板及芯片基板
CN106340503B (zh) * 2015-07-10 2021-03-23 普因特工程有限公司 包括半球形腔的芯片原板及芯片基板
CN108260302A (zh) * 2016-12-28 2018-07-06 中国科学院苏州纳米技术与纳米仿生研究所 多层柔性电路板及其制备方法
CN110473788A (zh) * 2018-05-10 2019-11-19 恒劲科技股份有限公司 覆晶封装基板的制法及其结构
TWI754982B (zh) * 2020-03-04 2022-02-11 日月光半導體（上海）有限公司 封裝基板及其製造方法
CN113260173A (zh) * 2021-06-07 2021-08-13 珠海越亚半导体股份有限公司 任意方向自由路径阶梯通孔、基板及通孔结构的制作方法
CN113260173B (zh) * 2021-06-07 2021-12-03 珠海越亚半导体股份有限公司 任意方向自由路径阶梯通孔、基板及通孔结构的制作方法
CN113270327A (zh) * 2021-07-20 2021-08-17 珠海越亚半导体股份有限公司 主被动器件垂直叠层嵌埋封装结构及其制作方法

Also Published As

Publication number Publication date
KR20140123466A (ko) 2014-10-22
TW201410100A (zh) 2014-03-01
US20130333934A1 (en) 2013-12-19
KR20130140525A (ko) 2013-12-24
JP6079993B2 (ja) 2017-02-15
TWI566656B (zh) 2017-01-11
KR101570055B1 (ko) 2015-11-27
US9161461B2 (en) 2015-10-13
CN103187389B (zh) 2016-08-31
JP2014003267A (ja) 2014-01-09

Similar Documents

Publication Publication Date Title
CN103187389A (zh) 具有阶梯状孔的多层电子结构
CN103208479B (zh) 具有一体化阶梯状堆叠结构的多层电子结构
CN103179784B (zh) 具有一体化法拉第屏蔽的多层电子结构
CN103943600B (zh) 在芯片和基板之间的新型端接和连接
CN104183566B (zh) 具有突出的铜端子柱的基板
CN103208480A (zh) 具有不同尺寸通孔的多层电子结构
CN103178044B (zh) 具有一体化金属芯的多层电子支撑结构
CN103956265A (zh) 嵌入在聚合物电介质中的薄膜电容器
CN103337493B (zh) 具有在平面内方向上延伸的一体化通孔的多层电子结构
CN104269384A (zh) 嵌入式芯片
CN103416110A (zh) 印刷电路板及其制造方法
CN103188867A (zh) 具有新型传输线的多层电子结构
JP2020129576A (ja) 半導体パッケージ基板の製造方法
CN103187365B (zh) 多层电子支撑结构的层间对准
JP2005310934A (ja) 多層配線基板およびその製造方法
TWI294263B (en) Process for manufacturing a wiring substrate
CN101400220A (zh) 配线基板的制造方法
CN104270885A (zh) 具有聚合物基质的插件框架及其制造方法
JP7450063B2 (ja) 多層基板及びその製造方法
JP4504774B2 (ja) 配線基板の製造方法
JP2017005167A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: 519175 FPC Workshop 3209 North Everest Avenue, Doumen District, Zhuhai City, Guangdong Province

Patentee after: Zhuhai Yueya Semiconductor Co., Ltd.

Address before: 519000 South First and Second Floors of FPC Plant in Fongzheng PCB Industrial Park, Hushan Village, Fushan Industrial Zone, Zhuhai City, Guangdong Province

Patentee before: Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co., Ltd.

CP03 Change of name, title or address