CN1399509A - 制备网格焊球阵列板的方法 - Google Patents

制备网格焊球阵列板的方法 Download PDF

Info

Publication number
CN1399509A
CN1399509A CN01134843A CN01134843A CN1399509A CN 1399509 A CN1399509 A CN 1399509A CN 01134843 A CN01134843 A CN 01134843A CN 01134843 A CN01134843 A CN 01134843A CN 1399509 A CN1399509 A CN 1399509A
Authority
CN
China
Prior art keywords
plate
endoporus
bga
wire circuit
preparing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01134843A
Other languages
English (en)
Inventor
姜明杉
朴建阳
金元会
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN1399509A publication Critical patent/CN1399509A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

公开了一种通过初次和二次层叠多个板制备高性能BGA板的方法，该BGA板包含多个印刷电路板，其中形成了导线电路、用于电连接半导体芯片的焊盘和用于安装半导体芯片的内孔。本发明的优点在于可以防止由于板叠层体的外层表面处理而导致的沾污，可以省略用于防止内孔沾污的工艺，与先有技术相比，通过在二次层叠过程中均匀施加压力，可以显著减少缺陷比例。此外，根据本发明的BGA板具有理想的焊球间距和多散热片、优异的电和热性能，还可以应用于高电流情况，并且可以容易地安装在芯片上。

Description

制备网格焊球阵列板的方法
技术领域
本发明一般涉及制备高性能BGA板的方法，更具体地说，涉及用于制备包含多个印刷电路板的高性能BGA板的方法，其中通过初次和二次层叠多个板形成了导线电路、将与半导体芯片电连接的焊盘和用于安装半导体芯片的内孔。
背景技术
电子工业的巨大进步至少部分是基于电子元件工业的发展。由于电子元件已经发展为高性能、小型化，它们可以高度集成在一个板内。对于电子元件的发展，多层印刷电路板作出了一定的贡献。
为了在其上安装高度集成的电子元件，多层印刷电路板具有一种结构，其中具有多个电路的基板层叠在一起。多层印刷电路板可以具有各种形式，可以通过各种方法制造。
例如，日本专利公开No.平5-183272公开了一种用于制造安装电子部件的多层板的方法，其中所制备的一种多层板是通过粘接其中形成了用于安装电子部件的凹部和导体图形的底板、粘合剂层和设置了开口部的上层板而形成的。在多层板上形成通孔。在覆盖开口部的片型掩模被热压粘接到多层板的最上部之后，用铜镀覆多层板的整个表面和通孔。在上部和下部上通过蚀刻工艺形成导体图形，然后从上部除去片型掩模。当制造用于安装电子部件的多层板时，为了防止暴露在凹部处的、用于安装电子部件的导线图形毁坏，上述方法利用独立的掩模来覆盖内孔的开口部分。然而该传统方法存在需要附加工艺的问题，即需要只用掩模来保护内孔，接着从多层板上除去该掩模的附加工艺。
为了避免传统板所具有的问题，已经付出很大的努力来制造具有高的多层结构和优异的热稳定性的板。在该板中，在以阶梯的形式粘接到焊盘的同时，将半导体芯片粘接到热沉上。
已经公开有各种在印刷电路板中设置热沉的方法。例如，日本专利公开No.平10-116933公开了一种用于安装IC的多层印刷线路板，其中通过焊接将热沉牢固地固定在叠层结构上，利用树脂粘合剂，将IC牢固地固定在热沉上。另外，在每个板以及最外面的板上制作开口部；在叠层板中形成通孔；用金属镀覆通孔的壁和板叠层体的外层表面；以及在最外层板上提供导线电路。在最外层板上形成的导线电路是通过蚀刻在最外层板表面上镀覆的金属镀层而制作的。
然而，当在最外层板上构图导线电路、镀覆通孔和多层印刷电路板的外表面时，开口部和安装部的表面可能会受到镀液和蚀刻剂的沾污。传统方法的另一个问题是因为给每个板提供的内层电路的焊盘形成在每个开口部中，因此上述沾污不可避免会出现。
为了克服该问题，在通过镀覆和蚀刻形成导线电路之前，应该使用抗蚀剂膜覆盖开口的安装部的表面，然后还应除去抗蚀剂膜。也可以选择使用掩模。因此该方法存在不利的方面是需要附加的镀覆步骤或为了保护内孔需要附加的使用和去除掩模的步骤。
如上所述，先有技术的板制造工艺复杂，制造成本高。而且，利用先有技术的板难以得到微型化和高性能的电子部件。
发明内容
因此本发明的目的是解决上述问题，提供一种用于制备高性能BGA板的方法，其中可以防止由于板叠层体的外层表面处理而导致的沾污，省略了用于防止沾污的附加工艺。
本发明的另一个目的是提供一种制备高性能BGA板的方法，其中与先有技术相比，不用附加的工艺，通过在二次层叠过程中均匀地施加压力，可以显著减少缺陷的比例。
本发明的另一个目的是提供一种制备高性能BGA板的方法，所述BGA板具有理想的球间距和多散热片(multi-fin)，优异的电和热性能，还可以应用于高电流情况，并且可以容易地安装在芯片上。
根据本发明的第一方案，制备包含多个印刷电路板在内的BGA板的方法，在板中形成了导线电路、用于安装半导体芯片的内孔和将与半导体芯片电连接的焊盘，该方法包括步骤：
a)提供既没有内孔也没有导线电路的顶板和底板、与所述顶板的底面接触并且其中设置了内孔而没有导线电路的板和至少一个其中已经形成了导线电路和内孔的板；
b)通过排列除了所述顶板之外的各下层板、利用粘合剂将各下层板层叠在一起，以便形成内孔的阶梯状组合，形成初次层叠结构，在该结构的上部具有开口部；
c)通过用粘合剂将所述顶板覆盖到初次层叠结构上，形成二次层叠结构；
d)在二次层叠结构中形成通孔，接着通过镀铜、干膜层叠、曝光、显影和蚀刻，在包含通孔的二次层叠结构上形成导线电路；和
e)除去覆盖内孔的阶梯状组合的所述顶板部分，形成其上端敞开的空腔，接着在空腔中为各个BGA板提供焊盘。
根据本发明的第二方案，制备包含多个印刷电路板在内的BGA板，在板中形成了导线电路、用于安装半导体芯片的内孔和将与半导体芯片电连接的焊盘，该方法包括步骤：
a)提供既没有内孔也没有导线电路的顶板和底板、与所述顶板的底面接触并且其中设置了内孔而没有导线电路的板和至少一个其中已经形成了导线电路和内孔的板；
b)通过排列除了所述顶板之外的各下层板、利用粘合剂将各下层板层叠在一起，以便形成内孔的阶梯状组合，形成初次层叠结构，在该结构的上部具有开口部；
c)通过用粘合剂将所述顶板覆盖到初次层叠结构上，形成二次层叠结构；
d)在二次层叠结构中形成通孔，接着通过镀铜、干膜层叠、曝光、显影和蚀刻，在包含通孔的二次层叠结构上形成导线电路；
e)除去覆盖内孔的阶梯状组合的所述顶板和底板部分，形成其两个垂直端敞开的空腔，接着在空腔中为各个BGA板提供焊盘；和
f)利用粘合剂将热沉粘接到所述各个BGA板的下部。
附图说明
通过下面结合附图的详细描述，可以更清楚地理解本发明的上述和其它目的、特征和其它优点。
图1是说明根据本发明用于制备高性能BGA板的整个过程的流程图；
图2是说明根据本发明实施例的用于制备板2的过程的示意图；
图3是说明根据本发明实施例的用于制备板3和4的过程的示意图；
图4是说明根据本发明实施例的用于制备板5的过程的示意图；
图5是说明根据本发明实施例的用于制备板6的过程的示意图；
图6是说明根据本发明实施例使用粘合剂初次层叠板的过程示意图；
图7是说明根据本发明实施例用于制备板1的过程示意图；
图8是说明根据本发明实施例通过层叠顶板1和初次叠层结构来制备二次叠层结构的过程示意图；
图9说明根据本发明实施例通过加工叠层结构的表面形成导线电路的过程；
图10是说明根据本发明通过将热沉粘接到二次叠层结构上来制备高性能BGA板的最后工序的示意图。
具体实施方式
本发明涉及一种制造BGA板的方法，该BGA板由多个印刷电路板构成，设置有导线电路、用于安装半导体芯片的内孔和与半导体芯片电连接的焊盘。根据它们的相应特征来制备各个印刷电路板，然后利用粘合剂例如半固化片彼此粘接。在预层叠步骤中使带有半固化片的各个板层叠，然后在高压或真空压力和高温下将其粘接在一起。
参考附图来很好地理解本发明最佳实施例的应用，其中采用相同的参考标号来分别表示相同和相应的部分。
图1是说明根据本发明制备六层结构的高性能BGA板的整个过程的流程图。
为了使BGA板具有优异的热性能并能够在低电压下高速运行，应为BGA板至少提供两个粘接区，制作为BGA板制造所必须的各个板。为了与高性能的多层结构相应，BGA板应有多层结构，四层结构较好，五层或更多层结构更好。在本发明中，例举了六层结构板。
现在转到图1，分步骤制造了下凹型六层结构电路板。首先，根据其各自的特征分别加工了第一至第六层板。在图1中，第一(顶)板和第六(底)板既没有内孔也没有导线电路。此外，与第一板下部接触的第二板具有形成的内孔而没有导线电路。另外，第三至第五板上具有导线电路和内孔。
然后，通过从第二至第六板依次排列各下面的板、利用粘合剂层叠各下面的板，以形成内孔的台阶形组合来制成所指定的初次叠层结构。在该初次层叠步骤中，在该叠层结构的上部中形成开口部。此外，为了防止由于厚度偏差导致的在整个层施加的力不均匀，优选使用缓冲垫焊盘或封装树脂。在完成初次叠层结构的制造后，进行二次层叠步骤，其中利用粘合剂将第一板覆盖到初次叠层结构上，以便形成BGA板叠层结构。
形成第二叠层结构之后，形成通孔。然后，通过一系列的步骤，包括镀铜、D/F层叠、曝光、显影和蚀刻，在该结构上形成导线电路。除去覆盖内孔的组合的顶板的一部分。这样，在该叠层结构中形成了空腔，其两个竖直端被敞开。接着，在该空腔中提供焊盘，例如，借助于异型铣刀切割该叠层结构，制成各个BGA板叠层。最后，在该叠层上安装热沉，完成本发明的BGA板的制造。
如上所述，与传统的技术相比，根据本发明的制备高性能BGA板的方法具有下列优点：不用分离的装置和附加的工艺，只通过采用分开的步骤来层叠传统制造的各个板。
流程图1中所示的制造步骤分别在图2-8中详细地说明了。然而，不应认为上面的图是对本发明的限制。
参考图2，显示了当从顶往下数时，BGA叠层结构中位于第二层的板的制造步骤。在下文中，当从顶往下数板时，确定预先放到“层板”上的序数。如该图所示的，提供直接粘接到顶层板上的第二层板2，用于当在后续步骤中除去顶层板的一部分以形成空腔时，保护下面的叠层结构的承载电路层，并且用于控制叠层结构的总厚度。在第二层板2中，形成用于安装半导体芯片的内孔，但不提供电路。关于这一点，如图2所示，用CCL(覆铜层)板为原料制造第二层板，所述CCL板的两相对面用铜膜10镀覆。蚀刻整个铜膜10后，利用铣刀以适当的尺寸形成内孔。
同时，用于本发明的板可以由玻璃环氧树脂、玻璃双马来酰亚胺三嗪树脂、玻璃聚酰亚胺树脂、聚对苯二甲酸乙二酯、聚苯砜(polyphenyl)或聚酰亚胺制成，最好是玻璃环氧树脂，但不限于这些。
此外，参考图3，说明了制造位于图1中第三或第四层的板的工序。在本发明中，提供了一种板，其中形成了将与半导体芯片连接的焊盘和在该板层上起半导体芯片的主元件作用的导线电路，为了传输电信号，建立了导线电路和用于安装半导体芯片的内孔。如图3所示，通过一系列的步骤、包括CCL板的干膜(D/F)层叠、曝光、显影和蚀刻，在板的上部和下部中提供了导线电路20，其中CCL板的相对的两侧镀覆以铜膜10。此后，通过铣刀形成了具有适当尺寸的内孔40，形成黑化表面30，以便使板的层叠更容易。
用于形成上述导线电路的方法可以选自传统方法，例如隆起(tenting)法、焊接分层法、fluoditive法和转移(transcribing)法，转移法包括通过电镀铜形成导线电路，然后利用粘合剂如半固化片转移。
图4示意性地显示了制备另一种板的工序，其中形成了如图3中将与半导体芯片连接的焊盘和在该板层上起半导体芯片的主元件作用的导线电路，以及另一个板，其中为了传输电信号，在该板中形成了导线电路和用于安装半导体芯片的内孔。例如，这种板可用做图1中的第五层板5，并镀覆所得到的板的侧壁。
在图4中，在CCL板中通过内槽铣刀形成狭缝，CCL板的两相对的侧面用铜膜10镀覆，CCL板的所有侧面用铜15镀覆。然后，通过一系列的步骤、包括D/F层叠、曝光、显影和蚀刻，接着钻形成内孔，为该板提供导线电路。这样，制造了镀覆了侧壁的板，此后黑化板的表面以便使板的层叠更容易。
可以选择另一种制造板的方法，其中镀覆了板的侧壁，图中未示出，可以通过在相对两侧已用铜膜镀覆的CCL板中设置内孔、通过一系包含D/F层叠、曝光、显影、Sn/Pb镀覆和蚀刻的步骤处理板的表面来实现上述方法。
此外，内孔可以在形成导线电路之前或之后通过用如钻头的冲模冲出或用端铣切出，如图3和4所示。
转到图5，显示了制造图1的第六层板6的制造工序，为了保护板叠层体的内孔，第六层板(底板)既没有用于安装半导体的内孔也没有导线电路。其相对两侧已用铜膜10镀覆的CCL板，通过一系列的包含曝光、显影和蚀刻步骤加工，然后除去CCL板上的上层铜膜，以制造底板6。
参考图6，显示了利用粘合剂如半固化片7排列图2-5的板。初次层叠步骤指定下列步骤：通过同时给图6所示的板加压形成板的叠层结构(图6中未示出)，在该板的叠层结构的上部具有开口部分。在该步骤中，通过在真空压力下铆接法层叠所述板，以防止层以交错排列的图形层叠。为了防止由于厚度和尺寸的偏移制造有缺陷的板，该初次层叠还可以通过利用缓冲垫焊盘或封装树脂来完成。此外，以后为了将第一层放到精确的位置，用来加工铆钉孔的尺度数据可以通过预先设在初次叠层结构中的检测靶来保证。另外，粘合剂7比每层的内孔大40-60μm。最好，初次叠层在180℃-220℃的温度和30-40kg/cm2的压力下进行。
另外，适用于本发明的粘合剂7可以是膜状粘合剂片，通过将如NBR的橡胶、丙烯树脂、聚乙烯醇缩丁醛树脂、酚醛树脂等，与半固化片或环氧树脂相结合，最好通过将具有低流动性的聚乙烯醇缩丁醛树脂、丙烯酸树脂和/或酚醛树脂与半固化片或环氧树脂相结合而得到。此外，粘合剂层的材料最好是与板的材料一样。例如，在玻璃环氧树脂板的情况下，可以采用其中淀积了玻璃环氧树脂的半固化片。
转到图7，显示了制造图1中第一层板1的工序，为了保护板叠层体的内孔，第一层板(顶板)1是既没有用于安装半导体芯片的内孔、也没有导线电路的顶板。通过一系列包括曝光、显影和蚀刻的步骤加工相对两侧面用铜膜10镀覆CCL板，然后除去CCL板的下层铜膜。
在图8中，显示了二次层叠结构，其中第一板1即图7中的顶板和第七层叠层结构(2-6层的叠层结构)即图6中的初次叠层结构利用半固化片7彼此粘接在一起。在该步骤中，通过在真空压力下铆接法层叠所述板，以防止层以交替排列的图形层叠。而且，以后为了将第一层放到精确的位置，将用来加工用于形成通孔的销钉孔的尺度数据可以通过预先设在初次叠层结构中的检测靶来保证。最好，二次叠层工艺在180℃-220℃的温度和30-40kg/cm2的压力下进行。
此外，由于板叠层体的外层表面的处理，顶板和底板可以防止用于安装半导体芯片的内孔的阶梯状组合被沾污，可以省略用于防止内孔组合沾污的工艺。还可以不需要后续的工艺控制层叠，也就是说，一次层叠所有的板，可以减小由于厚度偏移和尺寸偏移的缺陷，并且可以应用该方法而不考虑板的数量。
图9显示了根据本发明另一个实施例的用于在叠层结构上形成导线电路的工序；图10显示了根据本发明用于制备高性能BGA的最后产品的最后工序，将热沉粘接到高性能BGA上。
如图9所示，在BGA板叠层结构即第二层叠结构的预定位置上钻通孔。然后，通过在包含通孔的整个二次层叠结构上无电镀铜15，形成0.1-5.0μm、最好大约1μm的导体膜。为了电信号的平稳传输，用可靠的环氧树脂填充通孔并使通孔完全干燥，如图9所示。在通孔完全干燥后，在层叠结构的外层层叠干膜抗蚀剂，通过一系列包括曝光、显影和蚀刻的步骤形成导线电路20。
导线电路20形成之后，在上部和下部分别形成焊料抗蚀剂80和90例如环氧树脂或丙烯树脂。然后，通过铣刀除去顶板和底板中覆盖内孔40的组合的部分。因此，得到了用于安装半导体的空腔，并且有两个敞开的垂直端。
此后，在其中已形成了用于安装半导体芯片的空腔的BGA板叠层结构中，用金或银镀覆，形成将与半导体芯片电连接的焊盘，以便当用金丝或铝丝连接半导体芯片和焊盘时，能容易地连接到半导体芯片上。然后，用铣刀提供各个BGA板(图10的第二步)。
最后，为了充分散发板的热量，通过利用半固化片7将热沉70粘接到各个BGA板的下部来制备本发明的HP-BGA，然后在芯片安装部100上安装半导体芯片。
通常，热沉由铜箔制成。为了防止导线电路分离，BGA板叠层结构的基板最好由玻璃环氧树脂制成，因为它的热膨胀系数与制作在板上的导线电路的材料铜的相似。因此，由于同样的原因，热沉最好由铜箔制备。还可以选择使用铝板，它可以高效地散发热量。另一个选择是不锈钢板，它可以耐腐蚀。通过电镀在铜箔上形成厚2-10μm的镀Ni层。然后，将电镀过程中生成的酸成分漂洗掉，为了提高板和该表面之间的附着性，黑化该表面。
根据本发明，热沉可以是难以应用于传统方法各个热沉，以及传统的带状热沉。
根据本发明制备的HP-BGA的优点在于，翼片的数量多达600-1000，半导体芯片产生的热量可以有效地散发出去，因此允许高速板稳态工作。
如上所述，本发明的HP-BGA可以按如下方式制造：同时初次层叠除顶层板之外的各下层板，接着在初次板叠层体上再次层叠顶层板。因此，本发明的优点在于，可以防止由于板叠层体的外层表面处理而带来的沾污，可以省略防止内孔沾污的工序，与先有技术相比，通过在二次层叠过程中均匀施加压力，可以显著减少缺陷的比例。可以通过传统方法来制造用于保护内孔的顶板和底板，因此不需要附加的工艺。
此外，根据本发明的BGA板具有理想的焊球间距和多个散热片、优异的电和热性能，还可以应用于高电流情况，可以容易地安装到芯片上。
在上述教导的启发下，本发明的许多修改和变化都是可能的，从所附的权利要求，可以更清楚地理解本发明。

Claims (13)

1.一种制备BGA板的方法，所述BGA板包含多个印刷电路板，在板中形成了导线电路、用于安装半导体芯片的内孔和将于半导体芯片电连接的焊盘，所述方法包括步骤：
a)提供既没有内孔也没有导线电路的顶板和底板、与所述顶板的底面接触并且其中设置了内孔而没有导线电路的板和至少一个其中已经形成了导线电路和内孔的板；
b)通过排列除了所述顶板之外的各下层板、利用粘合剂将各下层板层叠在一起以便形成内孔的阶梯状组合，形成初次层叠结构，在该结构的上部具有开口部；
c)通过用粘合剂将所述顶板覆盖到所述初次层叠结构上，形成二次层叠结构；
d)在二次层叠结构中形成通孔，接着通过镀铜、干膜层叠、曝光、显影和蚀刻，在包含通孔的二次层叠结构上形成导线电路；和
e)除去覆盖内孔的阶梯状组合的所述顶板部分，形成其上端敞开的空腔，接着在空腔中为各个BGA板提供焊盘。
2.根据权利要求1的制备BGA板的方法，还包括利用粘合剂将热沉粘接到所述各个BGA板的下部。
3.根据权利要求1的制备BGA板的方法，其中在b)步骤中，除了顶板和底板，粘合剂比板的每个内孔大40-60μm。
4.根据权利要求2的制备BGA板的方法，其中所述热沉是单个热沉。
5.根据权利要求1的制备BGA板的方法，其中在30-40kg/cm2的压力下和在180-220℃的温度下进行所述步骤b)和c)。
6.根据权利要求1的制备BGA板的方法，其中通过在CCL板中设置内孔、然后设置导线电路来制备具有设置的导线电路和内孔的板，该板是在步骤a)中提供的，该板的侧壁被镀覆。
7.根据权利要求1的制备BGA板的方法，其中通过在CCL板中形成内狭缝、设置导线电路、然后用钻孔器设置内孔来制备具有设置的导线电路和内孔的板，该板是在步骤a)中提供的，该板的侧壁被镀覆。
8.一种制备BGA板的方法，该BGA板包含多个印刷电路板，在板中形成了导线电路、用于安装半导体芯片的内孔和将与半导体芯片电连接的焊盘，制备该BGA板的方法包括步骤：
a)提供既没有内孔也没有导线电路的顶板和底板、与所述顶板的底面接触并且其中设置了内孔而没有导线电路的板和至少一个其中已经设置了导线电路和内孔的板；
b)通过排列除了所述顶板之外的各下层板、利用粘合剂将各下层板层叠在一起以便形成内孔的阶梯状组合，形成初次层叠结构，在该结构的上部具有开口部；
c)通过用粘合剂将所述顶板覆盖到所述初次层叠结构上，形成二次层叠结构；
d)在二次层叠结构中形成通孔，接着通过镀铜、干膜层叠、曝光、显影和蚀刻，在包含通孔的二次层叠结构上设置导线电路；
e)除去覆盖内孔的阶梯状组合的所述顶板和底板部分，形成其两个垂直端敞开的空腔，接着在空腔中为各个BGA板提供焊盘；和
f)利用粘合剂将热沉粘接到所述各个BGA板的下部。
9.根据权利要求8的制备BGA板的方法，其中在b)步骤中，除了顶板和底板之外，粘合剂比板的每个内孔大40-60μm。
10.根据权利要求8的制备BGA板的方法，其中在30-40kg/cm2的压力下和在180-220℃的温度下进行所述步骤b)和c)。
11.根据权利要求8的制备BGA板的方法，其中所述热沉是各个热沉。
12.根据权利要求8的制备BGA板的方法，其中通过在CCL板中设置内孔、然后设置导线电路来制备具有设置的导线电路和内孔的板，该板是在步骤a)中提供的，该板的侧壁被镀覆。
13.根据权利要求8的制备BGA板的方法，其中通过在CCL板中形成内狭缝、设置导线电路、然后用钻孔器设置内孔来制备具有设置的导线电路和内孔的板，该板是在步骤a)中提供的，该板的侧壁被镀覆。
CN01134843A 2001-07-27 2001-11-15 制备网格焊球阵列板的方法 Pending CN1399509A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020010045545A KR20030010887A (ko) 2001-07-27 2001-07-27 비지에이 기판의 제조방법
KR45545/2001 2001-07-27

Publications (1)

Publication Number Publication Date
CN1399509A true CN1399509A (zh) 2003-02-26

Family

ID=19712635

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01134843A Pending CN1399509A (zh) 2001-07-27 2001-11-15 制备网格焊球阵列板的方法

Country Status (3)

Country Link
US (1) US6582616B2 (zh)
KR (1) KR20030010887A (zh)
CN (1) CN1399509A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102598257A (zh) * 2009-11-06 2012-07-18 英特尔公司 微电子封装及其制造方法
CN103187389A (zh) * 2012-06-14 2013-07-03 珠海越亚封装基板技术股份有限公司 具有阶梯状孔的多层电子结构
TWI411051B (zh) * 2009-12-02 2013-10-01 Mstar Semiconductor Inc 封裝層疊方法與結構及其電路板系統
CN113243145A (zh) * 2018-12-13 2021-08-10 Lg伊诺特有限公司 印刷电路板

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430001B1 (ko) * 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
US20050130431A1 (en) * 2003-12-12 2005-06-16 Advanced Semiconductor Engineering Inc. Method for making a package substrate without etching metal layer on side walls of die-cavity
KR100688500B1 (ko) * 2004-09-06 2007-03-02 삼성전자주식회사 반도체 칩 보호용 더미 패키지 기판을 구비하는 멀티스택패키지와 그 제조 방법
US7236562B2 (en) * 2005-11-03 2007-06-26 General Electric Company Method of assembly and thermal management of CT detector electronics circuits
KR100782405B1 (ko) * 2006-10-27 2007-12-07 삼성전기주식회사 인쇄회로기판 제조방법
CN103745932B (zh) * 2014-01-23 2016-04-13 无锡江南计算技术研究所 Wb型封装基板的制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183272A (ja) * 1991-12-26 1993-07-23 Ibiden Co Ltd 多層電子部品搭載用基板の製造方法
JPH0897560A (ja) * 1994-09-27 1996-04-12 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JPH08264958A (ja) * 1995-03-28 1996-10-11 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JPH1013035A (ja) * 1996-06-19 1998-01-16 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JP3877358B2 (ja) * 1996-10-09 2007-02-07 イビデン株式会社 Ｉｃ搭載用多層プリント配線板
JPH10178122A (ja) * 1996-12-18 1998-06-30 Ibiden Co Ltd Ｉｃ搭載用多層プリント配線板
JPH11251748A (ja) * 1998-03-03 1999-09-17 Hitachi Chem Co Ltd 半導体搭載用プリント基板の製造方法
KR100298897B1 (ko) * 1998-12-23 2001-09-22 이형도 인쇄회로기판제조방법
US20010000156A1 (en) * 1999-06-04 2001-04-05 Cheng David C. H. Package board structure and manufacturing method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102598257A (zh) * 2009-11-06 2012-07-18 英特尔公司 微电子封装及其制造方法
CN102598257B (zh) * 2009-11-06 2016-09-07 英特尔公司 微电子封装及其制造方法
TWI411051B (zh) * 2009-12-02 2013-10-01 Mstar Semiconductor Inc 封裝層疊方法與結構及其電路板系統
CN103187389A (zh) * 2012-06-14 2013-07-03 珠海越亚封装基板技术股份有限公司 具有阶梯状孔的多层电子结构
CN103187389B (zh) * 2012-06-14 2016-08-31 珠海越亚封装基板技术股份有限公司 具有阶梯状孔的多层电子结构
CN113243145A (zh) * 2018-12-13 2021-08-10 Lg伊诺特有限公司 印刷电路板
CN113243145B (zh) * 2018-12-13 2023-12-15 Lg伊诺特有限公司 印刷电路板

Also Published As

Publication number Publication date
US20030042224A1 (en) 2003-03-06
KR20030010887A (ko) 2003-02-06
US6582616B2 (en) 2003-06-24

Similar Documents

Publication Publication Date Title
EP1011139B1 (en) Printed wiring board and method for manufacturing the same
US7858437B2 (en) Method for manufacturing a substrate with cavity
CN101742813B (zh) 安装板和半导体模块
CN1812689A (zh) 多层电路基板及其制造方法
EP2672789A2 (en) Ultrathin buried die module and method of manufacturing thereof
CN1230894C (zh) 半导体封装及其制造方法
US20090316373A1 (en) PCB having chips embedded therein and method of manfacturing the same
KR20080088403A (ko) 배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선기판
CN1398149A (zh) 具有散热元件的印刷电路板,其制作方法和包含它的器件
JP6079992B2 (ja) 一体的金属コアを備えた多層電子支持構造体
CN109618509B (zh) 一种pcb的制造方法
CN101034674A (zh) 晶片贴板封装及其制造方法
CN1933697A (zh) 多层配线基板及其制造方法
CN1234262C (zh) 用于印刷电路板的包层板
JP2002541680A (ja) ボール・グリッド・アレイパッケージ熱強化用金属コア基板付きプリント配線板及びその製造方法
CN1399509A (zh) 制备网格焊球阵列板的方法
US7494844B2 (en) Method for manufacturing substrate with cavity
US7562446B2 (en) Method for manufacturing substrate with cavity
US20140014398A1 (en) Coreless subtrate and method of manufacturing the same
TWI578873B (zh) 高密度增層多層板之製造方法
WO2000021133A1 (en) Embedded capacitor multi-chip modules
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP2015026762A (ja) プリント配線板
JP7131740B2 (ja) プリント回路基板及びパッケージ
CN1201645C (zh) 高集成度积层基材制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication