CN103745932B - Wb型封装基板的制作方法 - Google Patents

Wb型封装基板的制作方法 Download PDF

Info

Publication number
CN103745932B
CN103745932B CN201410033506.2A CN201410033506A CN103745932B CN 103745932 B CN103745932 B CN 103745932B CN 201410033506 A CN201410033506 A CN 201410033506A CN 103745932 B CN103745932 B CN 103745932B
Authority
CN
China
Prior art keywords
combination
photopolymer layer
prepreg
milling
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410033506.2A
Other languages
English (en)
Other versions
CN103745932A (zh
Inventor
陈文录
徐杰栋
周文木
梁少文
吴梅珠
刘秋华
胡广群
吴小龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Jiangnan Computing Technology Institute
Original Assignee
Wuxi Jiangnan Computing Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Jiangnan Computing Technology Institute filed Critical Wuxi Jiangnan Computing Technology Institute
Priority to CN201410033506.2A priority Critical patent/CN103745932B/zh
Publication of CN103745932A publication Critical patent/CN103745932A/zh
Application granted granted Critical
Publication of CN103745932B publication Critical patent/CN103745932B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明提供了一种WB型封装基板的制作方法，包括：制作带引线键合焊盘的台阶单元；在台阶单元的有引线键合焊盘的面上贴组合干膜层，然后对组合干膜层进行图形转移，以便在台阶单元的有引线键合焊盘的面上形成有图案的组合干膜层；对半固化片进行铣切开槽以在半固化片中形成开窗，并将铣切开槽后的半固化片、形成有干膜的台阶单元以及顶层板一起进行定位层压；执行外层PCB制造流程；从顶层板进行通槽铣切和控深铣切，露出台阶单元的组合干膜层；去除组合干膜层，从而露出引线键合焊盘；而且在露出引线键合焊盘之后进行成品铣切。

Description

WB型封装基板的制作方法
技术领域
本发明涉及集成电路制造领域，更具体地说，本发明涉及一种WB型封装基板的制作方法。
背景技术
以输入输出（I/O）元件到基板的连接方式，分为传统打金线（WireBonding，WB型，也称为引线连接或引线键合）和覆晶方式（FlipChip，FC型）。
如图1所示，对于WB型，布置在布线4上的单晶片或多晶片1上I/O元件通过诸如金线（GoldWire）之类的引线2连接到封装基板接合焊盘（BondingPad）（例如布线端子3）上，晶片朝上放置，晶片I/O点在外围四周，点数一般受到限制。对于FC型，将打金线方式改为凸点焊接，将晶片倒转，再焊接到基板上形成覆晶式晶粒接合，晶片朝下放置，晶片I/O焊盘可成矩阵排列，点数比WB型高出许多。
引线连接法是通过热压、钎焊等方法将芯片中各金属化端子与封装基板相应引脚焊盘之间的键合连接的方法，其主要包括热压键合法、超声键合法、热超声键合法等，无论哪种方法均对金手指（WireBondingPad，也称为引线键合焊盘）表面清洁度、平整性很敏感，否则易出现打线不良问题。
为了提高WB型基板布线密度，通常将基板设计成多台阶结构，目前针对台阶型基板尚无很好的制造工艺，多采用低流动度（No-Flow，NF）半固化片内缩挖槽后将基材（或台阶单元）与半固化片定位压合，因高温高压过程半固化片流动特性，会有胶流向台阶的引线键合焊盘表面流动趋势，且流胶通常微观上是不均匀的，部分流胶多的地方，溢胶会上盘，导致后续无法进行引线键合，部分流胶少的地方，台阶下面形成空洞；且层压过程台阶位置有往下压塌的趋势，该类基板制造良率通常极低。
现有技术通常采用半固化片内缩压合（半固化片开窗尺寸通常大于台阶槽尺寸），基材（或台阶单元）预先铣切开窗，工艺稳定性、重复性较差，常出现溢胶上盘、焊盘污染、台阶下方空洞、台阶塌陷等一系列问题。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种实现多台阶WB型基板台阶上金手指表观溢胶的控制、台阶引脚共面性、台阶洁净度的保护和台阶位置可靠性的确保的WB型封装基板的制作方法。
根据本发明，提供了一种WB型封装基板的制作方法，其包括：
第一步骤：制作带引线键合焊盘的台阶单元；
第二步骤：在台阶单元的有引线键合焊盘的面上贴组合干膜层，然后对组合干膜层进行图形转移，以便在台阶单元的有引线键合焊盘的面上形成形成有图案的组合干膜层；
第三步骤：对半固化片进行铣切开槽以在半固化片中形成开窗，并将铣切开槽后的半固化片、形成有干膜的台阶单元以及顶层板一起进行定位层压；
第四步骤：执行外层PCB制造流程；
第五步骤：从顶层板进行通槽铣切和控深铣切，露出台阶单元的组合干膜层；
第六步骤：去除组合干膜层，从而露出引线键合焊盘。
优选地，所述WB型封装基板的制作方法还包括第七步骤：在第六步骤露出引线键合焊盘之后进行成品铣切。
优选地，组合干膜层的厚度与层间半固化片的厚度匹配。
优选地，形成图案之后的组合干膜层与半固化片开窗区域匹配。
优选地，在第一步骤或第六步骤中，对引线键合焊盘进行表面处理。
优选地，在第六步骤中，采用化学粗化和褪膜液的组合方式去除台阶引线键合焊盘上的干膜。
优选地，在第六步骤中，采用等离子处理和褪膜液的组合方式去除台阶引线键合焊盘上的干膜。
由此，针对采用半固化片内缩压合、基材预先铣切开窗的现有技术中的工艺稳定性、重复性较差、溢胶上盘、焊盘污染、台阶下方空洞、台阶塌陷等一系列问题，本发明采用一种新的工艺既能避免溢胶上盘、成品焊盘污染、或台阶下空洞，又能避免层压后台阶位置塌陷，可靠性大大提高。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了WB型封装基板。
图2示意性地示出了根据本发明优选实施例的WB型封装基板的制作方法的流程图。
图3至图9示意性地示出了根据本发明优选实施例的WB型封装基板的制作方法的流程图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图2示意性地示出了根据本发明优选实施例的WB型封装基板的制作方法的流程图。
具体地说，如图2所示，根据本发明优选实施例的WB型封装基板的制作方法包括：
第一步骤S1：制作带引线键合焊盘的台阶单元，如图3的平面图所示，例如制作带引线键合焊盘11的第一台阶单元101以及带引线键合焊盘12的第二台阶单元102；台阶单元可以是单片、双面盲孔单元或多层盲孔单元等；此外，台阶单元表面的引线键合焊盘可以预先进行表面处理（如引工艺线电镀金、化金或其他），也可以先不处理，而是成品控深铣切揭盖后一起表面处理（如化金或化镍钯金）；
第二步骤S2：在台阶单元的有引线键合焊盘的面上贴组合干膜层，然后对组合干膜层进行图形转移，以便在台阶单元的有引线键合焊盘的面上形成形成有图案的组合干膜层（例如，在第一台阶单元101上形成第一组合干膜层201，在第二台阶单元102上形成第二组合干膜层202，如附图4的平面图所示）；其中，优选地，在具体操作中，每贴一层干膜后撕掉PET（聚对苯二甲酸乙二酯）保护膜，接着贴第二层，直到组合干膜层的厚度与半固化片压合后层间介厚一致或接近；通过对组合干膜层进行曝光、显影流程，露出引线键合焊盘位置和成品铣掉但过程需垫平的区域，留下需要干膜保护的区域上的组合干膜层；
第三步骤S3：对半固化片（优选采用低流动或不流动的半固化片）进行铣切开槽（例如，如附图5的平面图所示，第一半固化片301上的第一开槽311和第二半固化片302上的第二开槽312），并将铣切开槽后的半固化片定位层压；其中，例如，各台阶单元之间的半固化片开槽尺寸通常单边比成品台阶槽内缩0.1～1.0mm；对铣切开槽后的台阶单元进行棕化和烘烤，然后将半固化片、形成有干膜的台阶单元以及顶层板400一起定位堆叠和层压，如图6所示；
这时，因层压高温高压过程半固化片有溢出流动趋势，通过干膜阻胶，很好地使得流胶饱满，刚好停在干膜位置，这样可以避免台阶下方出现空洞、压合塌陷等问题，且不会出现溢胶流到引线键合焊盘上；具体地说，如图8所示，其中箭头20示出了半固化片的流动趋势，但是这种流动趋势被第一组合干膜层201和第二组合干膜层202有效阻挡；
第四步骤S4：执行正常的外层PCB制造流程；例如，执行钻孔、去钻污、孔化电镀、表层图形转移、防焊制作、表面处理（若台阶上的引线键合焊盘未预先做表面处理，此步省略）等；
第五步骤S5：从顶层板400进行通槽铣切和控深铣切，露出台阶单元的组合干膜层（例如如图7所示，而且图8示出了沿着图7的虚线A得到的截面图），例如，露出第一组合干膜层201和第二组合干膜层202；例如，在本步骤中，首先，按客户图纸通槽铣切去除所有台阶单元不需要的图形内部分；然后，控深盲铣，去除引线键合焊盘顶部的盖子；
第六步骤S6：去除组合干膜层，从而露出引线键合焊盘；例如，可以采用化学粗化（或等离子处理）和褪膜液组合方式去除台阶引线键合焊盘上的干膜；若前面台阶上引线键合焊盘未做表面处理，需将台阶上焊盘与表层图形一起做表面处理，如化金或化镍钯金等；
第七步骤S7：成品铣切；依据图纸要求铣切成型。
在根据本发明优选实施例的WB型封装基板的制作方法中，优选地使得组合干膜厚度与层间半固化片厚度匹配，曝光区域（干膜保护区域）与半固化片开窗区域匹配，盲铣揭盖深度控制，揭盖后褪膜方式。
从而，本发明既能避免溢胶上盘、成品焊盘污染、或台阶下空洞，又能避免层压后台阶位置塌陷，可靠性大大提高。
此外，需要说明的是，除非特别指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (5)

1.一种WB型封装基板的制作方法，其特征在于包括：
第一步骤：制作带引线键合焊盘的台阶单元；
第二步骤：在台阶单元的有引线键合焊盘的面上贴组合干膜层，然后对组合干膜层进行图形转移，以便在台阶单元的有引线键合焊盘的面上形成形成有图案的组合干膜层，其中形成有图案的组合干膜层的厚度与半固化片一致；
第三步骤：对半固化片进行铣切开槽以在半固化片中形成开窗，使得形成图案之后的组合干膜层与半固化片开窗区域匹配，使得组合干膜层有效阻挡半固化片的流动趋势，并将铣切开槽后的半固化片、形成有干膜的台阶单元以及顶层板一起进行定位层压；
第四步骤：执行外层PCB制造流程；
第五步骤：从顶层板进行通槽铣切和控深铣切，露出台阶单元的组合干膜层；
第六步骤：去除组合干膜层，从而露出引线键合焊盘。
2.根据权利要求1所述的WB型封装基板的制作方法，其特征在于还包括第七步骤：在第六步骤露出引线键合焊盘之后进行成品铣切。
3.根据权利要求1或2所述的WB型封装基板的制作方法，其特征在于，在第一步骤或第六步骤中，对引线键合焊盘进行表面处理。
4.根据权利要求1或2所述的WB型封装基板的制作方法，其特征在于，在第六步骤中，采用化学粗化和褪膜液的组合方式去除台阶引线键合焊盘上的干膜。
5.根据权利要求1或2所述的WB型封装基板的制作方法，其特征在于，在第六步骤中，采用等离子处理和褪膜液的组合方式去除台阶引线键合焊盘上的干膜。
CN201410033506.2A 2014-01-23 2014-01-23 Wb型封装基板的制作方法 Active CN103745932B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410033506.2A CN103745932B (zh) 2014-01-23 2014-01-23 Wb型封装基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410033506.2A CN103745932B (zh) 2014-01-23 2014-01-23 Wb型封装基板的制作方法

Publications (2)

Publication Number Publication Date
CN103745932A CN103745932A (zh) 2014-04-23
CN103745932B true CN103745932B (zh) 2016-04-13

Family

ID=50502942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410033506.2A Active CN103745932B (zh) 2014-01-23 2014-01-23 Wb型封装基板的制作方法

Country Status (1)

Country Link
CN (1) CN103745932B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106856177B (zh) * 2016-11-28 2019-07-02 嘉兴鹏武电子科技有限公司 应用于测试的裸芯片结构及其制造方法
CN106847719B (zh) * 2016-11-28 2019-08-13 西安科锐盛创新科技有限公司 应用于测试的裸芯片结构及其制造方法
CN106793454A (zh) * 2016-12-13 2017-05-31 中国电子科技集团公司第二十研究所 一种用于裸芯片测试的双凹槽pcb板结构及其制造方法
CN108511329B (zh) * 2018-06-15 2024-03-15 德阳帛汉电子有限公司 一种芯片清洗装置
CN110112280B (zh) * 2019-05-21 2020-09-01 安捷利（番禺）电子实业有限公司 一种热电分离电路板的制作工艺
CN110112279B (zh) * 2019-05-21 2020-09-01 安捷利（番禺）电子实业有限公司 一种用于led的热电分离基板的加工方法
CN110139506A (zh) * 2019-05-27 2019-08-16 深圳市强达电路有限公司 一种台阶印制电路板及其制作方法
CN110265307B (zh) * 2019-06-06 2024-03-29 湖南省矽茂半导体有限责任公司 制造半导体封装方法及其封装结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2136205A (en) * 1983-03-09 1984-09-12 Printed Circuits Int Semiconductor chip carrier and contact array package and method of construction
US4636275A (en) * 1986-01-21 1987-01-13 Burroughs Corporation Elastic bladder method of fabricating an integrated circuit package having bonding pads in a stepped cavity
EP0262848A2 (en) * 1986-09-29 1988-04-06 AT&T Corp. Method of fabricating multilayer structures with nonplanar surfaces
US5542175A (en) * 1994-12-20 1996-08-06 International Business Machines Corporation Method of laminating and circuitizing substrates having openings therein
US5858816A (en) * 1996-12-17 1999-01-12 Shinko Electric Industries Co. Method for producing circuit board, for semiconductor package, having cavity for accommodating semiconductor element
JP2000196237A (ja) * 1998-12-23 2000-07-14 Samsung Electro Mech Co Ltd 印刷回路基板の製造方法
US6090468A (en) * 1996-09-10 2000-07-18 Hitachi Chemical Company, Ltd. Multilayer wiring board for mounting semiconductor device and method of producing the same
CN102036512A (zh) * 2010-12-29 2011-04-27 北大方正集团有限公司 制作电路板的方法和电路板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030010887A (ko) * 2001-07-27 2003-02-06 삼성전기주식회사 비지에이 기판의 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2136205A (en) * 1983-03-09 1984-09-12 Printed Circuits Int Semiconductor chip carrier and contact array package and method of construction
US4636275A (en) * 1986-01-21 1987-01-13 Burroughs Corporation Elastic bladder method of fabricating an integrated circuit package having bonding pads in a stepped cavity
EP0262848A2 (en) * 1986-09-29 1988-04-06 AT&T Corp. Method of fabricating multilayer structures with nonplanar surfaces
US5542175A (en) * 1994-12-20 1996-08-06 International Business Machines Corporation Method of laminating and circuitizing substrates having openings therein
US6090468A (en) * 1996-09-10 2000-07-18 Hitachi Chemical Company, Ltd. Multilayer wiring board for mounting semiconductor device and method of producing the same
US5858816A (en) * 1996-12-17 1999-01-12 Shinko Electric Industries Co. Method for producing circuit board, for semiconductor package, having cavity for accommodating semiconductor element
JP2000196237A (ja) * 1998-12-23 2000-07-14 Samsung Electro Mech Co Ltd 印刷回路基板の製造方法
CN102036512A (zh) * 2010-12-29 2011-04-27 北大方正集团有限公司 制作电路板的方法和电路板

Also Published As

Publication number Publication date
CN103745932A (zh) 2014-04-23

Similar Documents

Publication Publication Date Title
CN103745932B (zh) Wb型封装基板的制作方法
CN101442035B (zh) 一种扁平无引线封装件及其生产方法
WO2022012422A1 (zh) 封装基板制作方法
JP2011142264A (ja) 半導体装置の製造方法
US20200365492A1 (en) Package with lead frame with improved lead design for discrete electrical components and manufacturing the same
CN105470230A (zh) 封装结构及其制法
CN101017785A (zh) 半导体堆栈结构及其制法
KR102647213B1 (ko) 전자 디바이스 패키지
CN104241240A (zh) 半导体封装件及其制法
CN104051278A (zh) Dbc陶瓷基板的成型铣切方法
TW201519391A (zh) 半導體元件及其製造方法
CN105280578B (zh) 可携式装置及其集成电路的封装结构、封装体与封装方法
KR102154830B1 (ko) 반도체 패키지 및 그 제조 방법
TWI467729B (zh) 射頻模組之封裝結構及其製造方法
CN104183509A (zh) 半导体封装件的制法
CN203521394U (zh) 芯片封装结构
CN101226915B (zh) 封装基板及其制造方法
CN102751203A (zh) 半导体封装结构及其制作方法
CN205303419U (zh) 一种大面积平行堆栈式封装结构
CN100444361C (zh) 芯片封装结构
CN101303985B (zh) 堆叠式封装结构的制作方法
CN100539122C (zh) 系统封装的封装体
TW202105672A (zh) 半導體裝置及半導體裝置之製造方法
TW202042315A (zh) 封裝結構及其製作方法
CN216902939U (zh) 一种高压芯片的封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant