CN100444361C - 芯片封装结构 - Google Patents

芯片封装结构 Download PDF

Info

Publication number
CN100444361C
CN100444361C CNB200510105922XA CN200510105922A CN100444361C CN 100444361 C CN100444361 C CN 100444361C CN B200510105922X A CNB200510105922X A CN B200510105922XA CN 200510105922 A CN200510105922 A CN 200510105922A CN 100444361 C CN100444361 C CN 100444361C
Authority
CN
China
Prior art keywords
chip
packaging structure
active surface
carrier
excessive glue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200510105922XA
Other languages
English (en)
Other versions
CN1941333A (zh
Inventor
李政颖
卢勇利
苏博青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CNB200510105922XA priority Critical patent/CN100444361C/zh
Publication of CN1941333A publication Critical patent/CN1941333A/zh
Application granted granted Critical
Publication of CN100444361C publication Critical patent/CN100444361C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种芯片封装结构，包括芯片、承载器、多条焊线与封装胶体。其中，芯片具有主动表面、与主动表面相对的背面、多个侧壁以及多个位于主动表面与这些侧壁之间的溢胶防止表面。此外，承载器与芯片的背面连接，以承载芯片，而这些焊线电连接芯片与承载器。另外，封装胶体设置于承载器上，其中封装胶体包覆这些焊线、主动表面的部分区域、这些侧壁以及这些溢胶防止表面的至少部分区域。由上述可知，溢胶防止表面可以避免封装胶体在芯片的主动表面上产生溢胶污染的现象。

Description

芯片封装结构
技术领域
本发明涉及一种芯片封装结构，且特别涉及一种具有溢胶防止表面的芯片封装结构。
背景技术
在半导体产业中，集成电路(Integrated Circuits，IC)的生产，主要分为三个阶段：晶片(Wafer)的制造、集成电路(IC)的制作以及集成电路的封装(Package)等。其中，裸芯片通过晶片制作、电路设计、光刻掩膜制作以及切割晶片等步骤而完成，而每一颗由晶片切割所形成的裸芯片，在通过裸芯片上的接点与外部信号电连接后，可再以封胶材料将裸芯片包覆。其封装的目的在于防止裸芯片受到湿气、热量、噪声的影响，并提供裸芯片与外部电路之间电连接的媒介，如此即完成集成电路的封装步骤。
请参照图1，其为公知的一种芯片封装结构的立体示意图。公知芯片封装结构100包括芯片110、基板120、多条焊线130与封装胶体140。其中，芯片110具有主动表面112、与主动表面112相对的背面114以及多个侧壁116。此外，基板120与芯片110的背面114相连接，用以承载芯片110，而这些焊线130则使得芯片110与基板120彼此电连接。另外，封装胶体140设置于基板120上，且封装胶体140包覆焊线130、主动表面112的部分区域以及侧壁116。
请参照图2，其为图1的芯片封装结构在进行封胶工艺的剖面示意图。然而，公知芯片封装结构100在封胶(Mold)工艺中，由于封胶模具M与芯片110的相对应外形使然，因此当半融熔的封装胶体140被注入封胶模具M中时，容易在芯片110的主动表面112上形成溢胶现象而污染芯片110的主动表面112(亦可见图1)。由上述可知，公知芯片封装结构100实有改进的必要性。
发明内容
鉴于上述情况，本发明的目的就是提供一种芯片封装结构，其具有溢胶防止表面以避免封装胶体在芯片的主动表面上产生溢胶污染的现象。
基于上述目的，本发明提出一种芯片封装结构，包括芯片、承载器、多条焊线与封装胶体。其中，芯片具有主动表面、与主动表面相对的背面、多个侧壁以及多个位于主动表面与这些侧壁之间的溢胶防止表面。此外，承载器与芯片的背面连接，以承载芯片，而这些焊线电连接芯片与承载器。另外，封装胶体设置于承载器上，其中封装胶体包覆这些焊线、主动表面的部分区域、这些侧壁以及这些溢胶防止表面的至少部分区域。
依照本发明的较佳实施例所述，上述芯片例如包括电荷耦合元件、互补金属氧化物半导体图像传感器、指纹辨识器或是光二极管。
依照本发明的较佳实施例所述，相对于主动表面而言，上述溢胶防止表面例如为斜面。
依照本发明的较佳实施例所述，上述溢胶防止表面例如包括第一表面以及第二表面，其中第一表面与主动表面连接，而第二表面连接于第一表面与这些侧壁之间。此外，第一表面与主动表面大约垂直，而第二表面与主动表面大约平行。
本发明的芯片封装结构由于溢胶防止表面可通过晶片切割刀具的特殊设计，而在晶片切割的工艺中加以形成，因此无须增加任何工艺步骤。此外，由于芯片封装结构通过溢胶防止表面的设计，可以有效改善芯片的主动表面上的溢胶污染现象。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1为公知的一种芯片封装结构的立体示意图。
图2为图1的芯片封装结构在进行封胶工艺的剖面示意图。
图3为本发明第一实施例的芯片封装结构的立体示意图。
图4A至图4B为图2的芯片封装结构在进行晶片切割工艺的剖面示意图。
图5为图2的芯片封装结构在进行封胶工艺的剖面示意图。
图6为本发明第二实施例的芯片封装结构的剖面示意图。
图7A至图7B为图6的芯片封装结构在进行晶片切割工艺的剖面示意图。
主要元件标记说明
100：公知芯片封装结构
110、210、310：芯片
112、212、312：主动表面
114、214：背面
116、216、316：侧壁
120：基板
130、230：焊线
140、240：封装胶体
200、300：本发明的芯片封装结构
218、318：溢胶防止表面
220：承载器
318a：第一表面
318b：第二表面
W：晶片
B、B’：切割刀具
M：封胶模具
具体实施方式
第一实施例
请参照图3，其为本发明第一实施例的芯片封装结构的立体示意图。本实施例的芯片封装结构200包括芯片210、承载器220、多条焊线230与封装胶体240。其中，芯片210具有主动表面212、与主动表面212相对的背面214、多个侧壁216以及多个溢胶防止表面218。这些溢胶防止表面218位于主动表面212与这些侧壁216之间。此外，承载器220与芯片210的背面214相连接，用以承载芯片210，而这些焊线230则使得芯片210与承载器220彼此电连接。另外，封装胶体240设置于承载器220上，而封装胶体240包覆的范围包括这些焊线230、主动表面212的部分区域、这些侧壁216以及溢胶防止表面218的至少部分区域。
芯片210可为电荷耦合元件、互补金属氧化物半导体图像传感器、指纹辨识器或光二极管，芯片210的功能为接收外部光信号以转换为电信号而加以处理。承载器220可为基板，而封装胶体240的功能为保护这些焊线230以避免外界的湿气、热量与噪声的影响，并且封装胶体240可支承这些焊线230以及提供能够手持的形体。值得注意的是，本实施例中，芯片210的溢胶防止表面218相对于主动表面212而言为斜面。
以下对于本实施例的芯片封装结构200的晶片切割工艺与封胶工艺作详细说明。请参照图4A至图4B，其为图2的芯片封装结构在进行晶片切割工艺的剖面示意图。当晶片厂将一片片具有多个芯片的晶片W交付封装厂后，半导体的后段工艺将由封装厂负责处理。首先，封装厂须将晶片W上的多个芯片210切割分离，此即为晶片切割(Wafer Saw)工艺。为了切割出上述呈现为斜面的溢胶防止表面218，必须通过特殊的切割刀具B在切割晶片W的工艺中，分离出多个芯片210并且切割形成如斜面般的溢胶防止表面218。
切割后的芯片210在通过黏晶(Die Bond)与引线(Wire Bond)工艺后，接着进行封胶工艺。请参照图5，其为图2的芯片封装结构在进行封胶工艺的剖面示意图。封胶模具M置于承载器220上并覆盖芯片210与这些焊线230后，将半融熔的封装胶体240(例如为树脂)注入封胶模具M中，且控制封装胶体240的高度。由于芯片210具有溢胶防止表面218，因此封胶工艺中若注入的封装胶体240产生溢胶现象则会被限制在溢胶防止表面218上，而不会进一步污染到主动表面212。由上述可知，封装胶体240除了包覆焊线230而覆盖主动表面212的部分区域外，封装胶体240在主动表面212的其它区域上不会形成溢胶污染的现象。
第二实施例
请参照图6，其为本发明第二实施例的芯片封装结构的剖面示意图。第二实施例与第一实施例的不同处在于，第二实施例中的芯片310所具有的溢胶防止表面318为阶梯状。由图6可知，溢胶防止表面318例如包括第一表面318a与第二表面318b，第一表面318a与主动表面312相连接，而第二表面318b则连接于第一表面318a与这些侧壁316之间。此外，第一表面318a与主动表面312大约垂直，而第二表面318b与主动表面312大约平行。
请参照图7A至图7B，其为图6的芯片封装结构在进行晶片切割工艺的剖面示意图。当第二实施例的芯片封装结构300在进行晶片W的切割工艺时，切割刀具B’的外型也会有相对应的改变，以切割出上述阶梯状的溢胶防止表面318。在此必须说明的是，只要不影响溢胶防止表面318所被设计的避免主动表面312上的溢胶污染的功能，溢胶防止表面318所呈现的阶梯数目与轮廓皆可依设计需求而作相对应的改变，因此本实施例仅用以举例说明，并非用以限定本发明。至于第二实施例的封胶工艺则同于第一实施例所述，故于此不再重述。
综上所述，本发明的芯片封装结构具有以下的优点：
一、溢胶防止表面可通过晶片切割刀具的特殊设计，在晶片切割的工艺中形成，而无须增加任何工艺步骤；
二、芯片封装结构通过溢胶防止表面的设计，可以有效改善芯片的主动表面在封胶工艺中的溢胶污染现象。
虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与改进，因此本发明的保护范围当视权利要求所界定者为准。

Claims (5)

1.一种芯片封装结构，其特征是包括：
芯片，该芯片具有主动表面、与该主动表面相对的背面、多个侧壁以及多个位于该主动表面与上述这些侧壁之间的溢胶防止表面；其中该溢胶防止表面是切割加工完成；
承载器，与该芯片的该背面连接，以承载该芯片；
多条焊线，电连接该芯片与该承载器；以及
封装胶体，设置于该承载器上，其中该封装胶体包覆上述这些焊线、该主动表面的部分区域、上述这些侧壁以及上述这些溢胶防止表面的至少部分区域。
2.根据权利要求1所述的芯片封装结构，其特征是该芯片包括电荷耦合元件、互补金属氧化物半导体图像传感器、指纹辨识器或是光二极管。
3.根据权利要求1所述的芯片封装结构，其特征是相对于该主动表面而言，该溢胶防止表面为斜面。
4.根据权利要求1所述的芯片封装结构，其特征是该溢胶防止表面包括第一表面以及第二表面，其中该第一表面与该主动表面连接，而该第二表面连接于该第一表面与上述这些侧壁之间。
5.根据权利要求4所述的芯片封装结构，其特征是该第一表面与该主动表面垂直，而该第二表面与该主动表面平行。
CNB200510105922XA 2005-09-30 2005-09-30 芯片封装结构 Expired - Fee Related CN100444361C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200510105922XA CN100444361C (zh) 2005-09-30 2005-09-30 芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200510105922XA CN100444361C (zh) 2005-09-30 2005-09-30 芯片封装结构

Publications (2)

Publication Number Publication Date
CN1941333A CN1941333A (zh) 2007-04-04
CN100444361C true CN100444361C (zh) 2008-12-17

Family

ID=37959326

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510105922XA Expired - Fee Related CN100444361C (zh) 2005-09-30 2005-09-30 芯片封装结构

Country Status (1)

Country Link
CN (1) CN100444361C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111090185A (zh) * 2019-12-24 2020-05-01 豪威半导体（上海）有限责任公司 点胶方法
CN112897451B (zh) * 2021-01-19 2023-12-22 潍坊歌尔微电子有限公司 传感器封装结构及其制作方法和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020003308A1 (en) * 1998-05-13 2002-01-10 Jae-Hong Kim Semiconductor chip package and method for fabricating the same
CN1157781C (zh) * 2000-12-14 2004-07-14 胜开科技股份有限公司 集成电路封装结构及其制造方法
CN1171311C (zh) * 2000-11-17 2004-10-13 矽品精密工业股份有限公司 半导体封装件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020003308A1 (en) * 1998-05-13 2002-01-10 Jae-Hong Kim Semiconductor chip package and method for fabricating the same
CN1171311C (zh) * 2000-11-17 2004-10-13 矽品精密工业股份有限公司 半导体封装件
CN1157781C (zh) * 2000-12-14 2004-07-14 胜开科技股份有限公司 集成电路封装结构及其制造方法

Also Published As

Publication number Publication date
CN1941333A (zh) 2007-04-04

Similar Documents

Publication Publication Date Title
CN100555592C (zh) 芯片封装结构及其制作方法
US6818982B2 (en) Heat dissipation type semiconductor package and method of fabricating the same
KR20080027920A (ko) 반도체 디바이스
EP3440697B1 (en) Flat no-leads package with improved contact leads
US20080224277A1 (en) Chip package and method of fabricating the same
US20080003718A1 (en) Singulation Process for Block-Molded Packages
US20040124515A1 (en) [chip package structure and method for manufacturing the same]
CN101241890B (zh) 芯片封装结构及其制作方法
US10707158B2 (en) Package with vertical interconnect between carrier and clip
TW201802956A (zh) 形成具有導電的互連框的半導體封裝之方法及結構
CN101221930A (zh) 芯片封装结构及其封装方法
US7858446B2 (en) Sensor-type semiconductor package and fabrication method thereof
JP2018056369A (ja) 半導体装置の製造方法
US8318548B2 (en) Method for manufacturing semiconductor device
CN100444361C (zh) 芯片封装结构
CN211125635U (zh) 半导体设备和电子设备
CN101814461A (zh) 封装基板结构与芯片封装结构及其制作方法
KR20080025001A (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR100618541B1 (ko) 다층 반도체 칩 패키지 제작 방법
US10079162B1 (en) Method for making lead frames for integrated circuit packages
CN100463132C (zh) 晶片封装结构及其制造方法
KR102563273B1 (ko) 반도체 패키지의 제조 방법
KR100891649B1 (ko) 반도체 패키지 제조방법
KR20060005713A (ko) 업-다운 타입 칩 스택 패키지
CN101527293A (zh) 四方扁平无引脚型态封装结构以及导线架

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081217

Termination date: 20170930