CN101226915B - 封装基板及其制造方法 - Google Patents

封装基板及其制造方法 Download PDF

Info

Publication number
CN101226915B
CN101226915B CN 200810080707 CN200810080707A CN101226915B CN 101226915 B CN101226915 B CN 101226915B CN 200810080707 CN200810080707 CN 200810080707 CN 200810080707 A CN200810080707 A CN 200810080707A CN 101226915 B CN101226915 B CN 101226915B
Authority
CN
China
Prior art keywords
packaging
board unit
base board
base plate
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200810080707
Other languages
English (en)
Other versions
CN101226915A (zh
Inventor
唐和明
李德章
翁肇甫
林千琪
周哲雅
赵兴华
杨淞富
苏高明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Shanghai Inc
Original Assignee
Advanced Semiconductor Engineering Shanghai Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Shanghai Inc filed Critical Advanced Semiconductor Engineering Shanghai Inc
Priority to CN 200810080707 priority Critical patent/CN101226915B/zh
Publication of CN101226915A publication Critical patent/CN101226915A/zh
Application granted granted Critical
Publication of CN101226915B publication Critical patent/CN101226915B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Packaging Frangible Articles (AREA)

Abstract

本发明公开一种封装基板及其制造方法，封装基板包括有一框架、多个第一基板单元，以及至少一第二基板单元。框架具有至少一开口。这些第一基板单元与框架一体成型。第二基板单元设置于开口中，且开口与第二基板单元具有不同的形状。这些第一基板单元及第二基板单元是以矩阵式配置于封装基板。

Description

封装基板及其制造方法
技术领域
本发明是有关于一种封装基板及其制造方法，且特别是有关于一种其中任一基板单元皆为良好的基板单元的封装基板及其制造方法。
背景技术
半导体技术不断地突破与演进，并应用于各式电子产品中，带给人们处理日常事务上许多的便利。其中在半导体芯片的封装结构中，半导体芯片是透过凸块(Bump)、导线架(Lead Frame)或焊线(Wire)等结构，将内部的微电子元件及电路电性连接至外界。同时，半导体芯片的封装结构也可避免半导体芯片受到碰撞或受潮。此外，随着芯片上电路的复杂化，以及电性外接点数量的增加，半导体封装结构从早期双边引脚式封装(Dual In linePackage，DIP)，逐渐发展为适应高芯片速度、针脚密集化的封装结构，例如球栅阵列(Ball Grid Array，BGA)封装。在各式电子产品不断推陈出新之际，芯片需求量更呈倍数成长，使得半导体封装技术在今日工业科技发展中，扮演一极重要的角色。
请参照图1，其为现有的球栅阵列封装结构的侧视剖面图。该封装结构10包括一封装基板14、多条金线12、一芯片11、一封装树脂13、多个锡球15以及一银胶16。封装基板14具有一电路(未显示于图中)，而封装基板14的一下表面14b具有与电路电性连接的多个接触点。这些锡球15是黏接于这些接触点，用以将封装结构10与外部电子元件电性连接。芯片11具有多个结合焊垫17，且芯片11是借助银胶16接合在封装基板14的一上表面14a。这些接合焊垫17分别通过这些金线12电性连接于该电路。而封装树脂13是设置于封装基板14上，且包覆这些金线12及芯片11，用以提供这些金线12及芯片11物理性的保护，如防止其受到碰撞或是受潮而损坏。
另外，为了提高封装结构的装配效率，目前在业界是将提供单一基板以进行单一芯片封装的方式，改为提供一条状的封装基板的方式，这样即可同时进行多个芯片的封装。请参照图2，其为一现有的条状封装基板的示意图。其中条状封装基板20具有多个线性排列的基板单元21。然而，所提供的条状封装基板20，其无法确保这些基板单元21完全为良好的基板单元21。而其中不良的基板单元21，将导致制作出的封装结构成为不良品，造成封装制程良率的降低。一般而言，当条状封装基板20中具有一定数目以上的不良的基板单元21时，要将此条状封装基板20，连同其中良好的基板单元21报废。这样一来，造成了材料的浪费，也相对地提高了成本。因此，如何让条状封装基板20上均为良好的基板单元21，以充分利用所有良好的基板单元21，已经成为目前急待研究的一个重要课题。
发明内容
本发明的主要目的在于提供一种封装基板及其制造方法，利用将不良基板单元自封装基板上移除，并形成开口，再将不同于开口的形状的第二基板单元置入开口中的方式，使得此封装基板具有提高封装效率、降低封装成本、确保封装制程准确性，以及提升芯片封装品质的优点。
为达成上述目的或是其它目的，本发明采用如下技术方案：一种封装基板，其包括有一框架、多个与框架一体成型的第一基板单元及至少一第二基板单元，其中所述框架具有至少一开口；所述第二基板单元设置于开口中，且开口与第二基板单元具有不同的形状；而且这些第一基板单元与第二基板单元是以矩阵式配置于封装基板。
为达成上述目的或是其它目的，本发明采用如下技术方案：一种封装基板的制造方法，其步骤包括有：提供一第一封装基板，所述第一封装基板具有多个第一基板单元及至少一不良基板单元；自所述第一封装基板分离出不良基板单元，并对应地于第一封装基板的一框架形成至少一开口；提供至少一第二基板单元，所述第二基板单元与所述开口具有不同的形状；以及置入所述第二基板单元于所述开口中。
相较于现有技术，本发明封装基板及其制造方法的优点如下：首先，由于封装基板上具有均为良好的多个基板单元，因此可提高封装制程的良率，进而降低封装成本。而因为封装基板上的这些第一基板单元及这些第二基板单元为矩阵式排列，使得在一片封装基板上，就可进行多个芯片的封装制程，相对地提高了封装的效率。又因为第二基板单元的形状是不同于这些开口的形状，使得这些第二基板单元自第二封装基板分离时，这些第二基板单元的形状及这些凹缘的形状，均不需精准地配合这些开口的形状，这样可提高整体封装基板的制造效率。此外，因为这些凹缘是不接触封装基板的框架，其可缓冲这些第二基板单元置入这些开口内时施于框架上的应力，通过这种方式，可以避免框架发生变形，确保封装制程的准确性。再者，因为这些第二基板单元的凸缘是抵靠于这些开口，使得进行芯片的封装时，这些第二基板单元不会与框架发生相对移动，从而提升芯片封装的品质。
附图说明
图1为现有的球栅阵列封装结构的侧视剖面图。
图2为现有的条状封装基板的示意图。
图3为依照本发明的封装基板的制造方法的流程图。
图4A为图3中步骤31的第一封装基板的示意图。
图4B为图3中步骤32的第一封装基板的示意图。
图4C为图3中步骤33的第二基板单元的示意图。
图4D为一胶膜设置于图4B的第一封装基板的一下表面的示意图。
图4E为第二封装基板黏贴于胶膜上的示意图。
图4F为在完成图3中步骤34之后的第一封装基板。
图5A为采用部分黏贴的方式设置胶膜的封装基板的示意图。
图5B为图5A的封装基板的后侧视图。
图6为采用载具黏贴第一封装基板的示意图。
具体实施方式
请同时参照图3及图4A至图4C，图3为依照本发明的封装基板的制造方法的流程图。图4A及图4B分别为图3中步骤31及步骤32的第一封装基板的示意图。图4C为图3中步骤33的第二基板单元的示意图。首先，在图3的步骤31中，提供一第一封装基板40，如图4A所示。此第一封装基板40具有多个第一基板单元41及至少一不良基板单元42。在本实施例中，第一封装基板40具有多个不良基板单元42。这些第一基板单元41例如是球栅阵列封装(Ball Grid Array，BGA)基板，并以矩阵式配置于第一封装基板40。
接着，进行图3的步骤32。如图4B所示，自第一封装基板40分离出不良基板单元42，而相应地在第一封装基板40的一框架43上形成至少一开口44，而开口44例如是矩形。在本实施例中，自第一封装基板40分离出多个不良基板单元42，并相应地在框架43中形成多个开口44。
其次，进行图3的步骤33，如图4C所示。提供至少一第二基板单元45。第二基板单元45是自一第二封装基板(未显示于图中)分离出。在本实施例中，要对应这些开口44(如图4B中所示)的数目提供相应的多个第二基板单元45，且这些第二基板单元例如是球栅阵列封装基板。在步骤33中，形成至少一凹缘45a于第二基板单元45的边缘，使得当第二基板单元45置入开口44时，第二基板单元45的边缘与框架43部分接触。在本实施例中，形成有四个凹缘45a及四个凸缘45b于第二基板单元45的边缘，这些凸缘45b是配置于第二基板单元45的四个角落，这些凹缘45a是配置于这些凸缘45b之间。这样第二基板单元45与开口44具有不同的形状。
然后，进入图3的步骤34，置入第二基板单元45于开口44中。请同时参照图4D及图4E。图4D为一胶膜设置于第一封装基板的一下表面的示意图，图4E为第二封装基板黏贴于胶膜上的示意图。首先，如图4D所示，提供一胶膜(adhesive film)46于第一封装基板40的一下表面(位于背纸面)，且胶膜46完全覆盖下表面。此胶膜46例如是一紫外线胶膜(ultraviolet adhesive film)。而开口44是暴露部分的胶膜46。接着，如图4E所示，将第二基板单元45黏贴于胶膜46上，用以设置第二基板单元45于开口44中。同时，第二基板单元45的这些凸缘45b是抵靠在开口44的侧壁，这些凸缘45b用以定位第二基板单元45于开口44中的位置。请参照图4F，其为在完成图3的步骤34之后的封装基板。至此即完成本实施例的封装基板50。
此外，在上述图3的步骤34中，胶膜46除了完全覆盖下表面之外，也可仅配置于邻近开口44的部分下表面。请同时参照图5A及图5B，图5A为采用部分黏贴的方式设置胶膜的封装基板的示意图，图5B为图5A的封装基板的后侧视图。相较于胶膜46完全覆盖下表面的方式，胶膜46仅配置于邻近这些开口44的部分下表面，可以节省胶膜的用量，进而节省成本。这些第二基板单元45是通过将其黏贴于胶膜46上，而置入这些开口44中。
另外，请参照图6，其为采用载具黏贴第一封装基板的示意图。在制程中，也可将第一封装基板40设置于一载具(carrier)47上。此载具47的表面具有一黏着层47a，而开口44是暴露部分的黏着层47a。通过黏贴第二基板单元45于黏着层47a上的方式，将第二基板单元45置入开口44中。这样就可以直接利用载具47在输送第一封装基板40时，黏贴第二基板单元45于开口44中。因此，简化了制程步骤，并且节省了时间。
本实施例中，第一封装基板40、这些第一基板单元41、这些第二基板单元45及框架43的材质，例如是聚亚醯胺树脂(polyimide)或双马来醯亚胺三嗪树脂(Bismaleimide Triazine resin，BT resin)。这些第二基板单元45的凸缘45b是位于各个第二基板单元45的角落(如图4F所示)。当这些第二基板单元45设置于这些开口44时，这些第二基板单元45的边缘与框架43部分接触，用以缓冲这些第二基板单元45施加于框架43的应力。这样就可防止框架43发生变形，进而确保后续将芯片封装于封装基板50上的过程可准确地进行。而这些凸缘45b是抵靠这些开口44，用以固定这些第二基板单元45于这些开口44中各自的位置。使得封装制程进行时，这些第二基板单元45不与框架43发生相对移动，确保芯片封装的品质。另外，由于这些第二基板单元45的形状是不同于这些开口44的形状，使得这些第二基板单元45的形状不需准确地配合这些开口44的形状，仅需于部分的边缘简易地形成这些凹缘45a即可。通过这种方式，可提高封装基板50的制造效率。
如以上依照本发明较佳实施例所述的封装基板及其制造方法，本发明是将多个不良基板单元自一第一封装基板分离出来，并相应地于第一封装基板上形成多个开口。本发明还将良好的多个第二基板单元自一第二封装基板分离出来，并且设置于这些开口中。这样就可形成具有均为良好基板单元的封装基板。其中这些第二基板单元具有多个凹缘及凸缘，且这些第二基板单元的形状不同于这些开口的形状。
本发明封装基板及其制造方法的优点如下：
第一：由于封装基板上具有均为良好的多个基板单元，因此可提高封装制程的良率，进而降低封装成本；
第二：封装基板上的这些第一基板单元及这些第二基板单元为矩阵式排列，使得在一片封装基板上，就可进行多个芯片的封装制程，相对地提高了封装的效率；
第三：因为第二基板单元的形状是不同于这些开口的形状，使得这些第二基板单元自第二封装基板分离时，这些第二基板单元的形状及这些凹缘的形状，均不需精准地配合这些开口的形状，这样可提高整体封装基板的制造效率；
第四：因为这些凹缘是不接触封装基板的框架，其可缓冲这些第二基板单元置入这些开口内时施于框架上的应力。通过这种方式，可以避免框架发生变形，确保封装制程的准确性；
第五：因为这些第二基板单元的凸缘是抵靠于这些开口，使得进行芯片的封装时，这些第二基板单元不会与框架发生相对移动，从而提升芯片封装的品质。

Claims (13)

1.一种封装基板，包括有一框架及多个与该框架一体成型的第一基板单元，其特征在于：所述框架具有至少一开口；至少有一第二基板单元设置于所述开口中，所述第二基板单元具有至少一凹缘，该凹缘配置于第二基板单元的两个相邻的角落之间，且所述开口与所述第二基板单元具有不同的形状；而且这些第一基板单元与第二基板单元是以矩阵式配置于封装基板，且所述第二基板单元的边缘与框架部分接触。
2.如权利要求1所述的封装基板，其特征在于：所述第二基板单元具有多个凹缘及多个凸缘，这些凹缘及这些凸缘交错配置于第二基板单元的边缘处，这些凸缘抵靠于所述开口的侧壁上。
3.如权利要求2所述的封装基板，其特征在于：这些凸缘分别位于所述第二基板单元的角落。
4.如权利要求1所述的封装基板，其特征在于：所述封装基板还包括有一胶膜，其设置于封装基板的一下表面；所述开口暴露部分的胶膜，所述第二基板单元通过胶膜黏贴于开口中。
5.如权利要求4所述的封装基板，其特征在于：所述胶膜完全覆盖封装基板的下表面或配置于邻近开口的部分下表面。
6.如权利要求1所述的封装基板，其特征在于：所述封装基板设置于一载具上，所述载具的表面具有一黏着层，所述开口暴露部分的黏着层，且所述第二基板单元通过黏着层黏贴于开口中。
7.一种封装基板的制造方法，其步骤包括有：提供一第一封装基板，所述第一封装基板具有多个第一基板单元及至少一不良基板单元；其特征在于：该封装基板的制造方法还包括有如下步骤：自所述第一封装基板分离出不良基板单元，并对应地于第一封装基板的一框架形成至少一开口；提供至少一第二基板单元，所述第二基板单元具有至少一凹缘，该凹缘配置于第二基板单元的两个相邻的角落之间，所述第二基板单元与所述开口具有不同的形状；以及置入所述第二基板单元于所述开口中，且所述第二基板单元的边缘与框架部分接触。
8.如权利要求7所述的封装基板的制造方法，其特征在于：所述第二基板单元是自一第二封装基板分离出。
9.如权利要求8所述的封装基板的制造方法，其特征在于：提供所述第二基板单元的步骤包括有：形成四个凹缘及四个凸缘于所述第二基板单元的边缘，这些凸缘配置于第二基板单元的四个角落，这些凹缘配置于这些凸缘之间。
10.如权利要求9所述的封装基板的制造方法，其特征在于：置入所述第二基板单元的步骤包括有：以这些凸缘抵靠所述开口的侧壁，用以定位所述第二基板单元于开口中的位置。
11.如权利要求7所述的封装基板的制造方法，其特征在于：置入所述第二基板单元的步骤包括有：提供一胶膜于所述第一封装基板的一下表面，所述开口暴露部分的该胶膜；以及黏贴所述第二基板单元于所述胶膜上，用以设置第二基板单元于开口中。
12.如权利要求11所述的封装基板的制造方法，其特征在于：所述胶膜完全覆盖第一封装基板的下表面或配置于邻近开口的部分下表面。
13.如权利要求7所述的封装基板的制造方法，其特征在于：置入所述第二基板单元的步骤包括：设置所述第一封装基板于一载具上，所述载具的表面具有一黏着层，且所述开口暴露部分的黏着层；以及黏贴所述第二基板单元于所述黏着层，用以设置第二基板单元于开口中。
CN 200810080707 2008-02-05 2008-02-05 封装基板及其制造方法 Active CN101226915B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810080707 CN101226915B (zh) 2008-02-05 2008-02-05 封装基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810080707 CN101226915B (zh) 2008-02-05 2008-02-05 封装基板及其制造方法

Publications (2)

Publication Number Publication Date
CN101226915A CN101226915A (zh) 2008-07-23
CN101226915B true CN101226915B (zh) 2010-09-29

Family

ID=39858801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810080707 Active CN101226915B (zh) 2008-02-05 2008-02-05 封装基板及其制造方法

Country Status (1)

Country Link
CN (1) CN101226915B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194715A (zh) * 2010-03-16 2011-09-21 南亚电路板股份有限公司 封装基板模块及其条状封装基板
CN109256361B (zh) * 2018-08-02 2020-06-09 江苏长电科技股份有限公司 一种选择性背金芯片封装结构及其工艺方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6481098B1 (en) * 2001-07-05 2002-11-19 Shou-Chih Lin Chen Method of manufacturing circuit boards
US6551855B1 (en) * 2001-11-14 2003-04-22 Advanced Semiconductor Engineering, Inc. Substrate strip and manufacturing method thereof
TWI237353B (en) * 2003-12-23 2005-08-01 Siliconware Precision Industries Co Ltd Substrate strip for increasing yield and method for fabricating the same
CN1816904A (zh) * 2003-06-30 2006-08-09 英特尔公司 在倒装多矩阵阵列封装中的模制化合物盖及其制作工艺

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6481098B1 (en) * 2001-07-05 2002-11-19 Shou-Chih Lin Chen Method of manufacturing circuit boards
US6551855B1 (en) * 2001-11-14 2003-04-22 Advanced Semiconductor Engineering, Inc. Substrate strip and manufacturing method thereof
CN1816904A (zh) * 2003-06-30 2006-08-09 英特尔公司 在倒装多矩阵阵列封装中的模制化合物盖及其制作工艺
TWI237353B (en) * 2003-12-23 2005-08-01 Siliconware Precision Industries Co Ltd Substrate strip for increasing yield and method for fabricating the same

Also Published As

Publication number Publication date
CN101226915A (zh) 2008-07-23

Similar Documents

Publication Publication Date Title
US7435619B2 (en) Method of fabricating a 3-D package stacking system
KR100630741B1 (ko) 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
JP5441313B2 (ja) ベースパッケージ上にダイを有する集積回路パッケージシステムを製造するための方法および集積回路パッケージシステム
KR101676620B1 (ko) 적층 반도체 패키지
US20160148861A1 (en) First-packaged and later-etched three-dimensional flip-chip system-in-package structure and processing method therefor
US20070108571A1 (en) Method for fabricating semiconductor package with stacked chips
US20020192863A1 (en) Multimedia chip package
US8203214B2 (en) Integrated circuit package in package system with adhesiveless package attach
TW200729429A (en) Semiconductor package structure and fabrication method thereof
CN101226915B (zh) 封装基板及其制造方法
US8299587B2 (en) Lead frame package structure for side-by-side disposed chips
CN219180507U (zh) 一种整流模块封装结构
US7445944B2 (en) Packaging substrate and manufacturing method thereof
US20090091008A1 (en) Semiconductor device
US20100230826A1 (en) Integrated circuit package assembly and packaging method thereof
CN102751203A (zh) 半导体封装结构及其制作方法
JP2002033432A (ja) 半導体装置の製造方法
CN101303985B (zh) 堆叠式封装结构的制作方法
CN205303419U (zh) 一种大面积平行堆栈式封装结构
US20080038872A1 (en) Method of manufacturing semiconductor device
KR101099584B1 (ko) 반도체 패키지 및 그 제조 방법
CN101359643B (zh) 封装基板及其制造方法
US20090224412A1 (en) Non-planar substrate strip and semiconductor packaging method utilizing the substrate strip
KR0155441B1 (ko) 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지
JP3055984U (ja) 複数チップモジュールパッケージ構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RI YUE GUANG SEMICONDUCTOR (SHANGHAI)CO., LTD.

Free format text: FORMER OWNER: RIYEGUANG SEMICONDUCTOR MANUFACTURING CO., LTD.

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: A6-2 block, Zhangjiang hi tech park, Shanghai, China: 201203

Applicant after: Advanced Semiconductor (Shanghai) Co., Ltd.

Address before: Taiwan City, Kaohsiung Chinese Nantze export processing zone by three road No. 26

Applicant before: Riyueguang Semiconductor Manufacturing Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: ADVANCED SEMICONDUCTOR (SHANGHAI) CO., LTD.

Free format text: FORMER NAME: ADVANCED SEMICONDUCTOR ENGINEERING (SHANGHAI) INC.

CP01 Change in the name or title of a patent holder

Address after: 201203 Shanghai Zhangjiang hi tech park A6-2 block

Patentee after: Advanced Semiconductor (Shanghai) Co., Ltd.

Address before: 201203 Shanghai Zhangjiang hi tech park A6-2 block

Patentee before: Advanced Semiconductor (Shanghai), Inc.

C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: 201203 Shanghai Jinke Road, Pudong New Area Zhangjiang hi tech Park No. 2300

Patentee after: Advanced Semiconductor (Shanghai) Co., Ltd.

Address before: 201203 Shanghai Zhangjiang hi tech park A6-2 block

Patentee before: Advanced Semiconductor (Shanghai) Co., Ltd.