KR102647213B1 - 전자 디바이스 패키지 - Google Patents

전자 디바이스 패키지 Download PDF

Info

Publication number
KR102647213B1
KR102647213B1 KR1020197015618A KR20197015618A KR102647213B1 KR 102647213 B1 KR102647213 B1 KR 102647213B1 KR 1020197015618 A KR1020197015618 A KR 1020197015618A KR 20197015618 A KR20197015618 A KR 20197015618A KR 102647213 B1 KR102647213 B1 KR 102647213B1
Authority
KR
South Korea
Prior art keywords
delete delete
device package
electronic device
interposer
redistribution layer
Prior art date
Application number
KR1020197015618A
Other languages
English (en)
Other versions
KR20190100176A (ko
Inventor
지청 딩
빈 리우
용 쉬
형일 김
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20190100176A publication Critical patent/KR20190100176A/ko
Application granted granted Critical
Publication of KR102647213B1 publication Critical patent/KR102647213B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/145—Read-only memory [ROM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/145—Read-only memory [ROM]
    • H01L2924/1451—EPROM
    • H01L2924/14511—EEPROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

전자 디바이스 패키지 기술이 개시된다. 본 개시내용에 따른 전자 디바이스 패키지는 전자 컴포넌트, 재분배 층, 및 재분배 층과 전자 컴포넌트를 전기적으로 결합하는 인터포저를 포함할 수 있다. 인터포저는 전자 컴포넌트에 전기적으로 결합된 상부 측면 상의 상호접속 인터페이스들 및 재분배 층에 전기적으로 결합된 하부 측면 상의 상호접속 인터페이스들을 가질 수 있다. 상부 측면 상의 상호접속 인터페이스들의 밀도는 하부 측면 상의 상호접속 인터페이스들의 밀도보다 더 클 수 있다. 연관된 시스템들 및 방법들이 또한 개시된다.

Description

전자 디바이스 패키지
본 명세서에 설명된 실시예들은 일반적으로 전자 디바이스 패키지들에 관한 것이고, 더욱 구체적으로는, 전자 디바이스 패키지들 내의 컴포넌트들을 상호접속하는 것에 관한 것이다.
모바일(예를 들어, 셀룰러 폰, 태블릿 등) 및 웨어러블 시장들이 더 많은 기능, 저장 및 성능을 요구함에 따라, 이러한 소형 폼 팩터 애플리케이션들에서 공간 절감을 제공하기 위해 컴포넌트 밀도가 증가하고 있다. 예를 들어, 이러한 애플리케이션들을 위한 시스템 인 패키지(system in a package)(SiP)는 종종 이종 집적 회로들(heterogeneous integrated circuits) 및 컴포넌트 집적 기술뿐만 아니라 멀티-스택형 다이들(multi-stacked dies)을 요구한다. 고밀도 상호접속(high density interconnect)(HDI) 기판들은 이 SiP에서 널리 구현된다. 멀티-스택형 다이들은 전형적으로 와이어본드 접속들을 이용하여 기판들에 전기적으로 접속된다.
발명 특징들 및 이점들은, 다양한 발명 실시예들을 예로서 함께 예시하는, 첨부 도면들과 함께 작성된 이하의 상세한 설명으로부터 명백할 것이다.
도 1은 예시적인 실시예에 따른 전자 디바이스 패키지의 개략적인 단면을 예시한다.
도 2a 및 도 2b는 예시적인 실시예에 따른 전자 디바이스 패키지의 인터포저의 개략적인 단면들을 예시한다.
도 3a 내지 도 3g는 예시적인 실시예에 따른 전자 디바이스 패키지를 제조하기 위한 방법의 양태들을 예시한다.
도 4a 내지 도 4f는 다른 예시적인 실시예에 따른 전자 디바이스 패키지를 제조하기 위한 방법의 양태들을 예시한다.
도 5는 예시적인 컴퓨팅 시스템의 개략도이다.
예시된 예시적인 실시예들이 이제부터 참조될 것이고, 그 실시예들을 설명하기 위해 본 명세서에서 특정 언어(specific language)가 사용될 것이다. 그럼에도 불구하고, 이에 의해 범위 또는 특정 발명 실시예들에 대한 어떠한 제한도 의도되지 않는다는 것이 이해될 것이다.
발명 실시예들이 개시되고 설명되기 전에, 관련 분야의 통상의 기술자라면 인식할 것인 바와 같이, 본 명세서에 개시된 특정 구조들, 프로세스 단계들, 또는 재료들에 대한 어떠한 제한도 의도되지 않으며, 그것의 등가물들을 또한 포함한다는 것을 이해해야 한다. 또한, 본 명세서에서 이용되는 용어가 특정 예들을 설명하기 위한 목적으로만 사용되고 제한하는 것으로 의도되지 않는다는 것이 이해되어야 한다. 상이한 도면들에서의 동일한 참조 번호들은 동일한 요소를 나타낸다. 흐름도들에 제공되는 번호들은 단계들 및 동작들의 설명의 명료성을 위해 제공되며 반드시 특정 순서 또는 시퀀스를 나타내는 것은 아니다. 달리 정의되지 않는 한, 본 명세서에서 사용되는 모든 기술적 및 과학적 용어들은 본 개시내용이 속하는 기술분야의 통상의 기술자에 의해 통상적으로 이해되는 것과 동일한 의미를 갖는다.
이러한 기재된 설명에서 사용되는 바와 같이, 단수 형태의 표현("a", "an", 및 "the")은 문맥이 명확하게 달리 지시하지 않는 한 복수의 지시대상에 대한 명시적인 뒷받침을 제공한다. 그러므로, 예를 들어, "층(a layer)"에 대한 참조는 복수의 그러한 층들을 포함한다.
본 출원에서, "이루어지다(comprises)", "이루어지는(comprising)", "함유하는(containing)" 및 "갖는(having)" 및 그와 유사한 것은 U.S. 특허법에서 그들에 부여되는 의미를 가질 수 있고, "포함하다(includes)", "포함하는(including)" 및 그와 유사한 것을 의미할 수 있고, 일반적으로 개방적 용어들(open ended terms)인 것으로 해석된다. 용어들 "~로 구성되는(consisting of)" 또는 "~로 구성되다(consists of)"는 폐쇄적 용어들(closed terms)이고, U.S. 특허법에 따른 것뿐만 아니라, 그러한 용어들과 관련하여 구체적으로 리스트된 컴포넌트들, 구조들, 단계들, 또는 그와 유사한 것만을 포함한다. "~로 본질적으로 구성되는(consisting essentially of)" 또는 "~로 본질적으로 구성되다(consists essentially of)"는 U.S. 특허법에 의해 그들에게 일반적으로 부여된 의미를 가진다. 특히, 이러한 용어들은, 그와 관련하여 사용된 항목(들)의 기본적이고 새로운 특성들 또는 기능에 실질적으로 영향을 미치지 않는 부가의 항목들, 재료들, 컴포넌트들, 단계들, 또는 요소들의 포함을 허용하는 것을 제외하고는, 일반적으로 폐쇄적 용어들이다. 예를 들어, 구성물에 존재하지만 구성물의 성질 또는 특성들에 영향을 주지 않는 미량의 요소들은, 비록 그러한 용어 다음에 오는 항목들의 리스트에 명백하게 기재되어 있지 않더라도, 존재하는 경우 "~로 본질적으로 구성되는"이라는 언어 하에서 허용가능할 것이다. 기재된 설명 내에서 "이루어지는(comprising)" 또는 "포함하는(including)"과 같은 개방적 용어를 사용할 때, "~로 본질적으로 구성되는"이라는 언어는 물론 "~로 구성되는"이라는 언어에 대해 명시적으로 언급된 것처럼 직접적인 뒷받침이 제공되어야 하며, 그 반대도 성립한다는 것이 이해된다.
설명 및 청구범위에서의 용어 "제1", "제2", "제3", "제4" 등은, 만약에 있다면, 유사한 요소들 사이를 구별하기 위해 사용된 것이며 반드시 특정한 순차적(sequential) 또는 연대적(chronological) 순서를 설명하기 위한 것은 아니다. 그렇게 사용된 용어들은 적절한 상황하에서 교환가능하므로, 본 명세서에서 설명되는 실시예들은, 예를 들어, 본 명세서에서 예시되거나 다른 방식으로 설명된 것과는 다른 시퀀스로 동작할 수 있다는 것을 이해해야 한다. 유사하게, 본 명세서에서 방법이 일련의 단계들을 포함하는 것으로서 설명되는 경우에, 본 명세서에서 제시되는 바와 같은 이러한 단계들의 순서는 반드시 이러한 단계들이 수행될 수 있는 유일한 순서는 아니고, 설명된 단계들 중 특정 단계는 어쩌면 생략될 수 있고/있거나 본 명세서에서 설명되지 않은 특정의 다른 단계들이 어쩌면 방법에 추가될 수 있다.
설명 및 청구범위에서의 용어 "좌", "우", "앞", "뒤", "상부", "하부", "위", "아래" 등은, 만약에 있다면, 설명의 목적으로 사용되고, 반드시 영구적인 상대 위치들을 설명하기 위한 것은 아니다. 그렇게 사용된 용어들은 적절한 상황하에서 교환가능하므로, 본 명세서에서 설명되는 실시예들은, 예를 들어, 본 명세서에서 예시되거나 다른 방식으로 설명된 것과는 다른 배향들로 동작할 수 있다는 것을 이해해야 한다.
본 명세서에 사용된 바와 같이, "결합된(coupled)"이라는 용어는 전기적 또는 비전기적 방식으로 직접적으로 또는 간접적으로 접속되는 것으로서 정의된다. "직접 결합된" 아이템들 또는 객체들은 물리적으로 접촉하고 서로에 부착된다. 서로 "인접하는(adjacent to)" 것으로서 본 명세서에 설명된 객체들은, 그 구문이 이용되는 컨텍스트에 적절하게, 서로 물리적으로 접촉하거나, 서로 매우 근접하거나, 또는 서로 동일한 일반 구역 또는 영역에 있을 수 있다.
본 명세서에서 "일 실시예에서" 또는 "일 양태에서"라는 구문의 출현들이 모두 반드시 동일한 실시예 또는 양태를 가리키는 것은 아니다.
본 명세서에 사용된 바와 같이, "실질적으로(substantially)"라는 용어는 액션, 특성, 속성, 상태, 구조, 아이템, 또는 결과의 완전한 또는 거의 완전한 범위 또는 정도를 가리킨다. 예를 들어, "실질적으로" 둘러싸인 객체는 객체가 완전히 둘러싸이거나 거의 완전히 둘러싸여 있음을 의미한다. 절대적 완전성(absolute completeness)으로부터의 정확한 허용가능한 편차 정도(degree of deviation)는 일부 경우들에서 구체적인 컨텍스트에 의존할 수 있다. 그러나, 일반적으로 말해서, 완전에 가까운 것(nearness of completion)은 절대적 및 전체적 완전함이 획득된 것처럼 동일한 전반적 결과를 갖도록 할 것이다. "실질적으로"의 사용은 액션, 특성, 속성, 상태, 구조, 아이템, 또는 결과의 완전한 또는 거의 완전한 결핍을 지칭하기 위해 부정적 함축(negative connotation)으로 사용될 때 동등하게 적용가능하다. 예를 들어, 입자가 "실질적으로 없는" 조성물은 입자가 완전히 결핍되거나, 입자가 거의 완전히 결핍되어서 입자가 완전히 결핍된 것처럼 효과가 동일할 것이다. 다시 말해서, 성분(ingredient) 또는 원소가 "실질적으로 없는" 조성물은, 그에 대해 측정가능한 효과가 없는 한, 그러한 아이템을 여전히 실제로 함유할 수 있다.
본 명세서에 사용된 바와 같이, "약(about)"이라는 용어는 주어진 값이 엔드포인트(endpoint)의 "조금 위" 또는 "조금 아래"일 수 있다는 것을 제공함으로써, 수치 범위 엔드포인트에 유연성을 제공하는 데 사용된다.
본 명세서에 사용된 바와 같이, 복수의 아이템, 구조적 요소, 구성 요소 및/또는 재료는 편의상 공통 리스트로 제시될 수 있다. 그러나, 이 리스트들은 리스트의 각각의 부재(member)가 별개이고 고유한 부재로서 개별적으로 식별되는 것처럼 해석되어야 한다. 따라서, 그러한 리스트의 어떠한 개별 부재도 반대되는 언급들 없이 공통 그룹 내의 그의 제시에만 단독으로 기초하여 동일한 리스트의 임의의 다른 부재와 사실상 동등한 것으로 해석되어서는 안 된다.
농도, 양, 크기, 및 다른 수치 데이터는 범위 포맷으로 본 명세서에 표현되거나 제시될 수 있다. 이러한 범위 포맷은 편의 및 간략함을 위해서만 사용되고 따라서 범위의 한계들로서 명시적으로 열거된 수치 값들을 포함할 뿐만 아니라, 그 범위 내에 포괄된 개별 수치 값들 또는 부분-범위들 전부도, 각각의 수치 값 및 부분-범위가 명시적으로 열거된 것처럼, 포함하도록 유연성 있게 해석되어야 한다는 것이 이해되어야 한다. 예시로서, "약 1 내지 약 5"의 수치 범위는 약 1 내지 약 5의 명시적으로 열거된 값들을 포함할 뿐만 아니라 표시된 범위 내의 개별 값들 및 부분-범위들도 포함하도록 해석되어야 한다. 그러므로, 이 수치 범위에는 2, 3, 및 4와 같은 개별 값들과 1 내지 3, 2 내지 4, 및 3 내지 5 등과 같은 부분-범위들뿐만 아니라, 개별적으로 1, 2, 3, 4, 및 5도 포함된다.
이러한 동일한 원리가 최소 또는 최대로서 단 하나의 수치 값을 기재하는 범위들에 적용된다. 더욱이, 그러한 해석은 설명되는 특성들 또는 범위의 폭에 관계없이 적용되어야 한다.
본 명세서 전반에서 "예"에 대한 언급은 그 예와 관련하여 설명된 특정한 특징, 구조, 또는 특성이 적어도 하나의 실시예에 포함된다는 것을 의미한다. 따라서, 본 명세서 전반에 걸쳐 다양한 곳에서의 "예에서"라는 구문의 출현은 반드시 모두 동일한 실시예를 지칭하는 것은 아니다.
또한, 설명된 특징들, 구조들, 또는 특성들은 하나 이상의 실시예에서 임의의 적절한 방식으로 결합될 수 있다. 이 설명에서, 레이아웃들, 거리들, 네트워크 예들 등의 예들과 같은 다수의 특정 세부사항이 제공된다. 그러나, 관련 기술분야의 통상의 기술자는 특정 세부사항들 중 하나 이상을 갖지 않고서, 또는 다른 방법들, 컴포넌트들, 레이아웃들, 측정들 등을 갖고서, 많은 변형들이 가능하다는 것을 인식할 것이다. 다른 경우들에서, 잘 알려진 구조들, 재료들, 또는 동작들은 상세히 도시되거나 설명되지 않지만, 본 개시내용의 범위 내에서 충분히 고려된다.
예시적인 실시예들
기술 실시예들의 초기 개요가 이하에 제공되며, 다음으로 특정 기술 실시예들이 더 상세히 설명된다. 이러한 초기 개요는 독자들이 기술을 더 빨리 이해하는 것을 돕도록 의도된 것이지만 기술의 핵심적 또는 필수적 특징들을 식별하도록 의도된 것이 아니며 청구된 발명 주제의 범위를 제한하도록 의도된 것도 아니다.
HDI 기판들은 작은 폼 팩터 애플리케이션들에서 널리 구현되지만, 이러한 기판들은 다른 대안들에 비해 비용 및 Z-높이를 추가시킨다. HDI 기판들에 비해 훨씬 더 미세한 라인 피치, 폭, 및 두께를 제공하는 다수의 층들을 갖는 재분배 층(redistribution layer)(RDL) 기술이 존재하지만, 다층 RDL은 고가이고, 구조에서의 기계적 강도의 부족으로 인해, ASIC, DRAM 및 NAND와 같은 와이어본드 기반 집적 회로들과의 와이어본드 상호접속 결합(wirebond interconnect coupling)을 견딜 수 없을 수 있다.
따라서, HDI 기판 및 다층 RDL보다 낮은 비용으로 감소된 Z-높이를 제공할 수 있는 기판 기술과의 와이어본드 상호접속 결합을 수용할 수 있는 전자 디바이스 패키지가 개시된다. 일 예에서, 본 개시내용에 따른 전자 디바이스 패키지는 전자 컴포넌트, 재분배 층, 및 재분배 층과 전자 컴포넌트를 전기적으로 결합하는 인터포저를 포함할 수 있다. 인터포저는 전자 컴포넌트에 전기적으로 결합된 상부 측면 상의 상호접속 인터페이스들(interconnect interfaces) 및 재분배 층에 전기적으로 결합된 하부 측면 상의 상호접속 인터페이스들을 가질 수 있다. 상부 측면 상의 상호접속 인터페이스들의 밀도는 하부 측면 상의 상호접속 인터페이스들의 밀도보다 더 클 수 있다. 연관된 시스템들 및 방법들이 또한 개시된다.
도 1을 참조하면, 예시적인 전자 디바이스 패키지(100)가 개략적으로 단면으로 도시되어 있다. 전자 디바이스 패키지(100)는 재분배 층(110)을 포함할 수 있다. 전자 디바이스 패키지(100)는 또한 재분배 층(110)에 전기적으로 결합된 하나 이상의 전자 컴포넌트를 포함할 수 있다. 전자 컴포넌트들은 120a-h 및 121-124로 식별된다. 또한, 전자 디바이스 패키지(100)는 재분배 층(110)과 전자 컴포넌트들 중 적어도 일부를 전기적으로 결합하는 하나 이상의 인터포저(130a, 130b)를 포함할 수 있다. 예를 들어, 인터포저(130a)는 전자 컴포넌트들(120a-d)을 재분배 층(110)에 전기적으로 결합할 수 있고, 인터포저(130b)는 전자 컴포넌트들(120e-h)을 재분배 층(110)에 전기적으로 결합할 수 있다.
전자 컴포넌트는 반도체 디바이스(예를 들어, 다이, 칩, 프로세서, 컴퓨터 메모리 등)와 같은 전자 디바이스 패키지에 포함될 수 있는 임의의 전자 디바이스 또는 컴포넌트일 수 있다. 일 실시예에서, 전자 컴포넌트들 중 일부는 집적 회로를 포함할 수 있는 개별 칩을 표현할 수 있다. 전자 컴포넌트들은 프로세서, 메모리(예를 들어, ROM, RAM, EEPROM, 플래시 메모리 등), 특정 용도 집적 회로(ASIC), 또는 수동 전기 컴포넌트일 수 있거나, 그것을 포함할 수 있거나, 그것의 일부일 수 있다. 일부 실시예들에서, 전자 컴포넌트들 중 하나 이상은 시스템-온-칩(system-on-chip)(SOC) 또는 패키지-온-패키지(package-on-package)(POP)일 수 있다. 일부 실시예들에서, 전자 디바이스 패키지(100)는 시스템-인-패키지(system-in-a-package)(SIP)일 수 있다. 임의의 적절한 수의 전자 컴포넌트들이 포함될 수 있다는 것을 인식해야 한다.
재분배 층(110)은 전형적인 반도체 재료들 및/또는 유전체 재료들과 같은 임의의 적절한 재료를 포함할 수 있다. 일 실시예에서, 재분배 층(110)은 에폭시계 라미네이트 구조(epoxy-based laminate structure)를 포함할 수 있다. 다른 실시예들에서, 재분배 층(110)은 다른 적절한 재료들 또는 구성들을 포함할 수 있다. 예를 들어, 재분배 층(110)은 임의의 적절한 반도체 재료(다른 기판들 중에서도, 예를 들어, 실리콘, 갈륨, 인듐, 게르마늄, 또는 이들의 변형들 또는 조합들), FR-4, 폴리테트라플루오로에틸렌(테플론), 코튼 페이퍼 강화 에폭시(cotton-paper reinforced epoxy)(CEM-3), 페놀 글래스(G3), 페이퍼 페놀(FR-1 또는 FR-2), 폴리에스테르 글래스(CEM-5), ABF(Ajinomoto Build-up Film)와 같은 유리 강화 에폭시와 같은 하나 이상의 절연 재료, 유리와 같은 임의의 다른 유전체 재료, 또는 재분배 층에서 사용될 수 있는 것과 같은 그의 임의의 조합으로 형성될 수 있다.
일 양태에서, 재분배 층(110)은 전기 신호들을 더 라우팅하고 및/또는 전력을 제공하기 위해 전자 디바이스 패키지(100)를 기판(예를 들어, 마더보드와 같은 회로 보드)과 같은 외부 전자 컴포넌트와 전기적으로 결합(coupling)하는 것을 용이하게 하도록 구성될 수 있다. 전자 디바이스 패키지(100)는 전자 디바이스 패키지(100)를 외부 전자 컴포넌트와 전기적으로 결합하기 위해 재분배 층(110)에 결합된, 솔더 볼들(111)과 같은 상호접속부들(interconnects)을 포함할 수 있다.
전자 컴포넌트들은 와이어 본딩, 플립 칩 구성 등을 포함하는 다양한 적합한 구성들에 따라 재분배 층(110)에 전기적으로 결합될 수 있다. 전자 컴포넌트들 중 하나 이상은 전자 컴포넌트들과 재분배 층(110) 사이에 전기 신호들을 라우팅하도록 구성되는 상호접속 구조체들(예를 들어, 예시된 와이어본드들(125a, 125b) 및/또는 솔더 볼들(126))을 이용하여 재분배 층(110)에 전기적으로 결합될 수 있다. 일부 실시예들에서, 상호접속 구조체들은 예를 들어, 전자 컴포넌트들의 동작과 연관된 I/O 신호들 및/또는 전력 또는 접지 신호들과 같은 전기 신호들을 라우팅하도록 구성될 수 있다.
인터포저들(130a, 130b)은 전자 컴포넌트들 중 적어도 일부를 재분배 층(110)에 전기적으로 결합하는 것을 용이하게 할 수 있다. 예를 들어, 인터포저(130a)는 전자 컴포넌트들(120a-d)을 재분배 층(110)에 전기적으로 결합하는 것을 용이하게 할 수 있다. 상호접속 구조체들(예를 들어, 와이어본드(125a))은 상호접속 인터페이스(132a)를 통해 재분배 층(110)에 결합될 수 있는, 인터포저(130a)의 상호접속 인터페이스(131a)에 결합될 수 있다. 또한, 인터포저(130b)는 전자 컴포넌트들(120e-h)을 재분배 층(110)에 전기적으로 결합하는 것을 용이하게 할 수 있다. 상호접속 구조체들(예를 들어, 와이어본드(125b))은 상호접속 인터페이스(132b)를 통해 재분배 층(110)에 결합될 수 있는 인터포저(130b)의 상호접속 인터페이스(131b)에 결합될 수 있다.
재분배 층(110)은 패키지(100)의 임의의 전자 컴포넌트와 솔더 볼들(111)을 통한 외부 전자 컴포넌트 사이에서 전기 신호들 및/또는 전력을 라우팅하도록 구성되는 전기적 라우팅 특징부들을 포함할 수 있다. 전기적 라우팅 특징부들은 재분배 층(110)의 내부 및/또는 외부에 있을 수 있다. 예를 들어, 일부 실시예들에서, 재분배 층(110)은 상호접속 구조체들(예를 들어, 와이어본드들 및 솔더 볼들) 및 상호접속 인터페이스들(131a-b, 132a-b)을 수신하고 전자 컴포넌트들에 또는 전자 컴포넌트들로부터 전기 신호들을 라우팅하도록 구성되는 본 기술분야에 일반적으로 알려진 바와 같은 패드들, 비아들 및/또는 트레이스들(도시되지 않음)과 같은 전기적 라우팅 특징부들을 포함할 수 있다. 재분배 층(110)의 패드들, 비아들, 및 트레이스들은 동일하거나 유사한 전기 전도성 재료들, 또는 상이한 전기 전도성 재료들로 구성될 수 있다. 일부 실시예들에서, 재분배 층(110)은 다른 실시예들에 포함될 수 있는 다수의 층들과는 대조적으로, 단일 층만을 가질 수 있다.
일 양태에서, 전자 컴포넌트들(120a-h)은 예를 들어, 공간을 절약하고 더 작은 폼 팩터들을 가능하게 하기 위해 스택형 관계(stacked relationship)로 되어 있을 수 있다. 임의의 적절한 수의 전자 컴포넌트들이 스택에 포함될 수 있다는 것을 인식해야 한다. 스택형 전자 컴포넌트들 중 적어도 일부는 와이어본드 기반 집적 회로들(예를 들어, ASIC, DRAM, 및 NAND)일 수 있다. 이러한 와이어본드 기반 집적 회로들은 와이어본드 접속들에 의해 서로 전기적으로 결합될 수 있다. 예를 들어, 전자 컴포넌트들(120a-d)은 와이어본드(125a)에 의해 서로 전기적으로 결합될 수 있고, 전자 컴포넌트들(120e-h)은 와이어본드(125b)에 의해 서로 전기적으로 결합될 수 있다. 전술한 바와 같이, 와이어본드들(125a, 125b)은 인터포저들(130a, 130b)에 결합될 수 있다. 따라서, 각각의 인터포저는 복수의 전자 컴포넌트를 재분배 층(110)에 전기적으로 결합하는 것을 용이하게 할 수 있다.
몰드 컴파운드(mold compound) 재료(140)(예를 들어, 에폭시)는 전자 컴포넌트들 및 인터포저들(130a, 130b) 중 하나 이상을 캡슐화할 수 있다. 예를 들어, 도 1은 전자 컴포넌트들 및 인터포저들을 캡슐화하는 몰드 컴파운드(140)를 도시한다.
도 2a 및 도 2b는 대표적인 인터포저(130)의 개략 단면도들을 도시한다. 인터포저(130)는 (예를 들어, 와이어본드(125)를 통해) 전자 컴포넌트와 전기적으로 결합하기 위해 상부 측면 상의 상호접속 인터페이스들(131)을 가질 수 있다. 따라서, 인터포저(130)의 상부 측면 상의 상호접속 인터페이스들(131)은 와이어본드 패드들 또는 랜딩들 또는 와이어본드와 전기적으로 결합하는 것을 용이하게 하는 임의의 다른 적절한 구조체를 포함할 수 있다. 또한, 인터포저(130)는 재분배 층(110)과 전기적으로 결합하기 위해 하부 측면 상의 상호접속 인터페이스들(132)을 가질 수 있다. 인터포저(130)의 하부 측면 상의 상호접속 인터페이스들(132)은 패드들, 콘택트들, 핀들, 또는 표면 실장 기술(예를 들어, 솔더 접속들, 솔더 볼들 등을 이용하는 것)과 같은 임의의 적절한 프로세스 또는 기법에 의해 재분배 층(110)과 전기적으로 결합하는 것을 용이하게 하는 임의의 다른 적절한 구조체를 포함할 수 있다.
인터포저(130)는 상호접속 인터페이스들(131)과 상호접속 인터페이스들(132) 사이에 전기 신호들 및/또는 전력을 라우팅하도록 구성되는 전기적 라우팅 특징부들을 포함할 수 있다. 전기적 라우팅 특징부들은 인터포저(130)의 내부 및/또는 외부에 있을 수 있다. 예를 들어, 일부 실시예들에서, 인터포저(130)는 상호접속 인터페이스들(131, 132)로 또는 그로부터 전기 신호들을 라우팅하도록 구성되는 본 기술분야에 일반적으로 알려진 바와 같은 비아들(133) 및/또는 트레이스들(134)과 같은 전기적 라우팅 특징부들을 포함할 수 있다. 인터포저(130)의 상호접속 인터페이스들(131, 132), 비아들(133) 및 트레이스들(134)은 동일하거나 유사한 전기 전도성 재료들, 또는 상이한 전기 전도성 재료들로 구성될 수 있다.
와이어본드 접속들이 서로 아주 근접하여 종단될 수 있기 때문에, 상호접속 인터페이스들(131)(예를 들어, 와이어본드 패드들)의 크기(예를 들어, 직경)는 약 75-100㎛일 수 있고, 상호접속 인터페이스들(131)의 간격(일반적으로, 패드 피치에 의해 정의됨)은 약 150-200㎛일 수 있다. 다른 한편으로, 상호접속 인터페이스들(132)은 상호접속 인터페이스(131)보다 크기(예를 들어, 직경) 및 피치가 더 클 수 있다. 상호접속 인터페이스들(132)의 상대적으로 큰 크기 및 피치는 상호접속 인터페이스들(132)과 결합하도록 구성될 수 있는 재분배 층(110)에서의 라우팅의 이익을 얻을 수 있다. 일 양태에서, 상호접속 인터페이스들(131, 132)의 밀도는 상호접속 인터페이스들의 피치에 의해 정의될 수 있다. 따라서, 인터포저(130)의 상부 측면 상의 상호접속 인터페이스들(131)의 밀도는 인터포저(130)의 하부 측면 상의 상호접속 인터페이스들(132)의 밀도보다 클 수 있다. 도 2b에 도시된 바와 같이, 전기적 라우팅 특징부들(예를 들어, 비아들(133) 및 트레이스들(134))은 상호접속 인터페이스들(131)의 상대적으로 미세한 피치로부터 상호접속 인터페이스들(132)의 더 큰 피치로 "팬 아웃(fan out)"할 수 있다. 전기적 라우팅 특징부들의 이러한 팬 아웃은 임의의 적절한 방식으로 달성될 수 있다. 도 2b에 도시된 구성은 예로서 제공된다.
인터포저(130)는 전형적인 반도체 재료들 및/또는 유전체 재료들과 같은 임의의 적절한 재료를 포함할 수 있다. 일 실시예에서, 인터포저(130)는 에폭시계 라미네이트 구조를 포함할 수 있다. 다른 실시예들에서, 인터포저(130)는 다른 적절한 재료들 또는 구성들을 포함할 수 있다. 예를 들어, 인터포저(130)는 임의의 적절한 반도체 재료(다른 기판들 중에서도, 예를 들어, 실리콘, 갈륨, 인듐, 게르마늄, 또는 이들의 변형들 또는 조합들), FR-4, 폴리테트라플루오로에틸렌(테플론), 코튼 페이퍼 강화 에폭시(CEM-3), 페놀 글래스(G3), 페이퍼 페놀(FR-1 또는 FR-2), 폴리에스테르 글래스(CEM-5), ABF(Ajinomoto Build-up Film)와 같은 유리 강화 에폭시와 같은 하나 이상의 절연 재료, 유리와 같은 임의의 다른 유전체 재료, 또는 인터포저(130)에서 사용될 수 있는 것과 같은 그의 임의의 조합으로 형성될 수 있다.
도 3a 내지 도 3g는 전자 디바이스 패키지(100)와 같은 전자 디바이스 패키지를 제조하기 위한 예시적인 방법들 또는 프로세스들의 양태들을 개략적으로 예시한다. 도 3a는 웨이퍼와 같은 임시 캐리어(160) 상에 배치된 접착제 층(150)의 측단면도를 도시한다. 도 3b에 도시된 바와 같이, 인터포저들(130a, 130b)은 인터포저들의 하부 측면들이 접착제 층과 접촉하도록 임시 캐리어(160) 상에 배치될 수 있다. 또한, 다양한 전자 컴포넌트들(121-124)(예를 들어, ASIC 및/또는 수동 컴포넌트들)이 접착제 층(150)과 접촉하여 임시 캐리어(160) 상에 배치될 수도 있다. 따라서, 인터포저들(130a, 130b) 및 전자 컴포넌트들(121-124)은 임시 캐리어(160)에 의해 지지될 수 있다.
도 3c에 도시된 바와 같이, 전자 컴포넌트들(120a-h)(예를 들어, 다양한 집적 회로)이 접착제 층(150)과 접촉하여 임시 캐리어(160) 상에 배치될 수 있다. 전자 컴포넌트들(120a-h)은 적층형 배열로 되어 있을 수 있다. 전자 컴포넌트들(120a-d)은 와이어 본드 접속들에 의해 서로 전기적으로 결합될 수 있고, 전자 컴포넌트들(120e-h)은 와이어 본드 접속들에 의해 서로 전기적으로 결합될 수 있다. 또한, 전자 컴포넌트들(120a-d)은 와이어 본드 접속들에 의해 인터포저(130a)에 전기적으로 결합될 수 있고, 전자 컴포넌트들(120e-h)은 와이어 본드 접속들에 의해 인터포저(130b)에 전기적으로 결합될 수 있다.
이어서, 도 3d에 도시된 바와 같이, 전자 컴포넌트들(120a-h 및 121-124) 및 인터포저들(130a, 130b)이 몰드 컴파운드(140)로 캡슐화될 수 있다. 이것에 이어서, 도 3e에 도시된 바와 같이, 임시 캐리어 및 접착제 층은 몰드 컴파운드(140) 및 인터포저들(130a, 130b)의 하부로부터 제거될 수 있다. 이것은 인터포저들(130a, 130b)의 하부들 상의 상호접속 인터페이스들(132a, 132b)뿐만 아니라 전자 컴포넌트들(121-124)의 상호접속 구조체들을 노출시킬 수 있다. 도 3f에 도시된 바와 같이, 재분배 층(110)은 몰드 컴파운드(140), 인터포저들(130a, 130b), 및 전자 컴포넌트들(121-124)의 하부 상에 배치될 수 있다. 인터포저들(130a, 130b) 및 전자 컴포넌트들(121-124)은 재분배 층(110)에 전기적으로 결합될 수 있다. 일부 실시예들에서, 재분배 층(110)은 이 위치에 형성될 수 있다. 솔더 볼들(111)은 완성된 전자 디바이스 패키지(100)에 도달하기 위해, 도 3g에 도시된 바와 같이, 재분배 층(110)의 하부 상에 배치되거나 그에 부착될 수 있다. 도 3a 내지 도 3g에 도시된 방법은, 재분배 층(110)이 "마지막에" 또는, 다시 말해서, 전자 컴포넌트들 및 인터포저들의 조립 후에 형성 또는 조립되는, 전자 디바이스 패키지(100)를 제조하는 접근법을 도시한다.
일 양태에서, 도 3b 내지 도 3d는 임시 캐리어(160)에 의해 지지되는 인터포저들(130a, 130b)을 각각 포함하는 전자 디바이스 패키지 프리커서들(electronic device package precursors)의 실시예들을 도시한다. 이러한 전자 디바이스 패키지 프리커서들 각각은 본 개시내용에 따라 전자 디바이스 패키지를 생성하기 위해 위에 설명된 바와 같은 추가 처리를 받을 수 있다.
도 4a 내지 도 4f는 전자 디바이스 패키지(100)와 같은 전자 디바이스 패키지를 제조하기 위한 예시적인 방법들 또는 프로세스들의 양태들을 개략적으로 도시한다. 도 4a는 임시 캐리어(160) 상에 배치된 재분배 층(110)의 측단면도를 도시한다. 일부 실시예들에서, 재분배 층(110)은 이 위치에 형성될 수 있다. 도 4b에 도시된 바와 같이, 인터포저들(130a, 130b)은 재분배 층(110) 상에 배치될 수 있다. 또한, 다양한 전자 컴포넌트들(121-124)(예를 들어, ASIC 및/또는 수동 컴포넌트들)이 또한 재분배 층(110) 상에 배치될 수 있다. 따라서, 인터포저들(130a, 130b) 및 전자 컴포넌트들(121-124)은 임시 캐리어(160)에 의해 지지될 수 있다. 인터포저들(130a, 130b) 및 전자 컴포넌트들(121-124)은 재분배 층(110)에 전기적으로 결합될 수 있다. 전자 컴포넌트들(121-124) 및 인터포저들(130a, 130b)을 재분배 층(110)에 배치하고 전기적으로 결합하기 위해 표면 실장 기술이 이용될 수 있다.
도 4c에 도시된 바와 같이, 전자 컴포넌트들(120a-h)(예를 들어, 다양한 집적 회로들)이 재분배 층(110) 상에 배치될 수 있다. 전자 컴포넌트들(120a-h)은 적층형 배열로 되어 있을 수 있다. 조립 동안에 전자 컴포넌트들(120a-h)을 스택에 유지하기 위해 다이 부착 필름(die attach film)(도시되지 않음)이 사용될 수 있다. 전자 컴포넌트들(120a-d)은 와이어 본드 접속들에 의해 서로 전기적으로 결합될 수 있고, 전자 컴포넌트들(120e-h)은 와이어 본드 접속들에 의해 서로 전기적으로 결합될 수 있다. 또한, 전자 컴포넌트들(120a-d)은 와이어 본드 접속들에 의해 인터포저(130a)에 전기적으로 결합될 수 있고, 전자 컴포넌트들(120e-h)은 와이어 본드 접속들에 의해 인터포저(130b)에 전기적으로 결합될 수 있다. 재분배 층(110)은 상대적으로 얇고 기계적 강도가 부족할 수 있기 때문에, 인터포저들(130a, 130b)의 존재는 이러한 응력들을 받는 재분배 층(110) 대신에 많은(즉, 수천 개) 와이어본드 랜딩들을 견디기 위한 기계적 강도를 가짐으로써 제조 동안 기계적 이점들을 제공할 수 있다. 따라서, 본 명세서에 개시된 인터포저들은 패키지에 대한 전기적 및 기계적 이점들을 제공할 수 있다.
이어서, 도 4d에 도시된 바와 같이, 전자 컴포넌트들(120a-h 및 121-124) 및 인터포저들(130a, 130b)이 몰드 컴파운드(140)로 캡슐화될 수 있다. 도 4e에 도시된 바와 같이, 임시 캐리어는 재분배 층(110)의 하부로부터 제거될 수 있다. 그 후, 솔더 볼들(111)은 완성된 전자 디바이스 패키지(100)에 도달하기 위해, 도 4f에 도시된 바와 같이, 재분배 층(110)의 하부 상에 배치되거나 그에 부착될 수 있다. 도 4a 내지 도 4f에 도시된 방법은 재분배 층(110)이 "처음에" 또는, 다시 말해서, 전자 컴포넌트들 및 인터포저들의 조립 이전에 형성되거나 조립되는, 전자 디바이스 패키지(100)를 제조하는 접근법을 도시한다.
일 양태에서, 도 4b 내지 도 4d는 임시 캐리어(160)에 의해 지지되는 인터포저들(130a, 130b)을 각각 포함하는 전자 디바이스 패키지 프리커서들의 실시예들을 도시한다. 이 경우, 인터포저들(130a, 130b)은 또한 재분배 층(110)에 결합된다. 이러한 전자 디바이스 패키지 프리커서들 각각은 본 개시내용에 따라 전자 디바이스 패키지를 생성하기 위해 위에 설명된 바와 같은 추가 처리를 받을 수 있다.
도 5는 예시적인 컴퓨팅 시스템(201)을 개략적으로 도시한다. 컴퓨팅 시스템(201)은 마더보드(202)에 결합된, 본 명세서에 개시된 것과 같은 전자 디바이스 패키지(200)를 포함할 수 있다. 일 양태에서, 컴퓨팅 시스템(201)은 또한 프로세서(203), 메모리 디바이스(204), 라디오(205), 냉각 시스템(예를 들어, 히트 싱크 및/또는 열 확산기)(206), 포트(207), 슬롯, 또는 마더보드(202)에 동작가능하게 결합될 수 있는 임의의 다른 적절한 디바이스 또는 컴포넌트를 포함할 수 있다. 컴퓨팅 시스템(201)은 데스크톱 컴퓨터, 랩톱 컴퓨터, 태블릿 컴퓨터, 스마트폰, 서버, 웨어러블 전자 디바이스 등과 같은 임의의 타입의 컴퓨팅 시스템을 포함할 수 있다. 다른 실시예들은 도 5에 특정된 특징들 전부를 포함할 필요는 없고, 도 5에 특정되지 않은 대안적인 특징들을 포함할 수 있다.
예들
이하의 예들은 추가 실시예들에 관한 것이다.
일 예에서, 전자 컴포넌트, 재분배 층, 및 재분배 층과 전자 컴포넌트를 전기적으로 결합하는 인터포저를 포함하는 전자 디바이스 패키지가 제공되고, 인터포저는 전자 컴포넌트에 전기적으로 결합된 상부 측면 상의 상호접속 인터페이스들 및 재분배 층에 전기적으로 결합된 하부 측면 상의 상호접속 인터페이스들을 갖고, 상부 측면 상의 상호접속 인터페이스들의 밀도는 하부 측면 상의 상호접속 인터페이스들의 밀도보다 크다.
전자 디바이스 패키지의 일 예에서, 인터포저의 상부 측면 상의 상호접속 인터페이스들은 와이어 본드 랜딩들을 포함한다.
전자 디바이스 패키지의 일 예에서, 인터포저와 전자 컴포넌트는 와이어 본드 접속에 의해 전기적으로 결합된다.
전자 디바이스 패키지의 일 예에서, 인터포저의 하부 측면 상의 상호접속 인터페이스들은 패드들을 포함한다.
일 예에서, 전자 디바이스 패키지는 전자 컴포넌트 및 인터포저를 캡슐화하는 몰드 컴파운드를 포함한다.
전자 디바이스 패키지의 일 예에서, 몰드 컴파운드는 에폭시를 포함한다.
전자 디바이스 패키지의 일 예에서, 재분배 층은 단일 층을 포함한다.
전자 디바이스 패키지의 일 예에서, 전자 컴포넌트는 스택형 배열로 복수의 전자 컴포넌트를 포함한다.
전자 디바이스 패키지의 일 예에서, 복수의 전자 컴포넌트 중 적어도 일부는 와이어 본드 접속에 의해 서로 전기적으로 결합된다.
일 예에서, 전자 디바이스 패키지는 제2 전자 컴포넌트, 및 재분배 층과 제2 전자 컴포넌트를 전기적으로 결합하는 제2 인터포저를 포함한다.
전자 디바이스 패키지의 일 예에서, 제2 전자 컴포넌트는 스택형 배열로 복수의 제2 전자 컴포넌트를 포함한다.
전자 디바이스 패키지의 일 예에서, 복수의 제2 전자 컴포넌트 중 적어도 일부는 와이어 본드 접속에 의해 서로 전기적으로 결합된다.
일 예에서, 전자 디바이스 패키지는 전자 디바이스 패키지를 외부 전자 컴포넌트와 전기적으로 결합하는 것을 용이하게 하기 위해 재분배 층의 하부 측면에 결합된 상호접속 구조체들을 포함한다.
전자 디바이스 패키지의 일 예에서, 상호접속 구조체들은 솔더 볼들을 포함한다.
전자 디바이스 패키지의 일 예에서, 전자 컴포넌트는 집적 회로를 포함한다.
전자 디바이스 패키지의 일 예에서, 집적 회로는 특정 용도 집적 회로, 컴퓨터 메모리, 또는 이들의 조합을 포함한다.
전자 디바이스 패키지의 일 예에서, 상호접속 인터페이스들의 밀도는 상호접속 인터페이스들의 피치에 의해 정의된다.
일 예에서, 임시 캐리어, 및 임시 캐리어에 의해 지지되는 인터포저를 포함하는 전자 디바이스 패키지 프리커서가 제공되며, 인터포저는 전자 컴포넌트에 전기적으로 결합하기 위한 상부 측면 상의 상호접속 인터페이스들 및 재분배 층에 전기적으로 결합하기 위한 하부 측면 상의 상호접속 인터페이스들을 갖고, 상부 측면 상의 상호접속 인터페이스들의 밀도는 하부 측면 상의 상호접속 인터페이스들의 밀도보다 크다.
일 예에서, 전자 디바이스 패키지 프리커서는 임시 캐리어 상에 배치되고 인터포저의 하부 측면과 접촉하는 접착제 층을 포함한다.
일 예에서, 전자 디바이스 패키지 프리커서는 임시 캐리어에 의해 지지되고 접착제 층과 접촉하는 전자 컴포넌트를 포함한다.
전자 디바이스 패키지 프리커서의 일 예에서, 전자 컴포넌트는 인터포저에 전기적으로 결합된다.
전자 디바이스 패키지 프리커서의 일 예에서, 인터포저의 상부 측면 상의 상호접속 인터페이스들은 와이어 본드 랜딩들을 포함한다.
전자 디바이스 패키지 프리커서의 일 예에서, 인터포저와 전자 컴포넌트는 와이어 본드 접속에 의해 전기적으로 결합된다.
일 예에서, 전자 디바이스 패키지 프리커서는 전자 컴포넌트 및 인터포저를 캡슐화하는 몰드 컴파운드를 포함한다.
전자 디바이스 패키지 프리커서의 일 예에서, 몰드 컴파운드는 에폭시를 포함한다.
전자 디바이스 패키지 프리커서의 일 예에서, 전자 컴포넌트는 적층형 배열로 복수의 전자 컴포넌트를 포함한다.
전자 디바이스 패키지 프리커서의 일 예에서, 복수의 전자 컴포넌트 중 적어도 일부는 와이어 본드 접속들에 의해 서로 전기적으로 결합된다.
일 예에서, 전자 디바이스 패키지 프리커서는 임시 캐리어에 의해 지지되는 제2 전자 컴포넌트, 및 임시 캐리어에 의해 지지되고 접착제 층과 접촉하는 제2 인터포저를 포함하고, 제2 인터포저는 제2 전자 컴포넌트에 전기적으로 결합된다.
전자 디바이스 패키지 프리커서의 일 예에서, 제2 전자 컴포넌트는 스택형 배열로 복수의 제2 전자 컴포넌트를 포함한다.
전자 디바이스 패키지 프리커서의 일 예에서, 복수의 제2 전자 컴포넌트 중 적어도 일부는 와이어 본드 접속들에 의해 서로 전기적으로 결합된다.
전자 디바이스 패키지 프리커서의 일 예에서, 전자 컴포넌트는 집적 회로를 포함한다.
전자 디바이스 패키지 프리커서의 일 예에서, 집적 회로는 특정 용도 집적 회로, 컴퓨터 메모리, 또는 이들의 조합을 포함한다.
일 예에서, 전자 디바이스 패키지 프리커서는 임시 캐리어에 의해 지지되고 인터포저에 전기적으로 결합되는 재분배 층을 포함한다.
일 예에서, 전자 디바이스 패키지 프리커서는 임시 캐리어에 의해 지지되는 전자 컴포넌트를 포함한다.
전자 디바이스 패키지 프리커서의 일 예에서, 전자 컴포넌트는 인터포저에 전기적으로 결합된다.
전자 디바이스 패키지 프리커서의 일 예에서, 인터포저의 상부 측면 상의 상호접속 인터페이스들은 와이어 본드 랜딩들을 포함한다.
전자 디바이스 패키지 프리커서의 일 예에서, 인터포저와 전자 컴포넌트는 와이어 본드 접속에 의해 전기적으로 결합된다.
일 예에서, 전자 디바이스 패키지 프리커서는 전자 컴포넌트 및 인터포저를 캡슐화하는 몰드 컴파운드를 포함한다.
전자 디바이스 패키지 프리커서의 일 예에서, 몰드 컴파운드는 에폭시를 포함한다.
전자 디바이스 패키지 프리커서의 일 예에서, 재분배 층은 단일 층을 포함한다.
전자 디바이스 패키지 프리커서의 일 예에서, 전자 컴포넌트는 적층형 배열로 복수의 전자 컴포넌트를 포함한다.
전자 디바이스 패키지 프리커서의 일 예에서, 복수의 전자 컴포넌트 중 적어도 일부는 와이어 본드 접속들에 의해 서로 전기적으로 결합된다.
일 예에서, 전자 디바이스 패키지 프리커서는 임시 캐리어에 의해 지지되는 제2 전자 컴포넌트, 및 임시 캐리어에 의해 지지되는 제2 인터포저를 포함하고, 제2 인터포저는 재분배 층 및 제2 전자 컴포넌트에 전기적으로 결합된다.
전자 디바이스 패키지 프리커서의 일 예에서, 제2 전자 컴포넌트는 스택형 배열로 복수의 제2 전자 컴포넌트를 포함한다.
전자 디바이스 패키지 프리커서의 일 예에서, 복수의 제2 전자 컴포넌트 중 적어도 일부는 와이어 본드 접속들에 의해 서로 전기적으로 결합된다.
전자 디바이스 패키지 프리커서의 일 예에서, 전자 컴포넌트는 집적 회로를 포함한다.
전자 디바이스 패키지 프리커서의 일 예에서, 집적 회로는 특정 용도 집적 회로, 컴퓨터 메모리, 또는 이들의 조합을 포함한다.
전자 디바이스 패키지 프리커서의 일 예에서, 인터포저의 하부 측면 상의 상호접속 인터페이스들은 패드들을 포함한다.
전자 디바이스 패키지 프리커서의 일 예에서, 상호접속 인터페이스들의 밀도는 상호접속 인터페이스들의 피치에 의해 정의된다.
일 예에서, 마더보드 및 마더보드에 동작가능하게 결합되는 전자 디바이스 패키지를 포함하는, 컴퓨팅 시스템이 제공된다. 전자 디바이스 패키지는 전자 컴포넌트, 재분배 층, 및 재분배 층과 전자 컴포넌트를 전기적으로 결합하는 인터포저를 포함하고, 인터포저는 전자 컴포넌트에 전기적으로 결합된 상부 측면 상의 상호접속 인터페이스들 및 재분배 층에 전기적으로 결합된 하부 측면 상의 상호접속 인터페이스들을 갖고, 상부 측면 상의 상호접속 인터페이스들의 밀도는 하부 측면 상의 상호접속 인터페이스들의 밀도보다 크다.
컴퓨팅 시스템의 일 예에서, 컴퓨팅 시스템은 데스크톱 컴퓨터, 랩톱, 태블릿, 스마트폰, 서버, 웨어러블 전자 디바이스, 또는 이들의 조합을 포함한다.
컴퓨팅 시스템의 일 예에서, 컴퓨팅 시스템은 마더보드에 동작가능하게 결합되는 프로세서, 메모리 디바이스, 냉각 시스템, 라디오, 슬롯, 포트, 또는 이들의 조합을 추가로 포함한다.
일 예에서, 전자 디바이스 패키지를 제조하기 위한 방법이 제공되며, 이 방법은, 전자 컴포넌트에 전기적으로 결합하기 위한 상부 측면 상의 상호접속 인터페이스들 및 재분배 층에 전기적으로 결합하기 위한 하부 측면 상의 상호접속 인터페이스들을 갖는 인터포저를 획득하는 단계 - 상부 측면 상의 상호접속 인터페이스들의 밀도는 하부 측면 상의 상호접속 인터페이스들의 밀도보다 큼 - , 및 임시 캐리어로 인터포저를 지지하는 단계를 포함한다.
일 예에서, 전자 디바이스 패키지를 제조하기 위한 방법은 임시 캐리어 상에 접착제 층을 배치하는 단계, 및 인터포저의 하부 측면이 접착제 층과 접촉하도록 접착제 층 상에 인터포저를 배치하는 단계를 포함한다.
일 예에서, 전자 디바이스 패키지를 제조하기 위한 방법은 접착제 층과 접촉하는 임시 캐리어 상에 전자 컴포넌트를 배치하는 단계를 포함한다.
일 예에서, 전자 디바이스 패키지를 제조하기 위한 방법은 전자 컴포넌트와 인터포저를 전기적으로 결합하는 단계를 포함한다.
전자 디바이스 패키지를 제조하기 위한 방법의 일 예에서, 인터포저의 상부 측면 상의 상호접속 인터페이스들은 와이어 본드 랜딩들을 포함한다.
전자 디바이스 패키지를 제조하기 위한 방법의 일 예에서, 인터포저 및 전자 컴포넌트는 와이어 본드 접속에 의해 전기적으로 결합된다.
일 예에서, 전자 디바이스 패키지를 제조하기 위한 방법은 전자 컴포넌트 및 인터포저를 몰드 컴파운드로 캡슐화하는 단계를 포함한다.
전자 디바이스 패키지를 제조하기 위한 방법의 일 예에서, 몰드 컴파운드는 에폭시를 포함한다.
일 예에서, 전자 디바이스 패키지를 제조하기 위한 방법은 임시 캐리어 및 접착제 층을 몰드 컴파운드 및 인터포저의 하부로부터 제거하는 단계를 포함한다.
일 예에서, 전자 디바이스 패키지를 제조하기 위한 방법은 몰드 컴파운드 및 인터포저의 하부 상에 재분배 층을 배치하는 단계, 및 재분배 층과 인터포저를 전기적으로 결합하는 단계를 포함한다.
일 예에서, 전자 디바이스 패키지를 제조하기 위한 방법은 재분배 층의 하부 상에 솔더 볼들을 배치하는 단계를 포함한다.
전자 디바이스 패키지를 제조하기 위한 방법의 일 예에서, 전자 컴포넌트는 복수의 전자 컴포넌트를 포함하고, 적층형 배열로 복수의 전자 컴포넌트를 배치하는 단계를 추가로 포함한다.
일 예에서, 전자 디바이스 패키지를 제조하기 위한 방법은 복수의 전자 컴포넌트 중 적어도 일부를 와이어 본드 접속들에 의해 서로 전기적으로 결합하는 단계를 포함한다.
일 예에서, 전자 디바이스 패키지를 제조하기 위한 방법은 임시 캐리어로 제2 전자 컴포넌트를 지지하는 단계, 접착제 층과 접촉하는 임시 캐리어 상에 제2 인터포저를 배치하는 단계, 및 제2 인터포저와 제2 전자 컴포넌트를 전기적으로 결합하는 단계를 포함한다.
전자 디바이스 패키지를 제조하기 위한 방법의 일 예에서, 제2 전자 컴포넌트는 복수의 제2 전자 컴포넌트를 포함하고, 적층형 배열로 복수의 제2 전자 컴포넌트를 배치하는 단계를 추가로 포함한다.
일 예에서, 전자 디바이스 패키지를 제조하기 위한 방법은 복수의 제2 전자 컴포넌트 중 적어도 일부를 와이어 본드 접속들에 의해 서로 전기적으로 결합하는 단계를 포함한다.
전자 디바이스 패키지를 제조하기 위한 방법의 일 예에서, 전자 컴포넌트는 집적 회로를 포함한다.
전자 디바이스 패키지를 제조하기 위한 방법의 일 예에서, 집적 회로는 특정 용도 집적 회로, 컴퓨터 메모리, 또는 이들의 조합을 포함한다.
일 예에서, 전자 디바이스 패키지를 제조하기 위한 방법은 임시 캐리어 상에 재분배 층을 배치하는 단계, 및 재분배 층과 인터포저를 전기적으로 결합하는 단계를 포함한다.
일 예에서, 전자 디바이스 패키지를 제조하기 위한 방법은 임시 캐리어 상에 전자 컴포넌트를 배치하는 단계를 포함한다.
일 예에서, 전자 디바이스 패키지를 제조하기 위한 방법은 전자 컴포넌트와 인터포저를 전기적으로 결합하는 단계를 포함한다.
전자 디바이스 패키지를 제조하기 위한 방법의 일 예에서, 인터포저의 상부 측면 상의 상호접속 인터페이스들은 와이어 본드 랜딩들을 포함한다.
전자 디바이스 패키지를 제조하기 위한 방법의 일 예에서, 인터포저 및 전자 컴포넌트는 와이어 본드 접속에 의해 전기적으로 결합된다.
일 예에서, 전자 디바이스 패키지를 제조하기 위한 방법은 전자 컴포넌트 및 인터포저를 몰드 컴파운드로 캡슐화하는 단계를 포함한다.
전자 디바이스 패키지를 제조하기 위한 방법의 일 예에서, 몰드 컴파운드는 에폭시를 포함한다.
일 예에서, 전자 디바이스 패키지를 제조하기 위한 방법은 재분배 층의 하부로부터 임시 캐리어를 제거하는 단계를 포함한다.
일 예에서, 전자 디바이스 패키지를 제조하기 위한 방법은 재분배 층의 하부 상에 솔더 볼들을 배치하는 단계를 포함한다.
전자 디바이스 패키지를 제조하기 위한 방법의 일 예에서, 재분배 층은 단일 층을 포함한다.
전자 디바이스 패키지를 제조하기 위한 방법의 일 예에서, 전자 컴포넌트는 복수의 전자 컴포넌트를 포함하고, 적층형 배열로 복수의 전자 컴포넌트를 배치하는 단계를 추가로 포함한다.
일 예에서, 전자 디바이스 패키지를 제조하기 위한 방법은 복수의 전자 컴포넌트 중 적어도 일부를 와이어 본드 접속들에 의해 서로 전기적으로 결합하는 단계를 포함한다.
일 예에서, 전자 디바이스 패키지를 제조하기 위한 방법은 임시 캐리어로 제2 전자 컴포넌트를 지지하는 단계, 재분배 층 상에 제2 인터포저를 배치하는 단계, 및 제2 인터포저를 재분배 층 및 제2 전자 컴포넌트에 전기적으로 결합하는 단계를 포함한다.
전자 디바이스 패키지를 제조하기 위한 방법의 일 예에서, 제2 전자 컴포넌트는 복수의 제2 전자 컴포넌트를 포함하고, 적층형 배열로 복수의 제2 전자 컴포넌트를 배치하는 단계를 추가로 포함한다.
일 예에서, 전자 디바이스 패키지를 제조하기 위한 방법은 복수의 제2 전자 컴포넌트 중 적어도 일부를 와이어 본드 접속들에 의해 서로 전기적으로 결합하는 단계를 포함한다.
전자 디바이스 패키지를 제조하기 위한 방법의 일 예에서, 전자 컴포넌트는 집적 회로를 포함한다.
전자 디바이스 패키지를 제조하기 위한 방법의 일 예에서, 집적 회로는 특정 용도 집적 회로, 컴퓨터 메모리, 또는 이들의 조합을 포함한다.
전자 디바이스 패키지를 제조하기 위한 방법의 일 예에서, 인터포저의 하부 측면 상의 상호접속 인터페이스들은 패드들을 포함한다.
전자 디바이스 패키지를 제조하기 위한 방법의 일 예에서, 상호접속 인터페이스들의 밀도는 상호접속 인터페이스들의 피치에 의해 정의된다.
전자 디바이스 패키지의 전자 컴포넌트들 또는 디바이스들(예를 들어, 다이)에서 사용되는 회로는 하드웨어, 펌웨어, 프로그램 코드, 실행가능 코드, 컴퓨터 명령어들, 및/또는 소프트웨어를 포함할 수 있다. 전자 컴포넌트들 및 디바이스들은 신호를 포함하지 않는 컴퓨터 판독가능 저장 매체일 수 있는 비일시적 컴퓨터 판독가능 저장 매체를 포함할 수 있다. 프로그램가능 컴퓨터들 상의 프로그램 코드 실행의 경우에, 본 명세서에 기재된 컴퓨팅 디바이스들은 프로세서, 프로세서에 의해 판독가능한 저장 매체(휘발성 및 비휘발성 메모리 및/또는 저장 요소들을 포함함), 적어도 하나의 입력 디바이스, 및 적어도 하나의 출력 디바이스를 포함할 수 있다. 휘발성 및 비휘발성 메모리 및/또는 저장 요소들은, RAM, EPROM, 플래시 드라이브, 광학 드라이브, 자기 하드 드라이브, 솔리드 스테이트 드라이브, 또는 전자 데이터를 저장하기 위한 다른 매체일 수 있다. 노드 및 무선 디바이스들은 송수신기 모듈, 카운터 모듈, 처리 모듈, 및/또는 클록 모듈 또는 타이머 모듈을 또한 포함할 수 있다. 본 명세서에 설명된 임의의 기법들을 구현하거나 또는 활용할 수 있는 하나 이상의 프로그램은 애플리케이션 프로그래밍 인터페이스(API), 재사용가능한 컨트롤들(reusable controls) 등을 사용할 수 있다. 그러한 프로그램들은 컴퓨터 시스템과 통신하기 위해 고급 절차적 또는 객체 지향적 프로그래밍 언어로 구현될 수 있다. 그러나, 프로그램(들)은, 희망하는 경우, 어셈블리어 또는 기계어로 구현될 수 있다. 임의의 경우에, 언어는 컴파일형 또는 해석형 언어일 수 있고, 하드웨어 구현들과 조합될 수 있다.
전술한 예들은 하나 이상의 특정 애플리케이션에서의 특정 실시예를 설명하지만, 본 명세서에 기술된 원리들 및 개념들로부터 벗어나지 않고서 구현의 형태, 용도 및 세부사항들의 많은 수정들이 이루어질 수 있다는 것이 본 기술분야의 통상의 기술자들에게 명백할 것이다.

Claims (89)

  1. 전자 디바이스 패키지로서,
    전자 컴포넌트(electronic component);
    재분배 층(redistribution layer);
    상기 전자 컴포넌트로부터 옆으로 이격되고 상기 재분배 층 상에 있는 인터포저; 및
    상기 전자 컴포넌트 및 상기 인터포저를 캡슐화(encapsulating)하는 몰드 컴파운드(mold compound)
    를 포함하고,
    상기 인터포저는 상기 재분배 층과 상기 전자 컴포넌트를 전기적으로 결합하고, 상기 인터포저는 상기 전자 컴포넌트에 전기적으로 결합된 상부 측면 상의 상호접속 인터페이스들(interconnect interfaces) 및 상기 재분배 층에 전기적으로 결합된 하부 측면 상의 상호접속 인터페이스들을 갖고, 상기 인터포저는 상기 상부 측면과 상기 하부 측면 사이에 제1 최외각 측벽 및 제2 최외각 측벽을 가지고, 상기 제2 최외각 측벽은 상기 제1 최외각 측벽과 옆으로 마주보고, 상기 상부 측면 상의 상기 상호접속 인터페이스들의 밀도는 상기 하부 측면 상의 상기 상호접속 인터페이스들의 밀도보다 크고, 상기 재분배 층은 상기 인터포저의 상기 제1 최외각 측벽과 상기 제2 최외각 측벽을 넘어 옆으로 연장되고;
    상기 몰드 컴파운드는 상기 재분배 층 상에 있는 전자 디바이스 패키지.
  2. 제1항에 있어서, 상기 인터포저의 상부 측면 상의 상기 상호접속 인터페이스들은 와이어 본드 랜딩들(wire bond landings)을 포함하는 전자 디바이스 패키지.
  3. 제2항에 있어서, 상기 인터포저 및 상기 전자 컴포넌트는 와이어 본드 접속에 의해 전기적으로 결합되는 전자 디바이스 패키지.
  4. 제1항에 있어서, 상기 인터포저의 하부 측면 상의 상기 상호접속 인터페이스들은 패드들을 포함하는 전자 디바이스 패키지.
  5. 삭제
  6. 제1항에 있어서, 상기 몰드 컴파운드는 에폭시를 포함하는 전자 디바이스 패키지.
  7. 제1항에 있어서, 상기 재분배 층은 단일 층을 포함하는 전자 디바이스 패키지.
  8. 제1항에 있어서, 상기 전자 컴포넌트는 적층형 배열로 복수의 전자 컴포넌트를 포함하는 전자 디바이스 패키지.
  9. 제8항에 있어서, 상기 복수의 전자 컴포넌트 중 적어도 일부는 와이어 본드 접속들에 의해 서로 전기적으로 결합되는 전자 디바이스 패키지.
  10. 제1항에 있어서, 제2 전자 컴포넌트, 및 상기 재분배 층과 상기 제2 전자 컴포넌트를 전기적으로 결합하는 제2 인터포저를 추가로 포함하는 전자 디바이스 패키지.
  11. 제10항에 있어서, 상기 제2 전자 컴포넌트는 적층형 배열로 복수의 제2 전자 컴포넌트를 포함하는 전자 디바이스 패키지.
  12. 제11항에 있어서, 상기 복수의 제2 전자 컴포넌트 중 적어도 일부는 와이어 본드 접속들에 의해 서로 전기적으로 결합되는 전자 디바이스 패키지.
  13. 제1항에 있어서, 상기 전자 디바이스 패키지를 외부 전자 컴포넌트와 전기적으로 결합하는 것을 용이하게 하기 위해 상기 재분배 층의 하부 측면에 결합된 상호접속 구조체들을 추가로 포함하는 전자 디바이스 패키지.
  14. 제13항에 있어서, 상기 상호접속 구조체들은 솔더 볼들(solder balls)을 포함하는 전자 디바이스 패키지.
  15. 제1항에 있어서, 상기 전자 컴포넌트는 집적 회로를 포함하는 전자 디바이스 패키지.
  16. 제15항에 있어서, 상기 집적 회로는 특정 용도 집적 회로, 컴퓨터 메모리, 또는 이들의 조합을 포함하는 전자 디바이스 패키지.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 삭제
  60. 삭제
  61. 삭제
  62. 삭제
  63. 삭제
  64. 삭제
  65. 삭제
  66. 삭제
  67. 삭제
  68. 삭제
  69. 삭제
  70. 삭제
  71. 삭제
  72. 삭제
  73. 삭제
  74. 삭제
  75. 삭제
  76. 삭제
  77. 삭제
  78. 삭제
  79. 삭제
  80. 삭제
  81. 삭제
  82. 삭제
  83. 삭제
  84. 삭제
  85. 삭제
  86. 삭제
  87. 삭제
  88. 삭제
  89. 삭제
KR1020197015618A 2016-12-31 2016-12-31 전자 디바이스 패키지 KR102647213B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2016/069644 WO2018125254A1 (en) 2016-12-31 2016-12-31 Electronic device package

Publications (2)

Publication Number Publication Date
KR20190100176A KR20190100176A (ko) 2019-08-28
KR102647213B1 true KR102647213B1 (ko) 2024-03-15

Family

ID=57851363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197015618A KR102647213B1 (ko) 2016-12-31 2016-12-31 전자 디바이스 패키지

Country Status (5)

Country Link
US (1) US11830848B2 (ko)
KR (1) KR102647213B1 (ko)
CN (1) CN110050332A (ko)
DE (1) DE112016007561T5 (ko)
WO (1) WO2018125254A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102556518B1 (ko) * 2018-10-18 2023-07-18 에스케이하이닉스 주식회사 상부 칩 스택을 지지하는 서포팅 블록을 포함하는 반도체 패키지
KR20210019226A (ko) * 2019-08-12 2021-02-22 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지
CN116034466A (zh) * 2020-09-10 2023-04-28 斯莫特克有限公司 具有集成部件和重新分布层堆叠的电子部件封装

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102479A (ja) * 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
US20150140736A1 (en) * 2013-11-20 2015-05-21 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Wire Bondable Fan-Out EWLB Package

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459039B1 (en) * 2000-06-19 2002-10-01 International Business Machines Corporation Method and apparatus to manufacture an electronic package with direct wiring pattern
US6332782B1 (en) 2000-06-19 2001-12-25 International Business Machines Corporation Spatial transformation interposer for electronic packaging
SG146460A1 (en) * 2007-03-12 2008-10-30 Micron Technology Inc Apparatus for packaging semiconductor devices, packaged semiconductor components, methods of manufacturing apparatus for packaging semiconductor devices, and methods of manufacturing semiconductor components
US9875911B2 (en) * 2009-09-23 2018-01-23 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interposer with opening to contain semiconductor die
US20110193235A1 (en) 2010-02-05 2011-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC Architecture with Die Inside Interposer
KR101688005B1 (ko) * 2010-05-10 2016-12-20 삼성전자주식회사 이중 랜드를 갖는 반도체패키지 및 관련된 장치
KR101692441B1 (ko) * 2010-08-25 2017-01-03 삼성전자주식회사 반도체 패키지
IN2014CN03370A (ko) * 2011-12-16 2015-07-03 Intel Corp
US20130187284A1 (en) * 2012-01-24 2013-07-25 Broadcom Corporation Low Cost and High Performance Flip Chip Package
US8658473B2 (en) 2012-03-27 2014-02-25 General Electric Company Ultrathin buried die module and method of manufacturing thereof
KR102043369B1 (ko) * 2012-11-21 2019-11-11 삼성전자주식회사 반도체 메모리 칩 및 이를 포함하는 적층형 반도체 패키지
KR102144367B1 (ko) * 2013-10-22 2020-08-14 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9679839B2 (en) * 2013-10-30 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
US10327197B2 (en) * 2014-01-31 2019-06-18 Qualcomm Incorporated Distributed clustering of wireless network nodes
JP2015198093A (ja) * 2014-03-31 2015-11-09 凸版印刷株式会社 インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
US10177115B2 (en) 2014-09-05 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming
JP2016535462A (ja) * 2014-09-26 2016-11-10 インテル コーポレイション ワイヤボンディングされたマルチダイスタックを有する集積回路パッケージ
KR101760025B1 (ko) * 2015-04-29 2017-07-21 주식회사 아이지스시스템 역방향 주행 차량 감지 경보시스템
US10109617B2 (en) * 2016-07-21 2018-10-23 Samsung Electronics Co., Ltd. Solid state drive package
KR101994748B1 (ko) * 2016-09-12 2019-07-01 삼성전기주식회사 팬-아웃 반도체 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102479A (ja) * 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
US20150140736A1 (en) * 2013-11-20 2015-05-21 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Wire Bondable Fan-Out EWLB Package

Also Published As

Publication number Publication date
DE112016007561T5 (de) 2019-10-02
US20210265305A1 (en) 2021-08-26
US11830848B2 (en) 2023-11-28
KR20190100176A (ko) 2019-08-28
WO2018125254A1 (en) 2018-07-05
CN110050332A (zh) 2019-07-23

Similar Documents

Publication Publication Date Title
US9899249B2 (en) Fabrication method of coreless packaging substrate
TWI614865B (zh) 用以與上ｉｃ封裝體耦合以形成封裝體疊加（ｐｏｐ）總成的下ｉｃ封裝體結構，以及包含如是下ｉｃ封裝體結構的封裝體疊加（ｐｏｐ）總成
TWI506743B (zh) 半導體裝置的熱能管理結構及其製造方法
KR102527137B1 (ko) 전자 디바이스 패키지
US8963299B2 (en) Semiconductor package and fabrication method thereof
US20200152607A1 (en) Method of fabricating electronic package structure with multiple electronic components
KR102647213B1 (ko) 전자 디바이스 패키지
US20190006331A1 (en) Electronics package devices with through-substrate-vias having pitches independent of substrate thickness
US20160233205A1 (en) Method for fabricating semiconductor package
US20200126921A1 (en) Architectures and methods of fabricating 3d stacked packages
WO2018009168A1 (en) Electronic device package on package (pop)
US11552051B2 (en) Electronic device package
US20230197636A1 (en) Electronic package assembly with stiffener
KR102569815B1 (ko) 전자 디바이스 패키지
US20150054150A1 (en) Semiconductor package and fabrication method thereof
TWI435667B (zh) 印刷電路板組件
US20200075446A1 (en) Electronic device package
KR101514525B1 (ko) 반도체 패키지 및 그 제조 방법
US9084341B2 (en) Fabrication method of packaging substrate
TWI487042B (zh) 封裝製程
US20160163629A1 (en) Semiconductor package and method of fabricating the same
US20160104652A1 (en) Package structure and method of fabricating the same
KR20110038461A (ko) 기판 스트립

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right