CN116034466A - 具有集成部件和重新分布层堆叠的电子部件封装 - Google Patents

具有集成部件和重新分布层堆叠的电子部件封装 Download PDF

Info

Publication number
CN116034466A
CN116034466A CN202180053853.XA CN202180053853A CN116034466A CN 116034466 A CN116034466 A CN 116034466A CN 202180053853 A CN202180053853 A CN 202180053853A CN 116034466 A CN116034466 A CN 116034466A
Authority
CN
China
Prior art keywords
package
electronic component
component
contact pads
component package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180053853.XA
Other languages
English (en)
Inventor
卡尔·伦达尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smoltek AB
Original Assignee
Smoltek AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smoltek AB filed Critical Smoltek AB
Publication of CN116034466A publication Critical patent/CN116034466A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08265—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种电子部件封装，包括：封装部分，该封装部分包括在该封装部分的第一表面上的多个接触焊盘；无源部件，该无源部件具有第一表面以及与该第一表面间隔开的第二表面，第一表面包括接合至封装部分的第一表面上的多个接触焊盘中的第一组接触焊盘的接触焊盘；多个连接结构，该多个连接结构用于电子部件封装的外部电连接；以及RDL堆叠，该RDL堆叠将封装部分的第一表面上的多个接触焊盘中的第二组接触焊盘与用于外部电连接的连接结构互连，该RDL堆叠包括：第一导体层；第二导体层；以及电介质层，该电介质层布置在第一导体层与第二导体层之间，并且包括用于将第一导体层与第二导体层导电连接的通孔。

Description

具有集成部件和重新分布层堆叠的电子部件封装
技术领域
本发明涉及电子部件封装和制造电子部件封装的方法。
背景技术
电子设备的小型化已经成为数十年来的趋势，这使得我们能够看到具有许多功能的不同种类的小装置。在很大程度上，这种进展通过将用于逻辑应用的晶体管、电阻器和电容器小型化并集成到硅上来实现。通过比较，电路板级的无源部件(电阻器、电容器和电感器)在尺寸和密度方面仅取得了逐渐增长的进步。因此，无源部件占据电子系统的日益增大的面积和质量分数(mass fraction)，并且是以较低系统成本使许多电子系统进一步小型化的主要障碍。例如，目前的智能电话通常使用超过1000个分立无源部件。电动汽车的电路板使用约10000个这样的分立无源部件，并且这一趋势在上升。对这样大数目的无源部件的需求主要是由解决电力管理系统的问题的需要驱动的，该电力管理系统通过封装方案(PCB/SLP/SiP)将电力从能量源(电池/主电力)一直驱动到芯片集成电路。
硅电路的小型化允许每单位面积更多的功能。这样的成果是有代价的，并且已经将晶粒(die)的电力管理系统发挥到了极致。当今的硅芯片经受来自晶体管的漏电流、互连网格中的高频反射、沿电力网的寄生开关噪声等所引起的电源噪声的严重影响。这样的电源噪声可能引起电路的电压波动和阻抗失配，并且可能产生门延迟和逻辑误差、抖动等，并且可能是灾难性的。解决这样的问题的方式之一是使用无源电路系统，包括集成在IC中的金属-绝缘体-金属(MIM)去耦电容器。然而，解决晶粒内部的问题的这样的集成方案受到用于在晶粒表面上集成无源电路系统(例如去耦电容器)的空白空间(晶粒上可用的昂贵的有效空间)的限制。据报道，空白空间正在减小，并且在当今一代的每个晶粒中为片上去耦电容器仅分配了约10％。
最近，已经开发了更紧凑的无源部件，例如在WO 2020/080993中描述的分立MIM能量存储部件。这样的紧凑无源部件可以集成在电子部件封装中，例如集成在电子部件封装的背侧上、集成在电子部件封装的连接结构(例如焊球)之间。
尽管与在电路板上电子部件封装之间布置无源部件相比，这样的新型紧凑无源部件或实际上任何部件的布置呈现出巨大的进步，但是仍然存在改进区域。例如，在电子部件封装的背侧上的连接结构之间布置部件可能限制电子部件封装的连接结构密度，使得电子部件封装占据比应当需要的更多的电路板空间。
因此，期望提供一种具有至少一个集成部件的改进的电子部件封装，特别是允许增大的连接结构密度的这种电子部件封装。
发明内容
本发明的目的是提供一种具有至少一个集成部件的改进的电子部件封装，特别是允许增大的连接结构密度的这种电子部件封装。
因此，根据本发明的第一方面，提供了一种电子部件封装，该电子部件封装包括：封装部分，该封装部分包括在该封装部分的第一表面上的多个接触焊盘；部件，该部件具有第一表面以及与该第一表面间隔开的第二表面，第一表面包括接合至封装部分的第一表面上的多个接触焊盘中的第一组接触焊盘的接触焊盘；多个连接结构，该多个连接结构用于电子部件封装的外部电连接；以及RDL堆叠，该RDL堆叠将封装部分的第一表面上的多个接触焊盘中的第二组接触焊盘与用于外部电连接的连接结构互连，RDL堆叠包括：第一导体层，该第一导体层布置在封装部分的第一表面与包括部件的第二表面的平面之间；第二导体层，该第二导体层布置在第一导体层与包括部件的第二表面的平面之间；以及电介质层，该电介质层布置在第一导体层与第二导体层之间，并且包括用于将第一导体层与第二导体层导电连接的通孔。
应当理解，部件的第一表面和第二表面可以基本上彼此平行，并且可以基本上平行于封装部分的顶表面。因此，包括部件的第二表面的上述平面可以基本上平行于封装部分的顶表面。
通过上面指定的RDL堆叠配置，RDL堆叠的第一导体层和第二导体层因此围绕部件的侧表面。RDL堆叠可以具有附加的导体层，该附加的导体层可以围绕或可以不围绕部件的侧表面。
本发明基于以下认识：通过将至少一个部件嵌入RDL堆叠中，可以实现具有通过集成至少一个部件而提供的附加功能的电子部件封装，而不降低电子部件封装的连接结构密度，其中该RDL堆叠将诸如集成电路或中介层的封装部分与电子部件封装的连接结构互连。
原则上，部件可以是任何部件，包括无源部件、有源部件和实现其它功能的部件例如热部件。热部件的示例可以是散热器。应当注意，术语“无源部件”应当被理解为涵盖具有单个电路功能的无源部件例如电容器、电阻器或电感器，以及具有组合电路功能的无源部件例如组合电容器和电感器等。后一种无源部件可以被称为集成无源器件(IPD)。
根据实施方式，RDL堆叠可以完全地将部件嵌入，包括部件的第二表面。
通过由RDL堆叠完全地将部件嵌入(包括部件的侧表面和第二表面)，可以在认为合适的任何地方布置连接结构，而不考虑部件。特别地，可以在不形成穿过部件的通孔(例如所谓的穿硅通孔，TSV)的情况下实现这一点，形成通孔将增加电子部件封装的成本和复杂性。
在各种实施方式中，RDL堆叠还可以包括至少部分地覆盖部件的第二表面的第三导体层。
此外，该部件可以至少部分地被用于电子部件封装的外部电连接的多个连接结构中的至少一个连接结构覆盖。覆盖部件的连接结构的数目可以取决于部件的尺寸以及电子部件封装的连接结构的期望密度。在实施方式中，部件可以被至少四个或更多个连接结构覆盖，该至少四个或更多个连接结构经由RDL堆叠连接至封装部分的接触焊盘。
根据各种实施方式，电子部件封装可以包括电容器部件，该电容器部件可以例如有益于设计包括电子部件封装的电子系统的电力分配网络(PDN)。通过一个或更多个电容器部件的嵌入布置，可以减小电感，并且可以提供更紧凑的电子系统。
此外，在实施方式中，该电容器部件可以是分立的基于纳米结构的电容器，包括：至少第一多个导电纳米结构；电介质材料，该电介质材料将第一多个导电纳米结构中的每个纳米结构嵌入；第一电极，该第一电极导电连接至第一多个纳米结构中的每个纳米结构；第二电极，该第二电极通过电介质材料与第一多个纳米结构中的每个纳米结构分隔开，其中：电容器部件的第一表面上的第一接触焊盘导电连接至第一电极；以及电容器部件的第一表面上的第二接触焊盘导电连接至第二电极。
由于基于纳米结构的电容器可以被制作得非常薄，例如小于100μm、小于50μm、或甚至小于20μm，与相对高的电容相结合，因此这样的电容器非常适合于嵌入在RDL堆叠中。
根据各种实施方式，第一多个导电纳米结构中的导电纳米结构可以是从第一电极生长的垂直纳米结构，该第一电极可以是第一电极层。使用生长的纳米结构允许对纳米结构的特性进行广泛的调整。例如，可以选择生长条件以实现用于给出每个纳米结构的大表面积的形态，这进而可以增加纳米结构能量存储装置的能量存储容量。
纳米结构可以选自纳米线、纳米角、纳米管、纳米墙、晶体纳米结构或无定形纳米结构中的一种。
纳米结构可以有利地是碳纳米结构，例如碳纳米纤维、碳纳米管或碳化物衍生的碳纳米结构。
根据实施方式，电介质材料可以有利地被布置为第一多个导电纳米结构中的每个纳米结构上的共形涂层。
根据实施方式，第二电极可以覆盖电介质材料。
基于纳米结构的电容器中的电介质材料通过防止从第一多个纳米结构中的导电纳米结构到第二电极的电传导来提供能量存储。因此，可以通过在纳米结构-电介质界面处的电荷累积来存储能量。电介质可以有利地是所谓的高k电介质。高k电介质材料例如是HfOx、HfAlOx、TiOx、TaOx、NiOx、MoOx、CuOx、PZT、BaTiOx或其他公知的高k电介质。替选地，电介质可以是基于聚合物的，例如聚丙烯、聚苯乙烯、聚(对二甲苯)、聚对二甲苯基、PBO等。也可以使用其他公知的电介质材料，例如SiOx或SiNx等。可以经由CVD、热处理、ALD或旋涂或喷涂或工业中使用的任何其他合适的方法来沉积电介质材料。
根据本发明的第二方面，提供了一种制造电子部件封装的方法，该方法包括以下步骤：提供具有第一表面的封装部分，该第一表面包括多个接触焊盘；提供具有第一表面、第二表面和侧表面的部件，第一表面包括接触焊盘，第二表面基本上平行于第一表面并且与第一表面间隔开，侧表面将第一表面与第二表面连接；将部件的第一表面上的接触焊盘接合至封装部分的第一表面上的多个接触焊盘中的第一组接触焊盘；在封装部分的第一表面的一部分上以及在部件的第二表面上形成将部件嵌入的RDL堆叠，该RDL堆叠至少包括：底部导体图案，该底部导体图案接合至封装部分的第一表面上的多个接触焊盘中的第二组接触焊盘；顶部导体图案，该顶部导体图案限定用于电子部件封装的外部连接的多个连接结构；以及至少一个电介质层，该至少一个电介质层布置在底部导体图案与顶部导体图案之间，并且包括用于将底部导体图案与顶部导体图案导电连接的通孔。
总之，本发明因此涉及一种电子部件封装，该电子部件封装包括：封装部分，该封装部分包括在该封装部分的第一表面上的多个接触焊盘；部件，该部件具有第一表面以及与该第一表面间隔开的第二表面，第一表面包括接合至封装部分的第一表面上的多个接触焊盘中的第一组接触焊盘的接触焊盘；多个连接结构，该多个连接结构用于电子部件封装的外部电连接；以及RDL堆叠，该RDL堆叠将封装部分的第一表面上的多个接触焊盘中的第二组接触焊盘与用于外部电连接的连接结构互连，该RDL堆叠包括：第一导体层；第二导体层；以及电介质层，该电介质层布置在第一导体层与第二导体层之间，并且包括用于将第一导体层与第二导体层导电连接的通孔。
附图说明
现在将参照示出本发明的示例实施方式的附图更详细地描述本发明的这些和其他方面，在附图中：
图1示意性地示出了包括根据本发明的实施方式的电子系统的、此处呈移动电话形式的示例电子设备；
图2是图1中的电子系统的一部分的放大图；
图3是根据现有技术的电子部件封装的示例图示；
图4示意性地示出了根据本发明的电子部件封装的示例实施方式；
图5A是图4中的电子部件封装的示意性局部截面图；
图5B是图5A中的图示的一部分的放大图；
图6A是包括在图5A至图5B的电子部件封装中的呈MIM能量存储部件形式的示例性无源部件的部分开放的透视示意性图示；
图6B是图6A中的MIM能量存储部件的示意性截面图；
图7是图6A至图6B中的MIM能量存储部件的示例配置的放大图示；以及
图8是示出根据本发明的实施方式的方法的示例实施方式的流程图。
具体实施方式
图1示意性地示出了根据本发明的实施方式的电子设备，此处呈移动电话1的形式。在图1的简化和示意性的图示中，指示出了移动电话——像大多数电子设备一样——包括控制电子设备1的操作的电子系统3，以及用于向电子系统3和电子设备1的其他部分供应电力的电源，此处呈电池5的形式。
尽管此处已经通过移动电话1来举例说明根据本发明的实施方式的电子设备，但是应当理解，根据本发明的各种实施方式的电子部件封装可以同样包括在其他类型的电子设备中，并且对于其他类型的电子设备同样有用，其他类型的电子设备诸如例如：AR、VR、MR；娱乐单元；导航设备；通信设备；固定位置数据单元；移动位置数据单元；全球定位系统(GPS)设备；智能手表；可穿戴计算设备；平板电脑；服务器；计算机；便携式计算机；移动计算设备；电池充电器；USB设备；台式计算机；个人数字助理(PDA)；监视器；计算机监视器；电视机；调谐器；无线电；卫星无线电；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；汽车；电动车辆；车辆部件；航空电子系统；无人机；以及多旋翼飞行器。
在现代电子设备中，电子系统3(在一些应用中也被称为逻辑板)需要能够处理非常繁重的计算任务，这可能例如包括高级图像处理等。电子系统3可能还需要间歇性地同时处理各种不同的任务。这样的任务可能涉及由不同半导体部件执行的处理，这些半导体部件可能至少部分地专用于执行它们各自的任务。
图2是图1中的电子系统3的放大图，并且示意性地示出了电子系统3包括衬底7、多个半导体部件9(为了避免使附图混乱，由附图标记仅指示了图2中一个半导体部件)、以及用于从电源5接收电力的电源接口11。为了有效且可靠地将电力从电源接口11分配到半导体部件9，电子系统3还包括电力分配网络(PDN)。如上面进一步讨论和说明的，可能存在对PDN的严格要求。PDN应当能够在宽频率范围内以明确定义的电压电平向电子系统3的所有半导体部件9供应足够的电力。例如，不同的半导体部件9可能表现出所需电力的突然变化。PDN应当能够适应这种情况，而不会过度改变供应电压，也不会干扰对其他半导体部件的电力供应。因此，设计PDN和确定PDN的尺寸是开发电子系统3的团队面临的一项具有挑战性的任务。成功的PDN可能需要仔细设计衬底7、半导体部件9以及有目的地选择和布置大量电容器部件13(再次，在图2中，由附图标记仅指示了PDN中包括的一个电容器)。
本发明的实施方式使得能够在具有由诸如电容器的部件占用的较小衬底空间的电子系统中设计PDN，并且还可以提供电子部件9的占用面积的减小。这进而提供了更紧凑的电子系统，这可以允许具有更小尺寸和/或改进的性能的电子设备。例如，对于电子设备例如移动电话1的给定整体尺寸，可以容纳更大的电池。电子系统的较小的物理尺寸本身可以有助于促进电子系统的PDN的设计和配置，这是因为导体长度较短而减小了电感。
此外，所公开的主题针对电路设计者提供了新颖的手段来满足由末端用户——例如给定设备(例如，移动电话、计算机等)的制造商——设定的电力完整性准则。
图3示意性地示出了根据现有技术的电子部件封装109的安装侧。电子部件封装109包括大量连接结构15，在这种情况下为BGA焊球，连接结构15用于电子部件封装109的外部电连接。如图3所示，电子部件封装109设置有布置在连接结构15之间的无源部件17a至17c。利用这种现有技术配置，无源部件17a至17c可以被布置在集成电路附近，这可以简化如上面所描述的PDN系统的设计和实现。
然而，对于图3中的现有技术配置，部件封装109的面积增加，这是因为无源部件17a至17c所占据的面积不能被连接结构15填充。
图4是根据本发明的实施方式的电子部件封装9的示意性图示，其中无源部件17a至17c以如下方式集成在电子部件封装9中：连接结构15可以分布在电子部件封装9的整个安装侧上。这提供了电子部件封装9的面积的减小，其具有如上面所描述的各种优点。
图5A是图4中的电子部件封装9沿图4中的线A-A'截取的截面的示意性局部截面图。图5B是图5A中的图示的一部分的放大图。
参照图5A至图5B，除了上面提及的连接结构15和诸如无源部件17a至17c(在图5A至图5B的截面图中仅有一个无源部件17c)的部件之外，电子部件封装9包括封装部分19和RDL堆叠21。
如图5B可以看出，封装部分19包括封装部分19的第一表面25上的接触焊盘23a至23d。在图5A至图5B中可见的无源部件17c具有(主要参照图5B)第一表面27以及与第一表面27间隔开的第二表面29。无源部件17c的第一表面27包括接触焊盘31a至31b(这些接触焊盘中仅一个31a在图5B中可见)，所述接触焊盘31a至31b接合至部件部分19的第一表面25上的第一组接触焊盘23a。
在图5A至图5B中的电子部件封装9的示例配置中，RDL堆叠21包括第一导体层33a、第二导体层33b、第三导体层33c和第四导体层33d。如图5B中示意性地指示的，RDL堆叠21还包括第一导体层33a与第二导体层33b之间的第一电介质层35a、第二导体层33b与第三导体层33c之间的第二电介质层35b、以及第三导体层33c与第四导体层33d之间的第三电介质层35c。电介质层35a至35c包括通孔37a至37c，所述通孔37a至37c用于将由相应的电介质层分隔开的成对的导体层进行导电连接。
RDL堆叠21将无源部件17c嵌入，并且将封装部分19的第一表面25上的第二组接触焊盘23b至23d与用于外部电连接的连接结构15互连。在图5B的截面图中，一个接触焊盘23b与连接结构15之一之间的互连是可见的。如图5B中示意性地示出的，这种互连可以通过导体层33a至33d和通孔37a至37c来实现。
继续参照图5B，第一导体层33a、第二导体层33b和第三导体层33c都布置在封装部分9的第一表面25与包括无源部件17c的第二表面29的平面之间。第四导体层33d完全地覆盖无源部件17c，并且提供覆盖无源部件17c的连接结构15的连接点。
为了紧凑且可靠的连接，无源部件17c可以通过共价键接合至封装部分19。为此，参照图5B，封装部分19的第一表面25上的第一组多个接触焊盘中的每个接触焊盘23a可以被氧化物层39包围，并且无源部件17c的第一表面27上的每个接触焊盘31a可以被氧化物层41包围。封装部分19的第一表面25上的氧化物层39和封装部件17c的第一表面27上的氧化物层41可以通过共价键彼此接合。封装部分19的接触焊盘23a和无源部件17c的相应接触焊盘31也可以通过共价键彼此接合。
根据形成这样的共价键的一个示例性方法，可以在室温下形成初始氧化物-氧化物键，然后可以通过加热形成金属-金属键，由此氧化物和金属的不同CTE导致金属-金属压力，使得能够形成共价金属-金属键。
封装部分19可以例如包括半导体电路例如集成电路，该半导体电路可以是处理器电路。在实施方式中，封装部分19的第一表面25可以由半导体电路的第一表面构成。此外，在实施方式中，封装部分19可以包括中介层(interposer)。在这样的实施方式中，封装部分19的第一表面25可以由中介层的第一表面构成。在后面的实施方式中，半导体电路可以安装在中介层的第一表面上，或者安装在中介层的与第一表面相对的第二表面上。
根据各种实施方式，无源部件17c可以是能量存储部件，例如电容器部件。有利地，这样的能量存储部件可以是基于纳米结构的，因为这样的部件可以提供高的能量存储能力和非常薄的外形(例如小于50μm，或甚至小于20μm)的有益组合。
图6A是可以包括在图5A至图5B的电子部件封装9中的呈MIM能量存储部件17c形式的示例性无源部件的部分开放的透视示意性图示。MIM能量存储部件17c可以是分立电容器部件，包括MIM装置43、第一接触焊盘31a、第二接触焊盘31b、以及电介质封装材料，其至少部分地嵌入MIM装置43以至少部分地形成能量存储部件17c的外边界表面。
图6B是图6A中的MIM能量存储部件17c的沿图6A中的线B-B'截取的截面的示意性截面图。在图6B中，可以看到MIM能量存储部件的这个实施方式包括MIM能量存储部件层45和接触焊盘层47。MIM能量存储部件层45包括：底部电极49；多个导电垂直纳米结构51(在图6B中这些导电垂直纳米结构中的仅一个由附图标记指示，以避免使附图混乱)；底部传导控制层53；以及包括交替的传导控制层与电极层的分层堆叠55，该分层堆叠55共形地覆盖底部传导控制层53。下面将参照图7更详细地描述MIM能量存储部件层45的示例配置。
接触焊盘层47包括上面参照图6A提及的第一接触焊盘31a和第二接触焊盘31b，以及上面结合图5B描述的氧化物层41。如图6B中示意性地指示的，第一接触焊盘31a导电连接至底部电极49，并且第二接触焊盘31b导电连接至分层堆叠55中的所选择的电极层。特别地，第二接触焊盘31b导电连接至分层堆叠55中的每个奇数编号的电极层。当参照图7更详细地说明分层堆叠55的配置时，这将在下面变得更清楚。还应当注意的是，尽管分层堆叠55可能是有益的，但是在功能上可以由单个电极层来替换它。这样的结构也会非常适合于根据本发明的各种实施方式的电子部件封装9。
如图6B中示意性地示出的，电绝缘封装材料57将MIM装置43嵌入。
图7是图6A至图6B中的MIM能量存储部件17c的示例配置的放大局部图示。如图7中示意性地示出的，导电垂直纳米结构51中的每一个从与底部电极49导电接触的第一端57延伸至顶端59。特别地，导电垂直纳米结构51可以有利地从底部电极49生长，该底部电极49进而可以设置在衬底50上。衬底50可以被变薄，或可选地，被去除。如在图7的放大部分中最佳地看出的，底部传导控制层53共形地覆盖纳米结构51。在图7的示例配置中，底部传导控制层53附加地共形地覆盖底部电极49的未被纳米结构51覆盖的部分。
继续参照图7的放大部分，交替的传导控制层与电极层的分层堆叠55覆盖底部传导控制层53，并且该分层堆叠55至少包括在分层堆叠55的底部处的第一奇数编号的(第一)电极层61、直接在第一奇数编号的电极层61上的第一奇数编号的(第一)传导控制层63、以及直接在第一奇数编号的传导控制层63上的第一偶数编号的(第二)电极层65。在图7的示例配置中，分层堆叠55附加地包括第一偶数编号的(第二)传导控制层67和第二奇数编号的(第三)电极层69。尽管在图7中未示出，但是分层堆叠55中的每个偶数编号的电极层(第二电极层65)导电连接至底部电极49，并且分层堆叠55中的每个奇数编号的电极层(第一电极层61和第三电极层69)导电连接至分层堆叠中的任何其他奇数编号的电极层(彼此导电连接)。
在MIM能量存储部件17c是电容器部件的实施方式中，每个传导控制层由固体电介质制成。
在图7的示例配置中，最顶部电极层(在这种情况下，为第三电极层69)完全地填充相邻纳米结构51之间的空间，多于纳米结构51的第一端57与第二端59之间的一半。在图7中的示例性配置中，最顶部电极层69完全地填充相邻纳米结构51之间的空间，从第一端57一直到第二端59，以及更多。
尽管在图7中未示出，但是应当理解分层堆叠中的任何层都可以由子层形成。特别地，最顶部电极层69可以包括第一子层和第二子层，第一子层共形地覆盖直接位于下方的传导控制层67，第二子层填充纳米结构51之间的空间。
此外，根据本发明公开内容，图中未示出的附加子层，例如作为金属扩散阻挡层，可以方便地存在。
图8是示意性地示出根据本发明的示例实施方式的用于制造根据本发明的实施方式的电子部件封装的方法的流程图。
在第一步骤100中，提供封装部分19。如上面所提及的，封装部分19可以包括半导体电路和/或中介层。封装部分19具有包括多个接触焊盘23a至23d的第一表面25。
在步骤101中提供无源部件17c。无源部件17c具有包括接触焊盘31a至31c的第一表面27、基本上平行于第一表面27并且与第一表面27间隔开的第二表面29、以及将第一表面27与第二表面29连接的侧表面。
在随后的步骤102中，将无源部件17c的第一表面27上的接触焊盘31a至31b接合至封装部分19的第一表面25上的多个接触焊盘中的第一组接触焊盘23a。如上面进一步描述的，该接合可以以下述方式执行：在相应接触焊盘之间形成共价键。
此后，在步骤103中，在封装部分19的第一表面25的一部分上以及在无源部件17c的第二表面29上形成RDL堆叠21，从而嵌入无源部件17c。RDL堆叠至少包括：底部导体图案33a，该底部导体图案33a接合至封装部分19的第一表面25上的多个接触焊盘中的第二组接触焊盘23b至23d；顶部导体图案33d，该顶部导体图案33d限定用于电子部件封装9的外部连接的多个连接结构15；以及至少一个电介质层35a至35c，所述至少一个电介质层35a至35c布置在底部导体图案33a与顶部导体图案33d之间，并且包括用于将底部导体图案33a与顶部导体图案33d导电连接的通孔37a至37c。
本领域技术人员认识到，本发明绝不限于上面所描述的优选实施方式。相反，在所附权利要求的范围内，许多修改和变型是可行的。
在权利要求中，词语“包括”不排除其他要素或步骤，并且不定冠词“一”或“一个”不排除多个。单个处理器或其他单元可以实现权利要求中所记载的若干项的功能。在相互不同的从属权利要求中记载某些措施的这一事实并不表示这些措施的组合不能被有利地使用。权利要求中的任何附图标记不应当被解释为限制范围。

Claims (19)

1.一种电子部件封装，包括：
封装部分，所述封装部分包括在所述封装部分的第一表面上的多个接触焊盘；
部件，所述部件具有第一表面以及与所述第一表面间隔开的第二表面，所述第一表面包括接合至所述封装部分的第一表面上的所述多个接触焊盘中的第一组接触焊盘的接触焊盘；
多个连接结构，所述多个连接结构用于所述电子部件封装的外部电连接；以及
RDL堆叠，所述RDL堆叠将所述封装部分的第一表面上的所述多个接触焊盘中的第二组接触焊盘与用于外部电连接的所述连接结构互连，所述RDL堆叠包括：
第一导体层，所述第一导体层布置在所述封装部分的第一表面与包括所述部件的第二表面的平面之间；
第二导体层，所述第二导体层布置在所述第一导体层与包括所述部件的第二表面的所述平面之间；以及
电介质层，所述电介质层布置在所述第一导体层与所述第二导体层之间，并且包括用于将所述第一导体层与所述第二导体层导电连接的通孔。
2.根据权利要求1所述的电子部件封装，其中，所述RDL堆叠将所述部件嵌入，包括所述部件的第二表面。
3.根据权利要求2所述的电子部件封装，其中，所述RDL堆叠还包括至少部分地覆盖所述部件的第二表面的第三导体层。
4.根据权利要求3所述的电子部件封装，其中，所述部件至少部分地被用于所述电子部件封装的外部电连接的所述多个连接结构中的至少一个连接结构覆盖。
5.根据权利要求4所述的电子部件封装，其中，所述第三导体层直接连接至用于所述电子部件封装的外部电连接的所述连接结构的至少一个子集。
6.根据前述权利要求中任一项所述的电子部件封装，其中：
所述封装部分的第一表面上的所述多个接触焊盘中的所述第一组接触焊盘中的每个接触焊盘被氧化物层包围；
所述部件的第一表面上的每个接触焊盘被氧化物层包围；以及
所述封装部分的第一表面上的氧化物层通过共价键接合至所述部件的第一表面上的氧化物层。
7.根据前述权利要求中任一项所述的电子部件封装，其中，所述部件是电容器部件。
8.根据权利要求7所述的电子部件封装，其中，所述电容器部件是分立的基于纳米结构的电容器，其包括：
至少第一多个导电纳米结构；
电介质材料，所述电介质材料将所述第一多个导电纳米结构中的每个纳米结构嵌入；
第一电极，所述第一电极导电连接至所述第一多个纳米结构中的每个纳米结构；
第二电极，所述第二电极通过所述电介质材料与所述第一多个纳米结构中的每个纳米结构分隔开，其中：
所述电容器部件的第一表面上的第一接触焊盘导电连接至所述第一电极；以及
所述电容器部件的第一表面上的第二接触焊盘导电连接至所述第二电极。
9.根据权利要求8所述的电子部件封装，其中：
所述第一电极是第一电极层；以及
所述第一多个纳米结构中的每个纳米结构垂直地布置在所述第一电极层上。
10.根据权利要求9所述的电子部件封装，其中，所述第一多个纳米结构中的每个纳米结构从所述第一电极层垂直生长。
11.根据权利要求8至10中任一项所述的电子部件封装，其中，将所述第一多个纳米结构中的每个纳米结构嵌入的所述电介质材料被布置为所述第一多个导电纳米结构中的每个纳米结构上的共形涂层。
12.根据权利要求8至11中任一项所述的电子部件封装，其中，所述第二电极覆盖将所述第一多个纳米结构中的每个纳米结构嵌入的所述电介质材料。
13.根据前述权利要求中任一项所述的电子部件封装，其中，所述封装部分包括半导体电路。
14.根据权利要求13所述的电子部件封装，其中：
所述封装部分的第一表面由所述半导体电路的第一表面构成。
15.根据权利要求1至13中任一项所述的电子部件封装，其中，所述封装部分包括中介层。
16.根据权利要求15所述的电子部件封装，其中：
所述封装部分的第一表面由所述中介层的第一表面构成。
17.一种电子设备，包括：
电路板；以及
根据前述权利要求中任一项所述的电子部件封装，其中，使用用于所述电子部件封装的外部电连接的所述多个连接结构，所述电子部件封装连接至所述电路板。
18.根据权利要求17所述的电子设备，其中，所述电子设备是以下之一：应用处理器系统级封装；移动电话；娱乐单元；导航设备；通信设备；固定位置数据单元；移动位置数据单元；全球定位系统(GPS)设备；智能手表；可穿戴计算设备；平板电脑；服务器；计算机；便携式计算机；移动计算设备；电池充电器；USB设备；台式计算机；个人数字助理(PDA)；监视器；计算机监视器；电视；调谐器；无线电收发设备；卫星无线电收发设备；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；汽车；电动车辆；车辆部件；航空电子系统；无人机；以及多旋翼飞行器。
19.一种制造电子部件封装的方法，包括以下步骤：
提供具有第一表面的封装部分，所述第一表面包括多个接触焊盘；
提供具有第一表面、第二表面和侧表面的部件，所述第一表面包括接触焊盘，所述第二表面基本上平行于所述第一表面并且与所述第一表面间隔开，所述侧表面将所述第一表面与所述第二表面连接；
将所述部件的第一表面上的接触焊盘接合至所述封装部分的第一表面上的所述多个接触焊盘中的第一组接触焊盘；
在所述封装部分的第一表面的一部分上以及在所述部件的第二表面上形成将所述部件嵌入的RDL堆叠，所述RDL堆叠至少包括：底部导体图案，所述底部导体图案接合至所述封装部分的第一表面上的所述多个接触焊盘中的第二组接触焊盘；顶部导体图案，所述顶部导体图案限定用于所述电子部件封装的外部连接的多个连接结构；以及至少一个电介质层，所述至少一个电介质层布置在所述底部导体图案与所述顶部导体图案之间，并且包括用于将所述底部导体图案与所述顶部导体图案导电连接的通孔。
CN202180053853.XA 2020-09-10 2021-09-07 具有集成部件和重新分布层堆叠的电子部件封装 Pending CN116034466A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE2051064-0 2020-09-10
SE2051064 2020-09-10
PCT/SE2021/050853 WO2022055405A1 (en) 2020-09-10 2021-09-07 Electronic component package with integrated component and redistribution layer stack

Publications (1)

Publication Number Publication Date
CN116034466A true CN116034466A (zh) 2023-04-28

Family

ID=80631979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180053853.XA Pending CN116034466A (zh) 2020-09-10 2021-09-07 具有集成部件和重新分布层堆叠的电子部件封装

Country Status (7)

Country Link
US (1) US20230275044A1 (zh)
EP (1) EP4211723A1 (zh)
JP (1) JP2023543672A (zh)
KR (1) KR20230065242A (zh)
CN (1) CN116034466A (zh)
TW (1) TW202230653A (zh)
WO (1) WO2022055405A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018125254A1 (en) * 2016-12-31 2018-07-05 Intel Corporation Electronic device package
US10943869B2 (en) * 2017-06-09 2021-03-09 Apple Inc. High density interconnection using fanout interposer chiplet
KR102404057B1 (ko) * 2017-10-19 2022-05-31 삼성전자주식회사 반도체 패키지
KR101939046B1 (ko) * 2017-10-31 2019-01-16 삼성전기 주식회사 팬-아웃 반도체 패키지
US10847505B2 (en) * 2018-04-10 2020-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip semiconductor package
JP7430718B2 (ja) * 2018-10-18 2024-02-13 スモルテク アクティエボラーグ ディスクリート金属－絶縁体－金属（ｍｉｍ）エネルギー蓄積部品及びその製造方法
KR102160035B1 (ko) * 2018-11-06 2020-09-25 삼성전자주식회사 반도체 패키지
US11721677B2 (en) * 2018-12-27 2023-08-08 Intel Corporation Microelectronic assemblies having an integrated capacitor

Also Published As

Publication number Publication date
KR20230065242A (ko) 2023-05-11
JP2023543672A (ja) 2023-10-18
US20230275044A1 (en) 2023-08-31
WO2022055405A1 (en) 2022-03-17
EP4211723A1 (en) 2023-07-19
TW202230653A (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
US9401395B2 (en) Decoupling MIM capacitor designs for interposers and methods of manufacture thereof
US6532143B2 (en) Multiple tier array capacitor
US9076881B2 (en) Bump structure including nano-wires and a body connecting ends of the nano-wires, semiconductor package having the bump structure and method of manufacturing the semiconductor package
US6191479B1 (en) Decoupling capacitor configuration for integrated circuit chip
TWI543272B (zh) 具有基底穿孔（ｔｓｖ）中介層之半導體封裝以及製造該半導體封裝的方法
US20230075019A1 (en) Electronic system with power distribution network including capacitor coupled to component pads
JP2021087007A (ja) 集積回路のメタライゼーションスタックの配線工程における選択的な相互接続
JP6377178B2 (ja) 埋込型パッケージ基板コンデンサ
WO2005067045A1 (en) Array capacitors with voids to enable a full-grid socket
JP2009076815A (ja) 半導体装置
CN115428107B (zh) 具有分层堆叠的金属-绝缘体-金属(mim)能量存储装置和制造方法
US20230275044A1 (en) Electronic component package with integrated component and redistribution layer stack
KR20120069797A (ko) 관통 실리콘 비아 커패시터, 이의 제조 방법 및 이를 포함하는 3차원 집적 회로
US20230215909A1 (en) Capacitor structure and method for forming the same
US20220005777A1 (en) Semiconductor assembly with discrete energy storage component
CN221201179U (zh) 封装结构
CN116613155A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination