CN106856177B - 应用于测试的裸芯片结构及其制造方法 - Google Patents
应用于测试的裸芯片结构及其制造方法 Download PDFInfo
- Publication number
- CN106856177B CN106856177B CN201611066316.6A CN201611066316A CN106856177B CN 106856177 B CN106856177 B CN 106856177B CN 201611066316 A CN201611066316 A CN 201611066316A CN 106856177 B CN106856177 B CN 106856177B
- Authority
- CN
- China
- Prior art keywords
- pad
- pcb board
- main pcb
- pcb plate
- protective cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
Abstract
本发明公开一种应用于测试的裸芯片结构及其制造方法。该结构100包括：主PCB板101、副PCB板102、裸芯片103、焊盘104/106、键合丝105/107、垫片110、金属排针111、保护罩112及电气绝缘油114；垫片110粘结主PCB板101上且裸芯片103粘结垫片110上；焊盘104环绕于裸芯片103四周并设置于主PCB板101上且通过键合丝105与裸芯片103的金属PAD连接；副PCB板102位于焊盘104外围并粘结主PCB板101上且通过金属插针111与主PCB板101实现电气连接；焊盘106设置于副PCB板102上且通过键合丝107与裸芯片103的金属PAD连接；保护罩112粘结于主PCB板101上并在其内部注入电气绝缘油114。本发明中，结构呈高低高阶梯状，提高了单位面积上键合丝的密度，能够保证裸芯片粘结时金属PAD免受污染，避免裸芯片和键合丝在空气中氧化。
Description
技术领域
本发明涉及半导体集成电路测试技术领域，涉及一种裸芯片与印制电路板连接和保护结构及其制造方法。
背景技术
芯片流片完成后，一般要将裸片封装于塑料材料或陶瓷材料中，对其提供环境保护，然后才能进行各种功能测试。封装周期占用了宝贵的测试时间，减缓产品的市场化步伐，因此对裸芯片进行测试成为国际上研究的热点。
晶圆级测试可通过晶圆探针及专用测试台对裸芯片进行测试，但只能够完成较为简单的测试任务，在芯片实际功能的测试方面有较多的局限性；国外一些公司推出KGD(Known Good Die)裸芯片产品，采用专用的夹具对裸芯片进行测试，夹具的特殊定制及开发周期仍不能满足芯片测试的时效性要求；目前，较为常用的是把裸芯片固定在PCB板上，使用键合机将芯片引脚和PCB板焊盘进行连接，再用专用胶水对整个结构进行覆盖保护，即可在实验室环境中对芯片进行全面的功能测试。但胶水一旦固化便很难从裸芯上去除，可维修性不佳，且胶水覆盖裸芯片的过程中可能会造成键合丝间的接触连接，可靠性较差。随着芯片复杂度的越来越高，功能管脚数量数以百计，需在PCB板上加工同样数量的一圈绑定焊盘作为键合点，由于键合丝长度要求，金属绑定焊盘面积和间距受到限制，键合时极易造成键合丝间的碰触连接，对PCB板加工精度及键合操作人员技术水平要求较高，在普通实验室条件下实现多管脚裸芯片和PCB板间的有效连接难度较大；且裸芯片面积越大，在PCB板上进行粘结时所需的导电胶越多，裸芯片按压在PCB板上时，会造成导电胶在裸芯片侧边的外溢，极易黏附在裸芯片金属PAD上，在金属PAD间形成短路，造成裸芯片报废。
发明内容
为了解决上述的技术问题，本发明提供了一种应用于测试的裸芯片结构及其制造方法。
本发明一实施例提供了一种应用于测试的裸芯片结构100，包括：主PCB板101、副PCB板102、裸芯片103、第一焊盘104、第一键合丝105、第二焊盘106、第二键合丝107、垫片110、金属排针111、保护罩112及电气绝缘油114；其中，
所述垫片110粘结于所述主PCB板101上且所述裸芯片103粘结于所述垫片110上；所述第一焊盘104环绕于所述裸芯片103四周并设置于所述主PCB板101上且通过所述第一键合丝105与所述裸芯片103的金属PAD连接；所述副PCB板102位于所述第一焊盘104外围并粘结于所述主PCB板101上且通过所述金属插针111与所述主PCB板101实现电气连接；所述第二焊盘106设置于所述副PCB板102上且通过所述第二键合丝107与所述裸芯片103的金属PAD连接；所述保护罩112粘结于所述主PCB板101上且将所述副PCB板102、所述裸芯片103、所述第一焊盘104、所述第一键合丝105、所述第二焊盘106、所述第二键合丝107及所述垫片110封装于其内部，并在其内部注入所述电气绝缘油114。
在本发明的一个实施例中，所述主PCB板101设置有第一通孔108，所述副PCB板102对应设置有第二通孔109，所述金属插针111插入对应设置的所述第一通孔108及所述第二通孔109以实现所述主PCB板101和所述副PCB板102的电气连接。
在本发明的一个实施例中，所述第一焊盘104交错排列于所述主PCB板101上，所述第二焊盘106交错排列于所述副PCB板102上。
在本发明的一个实施例中，所述保护罩112上表面设置有两个开孔113；其中一个开孔113用于注射所述电气绝缘油114且另一个开孔113用于排气并观察是否有所述电气绝缘油114溢出以确定所述保护罩112内是否存满所述电气绝缘油114。
本发明的另一个实施例提供了一种应用于测试的裸芯片结构100的制造方法，包括：
制作主PCB板101，并在所述主PCB板101表面制作第一焊盘104；
在所述主PCB板101表面的指定位置粘结垫片110并在所述垫片110表面粘结裸芯片103；
采用键合工艺将第一键合丝105的两端键合于所述裸芯片103的金属PAD及所述第一焊盘104上；
制作副PCB板102，并在所述副PCB板102表面制作第二焊盘106；
将所述副PCB板102粘结于所述主PCB板101上；
采用键合工艺将第二键合丝107的两端键合于所述裸芯片103的金属PAD及所述第二焊盘106上，采用金属插针111连接所述主PCB板101和所述副PCB板102以实现电气连接；
将所述保护罩112粘结于所述主PCB板101上以使所述副PCB板102、所述裸芯片103、所述第一焊盘104、所述第一键合丝105、所述第二焊盘106、所述第二键合丝107及所述垫片110一并封装于所述保护罩112内；
将电气绝缘油114通过所述保护罩112表面的一个开孔113注入至所述保护罩112内部，并观察所述保护罩112表面的另一个开孔113是否有所述电气绝缘油114溢出以确定所述电气绝缘油114是否已存满所述保护罩112，从而形成所述应用于测试的裸芯片结构100。
在本发明的一个实施例中，采用金属插针111连接所述主PCB板101和所述副PCB板102以实现电气连接，包括：
在所述主PCB板101上制作第一通孔108，在所述副PCB板102对应设置有第二通孔109，将所述金属插针111插入对应设置的所述第一通孔108及所述第二通孔109以实现所述主PCB板101和所述副PCB板102的电气连接。
在本发明的一个实施例中，在所述电气绝缘油114存满所述保护罩112之后，还包括：
在所述保护罩112上表面涂抹一层密封胶以对所述保护罩112上的开孔113进行密封。
本发明的又一个实施例提供了一种应用于测试的裸芯片结构100的制造方法，包括：
选取主PCB板101，在所述主PCB板101表面制作粘结副PCB板102的第一边界线201、粘结垫片110的第二边界线202及粘结保护罩112的第三边界线203；并在所述主PCB板101表面沿所述第二边界线202外围制作呈交错排列的第一焊盘104；
将所述垫片110沿所述第二边界线202粘结于所述主PCB板101表面上并将裸芯片103粘结于所述垫片110表面上，采用第一键合丝105连接所述裸芯片103的金属PAD和所述第一焊盘104；
选取呈中空型的副PCB板102，在所述副PCB板102表面制作呈交错排列的第二焊盘106，并将所述副PCB板102沿所述第一边界线201固定于所述主PCB板101表面上，采用第二键合丝107连接所述裸芯片103的金属PAD和所述第二焊盘106；
在所述保护罩112表面制作两个开孔113并沿所述第三边界线203粘结于所述主PCB板101上，将电气绝缘油114注入其中一个所述开孔113并观察另一个所述开孔113是否有所述电气绝缘油114溢出以确定所述电气绝缘油114是否已存满所述保护罩112，从而形成所述应用于测试的裸芯片结构100。
在本发明的一个实施例中，将所述副PCB板102沿所述第一边界线201固定于所述主PCB板101表面上，包括：
将所述副PCB板102粘结于所述主PCB板101上并采用金属插针111连接所述主PCB板101和所述副PCB板102以实现电气连接。
与现有技术相比，本发明的有益效果为：
1.本发明的垫片采用粘结方式固定在主PCB板上，避免采用直接印制板加工凸台的复杂步骤和费用；
2.垫片的引入使裸芯片粘结时溢出的导电胶在重力作用下往下流动，可有效避免对裸芯片金属PAD的污染；
3.交错型的绑定焊盘减少了相邻键合丝间的碰触连接；
4、使用副PCB板后，连接结构呈高低高阶梯状，充分使键合丝在空间进行分布，提高了单位面积上键合丝的密度；
5、完成后的保护罩内密封有一定的电气绝缘油，可避免裸芯片和键合丝在空气中的氧化；
6、电气绝缘油流动性较好，可避免一般胶水覆盖裸片的过程中可能造成的键合丝间的接触连接；
7、若裸芯片在测试过程中损坏，直接去除保护罩并清洗电气绝缘油即可对裸芯片进行更换，保证了测试PCB板的重复利用；
8、本发明结构简单，成本低，易于加工，工程应用可实施性较佳。
附图说明
为了清楚说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍。下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员，在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本发明实施例提供的一种应用于测试的裸芯片结构的结构示意图；
图2为本发明实施例提供的一种主PCB板的布图设计示意图；
图3为本发明实施例提供的一种副PCB板的布图设计示意图；
图4为本发明实施例提供的一种主PCB板和副PCB板层叠的布图设计示意图；
图5为本发明实施例提供的一种保护罩的结构示意图；
图6为本发明实施例提供的一种注射器的示意图；
图7为本发明实施例提供的一种应用于测试的裸芯片结构的制造方法流程示意图；
图8为本发明实施例提供的另一种应用于测试的裸芯片结构的制造方法流程示意图；
图9a-图9i为本发明实施例提供的一种应用于测试的裸芯片结构的工艺流程示意图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方案对本发明一种裸芯片与印制电路板连接和保护结构及制作方法作进一步详细描述。实例仅代表可能的变化，除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的部分和特征。本发明的实施方案的范围包括权利要求书的整个范围，以及权利要求书的所有可获得的等同物。
下面结合附图对本发明做进一步详细说明。
实施例一
请参见图1，图1为本发明实施例提供的一种应用于测试的裸芯片结构的结构示意图，其中，该结构100包括：主PCB板101、副PCB板102、裸芯片103、第一焊盘104、第一键合丝105、第二焊盘106、第二键合丝107、垫片110、金属排针111、保护罩112及电气绝缘油114。
其中，所述垫片110粘结于所述主PCB板101上且所述裸芯片103粘结于所述垫片110上；所述第一焊盘104环绕于所述裸芯片103四周并设置于所述主PCB板101上且通过所述第一键合丝105与所述裸芯片103的金属PAD连接；所述副PCB板102位于所述第一焊盘104外围并粘结于所述主PCB板101上且通过所述金属插针111与所述主PCB板101实现电气连接；所述第二焊盘106设置于所述副PCB板102上且通过所述第二键合丝107与所述裸芯片103的金属PAD连接；所述保护罩112粘结于所述主PCB板101上且将所述副PCB板102、所述裸芯片103、所述第一焊盘104、所述第一键合丝105、所述第二焊盘106、所述第二键合丝107及所述垫片110封装于其内部，并在其内部注入所述电气绝缘油114。
其中，所述主PCB板101设置有第一通孔108，所述副PCB板102对应设置有第二通孔109，所述金属插针111插入对应设置的所述第一通孔108及所述第二通孔109以实现所述主PCB板101和所述副PCB板102的电气连接。
其中，所述第一焊盘104交错排列于所述主PCB板101上，所述第二焊盘106交错排列于所述副PCB板102上。
其中，所述保护罩112上表面设置有两个开孔113；其中一个开孔113用于注射所述电气绝缘油114且另一个开孔113用于排气并观察是否有所述电气绝缘油114溢出以确定所述保护罩112内是否存满所述电气绝缘油114。
可选地，请一并参见图2、图3、图4、图5及图6，图2为本发明实施例提供的一种主PCB板的布图设计示意图；图3为本发明实施例提供的一种副PCB板的布图设计示意图；图4为本发明实施例提供的一种主PCB板和副PCB板层叠的布图设计示意图；图5为本发明实施例提供的一种保护罩的结构示意图；图6为本发明实施例提供的一种应用于测试的裸芯片结构的制造方法流程示意图；图7为本发明实施例提供的一种注射器的示意图。
具体地，主PCB板101上设置有交错型的第一焊盘104、用于和副PCB板102连接的第一通孔108、副PCB板102粘结的第一边界线201、垫片110粘结的第二边界线202、保护罩112粘结的第三边界线203，用于承载副PCB板102、垫片110和保护罩112。副PCB板102上设置有交错型的第二焊盘106及用于和主PCB板101连接的第二通孔109。垫片110用于承载裸芯片103。金属插针111用于实现主PCB板101和副PCB板102可靠的电气及机械连接。使用粘结胶将保护罩粘112结在主PCB板101上，为裸芯片103提供无氧的封闭保护。注射器601用于向保护结构内注射电气绝缘油114隔绝裸芯片103、第一键合丝105、第二键合丝107和空气的接触。
所述主PCB板101、副PCB板103优选为传统硬板PCB板。可采用丝印的方式在主PCB板101上印制垫片110粘结的第二边界线202、副PCB板101粘结的第一边界线201和保护罩112粘结的第三边界线203，分别形成垫片110的粘结区域、副PCB板102的粘结区域和保护罩112的粘结区域。
垫片110采用导电胶粘结在主PCB板101上，形成凸台，用于承载裸芯片103，面积和形状与裸芯片保持一致，高度和副PCB板102高度一致。
裸芯片103采用导电胶粘结在主PCB板101上的垫片110上。
主PCB板101和副PCB 102上制作有交错型的焊盘104/106，用于为裸芯片103键合提供键合点，其采用电镀软金工艺制作，并电镀镍作为底层金属，以提高键合丝105/107的键合强度。键合丝105/107优选为金丝。
主PCB板101上设置有和副PCB板102连接的第一通孔108。
副PCB板102上设置有和主PCB板101连接的第二通孔109。
第一通孔108和第二通孔109数量、大小一一对应且位置重合。
副PCB板102中间为空，面积略大于主PCB板101的第一焊盘104所围面积。
金属插针111为黄铜材料，并镀金，长度略大于主PCB板101和副PCB板102高度之和。
保护罩112可以采用塑料材料、硬质橡胶材料、金属材料。
粘结胶用于保护罩112和主PCB板101间的粘结，能够提供足够强度的粘结力，如单组分室温硫化硅橡胶或玻璃胶。
注射器601用于向保护罩112内注入电气绝缘油114，隔绝裸芯片103、第一键合丝105、第二键合丝107和空气的接触。
本实施例，所述的裸芯片与印制电路板的连接结构呈高低高阶梯状，利用键合丝的空间分布换取单位面积更大的键合密度。裸芯片测试保护结构内密封有一定的电气绝缘油，足够在芯片封装窗口期的时间内，为测试裸芯片提供保护，避免裸芯片和键合丝在空气中的氧化。
实施例二
请参见图7，图7为本发明实施例提供的一种应用于测试的裸芯片结构的制造方法流程示意图。其中，所述制造方法包括：
制作主PCB板101，并在所述主PCB板101表面制作第一焊盘104；
在所述主PCB板101表面的指定位置粘结垫片110并在所述垫片110表面粘结裸芯片103；
采用键合工艺将第一键合丝105的两端键合于所述裸芯片103的金属PAD及所述第一焊盘104上；
制作副PCB板102，并在所述副PCB板102表面制作第二焊盘106；
将所述副PCB板102粘结于所述主PCB板101上；
采用键合工艺将第二键合丝107的两端键合于所述裸芯片103的金属PAD及所述第二焊盘106上，采用金属插针111连接所述主PCB板101和所述副PCB板102以实现电气连接；
将所述保护罩112粘结于所述主PCB板101上以使所述副PCB板102、所述裸芯片103、所述第一焊盘104、所述第一键合丝105、所述第二焊盘106、所述第二键合丝107及所述垫片110一并封装于所述保护罩112内；
将电气绝缘油114通过所述保护罩112表面的一个开孔113注入至所述保护罩112内部，并观察所述保护罩112表面的另一个开孔113是否有所述电气绝缘油114溢出以确定所述电气绝缘油114是否已存满所述保护罩112，从而形成所述应用于测试的裸芯片结构100。
其中，在所述主PCB板101表面的指定位置粘结垫片110之前，还包括：
使用清洗液去除所述主PCB板101、所述副PCB板102及所述保护罩112上的杂质。
另外，采用金属插针111连接所述主PCB板101和所述副PCB板102以实现电气连接，包括：
在所述主PCB板101上制作第一通孔108，在所述副PCB板102对应设置有第二通孔109，将所述金属插针111插入对应设置的所述第一通孔108及所述第二通孔109以实现所述主PCB板101和所述副PCB板102的电气连接。
优选地，在所述电气绝缘油114存满所述保护罩112之后，还包括：
在所述保护罩112上表面涂抹一层密封胶以对所述保护罩112上的开孔113进行密封。
实施例三
请参见图8，图8为本发明实施例提供的另一种应用于测试的裸芯片结构的制造方法流程示意图。其中，所述制造方法包括：
选取主PCB板101，在所述主PCB板101表面制作粘结副PCB板102的第一边界线201、粘结垫片110的第二边界线202及粘结保护罩112的第三边界线203；并在所述主PCB板101表面沿所述第二边界线202外围制作呈交错排列的第一焊盘104；
将所述垫片110沿所述第二边界线202粘结于所述主PCB板101表面上并将裸芯片103粘结于所述垫片110表面上，采用第一键合丝105连接所述裸芯片103的金属PAD和所述第一焊盘104；
选取呈中空型的副PCB板102，在所述副PCB板102表面制作呈交错排列的第二焊盘106，并将所述副PCB板102沿所述第一边界线201固定于所述主PCB板101表面上，采用第二键合丝107连接所述裸芯片103的金属PAD和所述第二焊盘106；
在所述保护罩112表面制作两个开孔113并沿所述第三边界线203粘结于所述主PCB板101上，将电气绝缘油114注入其中一个所述开孔113并观察另一个所述开孔113是否有所述电气绝缘油114溢出以确定所述电气绝缘油114是否已存满所述保护罩112，从而形成所述应用于测试的裸芯片结构100。
其中，将所述副PCB板102沿所述第一边界线201固定于所述主PCB板101表面上，包括：
将所述副PCB板102粘结于所述主PCB板101上并采用金属插针111连接所述主PCB板101和所述副PCB板102以实现电气连接。
需要强调的是，上述实施例中的步骤并无特定的顺序关系，在操作中可以根据实际情况实施。
实施例四
请参见图9a-图9i，图9a-图9i为本发明实施例提供的一种应用于测试的裸芯片结构的工艺流程示意图，本实施例在上述实施例的基础上，对本发明裸芯片保护结构的一种制造方法进行详细说明如下：
步骤一：电路板准备，如图2、图3所示，主PCB板101包括交错型的第一焊盘104、第一通孔108、副PCB板102粘结的第一边界线201、垫片110粘结的第二边界线202、保护罩112粘结的第三边界线203。副PCB板102包括交错型的第二焊盘106、第二通孔109。主PCB板101和副PCB板102采用传统硬板PCB，绑定焊盘104和106采用电镀软金的方式制作，厚度例如为3um，并电镀镍作为底层金属，以方便金丝键合；第一边界线201、第二边界线202、第三边界线203均采用丝印的方式制作在主PCB板101上，分别为副PCB板102、垫片110、保护罩112的粘结区域。未进行裸芯片103键合的主PCB板101和副PCB板102层叠图如图4所示，第一通孔108和第二通孔109一一对应并位置重合。
步骤二：保护罩开孔，使用钻孔工具在保护罩112对角方向制作开孔113，其中一个作为电气绝缘油注射孔，另一个作为排气孔。如图5所示。
步骤三：PCB板和保护罩清洗清洗，使用无水酒精或丙酮作为清洗液，采用超声波清洗的方式去除主PCB板101、副PCB板102、保护罩112上的杂质。清洗后的主PCB板101如图9a所示。
步骤四：垫片粘结，在主PCB板101上的第二边界线202内涂抹适当导电胶，将垫片110粘结在垫片粘结第二边界线202内，然后在烧结烘箱内烘烤2小时，温度为150℃，以使导电胶固化。粘结垫片110后的主PCB板101如图9b所示。
步骤五、芯片粘结，使用手动点胶机在垫片110上涂抹适当导电胶，将裸芯片103粘结在垫片110上，然后在烧结烘箱内烘烤2小时，温度为150℃，以使导电胶固化。粘结裸芯片103后的主PCB板101如图9c所示。
步骤六、裸芯片与主PCB板键合，裸芯片键合选用超声热压焊工艺，采用手动键合机，第一键合丝105选用金丝，直径为25um，将粘片好的主PCB板101放在压焊底座上固定好，预热2～3分钟，移动手动键合机操作手柄完成裸芯片103的金属PAD与主PCB板101上的第一焊盘104的键合，键合后的的主PCB板101如图9d所示。
步骤七、副PCB板粘结，沿主PCB板101上的第一边界线201涂抹粘结胶，如硅橡胶或玻璃胶，将副PCB板102粘结在主PCB板101上，保证第一通孔108和第二通孔109一一对应并位置重合。粘结副PCB板102后的主PCB板101如图9e所示。
步骤八、裸芯片与副PCB板键合，选用超声热压焊工艺，采用手动键合机，第二键合丝107选用金丝，直径为25um，将粘结副PCB板102后的主PCB板101放在压焊底座上固定好，预热2～3分钟，移动手动键合机操作手柄完成裸芯片103的金属PAD与副PCB板102上的第二焊盘106的键合，键合后的的主PCB板101如图9f所示。
步骤九、焊接固定，使用金属插针111，为黄铜材料，并镀金，插入主PCB板连接通孔108和副PCB板连接通孔109内，金属插针111长度略大于主PCB板101和副PCB板102高度之和，利用电焊工具对金属插针111和主PCB板101、金属插针111和副PCB板102进行焊接，形成焊点901，保证主PCB板101和副PCB板102形成可靠的电气及机械连接，焊接固定后的主PCB板101如图9g所示。
步骤十、保护罩粘结，沿PCB板101上的第三边界线203涂抹粘结胶，如硅橡胶或玻璃胶，将保护罩112粘结在PCB板101上，在室温下静置PCB板101，直到粘结胶完全固化，粘结保护罩112后的PCB板101如图9h所示。
步骤十一、电气绝缘油注射，使用注射器601利用保护罩112上的开孔113中的其中一个向保护罩内注入电气绝缘油，另一个开孔作为排气孔，直到排气孔有电气绝缘油溢出，停止电气绝缘油注入。
步骤十二、开孔密封，在保护罩112上面涂抹一层密封胶902，如硅橡胶或玻璃胶，对保护罩102上的开孔113进行密封。
步骤十三、密封胶固化，在室温下静置PCB板101，直到密封胶完全固化。最终形成所述的裸芯片与印制电路板连接和保护结构。密封胶固化后的PCB板101如图9i所示。
本发明制备的裸芯片与印制电路板连接和保护结构，通过引入副PCB板，完成的连接结构呈高低高阶梯状，充分使键合丝在空间进行分布，提高了单位面积上键合丝的密度；垫片的引入使裸芯片粘结时溢出的导电胶在重力作用下往下流动，可有效避免对裸芯片金属PAD的污染；交错型的绑定焊盘减少了相邻键合丝间的碰触连接；垫片采用粘结方式固定在主PCB板上，避免采用直接印制板加工凸台的复杂步骤和费用；保护罩内密封有一定的电气绝缘油，可避免裸芯片和键合丝在空气中的氧化；若裸芯片在测试过程中损坏，直接去除保护罩并清洗电气绝缘油即可对裸芯片进行更换，保证了测试PCB板的重复利用；结构简单，成本低，易于加工，有较高的实用价值。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (9)
1.一种应用于测试的裸芯片结构(100)，其特征在于，包括：主PCB板(101)、副PCB板(102)、裸芯片(103)、第一焊盘(104)、第一键合丝(105)、第二焊盘(106)、第二键合丝(107)、垫片(110)、金属排针(111)、保护罩(112)及电气绝缘油(114)；其中，
所述垫片(110)粘结于所述主PCB板(101)上且所述裸芯片(103)粘结于所述垫片(110)上；所述第一焊盘(104)环绕于所述裸芯片(103)四周并设置于所述主PCB板(101)上且通过所述第一键合丝(105)与所述裸芯片(103)的金属PAD连接；所述副PCB板(102)位于所述第一焊盘(104)外围并粘结于所述主PCB板(101)上且通过所述金属插针(111)与所述主PCB板(101)实现电气连接；所述第二焊盘(106)设置于所述副PCB板(102)上且通过所述第二键合丝(107)与所述裸芯片(103)的金属PAD连接；所述保护罩(112)粘结于所述主PCB板(101)上且将所述副PCB板(102)、所述裸芯片(103)、所述第一焊盘(104)、所述第一键合丝(105)、所述第二焊盘(106)、所述第二键合丝(107)及所述垫片(110)封装于其内部，并在其内部注入所述电气绝缘油(114)。
2.根据权利要求1结构(100)，其特征在于，所述主PCB板(101)设置有第一通孔(108)，所述副PCB板(102)对应设置有第二通孔(109)，所述金属插针(111)插入对应设置的所述第一通孔(108)及所述第二通孔(109)以实现所述主PCB板(101)和所述副PCB板(102)的电气连接。
3.根据权利要求1结构(100)，其特征在于，所述第一焊盘(104)交错排列于所述主PCB板(101)上，所述第二焊盘(106)交错排列于所述副PCB板(102)上。
4.根据权利要求1结构(100)，其特征在于，所述保护罩(112)上表面设置有两个开孔(113)；其中一个开孔(113)用于注射所述电气绝缘油(114)且另一个开孔(113)用于排气并观察是否有所述电气绝缘油(114)溢出以确定所述保护罩(112)内是否存满所述电气绝缘油(114)。
5.一种应用于测试的裸芯片结构(100)的制造方法，其特征在于，包括：
制作主PCB板(101)，并在所述主PCB板(101)表面制作第一焊盘(104)；
在所述主PCB板(101)表面的指定位置粘结垫片(110)并在所述垫片(110)表面粘结裸芯片(103)；
采用键合工艺将第一键合丝(105)的两端键合于所述裸芯片(103)的金属PAD及所述第一焊盘(104)上；
制作副PCB板(102)，并在所述副PCB板(102)表面制作第二焊盘(106)；
将所述副PCB板(102)粘结于所述主PCB板(101)上；
采用键合工艺将第二键合丝(107)的两端键合于所述裸芯片(103)的金属PAD及所述第二焊盘(106)上，采用金属插针(111)连接所述主PCB板(101)和所述副PCB板(102)以实现电气连接；
将保护罩(112)粘结于所述主PCB板(101)上以使所述副PCB板(102)、所述裸芯片(103)、所述第一焊盘(104)、所述第一键合丝(105)、所述第二焊盘(106)、所述第二键合丝(107)及所述垫片(110)一并封装于所述保护罩(112)内；
将电气绝缘油(114)通过所述保护罩(112)表面的一个开孔(113)注入至所述保护罩(112)内部，并观察所述保护罩(112)表面的另一个开孔(113)是否有所述电气绝缘油(114)溢出以确定所述电气绝缘油(114)是否已存满所述保护罩(112)，从而形成所述应用于测试的裸芯片结构(100)。
6.根据权利要求5制造方法，其特征在于，采用金属插针(111)连接所述主PCB板(101)和所述副PCB板(102)以实现电气连接，包括：
在所述主PCB板(101)上制作第一通孔(108)，在所述副PCB板(102)对应设置有第二通孔(109)，将所述金属插针(111)插入对应设置的所述第一通孔(108)及所述第二通孔(109)以实现所述主PCB板(101)和所述副PCB板(102)的电气连接。
7.根据权利要求5制造方法，其特征在于，在所述电气绝缘油(114)存满所述保护罩(112)之后，还包括：
在所述保护罩(112)上表面涂抹一层密封胶以对所述保护罩(112)上的开孔(113)进行密封。
8.一种应用于测试的裸芯片结构(100)的制造方法，其特征在于，包括：
选取主PCB板(101)，在所述主PCB板(101)表面制作粘结副PCB板(102)的第一边界线(201)、粘结垫片(110)的第二边界线(202)及粘结保护罩(112)的第三边界线(203)；并在所述主PCB板(101)表面沿所述第二边界线(202)外围制作呈交错排列的第一焊盘(104)；
将所述垫片(110)沿所述第二边界线(202)粘结于所述主PCB板(101)表面上并将裸芯片(103)粘结于所述垫片(110)表面上，采用第一键合丝(105)连接所述裸芯片(103)的金属PAD和所述第一焊盘(104)；
选取呈中空型的副PCB板(102)，在所述副PCB板(102)表面制作呈交错排列的第二焊盘(106)，并将所述副PCB板(102)沿所述第一边界线(201)固定于所述主PCB板(101)表面上，采用第二键合丝(107)连接所述裸芯片(103)的金属PAD和所述第二焊盘(106)；
在所述保护罩(112)表面制作两个开孔(113)并沿所述第三边界线(203)粘结于所述主PCB板(101)上，将电气绝缘油(114)注入其中一个所述开孔(113)并观察另一个所述开孔(113)是否有所述电气绝缘油(114)溢出以确定所述电气绝缘油(114)是否已存满所述保护罩(112)，从而形成所述应用于测试的裸芯片结构(100)。
9.根据权利要求8制造方法，其特征在于，将所述副PCB板(102)沿所述第一边界线(201)固定于所述主PCB板(101)表面上，包括：
将所述副PCB板(102)粘结于所述主PCB板(101)上并采用金属插针(111)连接所述主PCB板(101)和所述副PCB板(102)以实现电气连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611066316.6A CN106856177B (zh) | 2016-11-28 | 2016-11-28 | 应用于测试的裸芯片结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611066316.6A CN106856177B (zh) | 2016-11-28 | 2016-11-28 | 应用于测试的裸芯片结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106856177A CN106856177A (zh) | 2017-06-16 |
| CN106856177B true CN106856177B (zh) | 2019-07-02 |
Family
ID=59126966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611066316.6A Active CN106856177B (zh) | 2016-11-28 | 2016-11-28 | 应用于测试的裸芯片结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106856177B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106847719B (zh) * | 2016-11-28 | 2019-08-13 | 西安科锐盛创新科技有限公司 | 应用于测试的裸芯片结构及其制造方法 |
| CN107884699A (zh) * | 2017-09-28 | 2018-04-06 | 中国空间技术研究院 | 一种裸芯片的脉冲激光单粒子试验装置及试验方法 |
| CN107797049B (zh) * | 2017-09-28 | 2021-09-28 | 北京时代民芯科技有限公司 | 一种ic芯片背面观察样品及其制作方法 |
| CN108882523A (zh) * | 2018-06-27 | 2018-11-23 | 青岛海信宽带多媒体技术有限公司 | 光模块 |
| CN112051646B (zh) * | 2019-06-06 | 2022-06-14 | 青岛海信宽带多媒体技术有限公司 | 一种光模块 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5334857A (en) * | 1992-04-06 | 1994-08-02 | Motorola, Inc. | Semiconductor device with test-only contacts and method for making the same |
| US5814883A (en) * | 1995-10-04 | 1998-09-29 | Mitsubishi Denki Kabushiki Kaisha | Packaged semiconductor chip |
| CN103745932A (zh) * | 2014-01-23 | 2014-04-23 | 无锡江南计算技术研究所 | Wb型封装基板的制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106847719B (zh) * | 2016-11-28 | 2019-08-13 | 西安科锐盛创新科技有限公司 | 应用于测试的裸芯片结构及其制造方法 |
-
2016
- 2016-11-28 CN CN201611066316.6A patent/CN106856177B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5334857A (en) * | 1992-04-06 | 1994-08-02 | Motorola, Inc. | Semiconductor device with test-only contacts and method for making the same |
| US5814883A (en) * | 1995-10-04 | 1998-09-29 | Mitsubishi Denki Kabushiki Kaisha | Packaged semiconductor chip |
| CN103745932A (zh) * | 2014-01-23 | 2014-04-23 | 无锡江南计算技术研究所 | Wb型封装基板的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106856177A (zh) | 2017-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106847719B (zh) | 应用于测试的裸芯片结构及其制造方法 | |
| CN106856177B (zh) | 应用于测试的裸芯片结构及其制造方法 | |
| CN106531723B (zh) | 裸芯片测试结构的制备方法 | |
| CN103887407B (zh) | 一种微型贴片发光二极管及其生产工艺 | |
| US20080023830A1 (en) | Contact structure having a compliant bump and a testing area and manufacturing method for the same | |
| WO1999053527A3 (en) | Method and system for fabricating and testing assemblies containing wire bonded semiconductor dice | |
| CN106803500B (zh) | 裸芯片与印制电路板连接和保护结构及其制造方法 | |
| CN206248273U (zh) | 一种气压传感器测试夹具 | |
| CN111106104A (zh) | 18-28ghz的t组件制作工艺 | |
| CN104283406B (zh) | 一种mcm封装的电源模块及制备方法 | |
| CN107481944B (zh) | 一种半导体器件混合封装方法 | |
| CN203659372U (zh) | Led显示屏及其全彩led发光面板 | |
| CN106783654A (zh) | 裸芯片测试用保护结构的制作方法 | |
| KR20040078358A (ko) | 테스트 비이클 볼 그리드 어레이 패키지 | |
| CN110290650A (zh) | Led灯板及其封装方法 | |
| CN207353236U (zh) | 半导体装置 | |
| CN110324986A (zh) | 数码管的制备方法 | |
| CN105764266A (zh) | 宽带收发系统接收前端的制作方法 | |
| CN206505948U (zh) | 一种高防潮性的片式led器件及其显示屏 | |
| CN104465790A (zh) | Mems压力传感器及其封装方法 | |
| KR101649429B1 (ko) | 관통 기판 비아들을 갖는 집적 회로 구성들 및 관통 기판 비아들을 갖는 집적 회로 구성들을 형성하는 방법들 | |
| CN206098390U (zh) | 一种分立式盖板倒装led白光发光装置 | |
| CN114279953B (zh) | 一种表面贴装器件染色测试的分离方法 | |
| CN114420717A (zh) | Led芯片的固晶方法及led面板 | |
| CN102323298B (zh) | 一种pcba上qfn封装器件的焊点缺陷分析方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20190612 Address after: Room A16-15, 16 storeys, Innovation Building A, 705 Asia-Pacific Road, Nanhu District, Jiaxing City, Zhejiang Province, 314000 Applicant after: Jiaxing Peng Wu Electronic Technology Co., Ltd. Address before: 710054 No. 86 Leading Times Square (Block B), No. 2, Unit 1, Unit 22, 12202, High-tech Road, Xi'an High-tech Zone, Shaanxi Province Applicant before: Xi'an CREE Sheng Creative Technology Limited |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210115 Address after: Room 513, 4th floor, building 2, 1158 Zhangdong Road, Pudong New Area Free Trade Zone, Shanghai, 200120 Patentee after: SHANGHAI POWERVALUE ELECTRONIC TECHNOLOGY Co.,Ltd. Address before: Room A16-15, 16 storeys, Innovation Building A, 705 Asia-Pacific Road, Nanhu District, Jiaxing City, Zhejiang Province, 314000 Patentee before: JIAXING PENGWU ELECTRONIC TECHNOLOGY Co.,Ltd. |