KR101649429B1 - 관통 기판 비아들을 갖는 집적 회로 구성들 및 관통 기판 비아들을 갖는 집적 회로 구성들을 형성하는 방법들 - Google Patents

관통 기판 비아들을 갖는 집적 회로 구성들 및 관통 기판 비아들을 갖는 집적 회로 구성들을 형성하는 방법들 Download PDF

Info

Publication number
KR101649429B1
KR101649429B1 KR1020147019942A KR20147019942A KR101649429B1 KR 101649429 B1 KR101649429 B1 KR 101649429B1 KR 1020147019942 A KR1020147019942 A KR 1020147019942A KR 20147019942 A KR20147019942 A KR 20147019942A KR 101649429 B1 KR101649429 B1 KR 101649429B1
Authority
KR
South Korea
Prior art keywords
substrate
epoxy
integrated circuit
solder
masses
Prior art date
Application number
KR1020147019942A
Other languages
English (en)
Other versions
KR20140106706A (ko
Inventor
자스프리트 에스. 간디
브랜든 피. 위르츠
양양 선
조쉬 디. 우드랜드
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20140106706A publication Critical patent/KR20140106706A/ko
Application granted granted Critical
Publication of KR101649429B1 publication Critical patent/KR101649429B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13564—Only on the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13566—Both on and outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/1369—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/8123—Polychromatic or infrared lamp heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/81862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Abstract

집적 회로 구성은 2개 이상의 집적 회로 기판들의 스택을 포함한다. 기판들 중 적어도 하나는 대향 단부들을 개별적으로 포함하는 관통 기판 비아들(TSV들)을 포함한다. 전도성 접합 패드는 한 기판의 일측면 상의 단부들 중 하나에 인접한다. 전도성 땜납 매스는 한 기판의 타측면 상에 엘리베이션으로 돌출되는 타단부에 인접한다. 개별 땜납 매스들은 스택의 바로 인접한 기판 상의 각각의 접합 패드에 접합된다. 에폭시 플럭스는 개별 땜납 매스들을 둘러싼다. 에폭시 플럭스와 조성이 다른 에폭시 재료는 개별 땜납 매스들 상의 에폭시 플럭스를 둘러싼다. 집적 회로 구성들을 형성하는 방법들이 또한 개시된다.

Description

관통 기판 비아들을 갖는 집적 회로 구성들 및 관통 기판 비아들을 갖는 집적 회로 구성들을 형성하는 방법들{INTEGRATED CIRCUIT CONSTRUCTIONS HAVING THROUGH SUBSTRATE VIAS AND METHODS OF FORMING INTEGRATED CIRCUIT CONSTRUCTIONS HAVING THROUGH SUBSTRATE VIAS}
본 명세서에 개시된 실시예들은 관통 기판 비아들을 갖는 집적 회로 구성들에 관한 것이고, 관통 기판 비아들을 갖는 집적 회로 구성들을 형성하는 방법들에 관한 것이다.
관통 기판 비아(TSV)는 그 내에 집적 회로조직을 갖는 기판을 완전히 통과하는 수직 전기 연결이다. TSV들은 3D 집적 회로 패키지들을 생성하기 위해 사용될 수 있고, 관통 기판 비아들의 밀도가 실질적으로 더 높기 때문에 패키지 온 패키지와 같은 다른 기술들을 통한 개선이다. TSV들은 멀티칩 집적 회로의 복잡성 및 전체 치수들을 감소시킬 수 있는 내부 와이어링을 통해 수직 정렬 전자 디바이스들의 상호연결을 제공한다.
TSV들을 포함하는 일부 개별 집적 회로 기판들은 기판의 일측면 상의 TSV의 일단부에 인접하여 연결된 접합 패드를 갖는다. 필라형 전도성 구조는 타단부에 인접하여 연결되고 기판의 타측면으로부터 돌출되며, 그것의 엘리베이션 최외각(elevationally outermost) 부분은 땜납이다. 2개의 집적 회로 기판은 그 땜납을 다른 기판의 정렬된 접합 패드들에 접하여 배치함으로써 함께 접합될 수 있다. 그 다음, 최종 구성은 땜납이 흘러서 각각의 접합 패드들과 접합되게 하기 위해 가열될 수 있다. 솔더 플럭스는 기판들을 서로 접촉시키기 전에 땜납에 도포될 수 있다. 솔더 플럭스는 땜납을 접합 패드들과 접합하기 위해 충분한 가열이 발생할 때까지 바로 인접한 기판들을 유지하는 것을 용이하게 하는 점착성 향상제들(tackiness agents)을 포함한다. 접합이 완료되면, 유전체 언더필 재료는 추가 지지 및 보호를 위해 기판들 사이에 제공될 수 있다.
잔류 솔더 플럭스는 기판들 사이에서 유전체 언더필 재료를 흐르게 하기 전에 세정에 의해 제거될 수 있다. 대안적으로, 일부 솔더 플럭스들은 산업계에서 유전체 언더필 재료를 흐르게 하기 전에 솔더 플럭스 잔류물이 기판들 사이에 의도적으로 남아 있게 하는 "무세정(no clean)"으로 언급된다. 그것과 관계없이, 유전체 언더필 전에 솔더 플럭스 잔류물의 세정을 심지어 시도했지만, 잔유물의 모두가 통상 제거되지 않는다. 그러한 경우들에서 솔더 플럭스를 제거할 시의 어려움은 바로 인접한 회로 기판들 사이의 분리 간격이 더 작아지므로 증가했다.
유전체 언더필 재료를 갖는 구성은 솔더 플럭스 잔류물의 가스화를 야기할 수 있는 후속 가열을 받을 수 있다. 이것은 접합 패드들로부터 땜납 본드들의 분리를 포함하는 구조적 실패들을 초래할 수 있다. 이것은 바로 인접한 기판들 사이의 간격이 구체적으로 40 미크론 이하의 거리들에서 계속 감소하므로 특히 문제가 많았다.
도 1은 본 발명의 일 실시예에 따르고, 도 2의 라인 1 - 1을 통해 취해지는 집적 회로 구성의 개략 단면도이다.
도 2는 도 1의 라인 2-2를 통해 취해지는 도 1의 기판의 단면도이다.
도 3은 도 1의 기판의 일부의 확대도, 즉 도 1의 원 3 내의 일부의 확대도이다.
도 4는 본 발명의 일 실시예에 따른 집적 회로 구성의 개략 단면도, 및 도 1에 도시된 구성의 대체이다.
도 5는 본 발명의 일 실시예에 따른 집적 회로 구성을 형성하는 방법에서의 사용을 위해 준비된 개별 집적 회로 기판들의 개략도이다.
도 6은 본 발명의 일 실시예에 따른 집적 회로 구성을 형성하는 방법에서의 대표적인 공정 단계의 개략도이다.
도 7은 도 6에 도시된 것 뒤의 처리 단계에서 도 6의 구성요소들의 도면이다.
도 8은 도 6 및 도 7에 도시된 것 뒤의 처리 단계에서 도 5-도 7의 구성요소들에 대한 일부의 도면이다.
도 9는 도 8에 도시된 것 뒤의 처리 단계에서 도 8의 구성요소들의 도면이다.
본 발명의 실시예들은 집적 회로 구성들 및 집적 회로 구성들을 형성하는 방법들을 포함한다. 집적 회로 구성(10)의 초기의 대표적인 실시예들은 도 1-도 3을 참조하여 설명된다. 본 발명에 따른 집적 회로 구성들은 2개 이상의 집적 회로 기판들의 스팩을 포함한다. 대표적인 구성(10)는 일 예로서, 제조의 완료 시에 반도체 웨이퍼의 일부들로 다이싱되었던 개별 다이일 수 있는 3개의 집적 회로 기판(14, 16, 및 18)의 스택(12)을 포함한다. 회로조직을 유지하는 상이하게 제조된 타입들의 기판들의 조합들을 포함하는 대체 기판들이 사용될 수 있다. 기판들(14, 16, 18)은 반도체 재료들(예를 들어, 실리콘), 유전체, 및 전도성 재료들을 포함할 수 있다. 집적 회로 기판들(14, 16, 18)은 각각의 외부 표면들(21)을 갖는 대향 측면들(20 및 22)을 갖는 것으로 간주될 수 있다. 그러한 표면들은 서로 실질적으로 평면 및/또는 평행일 수 있거나 아닐 수 있다.
집적 회로 기판들 중 적어도 하나는 TSV들을 포함하며, 도시된 예에서 기판들(14, 16, 18) 각각은 TSV들(24)을 갖는다. 관통 기판 비아들은 또한 본 기술에서 관통 실리콘 비아들로 지칭되었다. 이러한 문서에서, "관통 기판 비아들"(TSV들)은 관통 실리콘 비아들을 포함하거나 이들에 포괄적이고, TSV들은 그 재료 중 어느 하나가 실리콘인지에 관계없이 기판 재료를 통해 연장되는 전도성 비아들을 포함한다. TSV들(24)은 전도성으로 도핑된 반도체 재료(들)를 포함하는 임의의 하나 이상의 적절한 전도성 재료들을 포함할 수 있으며, 이는 본 개시와 밀접한 관계가 없다.
TSV들(24)은 개별적으로 대향 단부들(26 및 28)을 포함한다. 집적 회로 기판들(14 및 16)에 관하여, TSV들(24)은 기판 측면(20) 상의 TSV 단부(26)에 인접한 전도성 접합 패드(30)를 포함한다. 일 실시예에서 그리고 도시된 바와 같이, 접합 패드들(30)은 기판들(14, 16, 18)의 외부 표면들(21)에 대해 상승되어 있다. 예를 들어, 접합 패드들(30)은 엘리베이션 최외각 표면(31) 및 주변 측방 측면 표면들(33)을 갖는다(도 3). 전도성 땜납 매스(32)는 다른 TSV 단부(28)에 인접하고 집적 회로 기판들(14 및 16)의 타측면(22) 상에 엘리베이션으로 돌출된다. 일 실시예에서 그리고 도시된 바와 같이, 전도성 재료(34)는 개별 TSV들(24)과 개별 땜납 매스들(32) 사이에 있다. 대체 예로서, 땜납 매스들(32)은 TSV들(24)의 단부들(28)에 직접 접하여(도시되지 않음) 접합될 수 있다. 이러한 문서에서, 재료 또는 구조는 서로에 대해 정해진 재료들 또는 구조들의 적어도 일부 물리적 터치 접촉이 존재할 때 다른 것에 "직접 접하고" 있다. 대조적으로, "직접"에 의해 진행되지 않는 "걸쳐", "상에", 및 "접하여"는 개재 재료(들) 또는 구조(들)가 서로에 대해 정해진 재료들 또는 구조들의 어떤 물리적 터치 접촉도 야기하지 않는 구성들 뿐만 아니라 "직접 접하여"를 포함한다.
전도성 재료(34) 및 땜납 매스들(32) 각각은 균일 또는 불균일할 수 있고, 본 개시와 다르게 밀접한 관련이 없는 임의의 적절한 전도성 재료들일 수 있다. 그것과 관계없이, 사용될 때, 전도성 재료(34)는 개별 땜납 매스들과 다른 조성인 개별 땜납 매스들에 직접 접하는 어떤 부분을 포함한다. 전도성 재료(34) 및 땜납 매스들(32)은 집적 회로 기판들(14 및 16)의 기판 측면들(22) 상에 엘리베이션으로 돌출되는 전도성 필라들을 형성하는 것으로 간주될 수 있다.
대표적인 집적 회로 기판(18)은 TSV들(24)의 양단부들에 인접한 접합 패드들(30)을 포함한다. 일 예로서, 집적 회로 구성 또는 패키지(10)는 다른 기판, 예를 들어 인쇄 회로 보드에 실장될 때 와이어들 또는 다른 도체들에 의해 접합되는 기판(18)의 측면(22) 상에 접합 패드들(30)을 궁극적으로 가질 수 있다. 그것과 관계없이, 본 발명의 실시예들에 따른 집적 회로 구성들은 적어도 2개의 집적 회로 기판의 스택을 포함하며 그 중 적어도 하나는 예를 들어 기판들(14 및 16) 중 어느 하나에 도시된 바와 같이, 그것의 일단부에 인접한 접합 패드 및 그것의 타단부에 인접한 땜납 매스를 갖는 TSV들을 갖는다.
개별 땜납 매스들은 스택의 바로 인접한 기판 상의 각각의 접합 패드에 접합된다. 편의상, 논의는 스택(12)의 회로 기판들(16 및 18)을 참조하여 주로 진행되지만, 동일한 구조가 존재할 수 있고 기판들(14 및 16)에 대해 도시된다. 땜납 매스들(32)은 기판(16)과 연관되는 것으로 간주될 수 있고 스택(12)의 바로 인접한 기판(18)의 접합 패드들(30)에 접합된다.
에폭시 솔더 플럭스(38)는 개별 땜납 매스들(32)을 둘러싼다. 에폭시 플럭스(38)와 조성이 다른 에폭시 재료(40)는 개별 땜납 매스들(32) 상에 있는 에폭시 플럭스(38)를 둘러싼다. 에폭시 플럭스(38) 및 유전체 충전 재료(40) 각각은 독립적으로 균일 또는 불균일할 수 있다. 에폭시 플럭스(38)의 대표적인 측방 두께 범위는 대략 5 미크론에서 대략 30 미크론까지이다. 에폭시 플럭스(38)는 예를 들어 도시된 바와 같이, 가변 측방 두께일 수 있다. 바로 인접한 땜납 매스들(32) 및/또는 바로 인접한 전도성 재료(34) 구조들을 둘러싸는 에폭시 플럭스는 그런 인접한 매스들 및/또는 구조들(도시되지 않음) 사이에서 서로 상호연결될 수 있다. 게다가, 에폭시 재료를 갖는 에폭시 플럭스의 계면은 에폭시 플럭스(38) 및 에폭시 재료(40)를 분리하는 것으로 도시되는 규정하기 어려운(hard-defined) 계면 라인과 대조적으로 2개의 상이한 재료(분명히 도시되지 않음)의 혼합물을 더 가능하게 구성할 것이다. 따라서, 두께에 대한 참조는 상이한 조성 에폭시 플럭스(38)와 에폭시 재료(40) 사이의 더 가능하게 혼합된 계면의 측방 중간점과 관련된다. 에폭시 플럭스(38) 및 에폭시 재료(40)(즉, 언더필 재료)에 대한 대표적인 적절한 전구체들은 캘리포니아주 어바인 소재의 헨켈 코포레이션(Henkel Corporation)으로부터 입수가능하다.
일 실시예에서 그리고 도시된 바와 같이, 에폭시 플럭스(38)는 기판(16)에서 바로 인접한 기판(18)까지 연장된다(즉, 에폭시 플럭스(38)는 각각의 기판(16 및 18)의 적어도 일부 부분에서 직접 접하며, 개별 접합 패드들은 어떤 하나의 기판의 일부로 간주됨). 대안적으로, 에폭시 플럭스는 기판들(16 및 18) 중 하나(도시되지 않음)로만 엘리베이션으로 연장될 수 있거나 어느 쪽(도시되지 않음)으로도 연장되지 않을 수 있다. 에폭시 플럭스는 땜납 매스들(32)에 대해 연속적으로 또는 불연속적으로 수용될 수 있고, 유사하게 땜납 매스들(32)에 대해 엘리베이션으로 연장될 수 있다. 에폭시 플럭스는 그러한 것이 존재할 때 전도성 재료(34)에 대해 연속적으로 또는 불연속적으로 연장될 수 있고 에폭시 플럭스는 그곳을 통해 측방으로 수용된다.
일 실시예에서, 에폭시 재료(40)는 기판(16)에서 바로 인접한 기판(18)까지 연장된다(즉, 에폭시 재료(40)는 각각의 기판(16 및 18)에 직접 접함). 대안적으로, 에폭시 재료(40)는 기판들(16 및 18) 중 하나(도시되지 않음)로만 연장될 수 있거나 어느 쪽(도시되지 않음)으로도 연장되지 않을 수 있다. 일 실시예에서 그리고 도시된 바와 같이, 집적 회로 기판들(16 및 18)은 에폭시 플럭스(38)의 측방향 외부인 보이드 공간(42)을 그 사이에 규정한다. 일 실시예에서 그리고 도시된 바와 같이, 에폭시 재료(40)는 보이드 공간(42)을 완전히 충전한다.
일 실시예에서, 에폭시 플럭스(38)는 땜납 매스들(32)에 직접 접하고, 일 실시예에서 에폭시 재료(40)는 에폭시 플럭스(38)에 직접 접한다. 에폭시 플럭스(38)가 바로 인접한 기판(18)으로 연장되는 일 실시예에서 그리고 도시된 바와 같이, 에폭시 플럭스(38)는 개별 접합 패드들(30)의 주변 측방 측면 표면들(33)에 직접 접하고, 일 실시예에서 개별 접합 패드들(30)의 엘리베이션 최외각 표면(31)에 직접 접할 수 있다. 전도성 재료(34)가 존재하는 경우에, 일 실시예에서 에폭시 플럭스(38)는 또한 전도성 재료(34)를 둘러쌀 수 있고 일 실시예에서 전도성 재료(34)에 직접 접할 수 있다.
일 실시예에서, 기판(16) 및 바로 인접한 기판(18)의 대면(facing) 외부 표면들(21)의 가장 가까운 부분들은 40 미크론보다 더 멀리 떨어져 있지 않다. 일 실시예에서, 대면 외부 표면들(21)은 40 미크론보다 더 멀리 떨어져 있지 않은 모든 곳에 있다.
에폭시 플럭스 및 에폭시 플럭스의 측방 외부의 다른 에폭시 재료의 사용은 에폭시 충전 재료 및 에폭시 솔더 플럭스와 다른 솔더 플럭스를 사용하는 종래 기술의 방법들과 비교하여 플럭스와 충전 재료 사이에 개선된 능력을 제공할 수 있다. 게다가, 에폭시 플럭스의 사용은 실질적으로 완전한 가교로 인해 후속 가열 시에 감소된, 필요하다면, 잔류 휘발성 성분들을 생성할 수 있고, 그것에 의해 더 신뢰성있는 완성된 집적 회로조직 패키지 구성들을 생성할 수 있다. 게다가, 에폭시 플럭스의 사용은 밀한(tight) 공간들로의 에폭시 언더필 재료들의 흐름을 개선할 수 있는 무세정 플럭스들과 비교하여 잔류량을 감소시킬 수 있다. 게다가, 사전 경화된 에폭시 플럭스로부터의 잔류 자체는 에폭시 언더필 재료와 매우 좋은 호환성을 가질 수 있는 경화된 에폭시를 궁극적으로 형성한다. 게다가, 에폭시 플럭스는 다른 비에폭시 플럭스들과 비교하여 패키지 어셈블리 동안 증가된 점착성을 제공할 수 있다.
도 1-도 3의 집적 회로 구성(10)은 에폭시 플럭스(38)가 회로 기판(16)에서 회로 기판(18)까지 연장되는 대표적인 실시예이다. 도 4는 에폭시 플럭스(38a)가 회로 기판(16)에서 회로 기판(18)까지 연장되지 않는 대표적인 대체 집적 회로 구성(10a)을 도시한다. 상술된 실시예들로부터의 동일한 번호들은 적절한 곳에 사용되었으며, 일부 구성 차이들은 접미사 "a"로 표시된다. 도 4의 집적 회로 구성(10a)은 기판들(16, 18)에 대한 일 예를 도시하며, 에폭시 플럭스(38a)는 바로 인접한 기판(18)으로 연장되지만 기판(16)으로 연장되지 않는다. 대안적으로, 기판들(16, 18)에 대하여 그리고 예로서, 에폭시 플럭스는 회로 기판(16)으로 연장될 수 있고 회로 기판(18)으로 연장되지 않을 수 있다(도시되지 않음).
스택 내의 2개의 바로 인접한 기판에 대해 상술된 다양한 관계들은 스택 내의 일부 및/또는 전부 다른 바로 인접한 집적 회로 기판에 대해 적용될 수 있거나 적용되지 않을 수 있다.
본 발명의 실시예들은 또한 집적 회로 구성, 예를 들어 도 1-도 4의 구성들 또는 다른 집적 회로 구성들을 형성하는 방법들을 포함한다. 본 발명의 방법 실시예들은 2개 이상의 회로 기판들을 제공하는 단계를 포함하며, 기판 중 적어도 하나는 대향 단부들을 개별적으로 포함하는 TSV들을 포함한다. 전도성 접합 패드는 한 기판의 일측면 상의 단부들 중 하나에 인접하고 전도성 땜납 매스는 한 기판의 타측면 상에 엘리베이션으로 돌출되는 타단부에 인접한다. 예를 들어, 도 5는 집적 회로 구성, 예를 들어 단일 회로 구성으로의 어셈블리 전의 집적 회로 기판들(14, 16, 및 18)을 도시한다.
사전 경화된 에폭시 플럭스(즉, 아직 경화되지 않은 에폭시 플럭스 전구체(들))는 땜납 매스들에 도포된다. 도 6은 사전 경화된 에폭시 플럭스(37)가 적절한 트레이 또는 용기(50) 내에 제공되는 하나의 대표적인 실시예를 도시한다. 회로 기판(16)은 그것의 땜납 매스들(32)이 사전 경화된 에폭시 플럭스(37)에 침강되도록 위치되었다. 사전 경화된 에폭시 플럭스는 땜납 매스들(32)을 전적으로 또는 부분적으로 커버할 수 있다. 게다가, 전도성 재료(34)가 존재하며, 사전 경화된 에폭시 플럭스는 전도성 재료(34)의 일부 또는 전부를 커버할 수 있거나, 전혀 커버하지 않을 수 있다.
도 7은 에폭시 플럭스(37)가 땜납 매스들(32) 상에 수용되어 있는 상태에서, 사전 경화된 에폭시 플럭스(37) 및 용기(50)로부터 회로 기판(16)의 제거를 도시한다.
한 기판은 기판들 중 다른 것에 접하여 배치되며, 그 위에 사전 경화된 에폭시 플럭스를 갖는 개별 땜납 매스들은 다른 기판의 각각의 접합 패드들에 접한다. 예를 들어, 도 8은 서로에 대해 기판들(14, 16, 18)의 대표적인 병치를 도시한다. 사전 경화된 에폭시 플럭스는 이상적으로 적절한 고유 점착성 또는 점착성 첨가제들을 가져서 도 8의 구조가, 예를 들어 도시된 바와 같이 서로에 대한 위치에서 기판들(14, 16, 18)을 유지하는 충분한 구조적 통합성을 보존하는 것을 허용한다.
땜납 매스들은 예를 들어 도 9에 도시된 바와 같이, 그들이 각각의 접합 패드들에 접합하고 사전 경화된 에폭시 플럭스를 개별 땜납 매스들을 둘러싸는 경화된 에폭시 플럭스(38)에 경화시키게 하기 위해 충분히 가열된다. 단지 예로서, 도 8의 구성은 접합 패드들에 땜납 접합 및 에폭시 플럭스의 경화를 야기하기 위해 대략 240℃에서 대략 260℃까지의 대표적인 어셈블리 온도 범위를 달성하도록 적절한 적외선 방사를 받을 수 있다. 에폭시 플럭스는 도시된 바와 같이, 존재할 때 대략 더 많거나 모든 전도성 구조들(34)을 연장하기 위해 흐를 수 있다. 그 후에, 에폭시 플럭스는 예를 들어 도 1-도 3의 구성 또는 다른 구성을 제조하기 위해 에폭시 플럭스와 조성이 다른 에폭시 재료로 둘러싸여진다.
결론
일부 실시예들에서, 집적 회로 구성은 2개 이상의 집적 회로 기판들의 스택을 포함하며, 기판들 중 적어도 하나는 대향 단부들을 개별적으로 포함하는 관통 기판 비아들(TSV들)을 포함한다. 전도성 접합 패드는 한 기판의 일측면 상의 단부들 중 하나에 인접한다. 전도성 땜납 매스는 한 기판의 타측면 상에 엘리베이션으로 돌출되는 타단부에 인접한다. 개별 땜납 매스들은 스택의 바로 인접한 기판 상의 각각의 접합 패드에 접합된다. 에폭시 플럭스는 개별 땜납 매스들을 둘러싼다. 에폭시 플럭스와 조성이 다른 에폭시 재료는 개별 땜납 매스들 상의 에폭시 플럭스를 둘러싼다.
일부 실시예들에서, 집적 회로 구성은 2개 이상의 집적 회로 기판들의 스택을 포함한다. 기판들 중 적어도 하나는 대향 단부들을 개별적으로 포함하는 관통 기판 비아들(TSV들)을 포함한다. 전도성 접합 패드는 한 기판의 일측면 상의 단부들 중에 인접하고 전도성 땜납 매스는 한 기판의 타측면 상에 엘리베이션으로 돌출되는 타단부에 인접한다. 전도성 재료는 개별 TSV들과 개별 땜납 매스들 사이에 있다. 전도성 재료는 개별 땜납 매스들에 직접 접하는 부분을 포함한다. 부분은 개별 땜납 매스들과 다른 조성이다. 개별 땜납 매스들은 스택의 바로 인접한 기판 상의 각각의 접합 패드에 접합된다. 에폭시 플럭스는 개별 땜납 매스들 및 전도성 재료를 둘러싼다. 에폭시 플럭스는 한 기판에서 바로 인접한 기판까지 연장된다. 에폭시 플럭스와 조성이 다른 에폭시 재료는 전도성 재료 및 개별 땜납 매스들 상의 에폭시 플럭스를 둘러싼다. 에폭시 재료는 에폭시 플럭스에 직접 접하고 한 기판에서 바로 인접한 기판까지 연장된다. 에폭시 재료는 한 기판과 바로 인접한 기판 사이에서 에폭시 플럭스의 측방 외부인 보이드 공간을 완전히 충전한다. 한 기판 및 바로 인접한 기판은 40 미크론보다 더 멀리 떨어져 있지 않은 대면 외부 표면들의 가장 가까운 부분들을 갖는다.
일부 실시예들에서, 집적 회로 구성을 형성하는 방법은 2개 이상의 집적 회로 기판들을 제공하는 단계를 포함한다. 기판들 중 적어도 하나는 대향 단부들을 개별적으로 포함하는 관통 기판 비아들(TSV들)을 포함한다. 전도성 접합 패드는 한 기판의 일측면 상의 단부들 중 하나에 인접한다. 전도성 땜납 매스는 한 기판의 타측면 상에 엘리베이션으로 돌출되는 타단부에 인접한다. 사전 경화된 에폭시 플럭스는 땜납 매스들에 도포된다. 한 기판은 그 위에 사전 경화된 에폭시 플럭스를 갖는 개별 땜납 매스들이 다른 기판의 각각의 접합 패드들에 접한 상태에서 기판들의 다른 것에 접하여 배치된다. 땜납 매스들은 그들이 각각의 접합 패드들에 접합하고 사전 경화된 에폭시 플럭스를 개별 땜납 매스들을 둘러싸는 경화된 에폭시 플럭스에 경화시키게 하기 위해 충분히 가열된다. 개별 땜납 매스들을 둘러싸는 경화된 에폭시 플럭스는 에폭시 플럭스와 조성이 다른 에폭시 재료로 둘러싸여진다.
규정에 따라, 본 명세서에 개시된 발명 대상은 구조적 및 방법적 특징들에 관하여 거의 구체적인 언어로 설명되었다. 그러나, 청구항들은 여기에 개시된 수단이 대표적인 실시예들을 포함하므로, 도시되고 설명된 특정 특징들에 제한되지 않는다는 점이 이해되어야 한다. 따라서, 청구항들은 문자 그대로 표현되는 바와 같이 완전한 범위로 제공되어야 하고, 균등물들의 원칙에 따라 적절히 해석되어야 한다.

Claims (21)

  1. 집적 회로 구성으로서,
    2개 이상의 집적 회로 기판들의 스택으로서, 상기 기판들 중 적어도 하나는 대향 단부들, 한 기판의 일측면 상의 단부들 중 하나에 인접한 전도성 접합 패드 및 상기 한 기판의 타측면 상에 엘리베이션으로 돌출되는 타단부에 인접한 전도성 땜납 매스를 개별적으로 포함하는 관통 기판 비아들(TSV들)을 포함하는 상기 스택;
    상기 스택의 바로 인접한 기판 상의 각각의 접합 패드에 접합되는 개별 땜납 매스들;
    상기 개별 땜납 매스들을 둘러싸는 에폭시 솔더 플럭스; 및
    상기 개별 땜납 매스들 상의 에폭시 솔더 플럭스를 둘러싸는 에폭시 솔더 플럭스와 조성이 다른 에폭시 재료를 포함하는 집적 회로 구성.
  2. 청구항 1에 있어서, 상기 에폭시 솔더 플럭스는 상기 바로 인접한 기판으로 연장되는 집적 회로 구성.
  3. 청구항 2에 있어서,
    상기 접합 패드들은 상기 바로 인접한 기판의 외부 표면에 대해 상승되어 있으며, 상기 각각의 접합 패드들을 엘리베이션 최외각 표면 및 주변 측방 측면 표면들을 갖고;
    상기 에폭시 솔더 플럭스는 상기 각각의 접합 패드들의 주변 측방 측면 표면들에 직접 접하는 집적 회로 구성.
  4. 청구항 1에 있어서, 상기 에폭시 솔더 플럭스는 상기 한 기판에서 상기 바로 인접한 기판까지 연장되는 집적 회로 구성.
  5. 청구항 1에 있어서, 상기 에폭시 재료는 상기 한 기판에서 상기 바로 인접한 기판까지 연장되는 집적 회로 구성.
  6. 청구항 1에 있어서, 상기 에폭시 솔더 플럭스는 상기 땜납 매스들에 직접 접하는 집적 회로 구성.
  7. 청구항 6에 있어서, 각각의 상기 TSV들과 상기 개별 땜납 매스들 사이의 전도성 재료를 포함하며, 상기 전도성 재료는 상기 개별 땜납 매스들에 직접 접하는 부분을 포함하고, 상기 부분은 상기 개별 땜납 매스들과 다른 조성이고, 상기 에폭시 솔더 플럭스는 상기 전도성 재료에 직접 접하는 집적 회로 구성.
  8. 청구항 1에 있어서, 상기 에폭시 재료는 상기 에폭시 솔더 플럭스에 직접 접하는 집적 회로 구성.
  9. 청구항 1에 있어서, 상기 에폭시 재료는 상기 한 기판과 상기 바로 인접한 기판 사이에서 상기 에폭시 솔더 플럭스의 측방 외부인 보이드 공간을 완전히 충전하는 집적 회로 구성.
  10. 청구항 1에 있어서, 상기 에폭시 솔더 플럭스는 상기 한 기판에서 상기 바로 인접한 기판까지 연장되지 않는 집적 회로 구성.
  11. 청구항 1에 있어서, 상기 한 기판 및 상기 바로 인접한 기판은 40 미크론보다 더 멀리 떨어져 있지 않은 모든 곳에 있는 대면 외부 표면들을 갖는 집적 회로 구성.
  12. 청구항 1에 있어서, 상기 스택은 TSV들을 개별적으로 포함하는 2개보다 더 많은 집적 회로 기판을 포함하는 집적 회로 구성.
  13. 집적 회로 구성으로서,
    2개 이상의 집적 회로 기판들의 스택으로서, 상기 기판들 중 적어도 하나는 대향 단부들, 한 기판의 일측면 상의 단부들 중 하나에 인접한 전도성 접합 패드 및 상기 한 기판의 타측면 상에 엘리베이션으로 돌출되는 타단부에 인접한 전도성 땜납 매스를 개별적으로 포함하는 관통 기판 비아들(TSV들), 개별 TSV들과 개별 땜납 매스들 사이의 전도성 재료를 포함하며, 상기 전도성 재료는 상기 개별 땜납 매스들에 직접 접하는 부분을 포함하고, 상기 부분은 상기 개별 땜납 매스들과 다른 조성인 상기 스택;
    상기 스택의 바로 인접한 기판 상의 각각의 접합 패드에 접합되는 개별 땜납 매스들;
    상기 개별 땜납 매스들 및 상기 전도성 재료를 둘러싸는 에폭시 솔더 플럭스로서,상기 한 기판에서 상기 바로 인접한 기판으로 연장되는 상기 에폭시 솔더 플럭스; 및
    상기 전도성 재료 및 상기 개별 땜납 매스들 상의 에폭시 솔더 플럭스를 둘러싸는 에폭시 솔더 플럭스와 조성이 다르며, 상기 에폭시 솔더 플럭스에 직접 접하고 상기 한 기판에서 상기 바로 인접한 기판까지 연장되며, 상기 한 기판과 상기 바로 인접한 기판 사이에서 상기 에폭시 솔더 플럭스의 측방 외부인 보이드 공간을 완전히 충전하는 에폭시 재료로서, 상기 한 기판 및 상기 바로 인접한 기판은 40 미크론보다 더 멀리 떨어져 있지 않은 대면 외부 표면들의 가장 가까운 부분들을 갖는 상기 에폭시 재료를 포함하는 집적 회로 구성.
  14. 청구항 13에 있어서,
    상기 접합 패드들은 상기 바로 인접한 기판의 외부 표면에 대해 상승되어 있으며, 상기 각각의 접합 패드들은 엘리베이션 최외각 표면 및 주변 측방 측면 표면들을 갖고;
    상기 에폭시 솔더 플럭스는 상기 각각의 접합 패드들의 주변 측방 측면 표면들에 직접 접하는 집적 회로 구성.
  15. 집적 회로 구성을 형성하는 방법으로서,
    2개 이상의 집적 회로 기판들을 제공하는 단계로서, 상기 기판들 중 적어도 하나는 대향 단부들, 한 기판의 일측면 상의 단부들 중 하나에 인접한 전도성 접합 패드 및 상기 한 기판의 타측면 상에 엘리베이션으로 돌출되는 인접한 전도성 땜납 매스를 개별적으로 포함하는 관통 기판 비아들(TSV들)을 포함하는 상기 단계;
    사전 경화된 에폭시 솔더 플럭스를 상기 땜납 매스들에 도포하는 단계;
    상기 사전 경화된 에폭시 솔더 플럭스를 갖는 개별 땜납 매스들이 다른 기판의 각각의 접합 패드들에 접한 상태에서 상기 한 기판을 상기 기판들 중 다른 것에 접하여 배치하는 단계;
    땜납 매스들이 상기 각각의 접합 패드들에 접합하고 상기 사전 경화된 에폭시 솔더 플럭스를 상기 개별 땜납 매스들을 둘러싸는 경화된 에폭시 솔더 플럭스에 경화시키게 하기 위해 상기 땜납 매스들을 가열하는 단계; 및
    상기 에폭시 솔더 플럭스와 조성이 다른 에폭시 재료로 상기 개별 땜납 매스들을 둘러싸는 경화된 에폭시 솔더 플럭스를 둘러싸는 단계를 포함하는 방법.
  16. 집적 회로 구성으로서,
    2개 이상의 집적 회로 기판들의 스택으로서, 상기 기판들 중 적어도 하나는 대향 단부들, 한 기판의 일측면 상의 단부들 중 하나에 인접한 전도성 접합 패드 및 상기 한 기판의 타측면 상에 엘리베이션으로 돌출되는 타단부에 인접한 전도성 땜납 매스를 개별적으로 포함하는 관통 기판 비아들(TSV들)을 포함하는 상기 스택;
    상기 스택의 바로 인접한 기판 상의 각각의 접합 패드에 접합되는 개별 땜납 매스들;
    상기 개별 땜납 매스들을 둘러싸고, 스택의 2개의 바로 인접한 기판 사이에 엘리베이션 된 에폭시 솔더 플럭스; 및
    상기 개별 땜납 매스들 상의 에폭시 솔더 플럭스를 둘러싸는 에폭시 솔더 플럭스와 조성이 다르고, 스택의 2개의 바로 인접한 기판 사이에 엘리베이션되고, 스택의 2개의 바로 인접한 기판의 대향 및 대면 외부 표면과 직접 접하는 에폭시 재료를 포함하는 집적 회로 구성.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
KR1020147019942A 2012-01-06 2012-12-10 관통 기판 비아들을 갖는 집적 회로 구성들 및 관통 기판 비아들을 갖는 집적 회로 구성들을 형성하는 방법들 KR101649429B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/345,422 2012-01-06
US13/345,422 US9123700B2 (en) 2012-01-06 2012-01-06 Integrated circuit constructions having through substrate vias and methods of forming integrated circuit constructions having through substrate vias
PCT/US2012/068741 WO2013103473A1 (en) 2012-01-06 2012-12-10 Integrated circuit constructions having through substrate vias and methods of forming integrated circuit constructions having through substrate vias

Publications (2)

Publication Number Publication Date
KR20140106706A KR20140106706A (ko) 2014-09-03
KR101649429B1 true KR101649429B1 (ko) 2016-08-19

Family

ID=48743374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147019942A KR101649429B1 (ko) 2012-01-06 2012-12-10 관통 기판 비아들을 갖는 집적 회로 구성들 및 관통 기판 비아들을 갖는 집적 회로 구성들을 형성하는 방법들

Country Status (7)

Country Link
US (1) US9123700B2 (ko)
EP (1) EP2801111A4 (ko)
JP (1) JP6029685B2 (ko)
KR (1) KR101649429B1 (ko)
CN (1) CN104081520B (ko)
TW (1) TWI476873B (ko)
WO (1) WO2013103473A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123700B2 (en) 2012-01-06 2015-09-01 Micron Technology, Inc. Integrated circuit constructions having through substrate vias and methods of forming integrated circuit constructions having through substrate vias
US8907494B2 (en) * 2013-03-14 2014-12-09 International Business Machines Corporation Electrical leakage reduction in stacked integrated circuits having through-silicon-via (TSV) structures
KR102391249B1 (ko) 2015-05-28 2022-04-28 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020095783A1 (en) 1997-09-05 2002-07-25 Kirsten Kenneth J. Solder flux compatible with flip-chip underfill material
US20070132104A1 (en) * 2003-03-31 2007-06-14 Farnworth Warren M Semiconductor component having plate, stacked dice and conductive vias

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2793528B2 (ja) * 1995-09-22 1998-09-03 インターナショナル・ビジネス・マシーンズ・コーポレイション ハンダ付け方法、ハンダ付け装置
US6265776B1 (en) 1998-04-27 2001-07-24 Fry's Metals, Inc. Flip chip with integrated flux and underfill
JP3836349B2 (ja) * 2001-09-27 2006-10-25 株式会社東芝 半導体装置およびその製造方法
JP2003100810A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置とその製造方法
US6610559B2 (en) 2001-11-16 2003-08-26 Indium Corporation Of America Integrated void-free process for assembling a solder bumped chip
JP3829325B2 (ja) 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
WO2005088696A1 (en) 2004-02-11 2005-09-22 Infineon Technologies Ag Semiconductor package with contact support layer and method to produce the package
KR100570514B1 (ko) 2004-06-18 2006-04-13 삼성전자주식회사 웨이퍼 레벨 칩 스택 패키지 제조 방법
TWI237370B (en) * 2004-07-30 2005-08-01 Advanced Semiconductor Eng Chip package structure and process for fabricating the same
JP2006165320A (ja) * 2004-12-08 2006-06-22 Matsushita Electric Ind Co Ltd 半導体積層モジュールとその製造方法
US7169641B2 (en) 2005-05-03 2007-01-30 Stats Chippac Ltd. Semiconductor package with selective underfill and fabrication method therfor
US7517798B2 (en) * 2005-09-01 2009-04-14 Micron Technology, Inc. Methods for forming through-wafer interconnects and structures resulting therefrom
US7863727B2 (en) 2006-02-06 2011-01-04 Micron Technology, Inc. Microelectronic devices and methods for manufacturing microelectronic devices
US8143719B2 (en) 2007-06-07 2012-03-27 United Test And Assembly Center Ltd. Vented die and package
US7843064B2 (en) 2007-12-21 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and process for the formation of TSVs
JP2009239256A (ja) 2008-03-03 2009-10-15 Panasonic Corp 半導体装置及びその製造方法
US7683459B2 (en) 2008-06-02 2010-03-23 Hong Kong Applied Science and Technology Research Institute Company, Ltd. Bonding method for through-silicon-via based 3D wafer stacking
US8334170B2 (en) * 2008-06-27 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stacking devices
US7843072B1 (en) 2008-08-12 2010-11-30 Amkor Technology, Inc. Semiconductor package having through holes
US8183673B2 (en) 2008-10-21 2012-05-22 Samsung Electronics Co., Ltd. Through-silicon via structures providing reduced solder spreading and methods of fabricating the same
KR101553560B1 (ko) 2008-11-26 2015-09-16 삼성전자주식회사 적층 패키지 및 이의 제조 방법
JP4696152B2 (ja) * 2008-11-10 2011-06-08 株式会社日立製作所 半導体装置の製造方法および半導体装置
US8900921B2 (en) 2008-12-11 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method of forming topside and bottom-side interconnect structures around core die with TSV
KR101078735B1 (ko) 2009-07-07 2011-11-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
US8263434B2 (en) 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US8143097B2 (en) 2009-09-23 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP
KR101632399B1 (ko) * 2009-10-26 2016-06-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
US8451620B2 (en) 2009-11-30 2013-05-28 Micron Technology, Inc. Package including an underfill material in a portion of an area between the package and a substrate or another package
KR101124568B1 (ko) 2010-05-31 2012-03-16 주식회사 하이닉스반도체 반도체 칩, 이를 포함하는 적층 칩 구조의 반도체 패키지
US9123700B2 (en) 2012-01-06 2015-09-01 Micron Technology, Inc. Integrated circuit constructions having through substrate vias and methods of forming integrated circuit constructions having through substrate vias

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020095783A1 (en) 1997-09-05 2002-07-25 Kirsten Kenneth J. Solder flux compatible with flip-chip underfill material
US20070132104A1 (en) * 2003-03-31 2007-06-14 Farnworth Warren M Semiconductor component having plate, stacked dice and conductive vias

Also Published As

Publication number Publication date
WO2013103473A1 (en) 2013-07-11
JP2015507359A (ja) 2015-03-05
US9123700B2 (en) 2015-09-01
TW201344851A (zh) 2013-11-01
CN104081520A (zh) 2014-10-01
EP2801111A4 (en) 2015-09-23
CN104081520B (zh) 2017-11-21
KR20140106706A (ko) 2014-09-03
TWI476873B (zh) 2015-03-11
EP2801111A1 (en) 2014-11-12
JP6029685B2 (ja) 2016-11-24
US20130175698A1 (en) 2013-07-11

Similar Documents

Publication Publication Date Title
KR101500038B1 (ko) 패키징 공정에서 언더필 쏘잉 방법
US9111896B2 (en) Package-on-package semiconductor device
KR101476883B1 (ko) 3차원 패키징을 위한 응력 보상층
US20130119552A1 (en) Method for Forming Chip-on-Wafer Assembly
KR101607981B1 (ko) 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
WO2017112252A1 (en) Semiconductor package with trenched molding-based electromagnetic interference shielding
US9698072B2 (en) Low-stress dual underfill packaging
US20140154842A1 (en) Carrier, semiconductor package and fabrication method thereof
US9379097B2 (en) Fan-out PoP stacking process
JP2010251347A (ja) 半導体装置の製造方法
TW201128721A (en) Manufacturing method of semiconductor device
TWI543320B (zh) 半導體封裝件及其製法
TWI741207B (zh) 半導體裝置
US8409927B1 (en) Methods for fabricating integrated circuit systems including high reliability die under-fill
KR101649429B1 (ko) 관통 기판 비아들을 갖는 집적 회로 구성들 및 관통 기판 비아들을 갖는 집적 회로 구성들을 형성하는 방법들
US20140084484A1 (en) Semiconductor package and fabrication method thereof
US10553457B2 (en) Semiconductor device to suppress warpage of the semiconductor device
US9418874B2 (en) Method of fabricating semiconductor package
US9357646B2 (en) Package substrate
JP2013004648A (ja) 半導体パッケージの製造方法
JP2009188392A (ja) 半導体装置及び半導体装置の製造方法
US20130181343A1 (en) Multi-chip package and method of manufacturing the same
US9761535B1 (en) Interposer, semiconductor package with the same and method for preparing a semiconductor package with the same
US9466553B2 (en) Package structure and method for manufacturing package structure
TW201742163A (zh) 防止基板翹曲的半導體封裝結構之製造方法及其基板結構

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190813

Year of fee payment: 4