CN106531723B - 裸芯片测试结构的制备方法 - Google Patents
裸芯片测试结构的制备方法 Download PDFInfo
- Publication number
- CN106531723B CN106531723B CN201611064903.1A CN201611064903A CN106531723B CN 106531723 B CN106531723 B CN 106531723B CN 201611064903 A CN201611064903 A CN 201611064903A CN 106531723 B CN106531723 B CN 106531723B
- Authority
- CN
- China
- Prior art keywords
- pcb board
- bare chip
- pad
- bonded
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 42
- 238000002360 preparation method Methods 0.000 title claims abstract description 34
- 230000001681 protective effect Effects 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000000853 adhesive Substances 0.000 claims abstract description 11
- 230000001070 adhesive effect Effects 0.000 claims abstract description 11
- 239000007789 gas Substances 0.000 claims description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 8
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000003466 welding Methods 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 4
- 238000005245 sintering Methods 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 3
- 238000004506 ultrasonic cleaning Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 238000004064 recycling Methods 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000003292 glue Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 2
- 238000011990 functional testing Methods 0.000 description 2
- 239000004568 cement Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明属于半导体集成电路测试技术领域，具体涉及一种裸芯片测试结构的制备方法，包括如下步骤：在PCB板(101)上制作焊盘(104)；将所述PCB板(101)和气密保护罩(102)放置在操作箱(201)内并向所述操作箱(201)中充入保护气体；使用气密胶将裸芯片(103)粘结在所述PCB板(101)上；将键合丝(105)一端焊接于所述裸芯片(103)的管脚处，另一端焊接于所述焊盘(104)上；使用气密胶将所述气密保护罩(102)粘结于所述PCB板(101)上，且将所述裸芯片(103)、所述焊盘(104)、所述键合丝(105)及所述保护气体封装于所述气密保护罩(102)内，以形成所述裸芯片保护结构。本发明具有结构简单，成本低，易于加工，工程应用可实施性高，可避免裸芯片和键合丝在空气中的氧化，同时能够保证测试PCB板的重复利用的有益效果。
Description
技术领域
本发明属于半导体集成电路测试技术领域，具体涉及一种裸芯片测试结构的制备方法。
背景技术
随着电子产品市场的竞争越来越激烈，各芯片厂商需要以更快的速度推出芯片产品占领早期市场，争取获得更多的利润。芯片流片完成后，一般要将裸片封装于塑料材料或陶瓷材料中，对其提供环境保护，然后才能进行各种功能测试，封装周期占用了宝贵的测试时间，减缓产品的市场化步伐，因此对裸芯片进行测试成为国际上研究的热点。
晶圆级测试可通过晶圆探针及专用测试台对裸芯片进行测试，但只能够完成较为简单的测试任务，在芯片实际功能的测试方面有较多的局限性；国外一些公司推出KGD(Known Good Die)裸芯片产品，采用专用的夹具对裸芯片进行测试，夹具的特殊定制及开发周期仍不能满足芯片测试的时效性要求；目前，较为常用的是把裸芯片固定在PCB板上，使用键合机将芯片引脚和PCB板焊盘进行连接，再用专用胶水对整个结构进行覆盖保护，即可在实验室环境中对芯片进行全面的功能测试。
但胶水一旦固化便很难从裸芯上去除，可维修性不佳，且胶水覆盖裸芯片的过程中可能会造成键合丝间的接触连接，可靠性较差。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种裸芯片测试结构的制备方法。本发明要解决的技术问题通过以下技术方案实现：
一种裸芯片测试结构的制备方法，包括如下步骤：
在PCB板101上制作焊盘104；
将所述PCB板101和气密保护罩102放置在操作箱201内并向所述操作箱201中充入保护气体；
使用气密胶将裸芯片103粘结在所述PCB板101上；
将键合丝105一端键合于所述裸芯片103的管脚处，另一端键合于所述焊盘104上；
使用气密胶将所述气密保护罩102粘结于所述PCB板101上，且将所述裸芯片103、所述焊盘104、所述键合丝105及所述保护气体封装于所述气密保护罩102内，以形成所述裸芯片保护结构。
上述的制备方法，所述焊盘104为多个，且沿所述裸芯片103外围在所述PCB板101上交错排列。
上述的制备方法，在PCB板101上制作焊盘104，包括：
采用电镀软金工艺并使用电镀镍作为底层金属将所述焊盘104制作于所述PCB板101上。
上述的制备方法，所述PCB板101为硬板PCB板。
上述的制备方法，所述保护气体为氮气或者惰性气体。
一种裸芯片测试结构的制备方法，包括：
在PCB板101上制作焊盘104、用于粘结气密保护罩102的第一边界线301及用于粘结裸芯片103的第二边界线302；
在所述PCB板101上沿所述第二边界线302粘结所述裸芯片103；
采用键合工艺将键合丝105的两端分别键合于所述裸芯片103的管脚及所述焊盘104；
将所述PCB板101及所述气密保护罩102一并置于操作箱201内，在所述操作箱201内通入保护气体；
在所述PCB板101上沿所述第一边界线301粘结所述气密保护罩102，以形成所述裸芯片测试结构。
上述的制备方法，在将所述PCB板101及所述气密保护罩102一并置于操作箱201内之前，还包括：
采用无水酒精或丙酮作为清洗液，利用超声波清洗工艺去除所述PCB板101和所述气密保护罩102上的杂质。
上述的制备方法，在PCB板101上制作焊盘104，包括：
采用电镀软金工艺，在PCB板101上沿所述第二边界线302外围制作交错排布的多个所述焊盘104。
上述的制备方法，在所述PCB板101上沿所述第二边界线302粘结所述裸芯片103，包括：
利用手动点胶机在所述PCB板101上的所述第二边界线302内涂抹导电胶，并将所述裸芯片103粘结在所述第二边界线302内，置于烧结烘箱内做烘烤处理。
上述的制备方法，采用键合工艺将键合丝105的两端分别键合于所述裸芯片103的管脚及所述焊盘104，包括：
利用超声热压焊工艺，采用手动键合机，将所述PCB板101固定于压焊底座上，预热处理后，移动所述手动键合机的操作手柄完成所述裸芯片103的管脚与所述焊盘104的键合。
与现有技术相比，本发明的有益效果：
(a)本发明结构简单，成本低，易于加工，工程应用可实施性较佳；
(b)完成后的气密保护罩内密封有一定的保护气体，可避免裸芯片和键合丝在空气中的氧化；
(c)实施过程中不会对键合丝有任何影响，避免了一般胶水覆盖裸片的过程中可能造成的键合丝间的接触连接；
(d)若裸芯片在测试过程中损坏，直接去除气密保护罩即可对裸芯片进行更换，保证了测试PCB板的重复利用。
附图说明
图1为本发明实施例提供的一种裸芯片测试结构的结构示意图；
图2为本发明实施例提供的一种裸芯片测试结构的制备方法流程图；
图3为本发明实施例提供的一种操作箱示意图；
图4为本发明实施例提供的一种PCB板的俯视示意图；
图5为本发明实施例提供的另一种裸芯片测试结构的制备方法流程图；
图6a-图6d为本发明实施例提供的一种裸芯片测试结构制备方法的工艺示意图。
图中：101、PCB板；102、气密保护罩；103、裸芯片；104、焊盘；105、键合丝；201、操作箱；301、第一边界线；302、第二边界线。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1及图2，图1为本发明实施例提供的一种裸芯片测试结构的结构示意图；图2为本发明实施例提供的一种裸芯片测试结构的制备方法流程图。该裸芯片测试结构包括PCB板101、气密保护罩102、裸芯片103、绑定焊盘104及键合丝105，且在气密保护罩102内封装有氮气或者惰性气体等保护气体。具体地，该裸芯片测试结构的制备方法，可以包括如下步骤：
在PCB板101上制作焊盘104；
将所述PCB板101和气密保护罩102放置在操作箱201内并向所述操作箱201中充入保护气体；
使用气密胶将裸芯片103粘结在所述PCB板101上；
将键合丝105一端键合于所述裸芯片103的管脚处，另一端键合于所述焊盘104上；
使用气密胶将所述气密保护罩102粘结于所述PCB板101上，且将所述裸芯片103、所述焊盘104、所述键合丝105及所述保护气体封装于所述气密保护罩102内，以形成所述裸芯片保护结构。
具体地，请参见图3，图3为本发明实施例提供的一种操作箱示意图。该操作箱201可以为有机玻璃操作箱。
具体地，请参见图4，图4是本发明实施例提供的一种PCB板的俯视示意图。所述焊盘104为多个，且沿所述裸芯片103外围在所述PCB板101上交错排列。
另外，在PCB板101上制作焊盘104，包括：
采用电镀软金工艺并使用电镀镍作为底层金属将所述焊盘104制作于所述PCB板101上。所述PCB板101为硬板PCB板。
本实施例，气密保护罩内密封有一定的保护气体，可避免裸芯片和键合丝在空气中的氧化；交错型的绑定焊盘减少了相邻键合丝间的碰触连接；若裸芯片在测试过程中损坏，直接去除气密保护罩即可对裸芯片进行更换，保证了测试PCB板的重复利用；其结构简单，成本低，易于加工，有较高的实用价值。
实施例二
请一并参见图5、图4及图1，图5为本发明实施例提供的另一种裸芯片测试结构的制备方法流程图。该裸芯片测试结构的制备方法包括如下步骤：
在PCB板101上制作焊盘104、用于粘结气密保护罩102的第一边界线301及用于粘结裸芯片103的第二边界线302；
在所述PCB板101上沿所述第二边界线302粘结所述裸芯片103；
采用键合工艺将键合丝105的两端分别键合于所述裸芯片103的管脚及所述焊盘104；
将所述PCB板101及所述气密保护罩102一并置于操作箱201内，在所述操作箱201内通入保护气体；
在所述PCB板101上沿所述第一边界线301粘结所述气密保护罩102，以形成所述裸芯片测试结构。
具体地，在将所述PCB板101及所述气密保护罩102一并置于操作箱201内之前，还包括：
采用无水酒精或丙酮作为清洗液，利用超声波清洗工艺去除所述PCB板101和所述气密保护罩102上的杂质。
可选地，在PCB板101上制作焊盘104，包括：
采用电镀软金工艺，在PCB板101上沿所述第二边界线302外围制作交错排布的多个所述焊盘104。
可选地，在所述PCB板101上沿所述第二边界线302粘结所述裸芯片103，包括：
利用手动点胶机在所述PCB板101上的所述第二边界线302内涂抹导电胶，并将所述裸芯片103粘结在所述第二边界线302内，置于烧结烘箱内做烘烤处理。
可选地，采用键合工艺将键合丝105的两端分别键合于所述裸芯片103的管脚及所述焊盘104，包括：
利用超声热压焊工艺，采用手动键合机，将所述PCB板101固定于压焊底座上，预热处理后，移动所述手动键合机的操作手柄完成所述裸芯片103的管脚与所述焊盘104的键合。
实施例三
请参见图6a-图6d，图6a-图6d为本发明实施例提供的一种裸芯片测试结构制备方法的工艺示意图。本实施例在上述实施例的基础上，对该裸芯片测试结构的制备方法做详细描述如下：
步骤一：电路板准备，如图4所示，电路板包括PCB板101、交错型的绑定焊盘104、第一边界线301、第二边界线302。PCB板101采用硬板PCB板，绑定焊盘104采用电镀软金的方式制作在PCB板101上，厚度为3um，并采用电镀镍作为底层金属，以方便金丝键合；第一边界线301和第二边界线302均采用丝印的方式制作在PCB板101上，分别为气密保护罩102和裸芯片103的粘结区域。
步骤二：PCB板和气密保护罩清洗，使用无水酒精或丙酮作为清洗液，采用超声波清洗的方式去除PCB板101和气密保护罩102上的杂质。清洗后的PCB板101如图6a所示。
步骤三：芯片粘结，使用手动点胶机在PCB板101上的芯片粘结边界线302内涂抹适当导电胶，将裸芯片103粘结在第二边界线302内，然后在烧结烘箱内烘烤2小时，温度为150℃，以使导电胶固化。粘结裸芯片103后的PCB板101如图6b所示。
步骤四：芯片键合，裸芯片键合选用超声热压焊工艺，采用手动键合机，键合丝105选用金丝，直径为25um，将粘片好的PCB板101放在压焊底座上固定好，预热2～3分钟，移动手动键合机操作手柄完成裸芯片103键合，键合后的的PCB板101如图6c所示。
步骤五：气密保护罩粘结，将PCB板101和气密保护罩102放置在有机玻璃操作箱201内，并充入氮气，沿PCB板101上的第一边界线301涂抹粘结胶，如硅橡胶或玻璃胶，将气密保护罩102粘结在PCB板101上，一部分氮气会密封在气密保护罩102内。粘结气密保护罩102后的PCB板101如图6d所示。
步骤六：在室温下静置PCB板101，直到粘结胶完全固化。最终形成所述的裸芯片测试结构。
本发明具有结构简单，成本低，易于加工，工程应用可实施性高，可避免裸芯片和键合丝在空气中的氧化，同时能够保证测试PCB板的重复利用的有益效果。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种裸芯片测试结构的制备方法，其特征在于，包括如下步骤：
在PCB板(101)上制作焊盘(104)；
将所述PCB板(101)和气密保护罩(102)放置在操作箱(201)内并向所述操作箱(201)中充入保护气体；
使用气密胶将裸芯片(103)粘结在所述PCB板(101)上；
将键合丝(105)一端键合于所述裸芯片(103)的管脚处，另一端键合于所述焊盘(104)上；
使用气密胶将所述气密保护罩(102)粘结于所述PCB板(101)上，且将所述裸芯片(103)、所述焊盘(104)、所述键合丝(105)及所述保护气体封装于所述气密保护罩(102)内，以形成所述裸芯片测试结构。
2.根据权利要求1所述的制备方法，其特征在于，所述焊盘(104)为多个，且沿所述裸芯片(103)外围在所述PCB板(101)上交错排列。
3.根据权利要求1所述的制备方法，其特征在于，在PCB板(101)上制作焊盘(104)，包括：
采用电镀软金工艺并使用电镀镍作为底层金属将所述焊盘(104)制作于所述PCB板(101)上。
4.根据权利要求1所述的制备方法，其特征在于：所述PCB板(101)为硬板PCB板。
5.根据权利要求1所述的制备方法，其特征在于：所述保护气体为氮气或者惰性气体。
6.一种裸芯片测试结构的制备方法，其特征在于，包括：
在PCB板(101)上制作焊盘(104)、用于粘结气密保护罩(102)的第一边界线(301)及用于粘结裸芯片(103)的第二边界线(302)，所述气密保护罩(102)粘结于所述第一边界线(301)上，所述裸芯片(103)粘结于所述第二边界线(302)内；
在所述PCB板(101)上沿所述第二边界线(302)粘结所述裸芯片(103)；
采用键合工艺将键合丝(105)的两端分别键合于所述裸芯片(103)的管脚及所述焊盘(104)；
将所述PCB板(101)及所述气密保护罩(102)一并置于操作箱(201)内，在所述操作箱(201)内通入保护气体；
在所述PCB板(101)上沿所述第一边界线(301)粘结所述气密保护罩(102)，以形成所述裸芯片测试结构。
7.根据权利要求6所述的制备方法，其特征在于：在将所述PCB板(101)及所述气密保护罩(102)一并置于操作箱(201)内之前，还包括：
采用无水酒精或丙酮作为清洗液，利用超声波清洗工艺去除所述PCB板(101)和所述气密保护罩(102)上的杂质。
8.根据权利要求6所述的制备方法，其特征在于：在PCB板(101)上制作焊盘(104)，包括：
采用电镀软金工艺，在所述PCB板(101)上沿所述第二边界线(302)外围制作交错排布的多个所述焊盘(104)。
9.根据权利要求6所述的制备方法，其特征在于：在所述PCB板(101)上沿所述第二边界线(302)粘结所述裸芯片(103)，包括：
利用手动点胶机在所述PCB板(101)上的所述第二边界线(302)内涂抹导电胶，并将所述裸芯片(103)粘结在所述第二边界线(302)内，置于烧结烘箱内做烘烤处理。
10.根据权利要求6所述的制备方法，其特征在于：采用键合工艺将键合丝(105)的两端分别键合于所述裸芯片(103)的管脚及所述焊盘(104)，包括：
利用超声热压焊工艺，采用手动键合机，将所述PCB板(101)固定于压焊底座上，预热处理后，移动所述手动键合机的操作手柄完成所述裸芯片(103)的管脚与所述焊盘(104)的键合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611064903.1A CN106531723B (zh) | 2016-11-28 | 2016-11-28 | 裸芯片测试结构的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611064903.1A CN106531723B (zh) | 2016-11-28 | 2016-11-28 | 裸芯片测试结构的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106531723A CN106531723A (zh) | 2017-03-22 |
| CN106531723B true CN106531723B (zh) | 2019-02-01 |
Family
ID=58356676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611064903.1A Active CN106531723B (zh) | 2016-11-28 | 2016-11-28 | 裸芯片测试结构的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106531723B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107884699A (zh) * | 2017-09-28 | 2018-04-06 | 中国空间技术研究院 | 一种裸芯片的脉冲激光单粒子试验装置及试验方法 |
| CN108882523A (zh) * | 2018-06-27 | 2018-11-23 | 青岛海信宽带多媒体技术有限公司 | 光模块 |
| CN112051646B (zh) * | 2019-06-06 | 2022-06-14 | 青岛海信宽带多媒体技术有限公司 | 一种光模块 |
| CN110571307B (zh) * | 2019-09-16 | 2021-06-01 | 无锡中微晶园电子有限公司 | 一种光电探测产品键合涂丝工艺 |
| CN112798928A (zh) * | 2020-12-29 | 2021-05-14 | 中国电子科技集团公司第十四研究所 | 一种基于陶瓷载片的芯片测试方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5448014A (en) * | 1993-01-27 | 1995-09-05 | Trw Inc. | Mass simultaneous sealing and electrical connection of electronic devices |
| KR960008514B1 (ko) * | 1993-07-23 | 1996-06-26 | 삼성전자 주식회사 | 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법 |
| CN201852665U (zh) * | 2010-09-28 | 2011-06-01 | 刘胜 | 气体压力传感器 |
-
2016
- 2016-11-28 CN CN201611064903.1A patent/CN106531723B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106531723A (zh) | 2017-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106531723B (zh) | 裸芯片测试结构的制备方法 | |
| CN106847719B (zh) | 应用于测试的裸芯片结构及其制造方法 | |
| CN106856177B (zh) | 应用于测试的裸芯片结构及其制造方法 | |
| CN107894359B (zh) | 激光器芯片失效定位分析样品制备方法及中间件 | |
| CN101769876B (zh) | 在半导体器件中进行失效分析的方法 | |
| CN104003352B (zh) | 基于吸气剂薄膜的混合晶圆级真空封装方法及结构 | |
| CN109494182A (zh) | 一种用于半导体集成工艺中超薄半导体晶圆的拿持方法 | |
| CN106803500B (zh) | 裸芯片与印制电路板连接和保护结构及其制造方法 | |
| CN106024646A (zh) | 半导体器件的全包覆圆片级封装方法 | |
| CN105334084A (zh) | 集成电路芯片失效分析样品的制备方法 | |
| CN106571419B (zh) | 一种闪光灯的制作方法 | |
| CN102403242B (zh) | 一种在重新粘合过程中防止待测芯片损伤的方法 | |
| CN103077913A (zh) | 一种裸芯片老炼用引出装置及老炼方法 | |
| CN206260141U (zh) | 一种裸芯片与印制电路板连接的保护结构 | |
| CN102237286B (zh) | 一种用于超薄晶圆工艺的管芯贴片方法 | |
| CN106783654A (zh) | 裸芯片测试用保护结构的制作方法 | |
| CN100377323C (zh) | 一种无引脚封装类器件的返修方法 | |
| CN104465790B (zh) | Mems压力传感器及其封装方法 | |
| CN206332007U (zh) | 一种应用于测试的裸芯片结构 | |
| CN203967091U (zh) | 晶圆级封装结构 | |
| CN110290650A (zh) | Led灯板及其封装方法 | |
| CN106304627B (zh) | 一种测试焊盘结构及其制备方法 | |
| CN109387225A (zh) | 一种mems惯性器件及其无应力电装方法 | |
| TW360911B (en) | Process for producing semiconductor device and semiconductor device | |
| Beleran et al. | Copper wire bond analysis: Pad design effects and process considerations |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220728 Address after: 201607 rooms 110 and 212, building 9, No. 265, Zhongqu Road, Maogang Town, Songjiang District, Shanghai Patentee after: Shanghai Zhengjin Industrial Co.,Ltd. Address before: 710054 No. 86 Leading Times Square (Block B), No. 2, Unit 1, Unit 22, 12202, High-tech Road, Xi'an High-tech Zone, Shaanxi Province Patentee before: XI'AN CREATION KEJI Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Preparation method of bare chip testing structure Granted publication date: 20190201 Pledgee: Shanghai Rural Commercial Bank Co.,Ltd. Songjiang sub branch Pledgor: Shanghai Zhengjin Industrial Co.,Ltd. Registration number: Y2024310000227 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |