CN106793454A - 一种用于裸芯片测试的双凹槽pcb板结构及其制造方法 - Google Patents

一种用于裸芯片测试的双凹槽pcb板结构及其制造方法 Download PDF

Info

Publication number
CN106793454A
CN106793454A CN201611145597.4A CN201611145597A CN106793454A CN 106793454 A CN106793454 A CN 106793454A CN 201611145597 A CN201611145597 A CN 201611145597A CN 106793454 A CN106793454 A CN 106793454A
Authority
CN
China
Prior art keywords
pcb board
bare chip
groove
pcb
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611145597.4A
Other languages
English (en)
Inventor
舒钰
毕文婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 20 Research Institute
Original Assignee
CETC 20 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 20 Research Institute filed Critical CETC 20 Research Institute
Priority to CN201611145597.4A priority Critical patent/CN106793454A/zh
Publication of CN106793454A publication Critical patent/CN106793454A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种用于裸芯片测试的双凹槽PCB板结构及其制造方法，首先加工一块PCB板，在其上加工与裸芯片面积和形状一样的凹槽，并加工导流槽和焊盘；然后加工第二块PCB板，在其上加工面积大于第二级凹槽及导流槽的贯通槽；在相邻两块PCB板之间添加绝缘介质层，并把三块PCB板压合，相邻两块PCB板相对的一面不加工焊盘；使用钻孔工具在压合后的PCB板上开连接通孔；最后在凹槽处粘结裸芯片，采用超声热压焊键合工艺完成裸芯片金属PAD与PCB板上焊盘的金丝键合。本发明结构简单，成本低，易于加工，降低了PCB板设计难度，可较好的避免导电胶溢出时对裸芯片金属PAD的污染。

Description

一种用于裸芯片测试的双凹槽PCB板结构及其制造方法
技术领域
本发明涉及半导体集成电路测试领域，尤其涉及一种用于裸芯片测试的PCB板结构及其制造方法。
背景技术
目前，芯片流片完成后，要将裸片封装于塑料材料或陶瓷材料中，提供环境保护，才能焊接在PCB板上进行测试。而随着电子产品市场的竞争越来越激烈，各芯片厂商需要以更快的速度推出芯片产品占领早期市场，争取获得更多的利润。但封装周期会占用宝贵的测试时间，减缓产品的市场化步伐。晶圆级测试可通过晶圆探针及专用测试台对裸芯片进行测试，但只能够完成较为简单的测试任务，在芯片实际功能的测试方面有较多的局限性。目前的PCB板多用来承载封装完成后的芯片，没有专门用于承载裸芯片测试的PCB板设计加工。目前芯片复杂度越来越高，功能管脚数量数以百计，需在PCB板上加工同样数量的一圈绑定焊盘作为键合点，由于键合丝的最佳键合长度要求，金属触点面积受到限制，键合时极易造成键合丝间的碰触连接，对PCB板加工精度及键合操作人员技术水平的要求较高，在普通实验室条件下实现裸芯片和PCB板间的有效连接难度较大；且裸芯片面积越大，在PCB板上直接进行粘结时所需的导电胶越多，若用胶量太多，裸片按压在PCB板上时，会造成导电胶在裸芯片侧边的外溢，极易黏附在裸芯片金属PAD上，使金属PAD间形成短路，造成裸芯片的报废。
发明内容
为了克服现有技术的不足，本发明提供一种用于裸芯片测试的双凹槽PCB板结构及其制造方法，实现在实验室条件下完成对PCB板上裸芯片的测试。
本发明解决其技术问题所采用的技术方案是：一种裸芯片测试的PCB板结构，所述的PCB板采用传统硬板PCB，PCB板一侧表面开有第一级凹槽，第一级凹槽的底部开有第二级凹槽，第二级凹槽的形状、面积与裸芯片一致，深度等于裸芯片厚度，第二级凹槽的四角开有导流槽；第一级凹槽的面积大于第二级凹槽及导流槽，深度等于裸芯片厚度；两级凹槽的四周分布有金属焊盘，金属焊盘的位置和数量与裸芯片金属PAD保持一致，用于裸芯片和PCB板间的电气连接；对应每一个金属焊盘有一个贯穿PCB板的连接通孔，将裸芯片金属PAD的电气连接引至PCB板另一侧。
所述的PCB板采用三块PCB板层叠而成，相邻两块PCB板之间通过绝缘介质层粘合。
本发明还提供一种上述用于裸芯片测试的PCB板结构的制备方法，包括以下步骤：首先加工一块PCB板，在其上加工与裸芯片面积和形状一样的凹槽，并加工导流槽和焊盘；然后加工第二块PCB板，在其上加工面积大于第二级凹槽及导流槽的贯通槽；在相邻两块PCB板之间添加绝缘介质层，并把三块PCB板压合，相邻两块PCB板相对的一面不加工焊盘；使用钻孔工具在压合后的PCB板上开连接通孔；最后在凹槽处粘结裸芯片，采用超声热压焊键合工艺完成裸芯片金属PAD与PCB板上焊盘的金丝键合。
本发明的有益效果是：
1.本发明结构简单，成本低，易于加工，工程应用可实施性较佳；
2.耳朵型导电胶导流结构的设计可较好的避免导电胶溢出时对裸芯片金属PAD的污染；
3.承载裸芯片的凹槽对裸芯片粘结具有位置固定的作用，方便裸芯片的粘结；
4.分成两个独立板材形成最终的PCB板，并结合用于PCB板正面和背面连接通孔的设置，降低了PCB板设计难度，避免了钻头铣凹槽的精度控制难题。
5.使用双台阶凹槽后，连接结构呈高低高阶梯型，充分使键合丝在空间进行分布，提高了单位面积上键合丝的密度。
附图说明
图1是本发明一种用于裸芯片测试的双凹槽PCB板结构俯视图；
图2是本发明PCB板的层叠示意图；
图3是本发明第一PCB板俯视图；
图4是本发明第二PCB板俯视图；
图5是本发明第三PCB板俯视图；
图6是本发明一种用于裸芯片测试的双凹槽PCB板结构工艺流程图；
图7(a)-7(j)是本发明一种用于裸芯片测试的双凹槽PCB板结构制备过程示意图。
具体实施方式
下面结合附图和实施例对本发明进一步说明，本发明包括但不仅限于下述实施例。
如图1所示，本发明由PCB板101、裸芯片102、第一凹槽103、耳朵型结构104、第一焊盘105、连接通孔106、第一键合金丝107、第二键合金丝108、第二焊盘109、第二凹槽110组成。如图2所示，PCB板101由第一PCB板201、第二PCB板202、绝缘介质层203、第三PCB板204组成，绝缘介质层203用于第一PCB板201和第三PCB板204、第二PCB板202和第三PCB板204间的粘合，同时避免第一PCB板201和第三PCB板204、第二PCB板202和第三PCB板204间的电气短路。如图3所示，第一PCB板201上设置有通孔避铜区301，用于避免通孔106金属化时造成的第一PCB板201金属地层和连接通孔106中的非地网络通孔间的短路。如图4所示，第二PCB板202上设置有第二凹槽110、通孔避铜区401，第二凹槽110比第三PCB板焊盘所围面积略大，通孔避铜区401用于避免通孔106金属化时造成的第二PCB板202金属地层和连接通孔106中的非地网络通孔间的短路。如图5所示，第三PCB板204上设置有第一凹槽103、耳朵型结构104、通孔避铜区501，凹槽103厚度与裸芯片102厚度相等，面积和形状与裸芯片102保持一致，用于承载和固定裸芯片102，耳朵型结构104处于凹槽103的四个角上，厚度与裸芯片102厚度相等，用于对多余的导电胶进行导流，通孔避铜区501用于避免通孔106金属化时造成的第三PCB板204金属地层和连接通孔106中的非地网络通孔间的短路。本发明一种用于裸芯片测试的双凹槽PCB板结构的制备流程如图六所示。
以下参照图7(a)-7(j)对本发明一种用于裸芯片测试的双凹槽PCB板结构及其制造方法的制备流程进一步详细描述。
一种用于裸芯片测试的双凹槽PCB板结构，具体步骤如下：
步骤1，第一PCB板201加工，如图7(a)所示。
(1a)开料，将双面覆铜基材切割至需要大小；
(1b)曝光，在覆铜基材的一面涂感光液体，经80℃烘干，使用掩膜板利用紫外线曝光机曝光；
(1c)刻蚀，利用单面刻蚀工艺形成电气走线及通孔避铜区301。
步骤2，第二PCB板202加工，如图7(b)所示。
(2a)开料，将双面覆铜基材切割至需要大小；
(2b)曝光，在覆铜基材的一面涂感光液体，经80℃烘干，使用掩膜板利用紫外线曝光机曝光；
(2c)刻蚀，利用单面刻蚀工艺形成电气走线及通孔避铜区401；
步骤3，开凹槽110，如图7(c)所示。采用钻铣工艺完成凹槽110加工。
步骤4，第三PCB板204加工，如图7(d)所示。
(4a)开料，将双面覆铜基材切割至需要大小；
(4b)曝光，在覆铜基材的两面涂感光液体，经80℃烘干，使用掩膜板利用紫外线曝光机曝光；
(4c)刻蚀，利用内层刻蚀工艺形成电气走线、第一焊盘105、通孔避铜区501；
步骤5，开凹槽103及耳朵型结构104加工，如图7(e)所示。采用钻铣工艺完成凹槽103及耳朵型结构104加工。
步骤6，第一PCB板201、第二PCB板202、第三PCB板204压合，如图7(f)所示。
(6a)粗化铜面，利用棕化药液或黑化药液对第一PCB板201、第二PCB板202和第三PCB板204的粘合面进行铜面钝化，以增加树脂与铜面的表面积，增加铜面对树脂流动的湿润性，避免发生不良反应；
(6b)采用钻铣工艺在用于第三PCB板204和第二PCB板202粘结用绝缘介质层203上加工与第二PCB板202相同形状与面积的凹槽；
(6c)叠板，将第一PCB板201、绝缘介质层203、第三PCB板204、绝缘介质层203、第二PCB板202依次叠放在一起，利用铆钉进行固定；
(6d)压合，通过热压方式，将第一PCB板201、绝缘介质层203、第三PCB板204、绝缘介质层203、第二PCB板202压合在一起，形成多层PCB板101；
(6e)曝光，在多层PCB板101的顶层和底层涂感光液体，经80℃烘干，使用掩膜板利用紫外线曝光机曝光；
(6f)刻蚀，利用外层刻蚀工艺形成电气走线及第二焊盘109；
步骤7，钻通孔，如图7(g)所示。使用钻孔工具在多层PCB板101上形成连接通孔106，钻孔区要在第一PCB板201的通孔避铜区301、第二PCB板202的通孔避铜区401、第三PCB板204的通孔避铜区501内。
步骤8，通孔金属化，如图7(h)所示。
(8a)化学沉铜，对连接通孔106孔壁和其它铜面沉上一层化学薄铜，用于在不导电的连接通孔106孔壁上形成电气连接；
(8b)电镀铜，对连接通孔106孔壁和其它铜面电镀一层薄铜，用于保护沉淀的化学薄铜；
(8c)电镀镍，对连接通孔106孔壁和其它铜面电镀一层金属镍，用于铜层和金层之间的阻隔层，防止金铜互相扩散；
(8d)电镀金，对连接通孔106孔壁和其它铜面电镀一层软金，形成通孔金属化及镀金第一焊盘105、镀金第二焊盘109。
步骤9，裸芯片102粘结，如图7(i)所示。使用导电胶将裸芯片102粘结在多层PCB板101的凹槽103内，多余的导电胶将流到耳朵型结构104内。
步骤10，裸芯片102键合，如图7(j)所示。使用第一键合金丝107采用超声热压焊键合工艺完成裸芯片102金属PAD与第三PCB板204上第一焊盘105的键合，使用第二键合金丝108采用超声热压焊键合工艺完成裸芯片102金属PAD与第二PCB板202上第二焊盘109的键合，最终完成用于裸芯片测试的凹槽PCB板结构。

Claims (3)

1.一种用于裸芯片测试的双凹槽PCB板结构，其特征在于：所述的PCB板采用传统硬板PCB，PCB板一侧表面开有第一级凹槽，第一级凹槽的底部开有第二级凹槽，第二级凹槽的形状、面积与裸芯片一致，深度等于裸芯片厚度，第二级凹槽的四角开有导流槽；第一级凹槽的面积大于第二级凹槽及导流槽，深度等于裸芯片厚度；两级凹槽的四周分布有金属焊盘，金属焊盘的位置和数量与裸芯片金属PAD保持一致，用于裸芯片和PCB板间的电气连接；对应每一个金属焊盘有一个贯穿PCB板的连接通孔，将裸芯片金属PAD的电气连接引至PCB板另一侧。
2.根据权利要求1所述的用于裸芯片测试的双凹槽PCB板结构，其特征在于：所述的PCB板采用三块PCB板层叠而成，相邻两块PCB板之间通过绝缘介质层粘合。
3.一种权利要求1所述用于裸芯片测试的双凹槽PCB板结构的制造方法，其特征在于包括下述步骤：首先加工一块PCB板，在其上加工与裸芯片面积和形状一样的凹槽，并加工导流槽和焊盘；然后加工第二块PCB板，在其上加工面积大于第二级凹槽及导流槽的贯通槽；在相邻两块PCB板之间添加绝缘介质层，并把三块PCB板压合，相邻两块PCB板相对的一面不加工焊盘；使用钻孔工具在压合后的PCB板上开连接通孔；最后在凹槽处粘结裸芯片，采用超声热压焊键合工艺完成裸芯片金属PAD与PCB板上焊盘的金丝键合。
CN201611145597.4A 2016-12-13 2016-12-13 一种用于裸芯片测试的双凹槽pcb板结构及其制造方法 Pending CN106793454A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611145597.4A CN106793454A (zh) 2016-12-13 2016-12-13 一种用于裸芯片测试的双凹槽pcb板结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611145597.4A CN106793454A (zh) 2016-12-13 2016-12-13 一种用于裸芯片测试的双凹槽pcb板结构及其制造方法

Publications (1)

Publication Number Publication Date
CN106793454A true CN106793454A (zh) 2017-05-31

Family

ID=58876362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611145597.4A Pending CN106793454A (zh) 2016-12-13 2016-12-13 一种用于裸芯片测试的双凹槽pcb板结构及其制造方法

Country Status (1)

Country Link
CN (1) CN106793454A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109803487A (zh) * 2019-02-18 2019-05-24 西安茂德通讯科技有限公司 微波收发组件
CN113263239A (zh) * 2020-02-17 2021-08-17 台林电通股份有限公司 改善焊接溶液量的引流装置
WO2022083339A1 (zh) * 2020-10-23 2022-04-28 青岛海信宽带多媒体技术有限公司 一种光模块

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101064260A (zh) * 2006-04-26 2007-10-31 碁成科技股份有限公司 功率芯片的封装制程
CN102629599A (zh) * 2012-04-06 2012-08-08 天水华天科技股份有限公司 四边扁平无引脚封装件及其生产方法
CN103745932A (zh) * 2014-01-23 2014-04-23 无锡江南计算技术研究所 Wb型封装基板的制作方法
CN103943573A (zh) * 2013-12-31 2014-07-23 西安汐特电子科技有限公司 一种新型集成电路内部封装方法
CN104103607A (zh) * 2014-06-19 2014-10-15 中国航天科工集团第三研究院第八三五七研究所 一种用于混合封装的bga芯片内埋的无焊接封装

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101064260A (zh) * 2006-04-26 2007-10-31 碁成科技股份有限公司 功率芯片的封装制程
CN102629599A (zh) * 2012-04-06 2012-08-08 天水华天科技股份有限公司 四边扁平无引脚封装件及其生产方法
CN103943573A (zh) * 2013-12-31 2014-07-23 西安汐特电子科技有限公司 一种新型集成电路内部封装方法
CN103745932A (zh) * 2014-01-23 2014-04-23 无锡江南计算技术研究所 Wb型封装基板的制作方法
CN104103607A (zh) * 2014-06-19 2014-10-15 中国航天科工集团第三研究院第八三五七研究所 一种用于混合封装的bga芯片内埋的无焊接封装

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109803487A (zh) * 2019-02-18 2019-05-24 西安茂德通讯科技有限公司 微波收发组件
CN113263239A (zh) * 2020-02-17 2021-08-17 台林电通股份有限公司 改善焊接溶液量的引流装置
WO2022083339A1 (zh) * 2020-10-23 2022-04-28 青岛海信宽带多媒体技术有限公司 一种光模块
CN114488420A (zh) * 2020-10-23 2022-05-13 青岛海信宽带多媒体技术有限公司 一种光模块

Similar Documents

Publication Publication Date Title
CN106793495A (zh) 一种用于裸芯片测试的凹槽pcb板结构及其制造方法
CN101026103A (zh) 具有凹腔的层叠封装件及其制造方法
CN1949506B (zh) 混合模块和其制造方法
KR100685177B1 (ko) 보드 온 칩 패키지 및 그 제조 방법
CN106793454A (zh) 一种用于裸芯片测试的双凹槽pcb板结构及其制造方法
CN103327741A (zh) 一种基于3d打印的封装基板及其制造方法
JP4397915B2 (ja) キャビティを備えた基板製造方法
JP2009506539A (ja) マイクロ電子デバイスおよびマイクロ電子支持デバイスならびに関連するアセンブリおよび方法
CN102237482A (zh) 高散热led非金属基板与高散热led元件及其制法
CN102779808A (zh) 集成电路封装和封装方法
CN208158980U (zh) 一种用于裸芯片测试的贴边双台阶凹槽pcb板结构
KR100633855B1 (ko) 캐비티가 형성된 기판 제조 방법
CN108878398B (zh) 包括导电凸块互连的半导体器件
CN108538803A (zh) 一种芯片后组装扇出型封装结构及制作方法
CN203327375U (zh) 一种基于3d打印的封装基板
CN103762205B (zh) 兼容pcb工艺的多功能基板及其制作方法
CN104769712B (zh) 包括嵌入式控制器裸芯的半导体器件和其制造方法
CN105140255A (zh) 一种覆晶摄像头封装片及其制作方法
CN102740598B (zh) 三层防伪标签pcb板及其制备工艺
CN208923094U (zh) 一种多层功率器件叠层封装结构
TW200805597A (en) Methods of promoting adhesion between transfer molded IC packages and injection molded plastics for creating over-molded memory cards
CN201594536U (zh) 芯片堆栈电路结构
CN100591193C (zh) 布线基板、布线材料、覆铜层压板以及布线基板的制造方法
CN103715107A (zh) 封装堆栈结构的制法
CN1316607C (zh) 具有高散热效能的半导体封装件及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170531

WD01 Invention patent application deemed withdrawn after publication