JP2002541680A - ボール・グリッド・アレイパッケージ熱強化用金属コア基板付きプリント配線板及びその製造方法 - Google Patents

ボール・グリッド・アレイパッケージ熱強化用金属コア基板付きプリント配線板及びその製造方法

Info

Publication number
JP2002541680A
JP2002541680A JP2000611313A JP2000611313A JP2002541680A JP 2002541680 A JP2002541680 A JP 2002541680A JP 2000611313 A JP2000611313 A JP 2000611313A JP 2000611313 A JP2000611313 A JP 2000611313A JP 2002541680 A JP2002541680 A JP 2002541680A
Authority
JP
Japan
Prior art keywords
metal core
printed wiring
wiring board
manufacturing
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000611313A
Other languages
English (en)
Inventor
ウ ポール
チェン レー
ル ジェーン
チェン スコット
チャン ジェフ
Original Assignee
ユニキャップ・エレクトロニクス・インダストリー・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユニキャップ・エレクトロニクス・インダストリー・コーポレーション filed Critical ユニキャップ・エレクトロニクス・インダストリー・コーポレーション
Publication of JP2002541680A publication Critical patent/JP2002541680A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/143—Treating holes before another process, e.g. coating holes before coating the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】特に従来のものと同等な或いはそれ以上の熱効率を実現できると共に、製造コストの低減と信頼性の向上を実現できるボール・グリッド・アレイパッケージ熱強化用金属コア基板付きプリント配線板及びその製造方法を提供する。 【解決手段】本発明は、金属（銅）コアと、層と、誘電層と、導電性スルーコアと、ビルドアップビアとを含む熱強化型フェースアップＢＧＡ基板であり、この基板は新規的なものであると共に、優れた熱効率を有すると共に、構成も簡単であるため、低コストや優れた信頼性を達成できる。更に、材質や層数、層厚さの選択の自由度が高いので、実装や高密度プリント回路板の適用範囲が広がる。

Description

【発明の詳細な説明】 【発明の属する技術分野】
【０００１】 本発明はボール・グリッド・アレイ（ＢＧＡ）パッケージ熱強化用金属コア基
板付きプリント配線板及びその製造方法に関するものである。
【０００２】
【本発明に関連する文献】
本発明は臨時出願案である、シリーズナンバー６０/１２８，９４８、１９９
９年４月１３日におけるファイル中の表題「ボール・グリッド・アレイ（ＢＧＡ
）パッケージ熱強化用金属コア基板」に基づいて出願を行った。
【０００３】
【従来の技術】
＜Ｐｒｏｌｉｎｅ Ｃ2ＢＧＡ＞ Ｃ2ＢＧＡは複雑なエッチングドーナッツ隔離（ｅｔｃｈｉｎｇ ｄｏｎｕｔ
ｉｓｏｌａｔｉｏｎ）方法により製造される。この方法によると、銅質の島は
ある隔離材質によりコア上に浮き上がり、その後、表面処理及びフォトビアのス
テップが行われる。又、この方法においては、複雑なステップが必要となるとと
もに、完成したものの構造も複雑であるので、コスト面に不利な結果をもたらし
てしまう。
【０００４】 ［図面の簡単な説明］ ボール・グリッド・アレイ（ＢＧＡ）はファインピッチや、高いピン数の半導
体実装に用いられる先端のアレイパッケージであり、現在のＩＣ工業においては
、一般に、多層チップアップのプリント配線板（ＰＷＢ）の基板に集積回路をマ
ウンティングするために使用されている。 しかしながら、高速ＣＰＵｓ、例えば、Ｐｅｎｔｉｕｍ（Ｒ）II＆III、高速
のグラフィック、ネットワーキング、ＤＳＰ、及び、プログラマできる論理チッ
プの開発の達成に伴って、熱発散が重要な課題になっている。 従って、２１世紀のＩＣ産物に対する要求を満たすためには、好ましい熱的Ｂ
ＧＡ装置及びその製造方法が求められている。
【０００５】 本発明は、従来のものと同等な或いはそれ以上の熱効率を実現できる、新規的
且つ簡潔的なＰＷＢ構成及びその製造方法により、製造コストを低減すると共に
信頼性も向上できるものを提供することを目的とする。更に、材質や層数、層厚
さの選択の自由度が高いので、実装や高密度プリント回路板及びＰＷＢへの適用
範囲が広がると共に、Ｃｕめっきビアにより好ましい熱効率を達成したので、完
成したパッケージ全体の熱効率も向上できるようになり、更には、処理ステップ
により実装時の高密度相互接続も実現した。
【０００６】 ［図面の簡単な説明］ 本発明の上記目的とその他の目的や、長所、特徴は以下における説明を添付し
た図面からも明らかであり、その類似の符号に該当する素子又は要素は同一視で
ある。
【０００７】 ここで、図１（Ａ）は本発明を併合してなる、最初の金属コア構造を示す断面
図であり、図１（Ｂ）は本発明を併合してなる、ガラス繊維層に対し二つの附加
機能層を加えた金属コア構造を示す図であり、図１（Ｃ）は本発明を併合してな
る５層構造のものを示す図であり、図１（Ｄ）は図１（Ｃ）に示される構造にソ
ルダ・マスク塗布を施したものを示す図である。図２は本発明によるタイプ１ビ
アを例示した図である。図３は本発明によるタイプ２ビアを例示した図である。
図４は本発明によるタイプ３ビアを例示した図である。図５は本発明を併合して
なる全体構造を断面視したものを例示した図である。図６は本発明を併合してな
る、完成した基板付きＢＧＡ・ＩＣパッケージがＰＷＢ（従来の積層板或いは本
発明を併合したものを使用）に載置された場合の立体図である。
【０００８】 ［発明の詳細な説明］ ＜イ＞構成 図１（Ａ）は最初の金属コア１１０の形成ステージにおいての構造を示し、図
１（Ｂ）は二つの第一のビルドアップ層１２０が製造された後の構造を示し、図
１（Ｂ）は二つのプレーテッド・スルー・ホール（ＰＴＨ）２２０が穿通された
構造を示し、３層構造の２１０−１１０−２１０により、構成が簡単で且つ低コ
ストの完全ＰＷＢ構造が得られる。 ここで、１／３ｏｚの銅箔２１０と５〜１０ｏｚの銅質コア１１０は絶縁性ガ
ラス繊維製プリプレグ層２３０により隔離されていると共に、ブラインド（又は
レーザー穿孔・めっきによる）ビア２４０はコア１１０に接続されアースとして
使用されている。
【０００９】 図１（Ｃ）に示される５層構造はより複雑で且つ高密度のものに適用する場合
に使用される。図１（Ｃ）には二つのビルドアップ層３１０、ビルドアップビア
３２０及びＰＴＨ２２０を示している。以下、本発明に実施され、図１（Ｃ）で
言及した５層構造に係る三つタイプのビアを中心に解説する。
【００１０】 図２に例示したタイプ１のビア２２０は、図１（Ｂ）、（Ｃ）にも示されてい
る構造におけるビアの大多数を実現するためのものであり、コアから隔離されビ
ルドアップビア３２０（レーザー或いは深度制御式の機械的ドリルにより穿孔し
得たもの）を介して外層に接続されている。
【００１１】 図３に例示したタイプ２のビアは、コアと接続され、一般に地面として使用さ
れる。このビアはコア１１０にスルーホールドリル３３０を穿通した後、コアと
側壁とを接続するためのめっきを行なうことにより実現される。
【００１２】 タイプ２のビアは、上層３１０からコア１１０を通じて下層３５０に到達する
熱伝導経路を提供することができ、実装に適用される熱的ビアを実現できる。 タイプ２のビアに係る唯一の図面には、側壁めっきにより各層間に、例えば、
コア１１０とプリプレグ２３０との間や伝導層２１０、３１０とプリプレグとの
間に界面ができていることが示されている。又、当該界面が適当に処理されてい
ない場合、水分は微視き裂（ｍｉｃｒｏ−ｃｒａｃｋｓ）により滲入してしまう
。上記微視き裂は、コア１１０とプリプレグ２３０との間の界面の層間剥離に係
っている。
【００１３】 図４に例示したタイプ３のビアもコア１１０上の地面に接続されると共に、該
コア１１０に対する好適な熱経路として供され、当該構成はレーザー或いは深度
制御式のドリルにより形成されるビルドアップコアビア２４０及び３２０（図１
（Ｂ）と（Ｃ）にも示している）により実現される。 この構成によれば、好ましい熱効率が得られると共に、タイプ２のビアのよう
な低い信頼性の問題を解決できる。
【００１４】 ＜ロ＞材質 金属コア１１０は図１（Ａ）に示すような５〜１０ｏｚ、又は厚さ５〜１５マ
イルの銅箔Ｃ１９４であるのが好ましく、金属コアのホール１２０にはＰＨ９０
０又はそれと等価の液体を充填することができる。 内プリプレグ２３０は厚さが１．５〜３マイルのＢＴ（ビスマレイミドトリア
ジン）又はガラス繊維（４７Ｎ）でもよい。前記ガラス繊維成分による構造の強
化は金属コア１１０とプリプレグ２３０とにおける熱膨張係数の不一致問題を解
消できる。 外プリプレグ３４０の材質はＢ．Ｔ．又はＲ．Ｃ．Ｃ（Ｒｅｓｉｎ−Ｃｏａｔ
ｅｄ−Ｃｏｐｐｅｒ）でもよく、通常はレーザー穿孔のビルドアップに適用され
る。又、該外プリプレグ３４０の厚さは１．５〜３マイルの範囲であり、非コア
層に使用される銅箔２１０は１/３ｏｚの厚さでもよく、必要に応じて広い範囲
の厚さ（１/８、１/４又は１/２ｏｚ）も適用できる。
【００１５】 ＜ハ＞処理 以下は最良な処理ステップ手順の説明であるが、プリント回路板又はＨＤＩ（
ｈｉｇｈ ｄｅｎｓｉｔｙ ｉｎｔｅｒｃｏｎｎｅｃｔ）の製造に関する技術を
熟知する者であればそれを変更してもよい。
【００１６】 １． まず、図１（Ｂ）と（Ｃ）に示すように、金属コア１１０におけるスルー
コアビアにドリル或いはエッチングによりサイズが約２５マイル（ＢＧＡ適用の
場合は１５〜４０マイルである）のホールを開けるが、ここでの、一般のパネル
サイズは１２”×１８”又は１８”×２４”或いはそれを調整したサイズである
。黒色酸化物処理は金属の表面に実施され、それにより積層されるプリプレグ層
２１０、２３０、３１０及び３４０に対する粘着性をより向上させることができ
る。 更に、第一のビア穿孔・エッチングのステップにおいて、各基板ユニットの境
界にある単一化ラインに対しプリ穿孔又はプリエッチングを行うことにより、ス
トリップや単一化伝送格式を容易に単一化できる。
【００１７】 ２． 液体（ＰＨＰ９００）をホール１２０（図１（Ａ）のハッチング部分に該
当する）に充填する。但し、厚さの薄い（例えば、約５マイル）コア１１０であ
る場合は、前記液体充填物１２０を充填しなくてもよい。その原因としては、積
層過程において、内プリプレグ２３０が自然に流動して前記ホールに充填される
からである。一方、厚さの厚いコアである場合は、あらかじめ前記ホールを充填
しておいた方がよい。
【００１８】 ３． プリプレグ積層体２３０、２４０として、例えば、図１（Ｃ）において、
１/３ｏｚの銅箔を有すると共に、厚さが３マイルのプリプレグが使用されるが
、このプリプレグは対称性維持の理由で、コアの表側と裏側に同時に積層される
。
【００１９】 ４． コアからスルービアを隔離するための穿孔を行う。図１（Ｂ）に示される
直径範囲２〜６マイルのビアをコアに接続するには、ドリルの直径が約１０マイ
ルのレーザードリル又は深度制御式機械的ドリルが用いられ、ここで用いられる
液体充填物１２０は前記ステップ２における第一のドリルホールに流入したプリ
プレグであり、それによりコア１１０からめっきビア２２０を隔離する。
【００２０】 ５． 内層２１０と２５０の画像を伝送することにより、パッド及び図形回路を
形成する。
【００２１】 ６． ＢＴ又はＲ．Ｃ．Ｃ材からなるプリプレグ層を積層する。３層構造のもの
が要求される場合は、外プリプレグ層３１０と３４０は不要である。これに対し
、４層構造のものが要求される場合は、下側用ＢＴ又はＲ．Ｃ．Ｃ層は不要であ
る。
【００２２】 ７． レーザードリル又は深度制御式機械的ドリルによりビルドアップホールを
形成する。
【００２３】 ８． 所要に応じて、機械的ドリルによりタイプ２のビア３３０を形成する。
【００２４】 ９． 銅材３１０と３５０とのスルーホールにめっき及びパネルめっきを行う。
【００２５】 １０． Ｎｉ／Ａｕめっき技術と所要を考慮して、外層に対する画像伝送やＮｉ
／Ａｕめっき４２０形成などのステップを行う。
【００２６】 １１． 図１（Ｄ）に示すようなソルダマスク４１０の塗布を行う。
【００２７】 １２． パネルを個別のユニットに単一化し或いは実装組立体用ストリップに単
一化して仕上げを行う。
【００２８】
【発明の効果】
本発明は、以上説明したようになるから、次のような効果を得ることができる
。 ＜イ＞高熱伝導用効率性対称層及びビア構造を提供することができる。 ＜ロ＞現在、汎用処理技術と証明された材質により、従来技術と同等の或いはそ
れ以上の熱効率を実現できる。 ＜ハ＞コスト増加のみでプラスチック・ボール・グリッド・アレイ（ＰＢＧＡ）
より優れた効率を得ることができる。
【００２９】
【発明の特徴】
＜イ＞高い熱効率のパッケージのビルドアップに用いられる新規の銅質コアより
なる構造には、３層（コア＋一つの上層＋一つの下層）、４層（コア＋二つの上
層＋一つの下層）、又は５層（コア＋二つの上層＋二つの下層）のものが使用さ
れている。更に、５層以上のものも容易に作ることができ、３層や５層のものに
は対称性を有し、より反りを防止できる。 ＜ロ＞スルーコアビアホールの形成過程においては、穿孔／エッチング、選択的
な液体充填、積層、穿孔、めっきなどの処理ステップが行われる。 ＜ハ＞金属コア構造の上側にレーザーブラインドビアのビルドアップが結合され
ることにより、附加のビルドアップ層は高密度適用が可能となる。 ＜ニ＞めっき層のビルドアップ及びコアに対し上側と下側からビアを接続するこ
とにより、効率的熱ビアを実現できる。 ＜ホ＞第一のビア穿孔・エッチングのステップにおいて、各基板ユニットの境界
にある単一化ラインに対し、プリ穿孔又はプリエッチングを行うことにより、ス
トリップや単一化伝送格式を容易に単一化できる。 ＜ヘ＞応用としては、ａ）熱強化されるファインピッチのＢＧＡに適用できる金
属コアからなる構造、ｂ）金属コアからなる高密度板の、例えば、高い熱輸出Ｓ
ＤＲＡＭ ＤＩＭＭ モジュールを提供できる。
【００３０】 なお、本発明は上記の好適な実施タイプにより説明したが、本発明に係るその
他の実施タイプや調整例や変形例などは当該技術を熟知する者にとって明らかに
周知のものである。
【図面の簡単な説明】
【図１】 （Ａ）本発明を併合してなる、最初の金属コア構造を示す断面図
である。 （Ｂ）本発明を併合してなる、ガラス繊維層に対し二つの附加機能層を
加えた金属コア構造を示す図である。 （Ｃ）本発明を併合してなる５層構造のものを示す図である。 （Ｄ）図１（Ｃ）に示される構造にソルダ・マスク塗布を施したものを
示す図である。
【図２】 本発明によるタイプ１ビアを例示した図である。
【図３】 本発明によるタイプ２ビアを例示した図である。
【図４】 本発明によるタイプ３ビアを例示した図である。
【図５】 本発明を併合してなる全体構造を断面視したものを例示した図で
ある。
【図６】 本発明を併合してなる、完成した基板付きＢＧＡ・ＩＣパッケー
ジがＰＷＢ（従来の積層板或いは本発明を併合したものを使用）に載置された場
合の立体図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/44 Ｈ０５Ｋ 3/46 Ｂ 3/46 Ｎ Ｈ０１Ｌ 23/12 Ｊ (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＡＵ，ＢＲ，Ｃ Ａ，ＣＮ，ＪＰ，ＫＲ，ＭＸ (72)発明者 ジェーン ル タイワン，タオユーアンシェン，ピングチ ェン，ピングチェン・インダストリアル・ ゾーン，クングーヤェー，サード・ロー ド，ナンバー５ (72)発明者 スコット チェン タイワン，タオユーアンシェン，ピングチ ェン，ピングチェン・インダストリアル・ ゾーン，クングーヤェー，サード・ロー ド，ナンバー５ (72)発明者 ジェフ チャン タイワン，タオユーアンシェン，ピングチ ェン，ピングチェン・インダストリアル・ ゾーン，クングーヤェー，サード・ロー ド，ナンバー５ Ｆターム(参考） 5E315 AA05 AA07 AA11 BB04 CC16 CC21 DD15 DD16 DD17 DD20 GG01 5E317 AA24 BB02 BB12 CC31 CD23 CD25 CD32 5E346 AA03 AA12 AA43 CC04 CC09 CC32 DD02 DD12 DD22 DD32 DD33 EE33 FF04 FF07 GG15 GG17 GG22 GG28 HH17

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 （ａ）最初の、対向する表面を有する薄い導電性金属コアを用意するステップと
    、 （ｂ）前記金属コアにおける複数のスルーコアビア部に一つ又は二つ以上のホー
    ルを形成するステップと、 （ｃ）前記対向する表面に夫々硬化処理される非導電性誘電シートを積層するス
    テップと、 （ｄ）前記硬化処理される非導電性誘電シートのいずれかに対し、少なくとも一
    層の薄い伝導層を形成させると共に、該薄い伝導層を前記最初の薄い導電性金属
    コアにおける前記複数のスルーコアビア部の少なくとも一つと電気接続させるス
    テップと、 を含む、ボール・グリッド・アレイパッケージ熱強化用金属コア基板付きプリン
    ト配線板の製造方法。
  2. 【請求項２】 更に、一つ又は二つ以上のビア部に、本明細書に定義したタイプ１ビアを一つ
    又は二つ以上に形成する、請求項１に記載のボール・グリッド・アレイパッケー
    ジ熱強化用金属コア基板付きプリント配線板の製造方法。
  3. 【請求項３】 更に、一つ又は二つ以上のビア部に、本明細書に定義したタイプ２ビアを一つ
    又は二つ以上に形成する、請求項１に記載のボール・グリッド・アレイパッケー
    ジ熱強化用金属コア基板付きプリント配線板の製造方法。
  4. 【請求項４】 更に、一つ又は二つ以上のビア部に、本明細書に定義したタイプ３ビアを一つ
    又は二つ以上に形成する、請求項１に記載のボール・グリッド・アレイパッケー
    ジ熱強化用金属コア基板付きプリント配線板の製造方法。
  5. 【請求項５】 更に、一つ又は二つ以上のビア部に、本明細書に定義したタイプ２又はタイプ
    ３ビアを一つ又は二つ以上に形成する、請求項２に記載のボール・グリッド・ア
    レイパッケージ熱強化用金属コア基板付きプリント配線板の製造方法。
  6. 【請求項６】 前記タイプ３ビアは、前記コアから隔離し且つ外層に接続するようにビルドア
    ップされている請求項４に記載のボール・グリッド・アレイパッケージ熱強化用
    金属コア基板付きプリント配線板の製造方法。
  7. 【請求項７】 前記ビアは、前記コア層に対してスルーホールめっきを施した後、側壁で前記
    コアと電気接続をするようにめっきを施すことにより構成される請求項３に記載
    のボール・グリッド・アレイパッケージ熱強化用金属コア基板付きプリント配線
    板の製造方法。
  8. 【請求項８】 前記複数のスルーコアビア部は穿孔された、プレーテッド・スルー・ホール（
    ＰＴＨ）である請求項１に記載のボール・グリッド・アレイパッケージ熱強化用
    金属コア基板付きプリント配線板の製造方法。
  9. 【請求項９】 前記ビアは印刷ビルドアップ法により形成されると共に、前記コアの上側と下
    側とに接続する請求項１に記載のボール・グリッド・アレイパッケージ熱強化用
    金属コア基板付きプリント配線板の製造方法。
  10. 【請求項１０】 更に、前記基板の境界に単一化ラインを形成するステップを含み、 第一のビア穿孔のステップにおいて、ストリップでの夫々の単一化、伝送格式
    の単一化のためのプリ穿孔又はプリエッチングを行う請求項１に記載のボール・
    グリッド・アレイパッケージ熱強化用金属コア基板付きプリント配線板の製造方
    法。
  11. 【請求項１１】 対向する表面を有すると共に、複数のスルーコアビア部夫々に一つ又は二つ以
    上のホールを有する薄い導電性金属コア層と、 前記対向する表面に夫々取付けられる第一及び第二の硬化処理される非導電性
    積層シートと、 前記硬化処理される非導電性積層シートの少なくとも一つに設けられる、少な
    くとも一つの導電性回路パターン及び複数のビアと、 を含む、ボール・グリッド・アレイパッケージ熱強化用金属コア基板付きプリ
    ント配線板。
  12. 【請求項１２】 めっきビルアップ法により形成され、前記コアの上側と下側とに接続する複数
    のビアを有する請求項１１に記載のボール・グリッド・アレイパッケージ熱強化
    用金属コア基板付きプリント配線板。
  13. 【請求項１３】 前記導電性金属コア層は、厚さ５〜１５マイルの銅層であり、前記積層シート
    は、ガラス繊維である請求項１１に記載のボール・グリッド・アレイパッケージ
    熱強化用金属コア基板付きプリント配線板。
  14. 【請求項１４】 更に、１層又は２層以上の非導電性層や導電性層がその上に形成された請求項
    １３に記載のボール・グリッド・アレイパッケージ熱強化用金属コア基板付きプ
    リント配線板。
  15. 【請求項１５】 前記複数のビアは、本明細書に定義したタイプ１、タイプ２又はタイプ３ビア
    から選ばれる１種である請求項１１に記載のボール・グリッド・アレイパッケー
    ジ熱強化用金属コア基板付きプリント配線板。
  16. 【請求項１６】 前記複数のビアは、本明細書に定義したタイプ１、タイプ２又はタイプ３ビア
    から選ばれる１種である請求項１２に記載のボール・グリッド・アレイパッケー
    ジ熱強化用金属コア基板付きプリント配線板。
JP2000611313A 1999-04-13 2000-04-13 ボール・グリッド・アレイパッケージ熱強化用金属コア基板付きプリント配線板及びその製造方法 Pending JP2002541680A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US12894899P 1999-04-13 1999-04-13
US09/544,263 2000-04-06
US09/544,263 US6711812B1 (en) 1999-04-13 2000-04-06 Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages
US60/128,948 2000-04-06
PCT/IB2000/000611 WO2000062337A1 (en) 1999-04-13 2000-04-13 Metal core substrate printed wiring board enabling thermally enhanced ball grid array (bga) packages and method

Publications (1)

Publication Number Publication Date
JP2002541680A true JP2002541680A (ja) 2002-12-03

Family

ID=26827102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000611313A Pending JP2002541680A (ja) 1999-04-13 2000-04-13 ボール・グリッド・アレイパッケージ熱強化用金属コア基板付きプリント配線板及びその製造方法

Country Status (6)

Country Link
US (2) US6711812B1 (ja)
JP (1) JP2002541680A (ja)
CN (1) CN1157773C (ja)
AU (1) AU4139500A (ja)
TW (1) TW463537B (ja)
WO (1) WO2000062337A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013089902A (ja) * 2011-10-21 2013-05-13 Fujitsu Ltd 配線基板及びその製造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040012097A1 (en) * 2002-07-17 2004-01-22 Chien-Wei Chang Structure and method for fine pitch flip chip substrate
US7071012B2 (en) * 2003-07-05 2006-07-04 Micron Technology, Inc. Methods relating to the reconstruction of semiconductor wafers for wafer-level processing
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US7101792B2 (en) * 2003-10-09 2006-09-05 Micron Technology, Inc. Methods of plating via interconnects
US7316063B2 (en) * 2004-01-12 2008-01-08 Micron Technology, Inc. Methods of fabricating substrates including at least one conductive via
JP4339739B2 (ja) 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
US7652896B2 (en) * 2004-12-29 2010-01-26 Hewlett-Packard Development Company, L.P. Component for impedance matching
FR2885480A1 (fr) * 2005-05-04 2006-11-10 Bree Beauce Realisations Et Et Circuit imprime double-face a dissipation thermique
ATE460829T1 (de) * 2005-06-24 2010-03-15 Taiwan Semiconductor Mfg Substrate zur verhinderung von wellungen und herstellungsverfahren dafür
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
USRE45637E1 (en) 2005-08-29 2015-07-28 Stablcor Technology, Inc. Processes for manufacturing printed wiring boards
US7764462B1 (en) * 2006-01-13 2010-07-27 Marvell International Ltd. Thermal solution for drive systems such as hard disk drives and digital versatile discs
KR100797719B1 (ko) * 2006-05-10 2008-01-23 삼성전기주식회사 빌드업 인쇄회로기판의 제조공정
US8031484B2 (en) * 2006-06-16 2011-10-04 Hong Kong Applied Science And Technology Research Institute Co., Ltd. IC packages with internal heat dissipation structures
JP2009544153A (ja) 2006-07-14 2009-12-10 ステイブルコール，インコーポレイティド 回路の一部であるコア層を有するビルドアップ印刷配線ボード基板
US20090141456A1 (en) * 2007-11-30 2009-06-04 Itt Manufacturing Enterprises, Inc. Multilayer, thermally-stabilized substrate structures
US8412271B2 (en) 2008-03-28 2013-04-02 Marvell World Trade Ltd. Boosted, dedicated reference signal
US9368439B2 (en) * 2012-11-05 2016-06-14 Nvidia Corporation Substrate build up layer to achieve both finer design rule and better package coplanarity
US9204547B2 (en) 2013-04-17 2015-12-01 The United States of America as Represented by the Secratary of the Army Non-planar printed circuit board with embedded electronic components
JP2015170770A (ja) * 2014-03-07 2015-09-28 イビデン株式会社 プリント配線板
US9332632B2 (en) 2014-08-20 2016-05-03 Stablcor Technology, Inc. Graphene-based thermal management cores and systems and methods for constructing printed wiring boards
TWI582925B (zh) * 2015-02-04 2017-05-11 智威科技股份有限公司 半導體元件封裝結構與其製造方法
US9585257B2 (en) * 2015-03-25 2017-02-28 Globalfoundries Inc. Method of forming a glass interposer with thermal vias
EP3226291B1 (en) 2016-04-01 2024-04-03 Nichia Corporation Method of manufacturing a light emitting element mounting base member, and light emitting element mounting base member

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3949125A (en) 1965-05-14 1976-04-06 Roberts Arthur H Molded solid plastics articles and a method for their manufacture
US3401126A (en) 1965-06-18 1968-09-10 Ibm Method of rendering noble metal conductive composition non-wettable by solder
US3429040A (en) 1965-06-18 1969-02-25 Ibm Method of joining a component to a substrate
US3436818A (en) 1965-12-13 1969-04-08 Ibm Method of fabricating a bonded joint
US3564522A (en) 1966-12-16 1971-02-16 Data Disc Inc Transducer with thin film coil and semiconductor switching
US4229248A (en) 1979-04-06 1980-10-21 Intel Magnetics, Inc. Process for forming bonding pads on magnetic bubble devices
DE3173078D1 (en) 1981-12-29 1986-01-09 Ibm Soldering method of pins to eyelets of conductors formed on a ceramic substrate
US4504283A (en) 1982-07-22 1985-03-12 Superior Finishers, Incorporated Cushioned abrasive articles, and method of manufacture
DE3331691A1 (de) 1983-09-02 1985-03-21 Basf Ag, 6700 Ludwigshafen Als positiv arbeitendes aufzeichnungsmaterial geeignetes lichtempfindliches, haertbares gemisch
US4546541A (en) 1983-10-14 1985-10-15 Applied Magnetics Corporation Method of attaching electrical conductors to thin film magnetic transducer
US4817280A (en) * 1985-06-10 1989-04-04 O. Key Printed Wiring Co., Ltd. Method of manufacturing printed circuit boards
DE3675734D1 (de) 1985-09-30 1991-01-03 Siemens Ag Bauelement fuer die oberflaechenmontage und verfahren zur befestigung eines bauelements fuer die oberflaechenmontage.
JPS62136865A (ja) 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
US4761699A (en) 1986-10-28 1988-08-02 International Business Machines Corporation Slider-suspension assembly and method for attaching a slider to a suspension in a data recording disk file
JPH07112041B2 (ja) 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US5247246A (en) * 1987-04-17 1993-09-21 Everett Charles Technologies, Inc. Testing of integrated circuit devices on loaded printed circuit boards
US5574629A (en) 1989-06-09 1996-11-12 Sullivan; Kenneth W. Solderless printed wiring devices
US4996623A (en) 1989-08-07 1991-02-26 International Business Machines Corporation Laminated suspension for a negative pressure slider in a data recording disk file
US5121190A (en) 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
US4999699A (en) 1990-03-14 1991-03-12 International Business Machines Corporation Solder interconnection structure and process for making
US5128746A (en) 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
US5861076A (en) * 1991-07-19 1999-01-19 Park Electrochemical Corporation Method for making multi-layer circuit boards
JPH05183275A (ja) * 1991-12-27 1993-07-23 Yokohama Rubber Co Ltd:The 金属コア多層プリント配線板の製造方法
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
JP2678958B2 (ja) 1992-03-02 1997-11-19 カシオ計算機株式会社 フィルム配線基板およびその製造方法
US5334857A (en) 1992-04-06 1994-08-02 Motorola, Inc. Semiconductor device with test-only contacts and method for making the same
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
JP3513983B2 (ja) * 1994-07-25 2004-03-31 凸版印刷株式会社 チップキャリアの製造方法
JP2735509B2 (ja) 1994-08-29 1998-04-02 アナログ デバイセス インコーポレーテッド 改善された熱放散を備えたｉｃパッケージ
US5509200A (en) * 1994-11-21 1996-04-23 International Business Machines Corporation Method of making laminar stackable circuit board structure
US6204453B1 (en) * 1998-12-02 2001-03-20 International Business Machines Corporation Two signal one power plane circuit board
US5796159A (en) 1995-11-30 1998-08-18 Analog Devices, Inc. Thermally efficient integrated circuit package
US5847327A (en) * 1996-11-08 1998-12-08 W.L. Gore & Associates, Inc. Dimensionally stable core for use in high density chip packages
US6083340A (en) * 1997-02-28 2000-07-04 Hokuriku Electric Industry Co., Ltd. Process for manufacturing a multi-layer circuit board
US6639155B1 (en) * 1997-06-11 2003-10-28 International Business Machines Corporation High performance packaging platform and method of making same
US5844308A (en) 1997-08-20 1998-12-01 Cts Corporation Integrated circuit anti-bridging leads design
JP3834426B2 (ja) * 1997-09-02 2006-10-18 沖電気工業株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013089902A (ja) * 2011-10-21 2013-05-13 Fujitsu Ltd 配線基板及びその製造方法

Also Published As

Publication number Publication date
WO2000062337A1 (en) 2000-10-19
CN1157773C (zh) 2004-07-14
CN1346513A (zh) 2002-04-24
US6711812B1 (en) 2004-03-30
TW463537B (en) 2001-11-11
US20040163248A1 (en) 2004-08-26
AU4139500A (en) 2000-11-14

Similar Documents

Publication Publication Date Title
JP2002541680A (ja) ボール・グリッド・アレイパッケージ熱強化用金属コア基板付きプリント配線板及びその製造方法
KR101014228B1 (ko) 플렉시블 다층 배선기판 및 그 제조방법
JP4767269B2 (ja) 印刷回路基板の製造方法
US7794820B2 (en) Printed circuit board and fabricating method of the same
US7858437B2 (en) Method for manufacturing a substrate with cavity
US7087845B2 (en) Metal core multilayer printed wiring board
KR101882530B1 (ko) 프린트 배선판의 제조 방법 및 프린트 배선판
KR20110053805A (ko) 방열기판 및 그 제조방법
TW201027697A (en) Mount board and semiconductor module
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
US7562446B2 (en) Method for manufacturing substrate with cavity
GB2124035A (en) Printed circuit boards
JP3086332B2 (ja) 多層プリント配線板の製造方法
KR20030010887A (ko) 비지에이 기판의 제조방법
JP2005038918A (ja) 多層フレキシブルプリント配線板及びその製造方法
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
KR100674305B1 (ko) 인쇄회로기판 및 그 제조방법
KR100975927B1 (ko) 패키지 기판 제조방법
CN100372084C (zh) 热增强型球栅阵列集成电路封装基板制造方法及封装基板
JP2003229662A (ja) 配線基板の製造方法
JP4802402B2 (ja) 高密度多層ビルドアップ配線板及びその製造方法
JPH11284300A (ja) プリント配線板
CN217691158U (zh) 封装基板、集成模块和电子设备
KR100749141B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
KR20090061504A (ko) 양면 비대칭형 ｆｃｂ 기판 및 그 제조방법