JP2735509B2 - 改善された熱放散を備えたｉｃパッケージ - Google Patents

改善された熱放散を備えたｉｃパッケージ

Info

Publication number
JP2735509B2
JP2735509B2 JP7151674A JP15167495A JP2735509B2 JP 2735509 B2 JP2735509 B2 JP 2735509B2 JP 7151674 A JP7151674 A JP 7151674A JP 15167495 A JP15167495 A JP 15167495A JP 2735509 B2 JP2735509 B2 JP 2735509B2
Authority
JP
Japan
Prior art keywords
lead
leads
package
working surface
thermally
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7151674A
Other languages
English (en)
Other versions
JPH0878595A (ja
Inventor
オリバー・ジェイ・キアース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of JPH0878595A publication Critical patent/JPH0878595A/ja
Application granted granted Critical
Publication of JP2735509B2 publication Critical patent/JP2735509B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路チップのハウ
ジングと保護に関する。特に、本発明は、集積回路チッ
プに対する強化された熱的放散を提供するリード・フレ
ーム構造に関する。
【０００２】
【従来の技術】近ごろの集積回路（ＩＣ）は、信頼し得
るように動作するため自己発熱効果からの保護を必要と
する。ＩＣが冷却される方法の１つは、リード・フレー
ムを介する熱伝導である。リード・フレームは、典型的
に、ＩＣが載置される金属パドルと、ＩＣのボンディン
グ・パッドから回路板の如き外部素子に至る導電経路を
提供するリード・フィンガとからなっている。
【０００３】従来技術のリード・フレームの一例が図１
に示される。ＩＣ１０は典型的にリード・フレームのパ
ドル１２に取付けられる。導電性リード・フィンガ１４
は、ワイヤ・ボンド１６によりＩＣ１０に電気的に接続
されて、ＩＣ１０から外部素子（図示せず）に至る導電
性経路を提供するように働く。リード・フレームは、典
型的には、封止樹脂（ｍｏｕｌｄｉｎｇ ｃｏｍｐｏｕ
ｎｄ）１８中に封止される。リード・フィンガ１４の外
側の幅は、典型的にはパッケージの種類に従って標準化
されている。例えば、８リードのデュアル・インライン
・プラスチック（ＤＩＰ）および８リードのスモール・
アウトライン集積回路（ＳＯＩＣ）パッケージは、約
０．３３乃至０．５１ｍｍ幅である外部リード・フィン
ガ部分を有する。
【０００４】
【発明が解決しようとする課題】熱伝導経路は、封止樹
脂１８を横切るリード・フレームのパドル１２の長手方
向延長部２０であり、この封止樹脂はリード・フィンガ
（典型的には、銅から作られる）と比較して導電性が劣
っている。リード・フィンガ１４は一般に優れた熱伝導
体であるが、これらフィンガは、それらの間の距離と封
止樹脂が熱伝導性を低下させるので、熱の放散にはほと
んど寄与しない。
【０００５】熱放散の制限に加えて、この種のリード・
フレームが許容し得るＩＣ１０の大きさは、リード・フ
レーム・パドル１２の大きさにより制限される。
【０００６】ＩＣの製造技術が進歩するに伴い、より大
きな電力生成素子が単一ＩＣに組込まれて、熱放散特性
の増大したマウント・パッケージに対する必要を生じ
る。Ｂａｙａｎ等の米国特許第５，１４６，３１０号に
記載される１つの先行リード・フレーム設計は、パドル
を４つの熱伝導性ピンに接続することにより、またリー
ド・フレーム・パドルの表面積を増すことによって熱放
散を改善する。パドル・ピンは、パドルを回路板上の接
地面の如き外部ヒート・シンクに接続させる。Ｂａｙａ
ｎのリード・フレーム設計は標準的なリード・フレーム
よりも熱放散を増加するが、ピン数が標準的パッケージ
に比して４本まで増加する。Ｂａｙａｎ設計を８リード
ＤＩＰまたは８リードＳＯＩＣパッケージの如き標準的
パッケージ設計に組込むためには、パッケージ寸法は増
加するパドル・ピンを収容するため５０％まで増大され
ねばならない。その結果、これらのパッケージは、Ｂａ
ｙａｎのリード・フレーム構造を収容するように設計し
直さねばならない。
【０００７】ささはらいさをの日本国特許出願第２−３
１０９５４号に記載される別のリード・フレーム構造
は、リード・フィンガの内端部をリード・フレーム・パ
ドルに非常に接近した位置に配置することにより、また
各リード・フィンガの一部がＩＣパッケージの頂部に置
かれた熱伝導シートに取付けられるように各リード・フ
ィンガの外端部を分岐することによって、熱放散を増加
する。Ｓａｓａｈａｒａの構造は標準的なリード・フレ
ーム構造よりも熱放散を改善するが、リード・フレーム
が封止樹脂中に封止された後にリード・フィンガをトリ
ミングして形成するため付加的な工具だてが必要とな
り、ＩＣパッケージの頂部に熱伝導シートを添付するた
め付加的な製造ステップが必要となる。
【０００８】Ｏｋｉｎａｇａ等の米国特許第４，９４
３，８４３号に記載される第３のリード・フレーム構造
は、ＩＣの下側でリード・フィンガの一部を延長し、そ
の結果このフィンガがリード・フレームとＩＣを典型的
に封止する封止樹脂に対して更に良好に係止される。こ
の設計の副次的利点は、ＩＣの下側に延在するリード・
フィンガを介して熱放散が増加することである。しか
し、更に高いレベルの熱移動が望ましい。
【０００９】
【課題を解決するための手段】従来技術のリード・フレ
ーム構造の制約に関して、本発明は、高い熱放散を呈し
かつ標準的ＩＣパッケージ設計に組込むことができるリ
ード・フレームを提供する。
【００１０】高い熱放散は、外部リード部分に対して内
部リード部分を幅広くし、かつこれらの部分をＩＣの主
要面に沿って延長することにより達成される。望ましい
実施例においては、広い内部リード部分がＩＣ表面の少
なくとも８０％を覆いかつＩＣを担持して、リード・フ
レーム・パドルの必要を無くす。この広い内部リード部
分は、これら部分とＩＣとの間の熱的接触面積が増加し
た故に、従来技術の「標準的な」幅の内部リード部分よ
りも熱をＩＣから取り去る上で更に有効である。内部リ
ード部分に伝導された熱は、リードを介してパッケージ
の外側へ、そしてＩＣパッケージが載置される回路板へ
伝導される。
【００１１】第２の実施例では、接地リードの内部部分
が他の内部リード部分よりも幅広く作られる。接地リー
ドは、典型的には回路版上の接地面に接続され、これも
またヒート・シンクとして働き得る。その結果、接地リ
ードは、他の非接地リードよりも更に有効な熱放散部で
ある。この第２の実施例は、更に多くの熱が接地リード
へ伝えられるように、内部接地リード部分の表面積を他
の内部リード部分より少なくとも２倍にすることにより
このことを利用する。
【００１２】従来の熱的に強化されたリード・フレーム
構造のあるものとは対照的に、当該リード・フレーム構
造はリード・フレームの現在あるリードを利用して、Ｉ
Ｃから熱を取り去る。リード数は増えないため、この熱
的に有効なリード・フレーム構造はＩＣパッケージの大
きさを増すことなく、現在のＩＣパッケージ設計に盛込
むことができる。更に、このリード・フレーム構造を利
用する現在のＩＣパッケージ設計は、当該リード・フレ
ーム構造がＩＣサイズを制限するリード・フレーム・パ
ドルを持たない故に、以前よりも大きなＩＣを収容する
ことができる。
【００１３】熱的に強化されたあるリード・フレームと
は異なり、当該リード・フレーム構造は、熱伝導シート
の如き付加的な熱伝導要素を必要としない。その結果、
付加的な製造ステップおよび工具が要求されない。
【００１４】本発明の上記および他の特徴および利点
は、当業者には、以降の望ましい実施例の詳細な記述を
添付図面と共に読めば明らかであろう。
【００１５】
【実施例】図２は、本発明の熱的に強化されたリード・
フレーム構造を示す。このリード・フレームは、一般
に、結合バー（ｔｉｅ−ｂａｒ）２３により所定位置に
保持されるリード２２からなっている。このリード・フ
レームは、銅の如き電気的にかつ熱的に伝導性を有する
材料から作られることが望ましい。
【００１６】外部リード部分２４の幅は、典型的には
０．３３乃至０．５１ｍｍの範囲内にあり、１．２７ｍ
ｍの中心間距離を有する。これらは、標準的な外部幅で
ありリード・フレームにおいて一般に用いられる間隔で
ある。ＩＣを担持するためリードを用いる従来のリード
・フレームは、典型的に均一幅のリードを有する。
【００１７】対照的に、当該リード・フレーム構造の内
部リード部分２６の少なくとも一部は、その各々の外部
リード部分２４よりも幅が広い。望ましい実施例におい
ては、広い内部リード部分２６の幅は、約１．０７乃至
１．１４ｍｍの範囲内にある。全ての内部リード部分の
中心間距離は、外部リード部分２４のそれと同じである
ことが望ましいが、必ずしもそうでなくともよい。
【００１８】内部リード部分２６の幅は、電気的な分離
を維持しながら、前記間隔を製造プロセスが許すだけ小
さな範囲内にすることによって管理される。リード・フ
レームが標準的な化学的エッチング法で製造されるなら
ば、この間隔は一般にリード・フレームの厚さと同じに
小さくすることができ、典型的には０．１２７乃至０．
２０３ｍｍの間である。
【００１９】図３は、図２の熱的に強化されたリード・
フレーム構造を持つＩＣパッケージを示している。リー
ド２２は、ＩＣ２８の下側で延長してこれを担持し、Ｉ
Ｃ２８上のボンディング・パッド３０に対してワイヤ・
ボンド３２で電気的に接続される。ＩＣ２８および内部
リード部分２６は、ＳｕｍｉｔｏｍｏのＥＭＥ６３００
Ｈ封止樹脂の如き封止樹脂３４中に封止される。
【００２０】広い内部リード部分２６は、自らとＩＣ２
８との間により大きな熱的接触面積を結果として生じ、
これがＩＣ２８から取り去られる熱量を増加させる。
【００２１】望ましい実施例において、内部リード部分
２６は、パーフォレーション３６と凹部３８とを含む。
封止樹脂３４は、パーフォレーション３６を介して凹部
３８へ流れ込み、これによりリード２２を封止樹脂３４
中に固定的に係止する。
【００２２】リード・フレームとＩＣ２８が封止樹脂３
４中に封止された後、リード２２が相互に電気的に分離
されるように結合バー（図２における要素２３）が裁断
される。リード２２が封止樹脂３４中に固定的に係止さ
れるため、その相対的位置は結合バーが裁断された後に
維持される。
【００２３】図４は、図３の実施例の断面線４−４に関
する断面図である。ＩＣ２８は、Ａｌｐｈ Ｍｅｔａｌ
ｓ Ｓｔａｙ Ｓｔｉｋ（商標）なるテープ接着剤の如
き電気的に絶縁性かつ熱的に伝導性を有する接着剤４０
により内部リード部分２６に取付けられる。ＩＣ２８を
内部リード部分２６で担持することの別の利点は、可能
な以上に広いＩＣを標準的なリード・フレームで収容で
きることである。標準的なリード・フレームにおいて
は、ＩＣはリード・フレーム・パドルにより担持され、
ＩＣ幅はパドルの幅より広くはあり得ない。パドルの幅
は、パドルが内部リード部分と電気的に接触できない故
に制限される（内部リード部分とリード・フレーム・パ
ドルとの間には約２０３乃至２５４ミクロンメートルの
スペースがなければならない）。このリード・フレーム
はリード・フレーム・パドルを用いないので、このよう
な幅の制限は存在しない。その結果、このリード・フレ
ームは、標準的なリード・フレームにより収容されるも
のより約４０５乃至５０８ミクロンメートル広いＩＣを
収容することができる。
【００２４】動作において、ＩＣ２８により生成される
熱は内部リード部分２６へ伝達される。ＩＣ２８と内部
リード部分２６との間の大きな熱的接触面積が、それら
の間に充分な熱伝達を生じる結果となる。熱は、リード
２２によって最終的には回路版（図示せず）へ伝達され
る。
【００２５】本発明はリード２２を熱放散のために用い
るが、他の熱伝達経路もまた存在する。例えば、封止樹
脂３４に放射された熱の一部は、パッケージの表面へ伝
達され、ここでこの熱は空気中に放出される。
【００２６】典型的なＩＣパッケージにおいては、リー
ド２２の少なくとも１つが接地リードとして示され、回
路版（図示せず）上の金属接地面に接続される。回路版
上のこの金属接地面はまた、その熱伝達特性と、回路版
上で典型的に占有する比較的大きな面積との故に、有効
なヒート・シンクとしても働く。その結果、接地面は、
回路版の他の部分よりも有効な熱伝導体である。
【００２７】図５は、接地面の更に高い熱伝達特性を利
用するリード・フレーム構造を示している。この実施例
においては、接地リード４２は、その内部部分４４が他
の個々の内部リード部分２６よりも実質的に大きな領
域、望ましくは少なくとも２倍の大きさのＩＣ２８の領
域下に延在するように設計される。この更に大きな内部
リード部分４４は、ＩＣ２８と（回路版（図示せず）上
の接地面ｅ／ヒート・シンクに接続される）接地リード
４２との間により大きな熱的接触領域を生じる結果とな
る。このため、この実施例は、熱伝達のためのパッケー
ジの他のリード２２を依然として利用しながら、接地リ
ードと接地面との組合わせにより提供される更に効率的
な熱伝達経路を利用する。
【００２８】本発明の趣旨および範囲から逸脱すること
なく、当業者には他の多くの変更例および代替例が着想
されよう。例えば、図面においては特定例の内部リード
部分の形状が用いられたが、ＩＣの主要面の実質的部分
を累積的に覆う他の形状も用いることができる。更に、
本発明を示すため２４リード・パッケージが用いられる
が、如何なるＩＣパッケージにおいても熱的に強化され
たリード・フレーム構造を実現することができる。従っ
て、本発明は頭書の特許請求の範囲に照らしてのみ限定
されるべきものである。
【図面の簡単な説明】
【図１】従来のリード・フレーム構造を組込んだＩＣパ
ッケージの断面図である。
【図２】本発明の熱的に強化されたリード・フレーム構
造の平面図である。
【図３】本発明を組込んだＩＣパッケージの平面図であ
る。
【図４】図３の線４−４に関する図３の実施例の断面図
である。
【図５】内部接地リード部分が拡大された本発明の別の
実施例を組込んだＩＣパッケージの平面図である。
【符号の説明】
１０ 集積回路（ＩＣ） １２ リード・フレーム・パドル １４ 導電性リード・フィンガ １６ ワイヤ・ボンド １８ 封止樹脂 ２０ 長手方向延長部 ２２ リード ２３ 結合バー ２４ 外部リード部分 ２６ 内部リード部分 ２８ ＩＣ ３０ ボンディング・パッド ３２ ワイヤ・ボンド ３４ 封止樹脂 ３６ パーフォレーション ３８ 凹部 ４０ 接着剤 ４２ 接地リード ４４ 内部リード部分
フロントページの続き (56)参考文献 特開 平５−275606（ＪＰ，Ａ) 特開 平３−82148（ＪＰ，Ａ) 特開 平３−38057（ＪＰ，Ａ) 特開 平２−156559（ＪＰ，Ａ) 特開 平１−270257（ＪＰ，Ａ) 実開 平４−59956（ＪＰ，Ｕ)

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】第１、第２、第３及び第４の側面と、作用
    面及び非作用面と、を有する集積回路（ＩＣ）を担持す
    る熱的に強化されたリード・フレーム構造において、 複数の電気的および熱的に伝導性であるリード（２２）
    であって、該リードの全てが、該ＩＣが該リード・フレ
    ーム構造上に配置される場合には該ＩＣの二つの対向す
    る側面にだけ配置される外部部分（２４）と、及び該Ｉ
    Ｃの非作用面に沿って延在し、該ＩＣの非作用面の実質
    部分を覆い、該ＩＣの非作用面と熱的に伝達し、該ＩＣ
    の作用面上で電気的に結合されている各内部部分（２
    ６）を有し、 前記複数のリードが、前記ＩＣの第１の側面と該リード
    の内部部分で交差する第１の組と、第２の側面と該リー
    ドの内部部分で交差する第２の組と、第３の側面と該リ
    ードの内部部分で交差する第３の組と、第４の側面と該
    リードの内部部分で交差する第４の組とを含むことと、 前記リードを保持してその相対的位置を維持する少なく
    とも１つの結合バー（２３）とを備える、 ことを特徴とするリード・フレーム構造。
  2. 【請求項２】熱的に強化された集積回路（ＩＣ）パッケ
    ージにおいて、 第１、第２、第３及び第４の側面と、作用面及び非作用
    面と、を有する集積回路（ＩＣ）（２８）と、 複数の電気的および熱的に伝導性であるリード（２２）
    であって、該リードの全てが、該ＩＣパッケージの二つ
    の対向する側面にだけ配置される外部部分（２４）と、
    及び該ＩＣ（２８）の非作用面に沿って延在し、該ＩＣ
    の非作用面の実質部分を覆い、該ＩＣの該面と熱的に伝
    達する内部部分（２６）とを有し、該リード（２２）は
    該ＩＣ（２８）の作用面上で電気的にボンディング・パ
    ッド（３０）で結合されていることと、 前記複数のリードが、前記ＩＣの第１の側面と該リード
    の内部部分で交差する第１の組と、第２の側面と該リー
    ドの内部部分で交差する第２の組と、第３の側面と該リ
    ードの内部部分で交差する第３の組と、第４の側面と該
    リードの内部部分で交差する第４の組とを含むことと、 前記ＩＣ（２８）と前記内部リード部分（２６）とを封
    止する封止樹脂（３４）とを備えた、 ことを特徴とする熱的に強化された集積回路（ＩＣ）パ
    ッケージ。
  3. 【請求項３】前記内部リード部分（２６）が前記ＩＣの
    非作用面の少なくとも８０パーセントを覆うことを特徴
    とする請求項２に記載の熱的に強化された集積回路（Ｉ
    Ｃ）パッケージ。
  4. 【請求項４】前記ＩＣ（２８）の前記非作用面を前記内
    部リード部分（２６）に確実に保持する熱伝導性および
    電気的絶縁性の接着剤を更に備えることを特徴とする請
    求項２に記載の熱的に強化された集積回路（ＩＣ）パッ
    ケージ。
  5. 【請求項５】前記リード（２２）の少なくとも１つが、
    他の各々の内部リード部分より実質的に大きな前記ＩＣ
    の非作用面に沿って延在する内部リード部分（４４）を
    持つ接地リード（４２）であることを特徴とする請求項
    ２に記載の熱的に強化された集積回路（ＩＣ）パッケー
    ジ。
JP7151674A 1994-08-29 1995-06-19 改善された熱放散を備えたｉｃパッケージ Expired - Lifetime JP2735509B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US29748994A 1994-08-29 1994-08-29
US297489 1994-08-29

Publications (2)

Publication Number Publication Date
JPH0878595A JPH0878595A (ja) 1996-03-22
JP2735509B2 true JP2735509B2 (ja) 1998-04-02

Family

ID=23146533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7151674A Expired - Lifetime JP2735509B2 (ja) 1994-08-29 1995-06-19 改善された熱放散を備えたｉｃパッケージ

Country Status (3)

Country Link
US (1) US5541446A (ja)
EP (1) EP0700086A3 (ja)
JP (1) JP2735509B2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886414A (en) * 1996-09-20 1999-03-23 Integrated Device Technology, Inc. Removal of extended bond pads using intermetallics
US5783868A (en) * 1996-09-20 1998-07-21 Integrated Device Technology, Inc. Extended bond pads with a plurality of perforations
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
US5955777A (en) 1997-07-02 1999-09-21 Micron Technology, Inc. Lead frame assemblies with voltage reference plane and IC packages including same
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
US6144089A (en) 1997-11-26 2000-11-07 Micron Technology, Inc. Inner-digitized bond fingers on bus bars of semiconductor device package
US6314639B1 (en) 1998-02-23 2001-11-13 Micron Technology, Inc. Chip scale package with heat spreader and method of manufacture
US7233056B1 (en) 1998-02-23 2007-06-19 Micron Technology, Inc. Chip scale package with heat spreader
US6600215B1 (en) 1998-04-02 2003-07-29 Micron Technology, Inc. Method and apparatus for coupling a semiconductor die to die terminals
US6326687B1 (en) 1998-09-01 2001-12-04 Micron Technology, Inc. IC package with dual heat spreaders
US6117797A (en) 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6711812B1 (en) 1999-04-13 2004-03-30 Unicap Electronics Industrial Corporation Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages
US6265761B1 (en) 1999-05-07 2001-07-24 Maxim Integrated Products, Inc. Semiconductor devices with improved lead frame structures
US6225683B1 (en) 1999-05-14 2001-05-01 Analog Devices, Inc. Die size-increasing integrated circuit leads and thermally enhanced leadframe
US6359334B1 (en) 1999-06-08 2002-03-19 Micron Technology, Inc. Thermally conductive adhesive tape for semiconductor devices and method using the same
US7042071B2 (en) * 2002-10-24 2006-05-09 Matsushita Electric Industrial Co., Ltd. Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same
US8129222B2 (en) * 2002-11-27 2012-03-06 United Test And Assembly Test Center Ltd. High density chip scale leadframe package and method of manufacturing the package
US7253506B2 (en) * 2003-06-23 2007-08-07 Power-One, Inc. Micro lead frame package
US7615851B2 (en) * 2005-04-23 2009-11-10 Stats Chippac Ltd. Integrated circuit package system
US7449369B2 (en) * 2006-01-23 2008-11-11 Stats Chippac Ltd. Integrated circuit package system with multiple molding
US8629537B2 (en) * 2006-01-23 2014-01-14 Stats Chippac Ltd. Padless die support integrated circuit package system
US8105880B2 (en) * 2007-12-05 2012-01-31 Analog Devices, Inc. Method for attaching a semiconductor die to a leadframe, and a semiconductor device
JP2011517069A (ja) 2009-03-06 2011-05-26 カイシン インコーポレイテッド 高密度コンタクトを有するリードレス集積回路パッケージ
US8785253B2 (en) 2009-04-03 2014-07-22 Kaixin, Inc. Leadframe for IC package and method of manufacture
US9362138B2 (en) 2009-09-02 2016-06-07 Kaixin, Inc. IC package and method for manufacturing the same
US8492966B2 (en) * 2009-09-25 2013-07-23 Mark J. Hagmann Symmetric field emission devices using distributed capacitive ballasting with multiple emitters to obtain large emitted currents at high frequencies
US9385060B1 (en) 2014-07-25 2016-07-05 Altera Corporation Integrated circuit package with enhanced thermal conduction
US9705121B2 (en) 2014-08-18 2017-07-11 Johnson Controls Technology Company Lead frame for a battery module

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105721B2 (ja) 1985-03-25 1994-12-21 日立超エル・エス・アイエンジニアリング株式会社 半導体装置
JPS6433939A (en) * 1987-07-29 1989-02-03 Hitachi Ltd Resin sealed type semiconductor device
US4987474A (en) * 1987-09-18 1991-01-22 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
JP2706077B2 (ja) * 1988-02-12 1998-01-28 株式会社日立製作所 樹脂封止型半導体装置及びその製造方法
JPH01270257A (ja) * 1988-04-22 1989-10-27 Hitachi Ltd レジン封止型半導体装置
US4937656A (en) * 1988-04-22 1990-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JPH02134854A (ja) * 1988-11-16 1990-05-23 Hitachi Ltd 樹脂封止型半導体装置
JPH02153557A (ja) * 1988-12-05 1990-06-13 Nec Corp 樹脂封止型半導体装置
JPH02156559A (ja) * 1988-12-08 1990-06-15 Nec Corp 混成集積回路
JPH02310954A (ja) 1989-05-26 1990-12-26 Hitachi Ltd リードフレーム及びそれを用いた半導体装置
EP0405330A3 (en) * 1989-06-29 1992-05-06 Motorola, Inc. Flagless leadframe, package and method
JPH0382148A (ja) * 1989-08-25 1991-04-08 Hitachi Ltd 半導体装置
JPH03109755A (ja) * 1989-09-25 1991-05-09 Hitachi Ltd 樹脂封止型ｉｃ
US5146310A (en) 1989-10-16 1992-09-08 National Semiconductor Corp. Thermally enhanced leadframe
JP2520527Y2 (ja) * 1990-09-29 1996-12-18 ミツミ電機株式会社 リードフレーム
KR100276781B1 (ko) * 1992-02-03 2001-01-15 비센트 비. 인그라시아 리드-온-칩 반도체장치 및 그 제조방법
AU4663293A (en) * 1992-07-07 1994-01-31 Rtb Technology, Inc. High density memory and method of forming the same

Also Published As

Publication number Publication date
JPH0878595A (ja) 1996-03-22
EP0700086A2 (en) 1996-03-06
EP0700086A3 (en) 1997-08-20
US5541446A (en) 1996-07-30

Similar Documents

Publication Publication Date Title
JP2735509B2 (ja) 改善された熱放散を備えたｉｃパッケージ
US5796159A (en) Thermally efficient integrated circuit package
US6489182B2 (en) Method of fabricating a wire arrayed chip size package
US5929514A (en) Thermally enhanced lead-under-paddle I.C. leadframe
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
CA1201820A (en) Semiconductor integrated circuit including a lead frame chip support
US5563443A (en) Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
US20040041249A1 (en) Stacked chip package with enhanced thermal conductivity
TW546806B (en) Semiconductor package with common lead frame and heat sink
JPH05109972A (ja) リードフレーム及び集積回路チツプのパツケージ・アセンブリ
US5067005A (en) Semiconductor device
US20080119065A1 (en) Circuit device
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
JPH0451053B2 (ja)
US5532905A (en) Thermally enhanced leadframe for packages that utilize a large number of leads
US6175150B1 (en) Plastic-encapsulated semiconductor device and fabrication method thereof
US8040682B2 (en) Semiconductor device
US5939781A (en) Thermally enhanced integrated circuit packaging system
US5519576A (en) Thermally enhanced leadframe
US7102211B2 (en) Semiconductor device and hybrid integrated circuit device
EP0694968A2 (en) Multi-chip module semiconductor device
JPS58190051A (ja) 放熱効果を改善した集積回路用リ−ドフレ−ム
JP3764214B2 (ja) プリント回路基板およびこれを備えた電子機器
WO1996002943A1 (en) Thermally enhanced leadframe

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 15

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term