CN103208479B - 具有一体化阶梯状堆叠结构的多层电子结构 - Google Patents

具有一体化阶梯状堆叠结构的多层电子结构 Download PDF

Info

Publication number
CN103208479B
CN103208479B CN201310068669.XA CN201310068669A CN103208479B CN 103208479 B CN103208479 B CN 103208479B CN 201310068669 A CN201310068669 A CN 201310068669A CN 103208479 B CN103208479 B CN 103208479B
Authority
CN
China
Prior art keywords
layer
hole
support structure
elongation
stacked via
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310068669.XA
Other languages
English (en)
Other versions
CN103208479A (zh
Inventor
卓尔·赫尔维茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co Ltd
Original Assignee
Zhuhai Advanced Chip Carriers and Electronic Substrate Solutions Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Advanced Chip Carriers and Electronic Substrate Solutions Technologies Co Ltd filed Critical Zhuhai Advanced Chip Carriers and Electronic Substrate Solutions Technologies Co Ltd
Publication of CN103208479A publication Critical patent/CN103208479A/zh
Application granted granted Critical
Publication of CN103208479B publication Critical patent/CN103208479B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种多层电子支撑结构，包括在X-Y平面中延伸的多个层，所述多个层由包围金属通孔柱的介电材料构成，所述金属通孔柱沿垂直于X-Y平面的Z方向导电，其中穿过所述多个层中至少两个通孔层的堆叠通孔结构包括在相邻通孔层中的至少两个通孔柱，其中在相邻层中的至少两个堆叠通孔柱具有在X-Y平面中的不同尺寸，使得所述堆叠通孔结构成为锥形。

Description

具有一体化阶梯状堆叠结构的多层电子结构
技术领域
本发明涉及改进的互连结构，特别但不仅仅涉及一体化阶梯状通孔堆叠体及其制造方法。
背景技术
在对于越来越复杂的电子元件的小型化越来越大的需求的带动下，诸如计算机和电信设备等消费电子产品的集成度越来越高。这需要支撑结构如IC基板和IC插件具有高密度且通过介电材料彼此电绝缘的多个导电层和通孔。
对这种支撑结构的总体要求是可靠性以及适当的电气性能、薄度、刚度、平整度、优良的散热性和有竞争力的单价。
在达到这些要求的各种途径中，一种广泛实施的创建层间互连通孔的制造技术是采用激光钻孔，所钻出的孔穿透后续布置的介电基板直到最后的金属层，然后填充金属通常是铜，该金属通过镀覆技术沉积在孔中。这种成孔方法有时也被称为“钻填”，由此产生的孔可称为“钻填通孔”。
钻填孔方法存在多个缺点。因为每个孔需要单独钻孔，所以生产率受限，并且制造复杂的多通孔IC基板和插件的成本变得高昂。在大型阵列中，通过钻填方法难以生产出高密度和高品质、彼此紧密相邻且具有不同的尺寸和形状的通孔。此外，激光钻出的通孔具有的粗糙侧壁和穿过介电材料的内向锥度。该锥度减小了通孔的有效直径。也可能对于先前的导电金属层的电接触产生不利影响，在通孔直径极小的情况下更是如此，由此导致可靠性问题。此外，此外，在被钻的电介质是包括聚合物基质中的玻璃或陶瓷纤维的复合材料时，侧壁特别粗糙，并且这种粗糙可能会产生附加的杂散电感。
钻出的通孔的填充过程通常是通过铜电镀来完成的。电镀沉积技术会导致凹痕，其中在通孔顶部出现小坑。或者，当通孔通道被填充超过其容纳量的铜时，可能造成溢出，从而产生突出超过周围材料的半球形上表面。凹痕和溢出往往在如制造高密度基板和插件时所需的后续上下堆叠通孔时造成困难。此外，应该认识到，大的通孔通道难以均匀填充，特别是在其位于插件或IC基板设计的同一互连层内的小通孔附近时。
虽然可接受的尺寸和可靠性正在随着时间的推移而改善，但是上文所述的缺点是钻填技术的内在缺陷，并且预计会限制可能的通孔尺寸范围。还应该注意的是，激光钻孔是制造圆形通孔通道的最好方法。虽然理论上可以通过激光铣削制造狭缝形状的通孔通道，但是实际上可制造的几何形状范围比较有限，并且在给定支撑结构中的通孔通常是圆柱形的并且是基本相同的。
通过钻填工艺制造通孔是昂贵的，并且难以利用相对具有成本效益的电镀工艺用铜来均匀和一致地填充由此形成的通孔通道。
在复合介电材料中激光钻出的孔的尺寸实际上被限制在最小直径为60×10-6m的大小，虽然如此，还是由于所涉及的剥蚀过程以及所钻的复合材料的特性而遭受到显著的具深度的锥形形状以及粗糙侧壁的不利影响。
除了上文所述的激光钻孔的其它限制外，钻填技术的另一限制在于难以在同一层中制造不同直径的通孔，这是因为当钻出不同尺寸的通孔通道并随后使用金属填充以制造不同尺寸通孔时，通孔通道的填充速率不同。结果，作为钻填技术特性的凹痕或溢出的典型问题被恶化，因为不可能对不同尺寸通孔的沉积技术同时优化。所以，实际上，尽管受到烧蚀和锥度化的影响，处于同一层的所有填钻孔名义上也具有相同的直径。
克服钻填方法的众多缺点的一个可选解决方案是利用一个又称为“图案镀覆”的技术，通过将铜或其它金属沉积到在光刻胶中形成的图案内来制造孔。
在图案镀覆中，首先沉积种子层。然后在其上沉积光刻胶层，随后曝光形成图案，并且选择性地移除以制成暴露出种子层的沟槽。通过将铜沉积到光刻胶沟槽中来形成通孔柱。然后移除剩余的光刻胶，蚀刻掉种子层，并在其上及其周边层压通常为聚合物浸渍玻璃纤维毡的介电材料，以包围所述通孔柱。然后，可以使用各种技术和工艺来平坦化所述介电材料，移除其一部分以暴露出通孔柱的顶部，从而允许由此导电接地，用于在其上形成下一金属层。可在其上通过重复该过程来沉积后续的金属导体层和通孔柱，以形成所需的多层结构。
在一个替代但紧密关联的技术即下文所称的“面板镀覆”中，将连续的金属或合金层沉积到基板上。在基板的顶部沉积光刻胶层，并在其中显影出图案。剥除被显影的光刻胶的图案，选择性地暴露出其下的金属，该金属可随后被蚀刻掉。未显影的光刻胶保护其下方的金属不被蚀刻掉，并留下直立的特征结构和通孔的图案。
在剥除未显影的光刻胶后，可以在直立的铜特征结构和/或通孔柱上或周围层压介电材料，如聚合物浸渍玻璃纤维毡。
通过上述图案镀覆或面板镀覆方法创建的通孔层通常被称为“通孔柱”和铜制特征层。
将会认识到，微电子演化的一般推动力应当主要在于促进制造更小、更薄、更轻和更大功率的高可靠性产品。使用厚且有芯的互连结构不能得到超轻薄的产品。为了在互连IC基板或“插件”中形成更高密度的结构，需要更多具有更小连接结构的层。事实上，有时希望彼此交叠地堆叠元件。
如果在铜或其它合适的牺牲基板上沉积镀覆层压结构，则可以蚀刻掉基板，留下独立的无芯层压结构。可以在预先附着于牺牲基板上的侧面上沉积其它层，由此能够形成双面累积，从而最大限度地减少翘曲并有助于实现平整化。
一种制造高密度互连的柔性技术是构建包括在介电基质中的金属通孔或特征结构的图案或面板镀覆多层结构。所述金属可以是铜，所述电介质可以是纤维增强聚合物，通常采用的是具有高玻璃化转变温度（Tg）的聚合物，如聚酰亚胺。这些互连结构可以是有芯的或无芯的，并可包括用于堆叠组件的空腔。它们可具有奇数或偶数层。实施技术记载于授予Amitec-AdvancedMultilayerInterconnectTechnologiesLtd.的现有专利中。
例如，赫尔维茨（Hurwitz）等人的题为“高级多层无芯支撑结构及其制造方法（Advancedmultilayercorelesssupportstructuresandmethodfortheirfabrication）”的美国专利US7,682,972描述了一种制造包括在电介质中的通孔阵列的独立膜的方法，所述膜用作构建优异的电子支撑结构的前体，该方法包括以下步骤：在包围牺牲载体的电介质中制造导电通孔膜，和将所述膜与牺牲载体分离以形成独立的层压阵列。基于该独立膜的电子基板可通过将所述层压阵列减薄和平坦化，随后终止通孔来形成。该公报通过引用全面并入本文。
赫尔维茨（Hurwitz）等人的美国专利号为US7,669,320的专利，题为“用于芯片封装的无芯空腔基板及其制造方法（Corelesscavitysubstratesforchippackagingandtheirfabrication）”，描述了一种制造IC支撑体的方法，所述IC支撑体用于支撑与第二IC芯片串联的第一IC芯片；所述IC支撑体包括在绝缘周围材料中的具有铜特征结构和通孔的交替层的堆叠体，第一IC芯片可粘合至IC支撑体，第二IC芯片可粘合在IC支撑体内部的空腔中，其中所述空腔是通过蚀刻掉铜基座和选择性蚀刻掉累积的铜形成的。该公报通过引用全部并入本文。
赫尔维茨（Hurwitz）等人的题为“集成电路支撑结构及其制造方法（integratedcircuitsupportstructuresandtheirfabrication）”的美国专利US7,635,641描述了一种制造电子基板的方法，包括以下步骤：(A)选择第一基础层；(B)将蚀刻阻挡层沉积到所述第一基础层上；(C)形成交替的导电层和绝缘层的第一半堆叠体，所述导电层通过贯穿绝缘层的通孔而互连；(D)将第二基础层涂覆到所述第一半堆叠体上；(E)将光刻胶保护涂层涂覆到第二基础层上；(F)蚀刻掉所述第一基础层；(G)移除所述光刻胶保护涂层；(H)移除所述第一蚀刻阻挡层；(I)形成交替的导电层和绝缘层的第二半堆叠体，导电层通过贯穿绝缘层的通孔而互连；其中所述第二半堆叠体具有与第一半堆叠体基本对称的构造；(J)将绝缘层涂覆到交替的导电层和绝缘层的所述第二半堆叠体上；(K)移除所述第二基础层，以及，(L)通过将通孔末端暴露在所述堆叠体的外表面上并对其涂覆终止物来终止基板。该公报通过引用全部并入本文。
发明内容
本发明的一个方面涉及提供一种多层电子支撑结构，其包括在X-Y平面中延伸的多个层，所述多个层由介电材料包围的金属通孔柱构成，所述通孔柱在垂直于X-Y平面的Z方向上导电，其中穿过所述多个层中至少两个通孔层的堆叠通孔结构包括在相邻的通孔层中的至少两个通孔柱，其中所述在相邻层中的至少两个堆叠通孔柱具有在X-Y平面内的不同尺寸，使得所述堆叠通孔结构形成锥形。
在一些实施方案中，所述堆叠通孔结构包括至少三个通孔柱。
在一些实施方案中，所述堆叠通孔结构中的每一层为矩形并且每个在后层在一个方向上的延伸量小于每个在先层的延伸量，并且所述堆叠通孔结构在一个方向上具有阶梯状轮廓。
在一些实施方案中，所述堆叠通孔结构中的每一层为矩形并且每个在后的通孔在两个相反方向上的延伸量小于每个在先的通孔的延伸量，并且所述堆叠通孔结构大体上具有梯形形状。
在一些实施方案中，所述堆叠通孔结构中的每一层为矩形并且每个在后的通孔在三个相反方向上的延伸量小于每个在先的通孔的延伸量，并且所述堆叠通孔结构大体上具有金字塔形状，该金字塔形状具有三个阶梯状斜向侧面和一个垂直于所述多层复合电子结构顶面和底面的基本平滑侧面。
在一些实施方案中，所述堆叠通孔结构中的每一层为矩形并且每个在后的通孔在四个相反方向上的延伸量小于每个在先的通孔的延伸量，并且所述堆叠体大体上具有阶梯状金字塔形状。
在一些实施方案中，所述堆叠通孔结构中的每一层为圆形并且每个在后的通孔的延伸量小于每个在先的通孔的延伸量，并且所述堆叠通孔结构大体上具有阶梯状圆锥形状。
在一些实施方案中，所述多层电子支撑结构包括至少4个通孔。
在一些实施方案中，所述多层电子支撑结构包括至少5个通孔。
在一些实施方案中，至少一个金属层包括金属种子层。
在一些实施方案中，所述种子层还包括先施加用以促进对介电材料的粘附的粘附金属层。
在一些实施方案中，所述粘附金属层包括选自钛、铬、钽和钨中的至少其一。
在一些实施方案中，所述堆叠通孔结构中的底层至少比顶层大30%。
在一些实施方案中，穿过所述多个层中至少两个层的堆叠通孔结构包括至少两个相邻通孔柱，其中所述至少两个相邻通孔柱具有在X-Y平面内的不同尺寸，并且插入所述两个相邻通孔柱之间的种子层在X-Y平面内的延伸量大于所述两个相邻通孔柱中的至少其一在X-Y平面内的延伸量。
在一些实施方案中，所述种子层在X-Y平面内的延伸量大于所述两个相邻通孔柱在X-Y平面内的延伸量。
在一些实施方案中，所述种子层和所述堆叠通孔金属中的至少其一包括铜。
在一些实施方案中，所述介电材料包括聚合物。
在一些实施方案中，所述介电材料还包括陶瓷或玻璃夹杂物。
在一些实施方案中，所述堆叠体的在先层在X-Y平面内的延伸量大于在后层，并且所述堆叠通孔柱结构大体上具有金字塔形状。
在一些实施方案中，所述堆叠体的在先层在X-Y平面内的延伸量小于在后层的延伸量，并且所述堆叠体大体上具有反金字塔形状。
在一些实施方案中，所述多层电子支撑结构包括多于三个层；在至少一侧上，至少一个内层的延伸量超出相邻的外层，并且所述堆叠体在所述至少一侧上具有向外弯曲的轮廓。
在一些实施方案中，所述多层电子支撑结构包括多于三个层；其中在至少一侧上，至少一个内层的延伸量超出相邻的外层，并且所述堆叠体在所述至少一侧上具有向内弯曲的轮廓。
本发明的第二方面涉及一种制造所述多层电子支撑结构的方法，包括以下步骤：
（a)获得包括底层通孔层的基板，所述通孔层经过处理以暴露出在所述底层通孔层中的通孔末端；
（b)用种子层覆盖所述基板；
（c)在所述种子层上施加光刻胶层；
（d)曝光并显影所述光刻胶以形成负性特征图案；
（e)在所述负性图案中沉积金属以制造特征层；
（f)剥除所述光刻胶，留下直立的特征层；
（g)在所述种子层和所述特征层上施加第二光刻胶层；
（h)曝光并显影出所述第二光刻胶层中的通孔图案；
（i)在第二图案中电镀铜；和
（j)剥除所述第二光刻胶层；
（k)移除所述种子层；和
（l)在所述通孔层中的至少一个组件上层压介电材料层。
在一些实施方案中，所述方法还包括步骤(m)：减薄所述介电材料以暴露出所述至少一个组件的金属。
在一些实施方案中，所述方法还包括步骤(n)：在具有暴露金属的组件的被减薄介电材料上沉积金属种子层。
在一些实施方案中，所述多层电子支撑结构的特征还在于以下至少其一：
（i)所述种子层包括铜；
（ii)所述金属层包括铜；
（iii)所述介电材料包括聚合物；和
（iv)所述介电材料包括陶瓷或玻璃增强物。
在一些实施方案中，所述多层电子支撑结构的特征还在于以下至少其一：
（i)所述介电层包括选自聚酰亚胺、环氧树脂、双马来酰亚胺、三嗪及其共混物中的聚合物；
（ii)所述介电层包括玻璃纤维；和
（iii)所述介电层包括颗粒填料。
在一些实施方案中，至少一个通孔层通过包括以下步骤的方法制造：
（i)获得包括特征层并且具有暴露的铜的基板；
（ii)利用种子层覆盖所述特征层；
（iii)在所述种子层上沉积金属层；
（iv)在所述金属层上施加光刻胶层；
（v)曝光并显影出所述光刻胶中的正性通孔图案；
（vi)蚀刻掉暴露出的金属层；
（vii)剥除所述光刻胶，在通孔层中留下直立的至少一个组件；和
（viii)在所述通孔层中的至少一个组件上层压介电材料。
可选地，所述方法包括又一步骤(ix)：减薄所述介电材料以暴露出金属。
可选地，所述方法包括又一步骤(x)：在底表面上沉积金属种子层。
术语微米或μm是指微米或10-6m。
附图说明
为了更好地理解本发明并示出如何实施本发明，以下将会纯粹以举例的方式参照附图进行说明。
参照具体附图时，必须强调的是特定的图示是示例性的并且目的仅在于说明性讨论本发明的优选实施方案，并且基于提供被认为是对于本发明的原理和概念方面的描述最有用和最易于理解的图示的原因而被呈现。就此而言，本发明并不试图展示超出对其基本理解所必需的详细程度的结构细节；参照附图的说明使本领域技术人员明显认识到本发明的几种形式可如何实际体现出来。在附图中：
图1是现有技术的多层复合支撑结构的简化截面图；
图2是本发明一个实施方案的梯形堆叠通孔的截面示意图；
图3示出得自图2的梯形、金字塔形和圆锥形通孔；
图4是第二实施方案的通孔和特征层的梯形堆叠体的截面图；
图5是制造图4结构的一种方法流程图；和
图6是制造图2或4的层结构的另一方法流程图。
具体实施方式
以下说明涉及的是由在介电基体中的金属通孔构成的支撑结构，特别是在聚合物基体中的铜通孔柱，如玻璃纤维增强的聚酰亚胺、环氧树脂或BT（双马来酰亚胺/三嗪）或它们的共混物。
对于特征结构的面内尺寸没有有效的上限是阿瑟斯公司（Access）的光刻胶和图案或面板镀覆及层压技术的一个特征，如在赫尔维茨（Hurwitz）等人的美国专利号为US7,682,972、US7,669,320和US7,635,641的专利中所描述的，在此通过引用并入本文。
图1是现有技术的多层复合支撑结构的简化截面图。现有技术的多层支撑结构100包括具有被绝缘各层的介电层110、112、114、116隔离的组件或特征结构108的功能层102、104、106。穿过介电层的通孔118提供在相邻的功能或特征层之间的电连接。因此，特征层102、104、106包括在X-Y平面内通常布置在所述层内的特征结构108，以及穿过介电层110、112、114、116导通电流的通孔118。通孔118设计为具有最小的电感并得到充分的隔离以在其间具有最小的电容。
当利用钻填技术制造通孔时，通孔通常具有基本圆形截面，因为它们是通过先在电介质中钻出激光孔来制造的。由于电介质是异质性和各向异性的并且由含有无机填料和玻璃纤维增强物的聚合物基体组成，因此其圆形截面通常边缘粗糙并且其截面会略微偏离真正的圆形。此外，通孔往往具有某种程度的锥度，即为逆截头锥形而非圆柱形。
例如，如在美国专利号为US7,682,972、US7,669,320和US7,635,641的专利中所描述的，可选地，图1的结构通过在光刻胶图案中镀覆（图案镀覆）或者面板镀覆，接着进行选择性蚀刻来制造，无论哪种方式均留下直立的通孔柱，并随后在其上层压介电预浸料。
利用“钻填通孔”的方法，由于截面控制和形状方面的困难，使得不能制造非圆形孔。由于激光钻孔的限制，还存在约50-60微米直径的最小通孔尺寸。这些困难在上文的背景技术部分中作了详细描述，并且这些困难特别涉及由于铜通孔填充电镀过程导致的凹痕和/或半球形顶部、由于激光钻孔过程导致的通孔锥度形状和侧壁粗糙、以及由于在“路径模式（routingmode）”中用以产生在聚合物/玻璃电介质中的沟槽而使用的用于铣削狭缝的昂贵的激光钻孔机所导致的较高成本
除了上述激光钻孔的其它限制外，钻填技术的另一限制在于：难以在同一层中产生不同尺寸的通孔，因为在钻出不同尺寸的通孔通道以及随后用金属填充以制造不同尺寸的通孔时，通孔通道的填充速率不同。结果，使得作为钻填技术的特征的典型问题即形成凹痕或溢出进一步恶化，因为不可能对不同尺寸的通孔同时优化沉积技术。
此外，应该注意的是，在复合介电材料如聚酰亚胺/玻璃或含氧树脂/玻璃或BT（双马来酰亚胺/三嗪）/玻璃或其与陶瓷和/或其它填料颗粒的共混物中的激光钻通孔的最小直径实际被限制在约60×10-6m，即便如此，由于涉及烧蚀过程，导致由于所钻的复合材料的特性而具有显著的锥度形状以及粗糙的侧壁。
出乎意料地发现，利用镀覆和光刻胶技术的灵活性，可以经济有效地制造宽范围的通孔形状和尺寸。此外，可以在同一层中制造不同形状和尺寸的通孔。由阿米技术公司（AMITEC）在其专利中开发的通孔柱方法，能够实现利用大尺寸通孔层在X-Y平面内进行导电的“导体通孔”结构。这在使用铜图案镀覆方法时特别有利，在光刻胶材料中可以生成光滑、笔直、非锥形的沟槽，然后利用金属种子层通过后续在这些沟槽中沉积铜来填充，随后通过在这些沟槽中图案镀覆铜来填充。与钻填通孔方法不同的是，通孔柱技术能够使光刻胶层中的沟槽被填充以得到凹痕较少和凸起较少的铜连接。在沉积铜之后，接着剥除光刻胶，随后移除金属种子层并在其上和其周围涂覆永久性的聚合物-玻璃电介质。由此产生的“通孔导体”结构可利用如赫尔维茨（Hurwitz）等人的美国专利号为US7,682,972、US7,669,320和US7,635,641的专利中所描述的工艺流程。
参照图2，示出通孔柱的锥形堆叠体200的截面图。堆叠体200由被介电材料210包围的第一层202、第二层204、第三层206和第四层208构成。
由于每一层均沉积在更大的在先层上，因此可以在X-Y平面中没有中间铜导体或焊盘的情况下通过在在后沉积的光刻胶层中进行图案镀覆来制造每一层。
在一个实施例中，堆叠体200的底层202的尺寸可以为320x10-6m×840x10-6m（即微米或μm），第二层204的尺寸可以为320x10-6m×840x10- 6m，第三层206的尺寸可以为220x10-6m×740x10-6m，第四层（顶层）的尺寸可以为120x10-6m×640x10-6m。因此，每一层可以比其上的层在所有尺寸上均宽40-50微米。
在图2中，示出包括4个层的梯形阶梯状通孔堆叠体。梯形阶梯状通孔堆叠体在两个方向上对称地形成锥度或倾斜。然而，通过仔细对准则会认识到，阶梯状通孔堆叠体可形成为非对称倾斜，或者仅在一个方向上倾斜。
参照图3，从上方观察，阶梯状通孔堆叠体310可以是矩形的并且可以在两个方向上倾斜。作为替代方案，堆叠体320可以是正方形的并且可以在4个方向上倾斜。虽然没有在图中示出，将会认识到，通过非对称地布置每一在后层，可以制造出在一个或三个方向上倾斜的堆叠体。
此外，堆叠体330可包括盘状层并且是圆锥形的。根据每个盘的直径和对准情况，堆叠体可以是规则的或不规则的。
堆叠的通孔结构穿过互连结构的多个层中的至少两个层并且由相邻层中的至少两个具有在X-Y平面内的不同尺寸的交叠通孔柱构成，使得堆叠体成为锥形。更典型地，通孔堆叠体包括至少三个层并且可由4或5个层或更多层构成。
在一些实施方案中，堆叠体的每一层为矩形的并且每一在后层在一个方向上的延伸量小于每一在先层，并且堆叠体包括在一个方向上的阶梯结构，在其它实施方案中，堆叠体的每一层为矩形的并且每一在后层在两个相反方向上的延伸量小于每一在先层，并且堆叠体大体上具有梯形形状。
在其它实施方案中，堆叠体的每一层为正方形或矩形的，并且每一在后层在三个相反方向上的延伸量小于每一在先层，并且堆叠体大体上具有金字塔形状，该金字塔形状具有三个阶梯状斜侧面和一个垂直于顶层和底层的基本平滑侧面。
在其它实施方案中，堆叠体的每一层为矩形的并且每一在后层在四个相反方向上的延伸量小于每一在先层，并且堆叠体大体上具有的阶梯状金字塔形状。
在一些实施方案中，堆叠体的每一层为圆形的并且每一在后层的延伸量小于每一在先层，并且堆叠体具有常规阶梯状圆锥形状。
通常，如图1所示，互连结构通常包括交替的通孔层和特征层。利用阿米技术（Amitec）所拥有的专利技术，通孔层也可以在X-Y平面内延伸并且无需为简单圆柱体，而是可以具有其它形状。
虽然直立的金字塔包括在互连结构周围区域中的在更多的延伸层上设置的金属层，但是可能有必要在电介质上设置特征结构。因此，为了能够在互连结构中制造锥形通孔堆叠体，通孔层可以与特征层或焊盘穿插。这些通常由一个种子层构成，所述种子层可以是铜并且可以通过溅射或通过化学镀使其附着在下方的电介质上来制造。种子层的厚度可以为0.5-1.5微米。在种子层之上，可以图案或面板镀覆相对厚的金属层或金属焊盘，通常为铜。为了进一步帮助将种子层粘附在下方的电介质上，可以首先涂覆非常薄的层，通常为0.04微米-0.1微米的粘附金属，例如钛、钽、钨、铬或它们的混合物。
在一些实施方案中，堆叠体的底层比顶层大至少30%。
参照图4，为互连结构450的截面示意图，示出包括具有铜通孔柱和阶梯状轮廓的特征层的堆叠体400。堆叠体400被介电材料410包围。堆叠体400由被介电材料410包围的四个铜通孔层构成，即第一通孔层402、第二通孔层404、第三通孔层406和第四通孔层408。层402、404、406、408可以彼此在几何上分离，但是在X-Y平面中通过铜导体或焊盘413、414和415电连接在一起。这些焊盘413、414、415是特征层的一部分，其通常包括在互连结构的其它部分中的周边特征结构（未示出）。为了能够将特征结构布置在电介质上方，以产生所示的阶梯状突出部，但是更重要的是为了产生周边特征结构，焊盘413、414和415通常包括一个铜种子层，其可以是溅射的或化学镀的，并且其厚度可以是0.5微米-1.5微米。在种子层上，可以利用电镀构建额外厚度的焊盘或特征结构。为了进一步帮助粘附至电介质上，可以先沉积一层非常薄的粘附金属，例如钛、钽、钨、铬或它们的混合物。所述薄粘附金属层厚度通常为0.04微米到0.1微米。
IC芯片418可以通过端子417如球栅阵列连接至堆叠体400，例如连接至上方导体层416。所形成的堆叠体400可以是梯形或金字塔形的通孔堆叠体，这取决于其形状以及其在两个或四个方向上是否倾斜。当单个层为圆形时，堆叠体可称为圆锥形通孔堆叠体。利用种子层和交替的特征层（焊盘）和通孔使得多个具有通孔432和特征结构434的常规结构430能够在互连体450中的别处共同制造。
在一些实施方案中，穿过多个层中的至少两层的堆叠通孔结构包括在相邻层中的至少两个通孔柱，其中相邻层中的至少两个堆叠通孔柱具有在X-Y平面内的不同尺寸，并且特征层被插入在在先层和在后层之间。
特征层可以在X-Y平面内进一步延伸超过在先层和在后层中的至少其一。
在一些实施方案中，特征层在X-Y平面内的延伸量超过在先层或在后层的延伸量，如图4提供的结构，或者可利用相同的掩模将后续的通孔层精确地沉积到特征层上，如图2提供的结构。
在图4中，在X-Y平面中的特征层的焊盘413、414、415和416可以与下方的通孔柱具有相同的尺寸或大几个微米。如果铜导体或焊盘与其下方的通孔柱具有相同尺寸，则堆叠体的外观将类似于图2所示，但是制造技术使得能够制造周边特征层和堆叠体。在顶层416中的铜焊盘可以按照IC（集成电路）418适当调节尺寸并通过互连凸点417以倒装芯片、芯片接合或其它合适的技术与其连接。例如，底部焊盘层412（连接至通孔柱层402）可以连接至印刷电路板（PCB）。
利用这样的梯形或金字塔形通孔柱堆叠体400，顶部焊盘层416可以显著缩小，可能只是底部焊盘层412的面积的约28%。底层402的通孔柱面积可以是顶层408的通孔柱面积的3.5倍。具有这种极大缩减表面的一个优点是能够有效热耗散，并且使得底层402能够非常有效地用作散热片。但同时该通孔堆叠体具有小的顶表面是有利的，其可以调节为适合IC418的尺寸，因为这可以有助于基板的插入密度功能，即将IC高密度小焊盘（体现为416的铜焊盘）尺寸重新分配到PCB区域的焊盘（体现为412的铜焊盘）尺寸，而不显著降低基板的散热性能。
通过具有相对小的顶表面结构，可以更有效地利用周围表面，这也是有利的。例如，安装在周围表面上的组件可能更大。
由此发现，利用如赫尔维茨（Hurwitz）等人的美国专利号为US7682972、US7669320和US7635641（通过引用全文并入本文）的专利中所描述的AMITEC技术，可以产生具有可变截面轮廓的通孔柱结构，例如在一个或两个方向上可倾斜的梯形、金字塔形、圆锥形和三棱柱形的通孔柱。
将会认识到，利用种子层和特征层，不仅可以制造锥形通孔堆叠体，而且其中每个后续铺设层都小于在先层。由于特征层使得一个层中的特征结构能够突出超过下方层上的特征结构，可以制造中间较宽（凸形）或中间较窄（凹形）的通孔堆叠体。通孔堆叠体可在一个方向、二个方向或三个或四个方向上弯曲，同时相反的壁保持平坦。
还将认识到，利用这种类型的堆叠和通孔柱方式，可以生产密切接近更多规则通孔柱堆叠体的锥形（即梯形或金字塔形）、凸形和凹形通孔结构，其中在后层中的通孔柱保持其在X-Y平面内的尺寸以在不需要梯形通孔堆叠体的情况下提供基板的最大用途。
在一些实施方案中，堆叠体的在先层在X-Y平面内的延伸量小于在后层的延伸量，且堆叠体大体上具有反金字塔形状。
在一些实施方案中，多层电子支撑结构中的多层通孔堆叠体包括多于三层；至少一个内层在至少一侧上的延伸量比相邻外层的延伸量更大，并且该堆叠体具有在所述一侧上向外弯曲的轮廓。
在一些实施方案中，多层电子支撑结构中的堆叠体包括多于三层，其中至少一个内层在至少一侧上的延伸量比相邻外层小，并且该堆叠体具有在所述一侧上向内弯曲的轮廓。
因此，由阿米技术公司（AMITEC）和阿瑟斯公司（Access）研发并且一般性描述在通过引用并入本文的赫尔维茨（Hurwitz）等人的美国专利号为US7,682,972、US7,669,320和US7,635,641的专利中的镀覆蚀刻和选择性图案化镀覆技术具有大量的内在灵活性。
参照图5，在一些实施方案中，图4外形的通孔堆叠体可以通过以下步骤制造：获得包括下方通孔层的基板，所述通孔层经过处理以暴露出所述通孔层的铜—步骤(a)，和用种子层覆盖所述基板—步骤(b)，所述种子层通常为铜并且通常采取溅射或化学镀方式进行覆盖。任选地，先沉积非常薄（可能0.04-0.1微米）的粘附金属层例如钽、钛、铬或钨，然后在其上沉积铜。然后，将第一光刻胶薄层涂覆在种子层上—步骤(c)，以及曝光并显影以形成负性图案—步骤(d)。将金属层，通常是铜，电镀到所述负性图案中—步骤(e)，剥除所述光刻胶—步骤(f)，以留下直立的第一焊盘层。现在可将第二光刻胶层涂覆在焊盘上—步骤(g)，并在第二光刻胶层中曝光和显影出第二通孔层图案—步骤(h)。可通过电镀或化学镀将第二金属通孔层沉积到第二图案的沟槽内以产生通孔层—步骤(i)，然后可剥除第二光刻胶层—步骤(j)，以留下两层的堆叠体，即彼此交叠的特征或焊盘层以及通孔层。
然后移除种子层—步骤(k)。任选地，利用例如氢氧化铵或氯化铜的湿蚀刻将种子层蚀刻掉，并且将介电材料层压(l)在焊盘和通孔层的直立铜上。
为了能够进一步构建附加层，可利用机械、化学或机械-化学研磨或抛光将介电材料减薄以暴露出金属，这也使顶表面平坦化—步骤(m)。然后，可以在底表面上沉积金属种子层，如铜—步骤(n)，以使得能够通过重复步骤(c)-(n)来构建附加层。
介电材料一般是复合材料，其包含聚合物基体，如聚酰亚胺、环氧树脂、双马来酰亚胺、三嗪及其共混物，并还可以包含玻璃纤维和陶瓷颗粒填料，并通常用作由在聚合物树脂中的织造玻璃纤维束构成的预浸料。
参照图6，在另一个制造方法中，所述至少一个通孔层可以通过以下步骤制造：获得包括具有经抛光而暴露出其中的铜的下方特征层的基板—步骤(i)；利用种子层覆盖所述下方特征层—步骤(ii)；在所述种子层上沉积金属层—步骤(iii)；在所述金属层上涂覆光刻胶层—步骤(iv)；曝光通孔或特征结构的正性图案，包括适当调节尺寸的波状堆叠层—步骤(v)；并蚀刻掉暴露出的金属层—步骤(vi)。可以利用湿蚀刻，例如使用高温下的氢氧化铵溶液。然后，剥除光刻胶，留下包括直立的堆叠层的通孔/特征结构—步骤(vii)，并且将介电材料层压在包括直立的堆叠层的通孔/特征结构上—步骤(viii)。
为了能够进一步地构建，可将介电层减薄以暴露出金属—步骤(ix)。然后，可以在经减薄的表面上沉积金属种子层，例如铜—步骤(x)。
可以重复进行步骤i)-x)以铺设其它层。图5的图案镀覆工艺可与图6所示的利用了不同工艺来铺设不同层的面板镀覆工艺组合或交替进行。
相邻堆叠层可以或多或少地延伸，以提供阶梯状堆叠体，其可以是金字塔形、反金字塔形、向外或向内弯曲，并且具有直的或弯曲的边缘的层。
以上描述只是解释性的。应该认识到本发明可具有许多变化方式。
因此，本领域技术人员将会认识到，本发明不限于上文中具体图示和描述的内容。而且，本发明的范围由所附权利要求限定，包括上文所述的各个技术特征的组合和子组合以及其变化和改进，本领域技术人员在阅读前述说明后将会预见到这样的组合、变化和改进。
在权利要求书中，术语“包括”及其变体例如“包含”、“含有”等是指所列举的组件被包括在内，但一般不排除其他组件。
所属领域的普通技术人员应当理解：以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (29)

1.一种多层电子支撑结构，包括在X-Y平面中延伸的多个层，所述多个层由包围金属通孔柱的介电材料构成，所述金属通孔柱沿垂直于X-Y平面的Z方向导电，其中穿过所述多个层中至少两个通孔层的堆叠通孔结构包括在相邻通孔层中的至少两个通孔柱，其中在相邻层中的至少两个堆叠通孔柱具有在X-Y平面中的不同尺寸，使得所述堆叠通孔结构成为锥形，其中至少一个通孔层通过包括以下步骤的方法制造：
(a)获得包括底层通孔层的基板，所述底层通孔层经过处理以暴露出在所述底层通孔层中的通孔末端；
(b)用种子层覆盖所述基板；
(c)在所述种子层上施加第一光刻胶层；
(d)曝光并显影所述光刻胶以形成负性特征图案；
(e)在所述负性图案中沉积金属以制造特征层；
(f)剥除所述第一光刻胶层，留下直立的所述特征层；
(g)在所述种子层和所述特征层上施加第二光刻胶层；
(h)曝光并显影出所述第二光刻胶层中的第二通孔图案；
(i)将铜电镀至该第二图案中；和
(j)剥除所述第二光刻胶层；
(k)移除所述种子层；和
(l)在所述特征结构和通孔上层压介电材料层以形成所述至少一个通孔层。
2.如权利要求1所述的多层电子支撑结构，其中所述堆叠通孔结构包括至少三个通孔柱。
3.如权利要求1所述的多层电子支撑结构，其中所述堆叠通孔结构为矩形并且每个在后层在一个方向上的延伸量小于每个在先层的延伸量并且所述堆叠通孔结构具有在一个方向上的阶梯状轮廓。
4.如权利要求1所述的多层电子支撑结构，其中所述堆叠通孔结构为矩形并且每个后续通孔在两个相反方向上的延伸量小于每个在先通孔的延伸量并且所述堆叠通孔结构大体上具有梯形形状。
5.如权利要求1所述的多层电子支撑结构，其中所述堆叠通孔结构为矩形并且每个后续通孔在三个相反方向上的延伸量小于每个在先通孔的延伸量并且所述堆叠通孔结构大体上具有金字塔形状，该金字塔形状具有三个阶梯状斜侧面和一个垂直于所述多层复合电子结构的顶面和底面的平滑侧面。
6.如权利要求1所述的多层电子支撑结构，其中所述堆叠通孔结构为矩形并且每个在后的通孔在四个相反方向上的延伸量小于每个在先层的延伸量并且所述堆叠体大体上具有阶梯状金字塔形状。
7.如权利要求1所述的多层电子支撑结构，其中为圆形并且每个后续通孔的延伸量小于每个在先通孔的延伸量并且所述堆叠通孔结构大体上具有阶梯状圆锥形状。
8.如权利要求1所述的多层电子支撑结构，其中所述堆叠通孔结构包括至少4个通孔。
9.如权利要求1所述的多层电子支撑结构，其中所述堆叠通孔结构包括至少5个通孔。
10.如权利要求1所述的多层电子支撑结构，其中至少一个金属层包括金属种子层。
11.如权利要求10所述的多层电子支撑结构，其中所述种子层还包括预先施加的粘附金属层，用以促进对介电材料的粘附。
12.如权利要求11所述的多层电子支撑结构，其中所述粘附金属层包括选自钛、铬、钽和钨中的至少其一。
13.如权利要求1所述的多层电子支撑结构，其中所述堆叠通孔结构中的底层至少比顶层大30％。
14.如权利要求1所述的多层电子支撑结构，其中穿过所述多个层中的至少两层的堆叠通孔结构包括至少两个相邻通孔柱，其中所述至少两个相邻通孔柱具有在X-Y平面中的不同尺寸，并且插入所述两个相邻通孔柱之间的种子层在X-Y平面中的延伸量大于所述两个相邻通孔柱中至少其一在X-Y平面中的延伸量。
15.如权利要求14所述的多层电子支撑结构，其中所述种子层在X-Y平面中的延伸量大于所述两个相邻通孔柱在X-Y平面中的延伸量。
16.如权利要求15所述的多层电子支撑结构，其中所述种子层包括铜。
17.如权利要求1所述的多层电子支撑结构，其中所述介电材料包括聚合物。
18.如权利要求17所述的多层电子支撑结构，其中所述介电材料包括玻璃纤维、陶瓷颗粒夹杂物和玻璃颗粒夹杂物的组别中的至少其一。
19.如权利要求1所述的多层电子支撑结构，其中所述堆叠通孔结构的在先通孔在X-Y平面中的延伸量大于在后通孔在X-Y平面中的延伸量并且所述堆叠通孔结构大体上具有金字塔形状。
20.如权利要求1所述的多层电子支撑结构，其中所述堆叠通孔结构的在先通孔在X-Y平面中的延伸量小于在后通孔在X-Y平面中的延伸量并且所述堆叠通孔结构大体上具有反金字塔形状。
21.如权利要求1所述的多层电子支撑结构，其中所述堆叠通孔结构包括多于3个通孔层，其中至少一个内通孔的延伸量大于外通孔的延伸量，并且所述堆叠通孔结构在所述至少一侧上具有向外弯曲的轮廓。
22.如权利要求1所述的多层电子支撑结构，其中所述堆叠通孔结构包括多于3个通孔层，其中至少一个内通孔的延伸量小于相邻外通孔的延伸量，并且所述堆叠体在所述至少一侧上具有向内弯曲的轮廓。
23.如权利要求1所述的多层电子支撑结构，其中所述方法还包括以下步骤：(m)减薄所述介电材料以暴露出所述至少一个组件的金属。
24.如权利要求1所述的多层电子支撑结构，其中所述方法还包括以下步骤：(n)在具有暴露金属的组件的被减薄的介电材料上沉积金属种子层。
25.如权利要求1所述的多层电子支撑结构，其特征还在于以下至少其一：
(i)所述种子层包括铜；
(ii)所述金属层包括铜；
(iii)所述介电材料包括聚合物；和
(iv)所述介电材料包括陶瓷或玻璃增强物。
26.如权利要求1所述的多层电子支撑结构，其特征还在于以下至少其一：
(i)所述介电层包括选自包括聚酰亚胺、环氧树脂、双马来酰亚胺、三嗪及其共混物的组别中的聚合物；
(ii)所述介电层包括玻璃纤维；和
(iii)所述介电层包括颗粒填料。
27.如权利要求1所述的多层电子支撑结构，其中所述至少一个通孔层通过包括以下步骤的方法制造：
(i)获得包括特征层并且具有暴露的铜的基板；
(ii)利用种子层覆盖所述特征层；
(iii)在所述种子层上沉积金属层；
(iv)在所述金属层上施加光刻胶层；
(v)曝光所述光刻胶中的正性通孔图案；
(vi)蚀刻掉暴露出的金属层；
(vii)剥除所述光刻胶，在通孔层中留下直立的至少一个组件；和
(viii)在所述通孔层中的至少一个组件上层压介电材料。
28.如权利要求27所述的多层电子支撑结构，所述方法还包括以下步骤：(ix)减薄所述介电材料以暴露出所述金属。
29.如权利要求27所述的多层电子支撑结构，所述方法还包括以下步骤：(x)在底表面上沉积所述金属种子层。
CN201310068669.XA 2012-05-29 2013-03-04 具有一体化阶梯状堆叠结构的多层电子结构 Active CN103208479B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/482,099 2012-05-29
US13/482099 2012-05-29
US13/482,099 US9269593B2 (en) 2012-05-29 2012-05-29 Multilayer electronic structure with integral stepped stacked structures

Publications (2)

Publication Number Publication Date
CN103208479A CN103208479A (zh) 2013-07-17
CN103208479B true CN103208479B (zh) 2016-02-10

Family

ID=48755653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310068669.XA Active CN103208479B (zh) 2012-05-29 2013-03-04 具有一体化阶梯状堆叠结构的多层电子结构

Country Status (5)

Country Link
US (1) US9269593B2 (zh)
JP (1) JP2013247357A (zh)
KR (2) KR20130133636A (zh)
CN (1) CN103208479B (zh)
TW (1) TW201405672A (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140008923A (ko) * 2012-07-13 2014-01-22 삼성전기주식회사 코어리스 인쇄회로기판 및 그 제조 방법
CN104576582B (zh) * 2013-10-15 2017-09-01 中芯国际集成电路制造(上海)有限公司 一种接合焊盘结构
US20150195912A1 (en) * 2014-01-08 2015-07-09 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Substrates With Ultra Fine Pitch Flip Chip Bumps
US9642261B2 (en) 2014-01-24 2017-05-02 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Composite electronic structure with partially exposed and protruding copper termination posts
TWI683603B (zh) * 2014-02-17 2020-01-21 韓商Ｌｇ伊諾特股份有限公司 印刷電路板及其製造方法
KR102211741B1 (ko) * 2014-07-21 2021-02-03 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
CN105489563B (zh) * 2014-09-16 2018-04-17 晟碟信息科技（上海）有限公司 半导体装置和制造半导体装置的方法
US9706668B2 (en) * 2014-10-24 2017-07-11 Samsung Electro-Mechanics Co., Ltd. Printed circuit board, electronic module and method of manufacturing the same
CN105830542B (zh) * 2014-11-27 2018-07-06 江门崇达电路技术有限公司 一种pcb中阶梯铜柱的制作方法
JP2016127248A (ja) * 2015-01-08 2016-07-11 日本特殊陶業株式会社 多層配線基板
CN106469711B (zh) * 2015-08-14 2019-01-22 恒劲科技股份有限公司 封装基板及其制作方法
TWI559465B (zh) * 2015-08-14 2016-11-21 恆勁科技股份有限公司 封裝基板及其製作方法
US20170061992A1 (en) * 2015-08-31 2017-03-02 HGST Netherlands B.V. Multi-layer studs for advanced magnetic heads and high head density wafers
KR102045235B1 (ko) * 2016-03-31 2019-11-15 삼성전자주식회사 전자부품 패키지 및 그 제조방법
JP6730960B2 (ja) * 2017-05-24 2020-07-29 日本特殊陶業株式会社 配線基板
JP6869209B2 (ja) * 2018-07-20 2021-05-12 日本特殊陶業株式会社 配線基板
CN110858576B (zh) * 2018-08-24 2022-05-06 芯舟科技(厦门)有限公司 覆晶封装基板及其制法
CN110783728A (zh) * 2018-11-09 2020-02-11 广州方邦电子股份有限公司 一种柔性连接器及制作方法
CN109548320B (zh) * 2018-12-29 2020-05-12 广州兴森快捷电路科技有限公司 具有阶梯式焊盘的线路板及其成型方法
CN109714887A (zh) * 2019-03-14 2019-05-03 维沃移动通信有限公司 一种印制电路板及其制备方法和电子设备
CN112752429B (zh) * 2019-10-31 2022-08-16 鹏鼎控股(深圳)股份有限公司 多层线路板及其制作方法
CN113574974A (zh) * 2020-01-31 2021-10-29 迅达科技公司 具有工程化的热路径的印刷电路板组件以及制造方法
CN111741592B (zh) * 2020-06-17 2021-09-21 珠海越亚半导体股份有限公司 多层基板及其制作方法
US11942391B2 (en) * 2021-11-30 2024-03-26 Qorvo Us, Inc. System in package with flip chip die over multi-layer heatsink stanchion

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101193504A (zh) * 2006-11-29 2008-06-04 株式会社东芝 多层印刷线路板及其层间连接方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0427184Y2 (zh) * 1986-04-03 1992-06-30
US5227013A (en) * 1991-07-25 1993-07-13 Microelectronics And Computer Technology Corporation Forming via holes in a multilevel substrate in a single step
US5432675A (en) * 1993-11-15 1995-07-11 Fujitsu Limited Multi-chip module having thermal contacts
JPH08153971A (ja) * 1994-11-28 1996-06-11 Nec Home Electron Ltd 多層プリント配線基板及びその製造方法
JP3671457B2 (ja) * 1995-06-07 2005-07-13 株式会社デンソー 多層基板
IL128200A (en) * 1999-01-24 2003-11-23 Amitec Advanced Multilayer Int Chip carrier substrate
JP3137186B2 (ja) * 1999-02-05 2001-02-19 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 層間接続構造体、多層配線基板およびそれらの形成方法
JP2001284799A (ja) * 2000-03-29 2001-10-12 Matsushita Commun Ind Co Ltd 信号用配線形成方法
KR100582079B1 (ko) * 2003-11-06 2006-05-23 엘지전자 주식회사 인쇄회로기판 및 그 제조방법
US7211510B2 (en) * 2004-09-09 2007-05-01 Advanced Bionics Corporation Stacking circuit elements
IL171378A (en) 2005-10-11 2010-11-30 Dror Hurwitz Integrated circuit support structures and the fabrication thereof
JP4804109B2 (ja) * 2005-10-27 2011-11-02 京セラ株式会社 発光素子用配線基板および発光装置並びに発光素子用配線基板の製造方法
IL175011A (en) * 2006-04-20 2011-09-27 Amitech Ltd Coreless cavity substrates for chip packaging and their fabrication
US7682972B2 (en) 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication
JP2008084800A (ja) * 2006-09-29 2008-04-10 Furukawa Electric Co Ltd:The 同軸ケーブル及びその遮蔽性能評価方法
US7863706B2 (en) * 2007-06-28 2011-01-04 Stats Chippac Ltd. Circuit system with circuit element
US8158892B2 (en) * 2007-08-13 2012-04-17 Force10 Networks, Inc. High-speed router with backplane using muli-diameter drilled thru-holes and vias
JP2011119290A (ja) * 2008-04-01 2011-06-16 Nippon Zeon Co Ltd 電気化学素子用電極の製造方法
CN101925253A (zh) * 2009-06-17 2010-12-22 鸿富锦精密工业（深圳）有限公司 印刷电路板及其钻孔方法
KR20110119290A (ko) 2010-04-27 2011-11-02 주식회사 하이닉스반도체 반도체 집적회로
JP5499960B2 (ja) * 2010-07-06 2014-05-21 旭硝子株式会社 素子用基板、発光装置
US8293636B2 (en) * 2010-08-24 2012-10-23 GlobalFoundries, Inc. Conductive connection structure with stress reduction arrangement for a semiconductor device, and related fabrication method
US8754507B2 (en) * 2011-01-18 2014-06-17 Hong Kong Applied Science and Technology Research Institute Company Limited Forming through-silicon-vias for multi-wafer integrated circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101193504A (zh) * 2006-11-29 2008-06-04 株式会社东芝 多层印刷线路板及其层间连接方法

Also Published As

Publication number Publication date
US9269593B2 (en) 2016-02-23
CN103208479A (zh) 2013-07-17
US20130319737A1 (en) 2013-12-05
KR20140135928A (ko) 2014-11-27
KR20130133636A (ko) 2013-12-09
TW201405672A (zh) 2014-02-01
JP2013247357A (ja) 2013-12-09

Similar Documents

Publication Publication Date Title
CN103208479B (zh) 具有一体化阶梯状堆叠结构的多层电子结构
CN103187389B (zh) 具有阶梯状孔的多层电子结构
CN103179784B (zh) 具有一体化法拉第屏蔽的多层电子结构
US9049791B2 (en) Terminations and couplings between chips and substrates
TWI556700B (zh) 具有不同尺寸通孔的多層電子結構
CN103337493B (zh) 具有在平面内方向上延伸的一体化通孔的多层电子结构
CN104183566B (zh) 具有突出的铜端子柱的基板
CN103199079B (zh) 具有全厚度同轴结构的多层电子结构
CN103188867B (zh) 具有新型传输线的多层电子结构
US9137905B2 (en) Alignment between layers of multilayer electronic support structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: FPC Plant 3209 North Everest Avenue, Doumen District, Zhuhai City, Guangdong Province

Patentee after: Zhuhai Yueya Semiconductor Co., Ltd.

Address before: The first and second floors south of FPC factory building in Fangzheng PCB Industrial Park, Hushan Village, Fushan Industrial Zone, Zhuhai City, Guangdong Province

Patentee before: Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co., Ltd.

CP03 Change of name, title or address