CN103199079B - 具有全厚度同轴结构的多层电子结构 - Google Patents
具有全厚度同轴结构的多层电子结构 Download PDFInfo
- Publication number
- CN103199079B CN103199079B CN201310068233.0A CN201310068233A CN103199079B CN 103199079 B CN103199079 B CN 103199079B CN 201310068233 A CN201310068233 A CN 201310068233A CN 103199079 B CN103199079 B CN 103199079B
- Authority
- CN
- China
- Prior art keywords
- layer
- support structure
- post
- hole post
- coaxially
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种多层电子结构,其包括在X-Y平面中延伸的多个介电层,并且包括在基本垂直于X-Y平面的Z方向上延伸穿过至少一个介电层的至少一个堆叠柱同轴对,其中所述堆叠通孔柱同轴对包括被环形通孔柱包围的中心柱,所述中心柱与所述环形通孔柱被介电材料隔离管所分隔开。
Description
技术领域
本发明涉及包括同轴通孔的新互连结构及其制造方法。
背景技术
在对于越来越复杂的电子元件的小型化需求越来越大的带动下,诸如计算机和电信设备等消费电子产品的集成度越来越高。这已经导致要求支撑结构如IC基板和IC插件具有通过介电材料彼此电绝缘的高密度的多个导电层和通孔。
这种支撑结构的总体要求是可靠性和适当的电气性能、薄度、刚度、平坦度、散热性好和有竞争力的单价。
在实现这些要求的各种途径中,一种广泛实施的创建层间互连通孔的制造技术是采用激光钻孔,所钻出的孔穿透后续布置的介电基板直到最后的金属层,后续填充金属,通常是铜,该金属通过镀覆技术沉积在其中。这种成孔方法有时也被称为“钻填”,由此产生的通孔可称为“钻填通孔”。
然而,所述钻填孔方法存在多个缺点。
因为每个通孔需要单独钻孔,导致生产率受限,并且制造复杂的多通孔IC基板和插件的成本变得高昂。
在大型阵列中,通过钻填方法难以生产出彼此紧密相邻且具有不同的尺寸和形状的高密度且高质量的通孔。
此外,激光钻出的通孔具有穿过介电材料厚度的粗糙侧壁和内向锥度。该锥度减小了通孔的有效直径。在超小通孔直径的情况下,也可能对于在先的导电金属层的电接触产生不利影响,由此导致可靠性问题。
在被钻的电介质是包括聚合物基质中的玻璃或陶瓷纤维的复合材料时,侧壁特别粗糙,并且这种粗糙可能会产生附加的杂散电感。
钻出的通孔洞的填充过程通常是通过铜电镀来完成的。这种金属沉积技术会导致凹痕,其中在通孔顶部出现小坑。或者,当通孔通道被填充超过其容纳量的铜时,可能造成溢出,从而产生突出超过周围材料的半球形上表面。凹痕和溢出往往在如制造高密度基板和插件时所需的后续上下堆叠通孔时造成困难。
大的通孔通道难以均匀填充,特别是在其位于插件或IC基板设计的同一互连层内的更小的通孔附近时。
激光钻孔是制造圆形通孔通道的最好方法。虽然可以通过激光铣削制造狭缝形状的通孔通道,然而,可通过“钻填”制造的几何形状范围比较有限。通过钻填工艺制造通孔是昂贵的,并且难以利用相对具有成本效益的电镀工艺用铜来均匀和一致地填充由此形成的通孔通道。
虽然可接受的尺寸和可靠性的范围正在随着时间的推移而改善,但是上文所述的缺点是钻填技术的内在缺陷,并且预计会限制可能的通孔尺寸范围。
克服钻填方法的许多缺点的可选解决方案是利用一种又称为“图案镀覆”的技术,通过将铜或其它金属沉积到在光刻胶中形成的图案内来制造的。
在图案镀覆中,首先沉积种子层。然后在其上沉积一层光刻胶,随后曝光形成图案,选择性移除光刻胶以留下暴露出种子层的沟槽。通过将铜沉积到光刻胶沟槽中来形成通孔柱。然后移除剩余的光刻胶,蚀刻掉种子层,并在其上及其周围层压通常为聚合物浸渍玻璃纤维毡的介电材料,以包围所述通孔柱。然后,可以使用各种技术和工艺来移除介电材料的一部分并暴露出通孔柱的顶部,例如机械磨光、抛光、化学蚀刻及化学机械抛光,以允许在其上形成下一金属层。减薄过程可称为平坦化或减薄。可在其上通过重复该过程来沉积后续的金属导体层和通孔柱,以形成所需的多层结构。
在一个替代但紧密关联的技术即下文所称的“面板镀覆”中,将连续的金属或合金层沉积到基板上。在所述连续层的顶部沉积光刻胶层,并在其中显影出图案。剥除显影光刻胶的图案,选择性地暴露出其下的金属,该金属可随后被蚀刻掉。未显影的光刻胶保护其下方的金属不被蚀刻掉,并留下直立的特征结构和通孔的图案。
在剥除未显影的光刻胶后,可以在直立的铜特征结构和/或通孔柱上或周围层压介电材料,如聚合物浸渍玻璃纤维毡。
通过上述图案镀覆或面板镀覆方法创建的通孔层通常被称为“通孔柱”和特征层。铜是上述两种层的优选金属。
将会认识到,微电子演化的一般推动力涉及制造更小、更薄、更轻和更大功率的高可靠性产品。使用厚且有芯互连不能得到超轻薄的产品。为了在互连IC基板或插件中形成更高密度的结构,需要具有甚至更小连接的更多层。事实上,有时希望在彼此的顶部上堆叠元件。
如果在铜或其它合适的牺牲基板上沉积镀覆层压结构,则可以蚀刻掉基板,留下独立的无芯层压结构。可以在预先附着至牺牲基板的侧面上沉积其它层,由此能够形成双面积层,从而最大限度地减少翘曲并有助于实现平坦化。
一种制造高密度互连的灵活技术是构建由在电介质基质中的金属通孔或特征结构构成的图案或面板镀覆多层结构。金属可以是铜,电介质可以是纤维增强聚合物,通常是具有高玻璃化转变温度(Tg)的聚合物,例如聚酰亚胺。这些互连可以是有芯的或无芯的,并可包括用于堆叠元件的空腔。它们可具有奇数或偶数层。实现技术描述在授予Amitec-AdvancedMultilayerInterconnectTechnologiesLtd.的现有专利中。
例如,赫尔维茨(Hurwitz)等人的题为“高级多层无芯支撑结构及其制造方法(Advancedmultilayercorelesssupportstructuresandmethodfortheirfabrication)”的美国专利US7,682,972描述了一种制造包括在电介质中的通孔阵列的独立膜的方法,所述膜用作构建优异的电子支撑结构的前体,该方法包括以下步骤:在包围牺牲载体的电介质中制造导电通孔膜,和将所述膜与牺牲载体分离以形成独立的层压阵列。基于该独立膜的电子基板可通过将所述层压阵列减薄和平坦化,随后终止通孔来形成。该公报通过引用全面并入本文。
赫尔维茨(Hurwitz)等人的题为“用于芯片封装的无芯空腔基板及其制造方法(Corelesscavitysubstratesforchippackagingandtheirfabrication)”的美国专利US7,669,320描述了一种制造IC支撑体的方法,所述IC支撑体用于支撑与第二IC芯片串联的第一IC芯片;所述IC支撑体包括在绝缘周围材料中的铜特征结构和通孔的交替层的堆叠,所述第一IC芯片可粘合至所述IC支撑体,所述第二IC芯片可粘合在所述IC支撑体内部的空腔中,其中所述空腔是通过蚀刻掉铜基座和选择性蚀刻掉累积的铜而形成的。该公报通过引用全部并入本文。
赫尔维茨(Hurwitz)等人的题为“集成电路支撑结构及其制造方法(integratedcircuitsupportstructuresandtheirfabrication)”的美国专利US7,635,641描述了一种制造电子基板的方法,包括以下步骤:(A)选择第一基础层;(B)将蚀刻阻挡层沉积到所述第一基础层上;(C)形成交替的导电层和绝缘层的第一半堆叠体,所述导电层通过贯穿绝缘层的通孔而互连;(D)将第二基础层涂覆到所述第一半堆叠体上;(E)将光刻胶保护涂层涂覆到第二基础层上;(F)蚀刻掉所述第一基础层;(G)移除所述光刻胶保护涂层;(H)移除所述第一蚀刻阻挡层;(I)形成交替的导电层和绝缘层的第二半堆叠体,导电层通过贯穿绝缘层的通孔而互连;其中所述第二半堆叠体具有与第一半堆叠体基本对称的构造;(J)将绝缘层涂覆到交替的导电层和绝缘层的所述第二半堆叠体上;(K)移除所述第二基础层,以及,(L)通过将通孔末端暴露在所述堆叠体的外表面上并对其涂覆终止物来终止基板。该公报通过引用全部并入本文。
发明内容
本发明的第一方面涉及提供一种多层复合电子结构,其包括在X-Y平面中延伸的多个介电层并且还包括在基本垂直于X-Y平面的Z方向上延伸穿过至少一个介电层的至少一个堆叠柱同轴对,其中所述堆叠通孔柱同轴对包括中心柱,其被通过介电材料分离管与所述中心柱分离的环形柱包围。
在一些实施方案中,所述堆叠通孔柱同轴对延伸通过多层堆叠体的多个层。
在一些实施方案中,所述中心柱伸出超过所述环形柱。
在一些实施方案中,所述堆叠柱同轴对延伸穿过多层复合电子结构的所有层。
在一些实施方案中,所述中心柱具有至少30微米的直径,所述环形柱具有至少150微米的外径,并且所述介电材料分离管具有至少30微米的厚度。
在一些实施方案中,所述堆叠柱的每个柱包括种子层和电镀层。
在一些实施方案中,所述堆叠体包括交替的通孔层和特征层。
在一些实施方案中,所述种子层包括铜。
在一些实施方案中,所述种子层还包括选自包括Ti、Cr、Ta、W及其组合的组别中的下方粘附层。
在一些实施方案中,所述粘附层还可用作蚀刻阻挡层,用以保护下方的铜免受蚀刻。
在一些实施方案中,所述电镀层包括铜。
在一些实施方案中,所述介电材料包括聚合物。
在一些实施方案中,所述介电材料还包括陶瓷或玻璃。
在一些实施方案中,所述聚合物选自聚酰亚胺、环氧树脂、双马来酰亚胺、三嗪及其共混物。
在一些实施方案中,所述介电材料还包括玻璃纤维。
在一些实施方案中,所述介电材料还包括颗粒填料。
本发明的第二方面涉及一种制造如权利要求1所述的多层复合电子结构的方法,包括以下步骤:a)获得基板;b)沉积蚀刻阻挡层;c)沉积种子层;d)在所述种子层上沉积一层光刻胶;e)曝光所述光刻胶以形成包括至少一个柱同轴对的负性图案;f)在所述负性图案中电镀金属层;g)剥除所述光刻胶,留下直立的至少一个柱同轴对;h)移除所述种子层;i)在所述通孔层中的所述至少一个柱同轴对上层压介电材料;和j)减薄所述介电材料以暴露出所述金属层。
所述方法还可包括通过重复步骤c)-j)来沉积附加层。
所述方法还可包括蚀刻掉所述基板的步骤。
一种制造多层复合电子结构的不同方法包括以下步骤:i)获得基板;ii)用蚀刻阻挡层覆盖所述基板;iii)用种子层覆盖所述蚀刻阻挡层;iv)在所述种子层上电镀金属面板层;v)在所述金属面板层上施加光刻胶层;vi)曝光所述光刻胶以形成包括至少一个柱同轴对的图案;vii)蚀刻掉所述金属层和种子层;viii)剥除所述光刻胶,留下直立的至少一个柱同轴对;ix)在所述通孔层中的所述至少一个柱同轴对上层压介电材料;和x)减薄所述介电材料以暴露出所述金属层。
所述方法还可包括通过重复步骤iii)-x)来沉积附加层。
本发明的第三方面涉及一种包括多层复合电子结构的电子器件,包括在X-Y平面内延伸的多个介电层并且包括在基本垂直于X-Y平面的Z方向上延伸通过至少一个介电层的至少一个堆叠柱同轴对,其中所述堆叠通孔柱同轴对包括被通过介电材料分离管与所述中心柱分离的环形柱包围的中心柱。
术语微米或μm是指微米或10-6m。
附图说明
为了更好地理解本发明并示出本发明的可如何实施,纯粹以举例的方式参照附图给出参考实施方式。
具体参照附图细节时,必须强调的是特定的图示是示例性的并且目的仅在于说明性讨论本发明的优选实施方案,并且基于提供被认为是对于本发明的原理和概念方面的描述最有用和最易于理解的图示的原因而被呈现。就此而言,没有试图将本发明的结构细节以超出对本发明基本理解所必需的详细程度来图示;参照附图的说明使本领域技术人员明显认识到本发明的几种形式可如何实际体现出来。在附图中:
图1是现有技术的多层复合支撑结构的简化截面图;
图2是可负载信号或用作数据线的同轴结构的示意图;
图3是包括同轴柱堆叠体的多层复合电子结构的剖面图;
图4是示出一种产生包括提供柱同轴对的层的方法的流程图;
图5是示出另一种产生包括提供柱同轴对的层的方法的流程图。
在不同的附图中,相同的附图标记和名称指示相同的要素。
具体实施方式
在以下说明中,涉及的是由在介电基体中的金属通孔构成的支撑结构,特别是在聚合物基体中的铜通孔柱,如玻璃纤维增强的聚酰亚胺、环氧树脂或BT(双马来酰亚胺/三嗪)或它们的共混物。
这是阿瑟斯(Access)公司的光刻胶和图案或面板镀覆和层压技术的特征,如在赫尔维茨(Hurwitz)等人的美国专利号为US7,682,972、US7,669,320和US7,635,641的专利中所描述的,其通过引用并入本文,对于特征结构的面内尺寸没有有效的上限。
图1是现有技术的多层复合支撑结构的简化截面图。现有技术的多层支撑结构100包括被绝缘各层的介电层110、112、114、116隔离的组件或特征结构108的功能层102、104、106。穿过介电层的通孔118提供在相邻的功能层或特征层之间的电连接。因此,特征层102、104、106包括在X-Y平面内通常敷设在所述层内的特征结构108,以及跨介电层110、112、114、116导通电流的通孔118。通孔118设计为具有最小的电感并得到充分的隔离以在其间具有最小的电容。
已经发现阿米泰克公司(Amitech)(阿瑟斯(Access)公司)专利技术可用于制造诸如互连和印刷电路板的支撑结构并且被广泛用在RF应用中,用于电话制造、通信例如数据传输进出互联网等。
应该认识到,对于通过选择性铜沉积(图案镀覆)或通过镀覆和蚀刻形成的组件的面内尺寸基本没有尺寸上限。
为了有利于高数据传输率,常规的铜引线受到限制。一种用作射频信号传输线的现有技术是同轴电缆(Coax)。同轴电缆利用内部导体导通电信号,所述内部导体通常是围绕有绝缘层的柔性实心或绞成股的铜线,所述绝缘层自身包覆有通常为织造金属编织物的屏蔽层。同轴电缆经常用外部绝缘套进行保护。通常,屏蔽物保持接地电位并且对中心导体施加电压以传输电信号。同轴电缆的优点在于电场和磁场受到电介质限制,极少泄漏到屏蔽物外部,同时电缆外部的电场和磁场几乎不会导致对电缆内部信号的干扰。这种特性使得同轴电缆成为传输不能承受环境干扰的弱信号或不能被允许辐射或耦合相邻结构或电路的较高电信号的良好选择。
同轴电缆的常见应用包括视频及CATV分配、RF及微波传输、以及计算机及仪器数据连接。通常,结构的特征阻抗由内部绝缘体的介电常数和内外导体的半径所决定。
可控特征阻抗的重要性在于源阻抗和负载阻抗应当匹配以确保最大功率传输和最小驻波比。同轴结构的其它重要特性包括作为频率函数的衰减、电压处理能力和屏蔽质量。
同轴电缆优于其它类型无线电传输线的一个优点在于在理想的同轴电缆内传输信号的电磁场仅存在于内外导体之间的空间内。这允许同轴电缆紧邻金属物体例如沟槽进行安装,而没有在其它类型传输线中发生的功率损失。类似地,在基板或互连中的同轴数据线可防止功率损失、串音和信号辐射。同轴结构还保护信号免受外部电磁干扰。因此,在希望便携设备使用充电电池以及甚至增加数据传输率的情况下,同轴数据线对于许多应用都是一个良好的设计选择。
希望充分理解关于同轴结构的物理尺寸、频率性能、衰减和功率处理能力的设计选择。
同轴信号线需要绝缘(介电)材料的内部结构以保持中心导体与屏蔽物之间的空间。授予阿米泰克公司(Amitec)并且目前由阿瑟斯公司(Access)持有的镀覆-层压专利技术提供对这些参数的精确控制。
参照图2,示出由电介质206间隔开的在环204结构中的金属芯202.这提供可传输信号或用作数据线的同轴结构208。
利用阿米泰克公司(Amitec)的技术,同轴结构208可以用铜进行图案化或面板镀覆,然后可以在其上层压介电材料210,用以提供包围内导体202的绝缘体206和包围外导体环204的绝缘体208。用于绝缘的介电材料可由热塑性材料、热固性材料制造,使用或不使用填料,并且使用或不使用纤维增强。
介电材料可包括聚合物基体,可能是聚酰亚胺、环氧树脂、双马来酰亚胺、三嗪及其共混物。介电材料还可包括陶瓷或玻璃增强物,例如玻璃纤维和陶瓷颗粒填料。
该材料可作为预浸料使用并且可以设置在直立同轴金属柱的同轴结构208上以形成隔离内柱202与外环柱208的介电绝缘体206。
可能的应用包括用于连接无线电发射器和接收器及其天线的输入线和输入线端子层、计算机网络(互联网)连接以及分配有线电视信号。
电沉积后层压技术可产生同轴通孔以及具有绕芯的连续框架的其它结构。可以是精确的圆柱构造,如远非对称的结构,例如用于法拉第屏蔽的结构。
可实现的尺寸范围为几十到几百微米,通常为30微米到200微米,但是对于内柱202可以低至20微米。
介电绝缘体206可以具有50到200微米范围的半径。外环柱208可以具有30微米的厚度。
包括一个或多个同轴连接210的互连结构200可被用于将芯片耦合至同轴电缆。同轴连接210能够实现高数据传输率,并且可以用于各种应用,例如数据网络、蓝牙、RFID、精确控制激光直接成像。
参照图3,示出多层复合电子结构300的剖面图。多层复合电子结构300由多个在X-Y平面上延伸的介电层302A、302B、302C、302D制成,其中至少其中的一些,通常是其中的全部包括至少一个柱同轴对304,其在基本垂直于X-Y平面的Z方向上即通孔方向上延伸通过介电层,其中柱同轴对304包括被环形柱308包围的中心柱306,环形柱308与中心柱306通过介电材料312的隔离管310而隔离。介电材料312通常与发现的介电材料相同并且与其余层共同制造。
在一些实施方案中,柱同轴对304被堆叠成延伸通过多层复合电子结构300的多个层302的柱同轴对堆叠体。在一些实施方案中,中心柱306延伸超过环形柱308以利于连接其上方的XY平面中的导体。通常,柱同轴对304的堆叠体延伸通过多层复合电子结构300的所有层。
在一些实施方案中,中心柱306具有至少30微米的直径,环形柱308具有至少150微米的直径,并且介电材料隔离管310具有至少30微米的厚度。
在一些实施方案中,柱同轴对堆叠体的每个柱包括种子层316(通常为铜的)以及电镀层318(通常也为铜的)。
多层复合电子结构300除了包括在Z方向上(即穿过多层复合电子结构300的厚度)提供一个或多个同轴数据线304或信号通路的一个或多个柱同轴对堆叠体外,还包括已知的在特征层中的其它特征结构320和在通孔层中的通孔322,并且可以是热沉、增强件和其它元件(未示出)。
介电材料312可包括聚合物基质,可能是聚酰亚胺、环氧树脂、双马来酰亚胺、三嗪及其共混物。介电材料还可包括陶瓷或玻璃增强物,例如玻璃纤维和陶瓷颗粒填料。在一些实施方案中,介电材料被应用为在聚合物树脂中包含织造玻璃纤维的预浸料。
参照图4,一种形成包含柱同轴对的层的方法包括步骤:获得基板—步骤a);用蚀刻阻挡层覆盖所述基板—步骤b)。该蚀刻阻挡层可由钽、钨、铬、钛、钛-钨组合、钛-钽组合、镍、金、后续金层的镍层、后续镍层的金层、锡、铅、后续铅层的锡层、锡-铅合金或锡-银合金制成,并且可以利用物理气相沉积法来涂覆。通常,蚀刻阻挡层是金属,例如钛Ti、铬Cr、钽Ta、钨W及其组合。然后,涂覆通常为铜的种子层—步骤c)。所述种子层可通过例如溅射或化学镀来沉积并且通常为0.5-1.5微米厚。可以在所述种子层上沉积一层光刻胶—步骤d)。然后,将所述光刻胶曝光以形成包括至少一个柱同轴对的负性图案—步骤e)。在该负性图案中沉积金属层—步骤f)。接着剥除所述光刻胶—步骤g),留下直立的至少一个柱同轴对,然后移除所述种子层—步骤h)。这可以通过将结构暴露于例如氢氧化铵或氯化铜的湿腐蚀剂中来实现。接着在通孔层中,在该至少一个柱同轴对上层压介电材料—步骤i)。然后将电介质减薄以暴露出所述金属层—步骤j)。
减薄步骤使结构平坦化并且通过机械研磨、抛光或化学机械抛光(CMP)移除其上的电介质而暴露出铜柱端部。
可以通过重复步骤c)-j)来沉积附加层。任选地,涂层通常为0.04-0.1微米的钛或钽的粘附层。
然后,蚀刻掉基板;阻挡层保护铜。然后,选择性移除阻挡层以保留铜。例如,Ti、W、Ta可利用包含CF4/O2或CF4/Ar的等离子体蚀刻剂来移除以进行选择性移除而保留Cu。作为替代方案,1-3%HF溶液对于移除Ti保留铜非常有效。如果阻挡层是镍,则可以使用已知的选择性镍剥离剂。
参照图5,一种产生包括柱同轴对的层的替代方法包括以下步骤:获得基板—步骤(i)并且用蚀刻阻挡层覆盖所述基板—步骤(ii),所述蚀刻阻挡层选自包括钛Ti、铬Cr、钽Ta、钨W及其组合的组别中的或者上述提及的其他材料。然后,在蚀刻阻挡层上施加通常为铜的种子层,这通常通过溅射或通过化学镀进行—步骤(iii)。在种子层上沉积铜面板—步骤(iv)。在面板上涂覆一层光刻胶—步骤(v)。将所述光刻胶曝光以形成包括在柱同轴对之间的至少一个隔板的金属柱的负性图案—步骤(vi)。蚀刻掉铜以留下包括直立的至少一个柱同轴对的金属柱图案—步骤(vii)。蚀刻可以利用诸如氢氧化铵或氯化铜的湿腐蚀剂来完成。然后,剥除所述光刻胶-步骤(viii)。接着,在所述至少一个柱同轴对上层压介电材料-步骤(ix),然后将介电材料减薄以暴露出金属层-步骤(x)。减薄步骤使结构平坦化并且通过机械研磨、抛光或化学机械抛光(CMP)移除其上的电介质而暴露出铜柱端部。
可以通过重复步骤(iii)-(x)来沉积附加层。
在电介质上沉积种子层时,可以先施加钛或钽的粘附层。该粘附层通常为0.04微米-0.1微米厚。
通过保留被电介质或光刻胶保护的外层,可以蚀刻掉基板;所述阻挡层保护铜。
包括本文所述的同轴堆叠柱结构304的多层电子支撑结构300可以引入到宽广范围的电子器件中,其中通过多层电子支撑结构300的厚度的快速信号速度是有用的。例如,多层电子支撑结构300可用于将多层电子支撑结构上方的芯片连接至多层电子支撑结构下方的印刷电路板。一种在支撑结构中的共沉积同轴特征结构的应用是用于端接同轴电缆或用于耦合元件到同轴电缆上。
因此,本领域技术人员将会认识到,本发明不限于上文中具体图示和描述的内容。而且,本发明的范围由所附权利要求限定,包括上文所述的各个技术特征的组合和子组合以及其变化和改进,本领域技术人员在阅读前述说明后将会预见到这样的组合、变化和改进。
在权利要求书中,术语“包括”及其变体例如“包含”、“含有”等是指所列举的组件被包括在内,但一般不排除其他组件。
Claims (20)
1.一种多层电子支撑结构,其包括在X-Y平面中延伸的多个介电层,并且包括在垂直于X-Y平面的Z方向上延伸穿过至少一个介电层的至少一个堆叠通孔柱同轴对,其中每个所述堆叠通孔柱同轴对包括被环形通孔柱包围的圆柱形中心通孔柱,所述圆柱形中心通孔柱与所述环形通孔柱被介电材料隔离管所分隔开;其中所述圆柱形中心通孔柱和所述环形通孔柱是同时制造的;其中所述圆柱形中心通孔柱连接电压源并且所述环形通孔柱接地;其中在Z方向上所述圆柱形中心通孔柱和所述环形通孔柱均具有被电镀层隔开的多个种子层。
2.如权利要求1所述的多层电子支撑结构,其中所述堆叠通孔柱同轴对延伸穿过所述多层电子支撑结构的多个层。
3.如权利要求1所述的多层电子支撑结构,其中所述圆柱形中心通孔柱伸出超过所述环形通孔柱。
4.如权利要求1所述的多层电子支撑结构,其中所述堆叠通孔柱同轴对延伸穿过所述多层电子支撑结构的所有层。
5.如权利要求1所述的多层电子支撑结构,其中所述圆柱形中心通孔柱的直径为至少30微米,所述环形通孔柱的外径为至少150微米,并且所述介电材料隔离管的厚度为至少30微米。
6.如权利要求1所述的多层电子支撑结构,其中所述堆叠通孔柱中的每个通孔柱包括种子层和电镀层。
7.如权利要求6所述的多层电子支撑结构,其中所述种子层包括以下选择之一:
(i)选自Ti、Cr、Ta、W及其组合中的粘附层;
(ii)选自Ti、Cr、Ta、W及其组合中的粘附层以及后续的铜层;和
(iii)铜。
8.如权利要求6所述的多层电子支撑结构,其中所述电镀层包括铜。
9.如权利要求1所述的多层电子支撑结构,其中所述介电材料包括聚合物。
10.如权利要求9所述的多层电子支撑结构,其中所述介电材料还包括陶瓷或玻璃增强物。
11.如权利要求9所述的多层电子支撑结构,其中所述聚合物包括聚酰亚胺、环氧树脂、双马来酰亚胺、三嗪和/或其共混物。
12.如权利要求10所述的多层电子支撑结构,其中所述增强物包括玻璃纤维。
13.如权利要求10所述的多层电子支撑结构,其中所述增强物包括颗粒填料。
14.一种制造如权利要求1所述的多层电子支撑结构的方法,包括以下步骤:
(a)获得基板;
(b)用蚀刻阻挡层覆盖所述基板;
(c)在所述蚀刻阻挡层上施加种子层;
(d)在所述种子层上沉积光刻胶层;
(e)曝光所述光刻胶以形成包括至少一个通孔柱同轴对的负性图案;
(f)所述负性图案中沉积金属层;
(g)剥除所述光刻胶层,留下直立的所述至少一个通孔柱同轴对;
(h)移除所述种子层;
(i)在所述至少一个通孔柱同轴对上层压介电材料;
(j)减薄所述介电材料以暴露出所述金属层。
15.如权利要求14所述的方法,还包括:通过重复步骤(c)-(h)来沉积附加层。
16.如权利要求14所述的方法,还包括:蚀刻掉所述基板的步骤。
17.一种制造如权利要求1所述的多层电子支撑结构的方法,包括以下步骤:
(i)获得基板;
(ii)用蚀刻阻挡层覆盖所述基板;
(iii)施加铜种子层;
(iv)在所述种子层上沉积铜面板;
(v)在所述面板上涂覆光刻胶层;
(vi)曝光所述光刻胶以形成包括在柱同轴对之间的至少一个隔板的金属柱负性图案;
(vii)蚀刻掉所述铜面板和铜种子层,以留下包括直立的至少一个通孔柱同轴对的金属柱图案;
(viii)剥除所述光刻胶;
(ix)将介电材料层压在所述至少一个通孔柱同轴对上;和
(x)减薄所述介电材料以暴露出所述金属层。
18.如权利要求17所述的方法,还包括:通过重复步骤(iii)-(x)来沉积附加层。
19.如权利要求17所述的方法,还包括:蚀刻掉所述基板的步骤。
20.一种电子器件,包括如权利要求1所述的多层电子支撑结构。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/483,185 US9185793B2 (en) | 2012-05-30 | 2012-05-30 | Multilayer electronic structure with through thickness coaxial structures |
US13/483,185 | 2012-05-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103199079A CN103199079A (zh) | 2013-07-10 |
CN103199079B true CN103199079B (zh) | 2016-01-27 |
Family
ID=48721530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310068233.0A Active CN103199079B (zh) | 2012-05-30 | 2013-03-04 | 具有全厚度同轴结构的多层电子结构 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9185793B2 (zh) |
JP (1) | JP6142980B2 (zh) |
KR (3) | KR20130134994A (zh) |
CN (1) | CN103199079B (zh) |
TW (1) | TWI625994B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8652855B2 (en) * | 2011-03-29 | 2014-02-18 | Texas Instruments Incorporated | Low resistance stacked annular contact |
US9693455B1 (en) * | 2014-03-27 | 2017-06-27 | STATS ChipPAC Pte. Ltd. | Integrated circuit packaging system with plated copper posts and method of manufacture thereof |
CN104900628B (zh) * | 2015-06-23 | 2018-03-16 | 上海航天电子通讯设备研究所 | 一种具有电磁屏蔽效能的垂直互连结构及其制作方法 |
US9673063B2 (en) * | 2015-10-26 | 2017-06-06 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Terminations |
US10672693B2 (en) | 2018-04-03 | 2020-06-02 | Intel Corporation | Integrated circuit structures in package substrates |
JP7308670B2 (ja) * | 2019-06-27 | 2023-07-14 | 三菱電機株式会社 | プリント配線板 |
CN114126187B (zh) * | 2020-08-26 | 2024-05-10 | 宏恒胜电子科技(淮安)有限公司 | 具有内埋散热结构的线路板及其制作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1697593A (zh) * | 2004-05-10 | 2005-11-16 | 富士通株式会社 | 线路基板、生产该线路基板的方法以及电子设备 |
CN101496227A (zh) * | 2005-10-11 | 2009-07-29 | Amitec多层互连技术有限公司 | 新型集成电路支撑结构及其制作方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6262478B1 (en) * | 1997-04-08 | 2001-07-17 | Amitec-Advanced Multilayer Interconnect Technologies Ltd. | Electronic interconnect structure and method for manufacturing it |
IL128200A (en) * | 1999-01-24 | 2003-11-23 | Amitec Advanced Multilayer Int | Chip carrier substrate |
JP3137186B2 (ja) * | 1999-02-05 | 2001-02-19 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 層間接続構造体、多層配線基板およびそれらの形成方法 |
US6428942B1 (en) * | 1999-10-28 | 2002-08-06 | Fujitsu Limited | Multilayer circuit structure build up method |
US6605551B2 (en) * | 2000-12-08 | 2003-08-12 | Intel Corporation | Electrocoating process to form a dielectric layer in an organic substrate to reduce loop inductance |
JP2002353588A (ja) * | 2001-05-29 | 2002-12-06 | Mitsubishi Electric Corp | 配線基板及び配線基板の製造方法 |
JP2004071700A (ja) * | 2002-08-02 | 2004-03-04 | Nec Electronics Corp | 半導体記憶装置及びその製造方法 |
JP4192035B2 (ja) * | 2003-05-27 | 2008-12-03 | 大日本印刷株式会社 | 配線基板の製造方法 |
US7276787B2 (en) * | 2003-12-05 | 2007-10-02 | International Business Machines Corporation | Silicon chip carrier with conductive through-vias and method for fabricating same |
JP2005285849A (ja) * | 2004-03-26 | 2005-10-13 | North:Kk | 多層配線基板製造用層間部材とその製造方法 |
SG135065A1 (en) * | 2006-02-20 | 2007-09-28 | Micron Technology Inc | Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods |
DE102004060962A1 (de) * | 2004-12-17 | 2006-07-13 | Advanced Micro Devices, Inc., Sunnyvale | Mehrlagige gedruckte Schaltung mit einer Durchkontaktierung für Hochfrequenzanwendungen |
JP2007123524A (ja) * | 2005-10-27 | 2007-05-17 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板 |
US7404250B2 (en) | 2005-12-02 | 2008-07-29 | Cisco Technology, Inc. | Method for fabricating a printed circuit board having a coaxial via |
IL175011A (en) | 2006-04-20 | 2011-09-27 | Amitech Ltd | Coreless cavity substrates for chip packaging and their fabrication |
US7682972B2 (en) | 2006-06-01 | 2010-03-23 | Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. | Advanced multilayer coreless support structures and method for their fabrication |
-
2012
- 2012-05-30 US US13/483,185 patent/US9185793B2/en active Active
- 2012-08-24 KR KR1020120092931A patent/KR20130134994A/ko active Application Filing
- 2012-09-27 JP JP2012213730A patent/JP6142980B2/ja active Active
-
2013
- 2013-03-04 CN CN201310068233.0A patent/CN103199079B/zh active Active
- 2013-03-06 TW TW102107890A patent/TWI625994B/zh active
-
2014
- 2014-10-13 KR KR20140137464A patent/KR20140135929A/ko active Application Filing
-
2016
- 2016-03-11 KR KR1020160029460A patent/KR20160034871A/ko not_active Application Discontinuation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1697593A (zh) * | 2004-05-10 | 2005-11-16 | 富士通株式会社 | 线路基板、生产该线路基板的方法以及电子设备 |
CN101496227A (zh) * | 2005-10-11 | 2009-07-29 | Amitec多层互连技术有限公司 | 新型集成电路支撑结构及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
US20130319738A1 (en) | 2013-12-05 |
TWI625994B (zh) | 2018-06-01 |
KR20130134994A (ko) | 2013-12-10 |
US9185793B2 (en) | 2015-11-10 |
JP2013251519A (ja) | 2013-12-12 |
KR20160034871A (ko) | 2016-03-30 |
TW201404260A (zh) | 2014-01-16 |
JP6142980B2 (ja) | 2017-06-07 |
CN103199079A (zh) | 2013-07-10 |
KR20140135929A (ko) | 2014-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103199079B (zh) | 具有全厚度同轴结构的多层电子结构 | |
CN103179784B (zh) | 具有一体化法拉第屏蔽的多层电子结构 | |
CN103208479B (zh) | 具有一体化阶梯状堆叠结构的多层电子结构 | |
US10014843B2 (en) | Multilayer electronic structures with embedded filters | |
US9049791B2 (en) | Terminations and couplings between chips and substrates | |
US9349788B2 (en) | Thin film capacitors embedded in polymer dielectric | |
US8816218B2 (en) | Multilayer electronic structures with vias having different dimensions | |
US9440135B2 (en) | Multilayer electronic structures with integral vias extending in in-plane direction | |
CN103188867B (zh) | 具有新型传输线的多层电子结构 | |
CN104270885A (zh) | 具有聚合物基质的插件框架及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: FPC Plant 3209 North Everest Avenue, Doumen District, Zhuhai City, Guangdong Province Patentee after: Zhuhai Yueya Semiconductor Co., Ltd. Address before: The first and second floors south of FPC factory building in Fangzheng PCB Industrial Park, Hushan Village, Fushan Industrial Zone, Zhuhai City, Guangdong Province Patentee before: Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co., Ltd. |
|
CP03 | Change of name, title or address |