KR20130134994A - 관통 두께 동축 구조를 갖는 ic 지지 구조체 - Google Patents

관통 두께 동축 구조를 갖는 ic 지지 구조체 Download PDF

Info

Publication number
KR20130134994A
KR20130134994A KR1020120092931A KR20120092931A KR20130134994A KR 20130134994 A KR20130134994 A KR 20130134994A KR 1020120092931 A KR1020120092931 A KR 1020120092931A KR 20120092931 A KR20120092931 A KR 20120092931A KR 20130134994 A KR20130134994 A KR 20130134994A
Authority
KR
South Korea
Prior art keywords
layer
posts
dielectric
support structure
multilayer electronic
Prior art date
Application number
KR1020120092931A
Other languages
English (en)
Inventor
디러 허위츠
사이온 찬
알렉스 후앙
Original Assignee
액세스 어드밴스드 칩 캐리어즈 앤드 이-서브스트레이트 솔루션즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 액세스 어드밴스드 칩 캐리어즈 앤드 이-서브스트레이트 솔루션즈 filed Critical 액세스 어드밴스드 칩 캐리어즈 앤드 이-서브스트레이트 솔루션즈
Publication of KR20130134994A publication Critical patent/KR20130134994A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은, X-Y 평면에서 연장되는 복수의 유전체층을 포함하고, X-Y 평면에 사실상 수직인 Z방향으로 적어도 하나의 유전체층을 통해 연장되는 적어도 하나의 동축 쌍의 스택 포스트를 포함하는 다층 전자 지지 구조체에 관한 것으로, 상기 동축 쌍의 스택 비아 포스트는 유전체의 분리 튜브에 의해 중앙 포스트로부터 분리된 토로이달 비아 포스트에 의해 둘러싸여진 중앙 포스트를 구비한다.

Description

관통 두께 동축 구조를 갖는 다층 전자 구조체{MULTILAYER ELECTRONIC STRUCTURE WITH THROUGH THICKNESS COAXIAL STRUCTURES}
본 발명은 동축 비아를 갖는 신규한 상호접속 구조체 및 이의 제조 방법에 관한 것이다.
보다 복잡한 전자 요소의 소형화에 대한 커지는 요구로 인해, 연산 및 통신 장치와 같은 가정용 전자 기기는 보다 집적화된다. 이러한 점은 다층 도전층의 고밀도를 갖는 IC 기판 및 IC 인터포져(interposer)와, 유전체에 의해 서로로부터 전기적으로 절연된 비아와 같은 지지 구조체에 대한 요구를 발생시켰다.
이러한 지지 구조체에 대해 통상적으로 요구되는 점은, 신뢰성과, 적절한 전기 성능, 얇음, 견고성, 평탄화, 양호한 방열성 및 경쟁력 있는 단가이다.
이들 요구사항을 달성하기 위한 다양한 접근법 중, 금속, 통상적으로 구리로 연속 충전하여 도금 기술에 의해 내부 침착되도록 가장 마지막 금속층까지 연속하여 놓여진 유전체 기판을 관통하는 구멍을 드릴링하는 데 레이저를 사용하는, 층들 사이에 상호접속 비아를 생성하는 제조 기술이 널리 실시되고 있다. 이러한 비아 생성을 위한 접근법은 종종 "드릴 앤 필(drill & fill)"로 언급되며, 이로 인해 생성된 비아를 "드릴드 앤 필드 비아(drilled & filled vias)"로 언급될 수 있다.
그러나, 상기 드릴드 앤 필드 비아 접근법에는 단점이 몇가지 있다.
각각의 비아가 별도로 드릴링되는 것이 요구되기 때문에, 생산량이 제한되고, 복잡해진 다중 비아 IC 기판 및 인터포져 제조 비용은 비싸진다.
큰 어레이에서, 드릴 앤 필 방법론에 의해 서로에 밀접한 근접부에서 상이한 크기 및 형상을 갖는 높은 품질의 비아를 고밀도로 생성하기 어렵다.
또한, 레이저로 드릴링된 비아는 유전체의 두께를 통해 내향하는 테이퍼 및 거친 측벽을 갖는다. 이러한 테이퍼는 비아의 효과적인 직경을 감소시킨다. 또한, 역으로, 특별히 극도로 작은 비아 직경에서 이전 도전재층에의 전기 접속에 영향을 미쳐 신뢰성이 쟁점화될 수도 있다.
측벽은 드릴링된 유전체가 폴리머 매트릭스 형태로 유리 또는 세라믹 섬유를 포함하는 합성 재료인 경우 특히 거칠며, 이러한 거침은 부가의 표유 인덕턴스(stray inductance)를 발생시킬 수 있다.
드릴링된 비아 구멍의 충정 공정은 통상적으로 구리 전기도금에 의해 달성된다. 금속 침착 기술은 비아의 상부에 작은 크레이터(crater)가 생성되는 딤플링이 결과로 나타날 수 있다. 이와 달리, 보유할 수 있는 것보다 많은 구리로 비아 채널이 충전되고 주변 재료 위로 돌출되는 돔형 상부면이 생성되는 과충전(overfill)이 결과로 나타날 수 있다. 딤플링 및 과충전 모두에는, 고밀도 기판 및 인터포져를 제조할 때 요구되는 것과 같이, 다른 것 위에 놓이는 방식으로 비아를 연속하여 적층시킬 때 문제점이 발생되는 경향이 있다.
또한, 큰 비아 채널은, 특히 인터포져 또는 IC 기판 설계의 동일한 상호접속층에서 작은 비아의 근접부에 있을 때, 균일하게 충전하기 어렵다.
레이저 드릴링은 둥근 비아 채널을 생성하는 데 최선이라는 점도 알아야 한다. 슬롯형 비아 채널은 레이저 밀링에 의해 제조될 수 있지만, 그럼에도 불구하고, '드릴 앤 필'에 의해 제조될 수 있는 기하학적 형상의 범위는 다소 제한된다. 드릴 앤 필에 의한 비아의 제조는 고비용이고, 비교적 비용면에서 효과적인 전기도금 공정을 이용하여 생성된 비아 채널에 구리로 균일하고 일정하게 충전하기는 어렵다.
허용가능한 크기 및 신뢰성의 범위가 시간에 지남에 따라 개선되었음에도, 상술한 단점은 드릴 앤 필 기술의 본질적인 문제이며, 가능한 비아 크기의 범위를 제한할 것으로 예상된다.
드릴 앤 필 접근법의 많은 단점을 극복하기 위한 대체 해법으로는, "패턴 도금"으로 공지되어 있는 기술을 사용하여 포토-레지시트에 생성된 패턴으로 구리 또는 다른 금속을 침착시킴으로써 비아를 제조하는 것이다.
패턴 도금에서, 시드층이 우선 침착된다. 이후, 포토-레지스트층이 시드층 위에 배치되고 연속하여 시드층을 노출시키는 트렌치(trench)를 형성하도록 선택적으로 제거되는 패턴을 생성하도록 현상된다. 구리를 포토-레지스트의 트렌치로 침착시킴으로써 비아 포스트(post)가 생성된다. 이후, 나머지 포토-레지스트는 제거되고, 시드층이 에칭되고, 전형적으로 폴리머 침습 유리 섬유 매트(mat)인 유전체가 비아 포스트를 둘러싸도록 그 위와 주위에 적층된다. 이후, 유전체의 일부를 제거하고 비아 포스트의 상부를 노출시켜 다음 금속층을 빌드업하는 것을 허용하기 위해, 기계적 그라인딩, 연마, 화학적 에칭 및 화학 기계적 연마와 같은 다양한 기술 및 공정이 사용될 수 있다. 얇게하는 공정이 평탄화 또는 얇게하는 단계로 언급될 수 있다. 양호한 다층 구조를 빌드업하기 위한 공정을 반복함으로써 금속 컨덕터 및 비아 포스트의 연속층이 그 위에 침착될 수 있다.
이후 "패널 도금"으로서 언급된 밀접한 관련 기술 외의 대체 방법에서, 금속 또는 합금의 연속층이 기판 상에 적층된다. 포토-레지스트층이 연속층의 상부에 놓여지고 그 안에 패턴이 현상된다. 현상된 포토 레지스트의 패턴이 박피되어 이후 에칭될 수 있는 아래의 금속을 선택적으로 노출시킨다. 현상되지 않은 포토레지스트는 언더라잉 금속이 에칭되는 것을 보호하여 직립 피쳐(feature) 및 비아의 패턴을 남긴다.
현상되지 않은 포토-레지스트가 박피된 후, 폴리머 침습 유리 섬유와 같은 유전체가 직립 구리 피쳐 및/또는 비아 포스트 주위와 그 위에 적층될 수 있다.
상술한 바와 같은 패턴 도금 또는 패널 도금 방법론에 의해 생성된 비아층은 통상적으로 비아 포스트층 및 피쳐층(feature layer)으로 공지된다. 구리가 양 층을 위한 금속으로 바람직하다.
마이크로 전자 공학 발전의 일반적인 진행은 보다 작고 얇고 경량이고 높은 신뢰성을 갖는 파워풀한 제품의 제조 방향으로 향한다. 두꺼운 코어식 상호접속부의 사용은 극도로 얇은 제품이 달성되는 것을 방해한다. 상호접속 IC 기판 또는 인터포져에서 보다 고밀도의 구조를 생성하기 위해, 보다 작은 접속부의 보다 많은 층이 요구된다. 실제로, 종종 서로의 상부에 구성 요소를 적층시키는 것이 바람직하다.
도금되는 경우, 라미네이트식 구조체는 구리 또는 다른 적절한 희생 기판에 적층되고, 상기 기판은 독립식 코어리스 라미너 구조를 남기고 에칭될 수 있다. 또한, 희생 기판에 미리 부착된 측면 상에 추가의 층이 적층될 수 있어, 휘어짐을 최소화하여 평탄화의 달성에 조력하는 2측면 빌드업이 가능해진다.
고밀도 상호접속부를 제조하기 위한 하나의 탄력적인 기술은 유전체 매트릭스에 금속 비아 또는 피쳐로 구성된 패널 도금 다층 구조 또는 패턴을 빌드업하는 것이다. 금속은 구리일 수 있고, 유전체는 섬유 강화 폴리머일 수 있다. 전형적으로, 예로써 폴리이미드와 같이 높은 유리 천이 온도(Tg)를 갖는 폴리머가 사용된다. 이러한 상호접속부는 코어식 또는 코어리스식일 수 있고, 요소를 적층하기 위한 공동을 포함할 수 있다. 이들은 홀수 또는 짝수의 층을 가질 수 있다. 아미텍-어드밴스드 멀티레이어 인터커넥트 테크놀로지 엘티디.(Amitec-Advanced Multilayer Interconnect Technologies Ltd.)에 허여된 이전 특허에는 허용 가능한 기술이 기재되어 있다.
예로써, 후르비츠(Hurwitz) 등에게 허여된 미국 특허 제7,682,972호(발명의 명칭 : 개선된 다층 코어리스 지지 구조체 및 그 제조 방법)에는 우수한 전자 지지 구조체의 구축에서의 전구체로서 사용하기 위한 유전체 내에 비아 어레이를 구비하는 독립 멤브레인의 제조 방법이 기재되어 있다. 이러한 방법은 희생 캐리어 상에 둘라싸여진 유전체에 도전성 비아의 멤브레인을 제조하는 단계와, 독립식 적층 어레이를 형성하도록 멤브레인을 희생 기판으로부터 탈거하는 단계를 포함한다. 이러한 독립 멤브레인을 베이스로 하는 전자 기판은 비아를 종결한 이후 적층된 어레이를 얇게하고 평탄화함으로써 형성될 수 있다. 상기 특허의 내용은 본 명세서 전반에 걸쳐 참조한다.
후르비츠에게 허여된 미국 특허 제7,669,320호(발명의 명칭 : 칩 패키징용 코어리스 공동 기판 및 그 제조 방법)에는 제2 IC 다이에 직렬로 접속된 제1 IC 다이를 지지하기 위한 IC 지지체 제조용 방법이 기재되어 있으며, 상기 IC 지지체는 주위와 절연된 상태의 구리 피쳐 및 비아의 교대층의 적층체를 포함하고, 제1 IC 다이는 IC 지지체에 접착가능하고, 제2 IC 칩은 IC 지지체 내측의 공동 내에 접착 가능하고, 상기 공동은 구리 베이스를 에칭하고 빌드업된 구리를 선택적으로 에칭함으로써 형성된다. 상기 특허의 내용은 본 명세서에서 참조한다.
후르비츠에게 허여된 미국 특허 제7,635,641호(발명의 명칭 : 집적 회로 지지체 구조체 및 그 제조 방법)에는, (A) 제1 베이스층을 선택하는 단계와, (B) 제1 베이스층 상에 제1 부착 에칭액 저항 베리어층을 침착하는 단계와, (C) 교대식 도전층 및 절연층의 제1 절반 스택을 빌드업하는 단계로서, 상기 도전층은 절연층을 통해 비아에 접속되는 단계와, (D) 상기 제1 절반 스택 상에 제2 베이스층을 도포하는 단계와, (E) 제2 베이스층에 포토-레지스트의 보호막을 도포하는 단계와, (F) 제1 베이스층을 에칭하는 단계와, (G) 포토-레지스트의 보호막을 제거하는 단계와, (H) 제1 에칭액 저항 베리어층을 제거하는 단계와, (I) 교대식 도전층 및 절연층의 제2 절반 스택을 빌드업하는 단계로서, 상기 도전층은 절연층을 통해 비아에 접속되고 상기 제2 절반 스택은 제1 절반 스택에 사실상 대칭으로 놓여지는 단계와, (J) 교대식 도전층 및 절연층의 제2 절반 스택 상에 절연층을 도포하는 단계와, (K) 제2 베이스층을 제거하는 단계와, (L) 스택의 외부면 상의 비아의 노출 단부를 노출시키고 종결부를 적용함으로써 상기 기판을 종결하는 단계를 포함하는 전자 기판 제조 방법이 기재되어 있다. 상기 특허의 내용은 본 명세서에서 참조한다.
본 발명의 제1 태양은, X-Y 평면에서 연장되는 복수의 유전체층을 포함하고, X-Y 평면에 사실상 수직인 Z방향으로 적어도 하나의 유전체층을 통해 연장되는 적어도 하나의 동축 쌍의 스택 포스트를 포함하는 다층 전자 지지 구조체에 관한 것으로, 상기 동축 쌍의 스택 비아 포스트는 유전체의 분리 튜브에 의해 중앙 포스트로부터 분리된 토로이달(torroidal) 비아 포스트에 의해 둘러싸여진 중앙 포스트를 구비한다.
몇몇 실시예에서, 상기 동축 쌍의 스택 포스트는 다층 스택의 복수의 층을 통해 연장된다.
몇몇 실시예에서, 상기 중앙 포스트는 토로이달 포스트 위로 돌출된다.
몇몇 실시예에서, 상기 동축 쌍의 스택 포스트는 다층 합성 전자 구조체의 모든 층을 통해 연장된다.
몇몇 실시예에서, 상기 중앙 포스트는 적어도 30 미크론의 직경을 갖고, 상기 토로이달 포스트는 적어도 150 미크론의 외경을 갖고, 상기 유전체의 분리 튜브는 적어도 30 미크론의 두께를 갖는다.
몇몇 실시예에서, 상기 포스트의 스택의 각각의 포스트는 시드층 및 전기도금층을 포함한다.
몇몇 실시예에서, 상기 스택은 교대식 비아층 및 피쳐층을 포함한다.
몇몇 실시예에서, 상기 시드층은 구리를 포함한다.
몇몇 실시예에서, 상기 시드층은 Ti, Cr, Ta, W 및 이들의 조합을 포함하는 그룹으로부터 선택된 언더라잉 부착층을 더 포함한다.
몇몇 실시예에서, 상기 부착층은 언더라잉 구리가 에칭되는 것을 보호하는 에칭 배리어로써의 기능도 한다.
몇몇 실시예에서, 상기 전기도금층은 구리를 포함한다.
몇몇 실시예에서, 상기 유전체는 폴리머를 포함한다.
몇몇 실시예에서, 상기 유전체는 세라믹 또는 유리를 더 포함한다.
몇몇 실시예에서, 상기 폴리머는 폴리이미드, 에폭시, 비스메일이미드, 트리아진 및 이들의 혼합물을 포함하는 그룹으로부터 선택된다.
몇몇 실시예에서, 상기 유전체는 유리 섬유를 더 포함한다.
몇몇 실시예에서, 상기 유전체는 입자 필러를 더 포함한다.
본 발명의 제2 태양은, 제1 태양의 다층 합성 전자 구조체를 제조하는 방법에 관한 것으로, (a) 기판을 습득하는 단계와, (b) 에칭액 저항 배리어층을 침착시키는 단계와, (c) 시드층을 침착시키는 단계와, (d) 상기 시드층 위로 포토레지스트층을 침착시키는 단계와, (e) 적어도 하나의 동축 쌍의 포스트를 구비하는 네거티브 패턴을 형성하도록 상기 포토레지스트를 노출시키는 단계와, (f) 상기 네거티브 패턴에 금속층을 전기도금하는 단계와, (g) 상기 포토레지스트를 박피하여 적어도 하나의 동축 쌍의 포스트를 직립상태로 남기는 단계와, (h) 상기 시드층을 제거하는 단계와, (i) 상기 비아층의 적어도 하나의 동축 쌍의 포스트 위로 유전체를 라미네이트하는 단계와, (j) 상기 금속층을 노출시키도록 유전체를 얇게하는 단계를 포함한다.
상기 방법은 단계(c) 내지 (j)를 반복함으로써 부가층을 침착시키는 단계를 더 포함할 수 있다.
상기 방법은 상기 기판을 에칭하는 단계를 더 포함할 수 있다.
다층 합성 전자 구조체를 제조하는 변형 방법은, (i) 기판을 습득하는 단계와, (ii) 상기 기판을 에칭- 저항 배리어층으로 커버하는 단계와, (iii) 상기 에칭-저항 배리어층을 시드층으로 커버하는 단계와, (iv) 상기 시드층 위로 금속 패널층을 전기도금하는 단계와, (v) 상기 금속 패널층 위로 포토레지스트층을 배치하는 단계와, (vi) 적어도 하나의 동축 쌍의 포스트를 구비하는 패턴을 형성하도록 포토레지스트를 노출시키는 단계와, (vii) 상기 금속층 및 시드층을 에칭하는 단계와, (viii) 상기 포토레지스트를 박피하여 적어도 하나의 동축 쌍의 포스트를 직립 상태로 남기는 단계와, (ix) 상기 비아층의 적어도 하나의 동축 쌍의 포스트 위로 유전체를 라미네이트하는 단계와, (x) 상기 금속층을 노출시키도록 유전체를 얇게하는 단계를 포함한다.
상기 방법은 상기 단계 (iii) 내지 (x)를 반복함으로써 부가층을 침착시키는 단계를 더 포함할 수 있다.
본 발명의 제3 태양은, X-Y 평면에서 연장되는 복수의 유전체층을 포함하고 X-Y 평면에 사실상 수직인 Z 방향으로 적어도 하나의 유전체층을 통해 연장되는 적어도 하나의 동축 쌍의 스택 포스트를 포함하는 다층 합성 전자 구조체를 구비하는 전자 장치에 관한 것으로, 상기 동축 쌍의 스택 포스트는 유전체의 분리 튜브에 의해 중앙 비아 포스트로부터 분리된 토로이달 포스트에 의해 둘러싸여진 중앙 포스트를 포함한다.
미크론 또는 ㎛의 용어는 마이크로미터, 또는 10-6 m를 언급한다.
본 발명을 보다 잘 이해하기 위해 그리고 어떻게 효과적으로 진행되는 지를 도시하기 위해, 첨부도면에 순수 예시를 목적으로 도면부호를 도시한다.
이제, 상세하게 도면을 참고하여, 도시된 상세한 점은 본 발명의 양호한 실시예의 예시적 설명을 목적으로 하는 일예이며, 본 발명의 원리 및 개념의 설명이 가장 유용하게 신속하게 이해될 수 있도록 제공되는 것이다. 이와 관련하여, 본 발명의 기본적 이해를 위해 필요한 것 이상으로 상세하게 본 발명의 구조적 상세함을 도시하지 않았으며, 발명의 설명은 이 기술 분야의 숙련자에게는 본 발명의 몇몇 형태가 실제로 어떻게 구현될 수 있는지 알 수 있게 작성된 도면을 참조하여 이루어진다.
도 1은 종래 기술의 다층 합성 지지 구조체의 간단화된 단면도이다.
도 2는 신호를 반송할 수 있거나 또는 데이터 라인으로서의 기능을 할 수 있는 동축 구조체를 개략적으로 도시한다.
도 3은 동축 포스트의 스택을 갖는 다층 합성 전자 구조체의 절결 단면도이다.
도 4는 동축 쌍의 포스트를 갖는 층을 생성하기 위한 하나의 방법을 도시한 플로우챠트이다.
도 5는 동축 쌍의 포스트를 갖는 층을 생성하기 위한 제2의 방법을 도시한 플로우챠트이다.
많은 도면에서 유사한 부재에 대해서는 유사한 도면 부호로 나타낸다.
이하의 설명에서, 유전체 매트릭스 형태의 금속 비아로 구성된 지지 구조체, 특히 폴리이미드 또는 에폭시 또는 BT(비스메일이미드/트리아진) 또는 이들의 혼합물과 같이 유리 섬유 강화된 폴리머 매트릭스 형태의 구리 비아 포스트가 고려된다.
후르비츠에게 허여된 미국 특허 제7,682,972호, 미국 특허 제7,669,320호 및 미국 특허 제7,635,641호에 기재된 바와 같이, 어세스(Access) 포토-레지스트 및 패턴 또는 패널 도금 및 라미네이팅 기술의 피쳐가 본원 명세서에서 참조되며, 피쳐의 평면 치수의 상한에 영향을 미치지 않는다.
도 1은 종래 기술의 다층 합성 지지 구조체의 간단화된 단면도이다. 종래 기술의 다층 지지 구조체(100)는 개별층들을 절연시키는 유전체(110, 112, 114, 116)의 층에 의해 분리된 구성요소 또는 피쳐(108)의 기능층(102, 104, 106)을 포함한다. 유전체층을 통한 비아(118)는 인접한 기능 또는 피쳐층 사이의 전기 접속부를 제공한다. 따라서, 피쳐층(102, 104, 106)은 일반적으로 X-Y 평면에서 층 내에 놓여진 피쳐(108)와, 유전체층(110, 112, 114, 116)을 가로질러 전류를 도전시키는 비아(118)를 포함한다. 비아(118)는 최소의 인덕턴스를 갖도록 설계되며, 그들 사이에 최소의 커패시턴스를 갖도록 충분하게 분리된다.
아미테크[Amitech; 어세스(Access')] 소유 기술은 상호접속부 및 인쇄 회로 기판과 같은 지지 구조체를 제조하는 데 유용하고, 인터넷으로 그리고 이로부터 데이터 전송과 같은 전화 통신 등의 RF 적용예에 광범위하게 적용된다는 점이 발견되었다.
선택적 구리 침착(패턴 도금) 또는 도금 및 에칭에 의해 구성요소의 면내 치수에 대한 크기 상한이 없다는 점을 알 수 있다.
고속 데이터 전송을 용이하게 하기 위해, 종래의 구리 배선이 제한된다. 무선 주파수 신호용 전송 라인으로 사용되는 하나의 확립된 기술은 동축 케이블[콕스(Coax)]이다. 동축 케이블은 전형적으로 직물 금속 브레이드(braid)인 실드층(shield layer)에 의해 둘러싸여진 절연층에 의해 둘러싸여진 스탠드식 구리 와이어 또는 가요성 솔리드인 내부 컨덕터를 사용함으로써 전기 신호를 전도시킨다. 종종, 동축 케이블은 외부 절연 재킷에 의해 보호된다. 통상, 실드는 그라운드 전위를 유지하고, 전압은 전기 신호를 반송하도록 중앙 컨덕터에 인가된다. 동축 설계의 이점은 전기 및 자기장이 실드 외측의 누수없이 유전체에 한정되며, 동시에 케이블 외측의 전기 및 자기장은 케이블 내측의 신호와의 간섭 발생을 크게 막는다는 점이다. 이러한 특성은 동축 케이블이, 인접 구조체 또는 회로에 결합되거나 방사되는 것을 허용하지 않는 높은 전기 신호 또는 주위로부터의 간섭을 허용할 수 없는 약한 신호를 반송하기에 양호한 선택이 되게 한다.
동축 케이블의 공통 적용예는 비디오 및 CATV 분배, RF 및 마이크로웨이브 전달 및 컴퓨터와 기구 데이터 접속을 포함한다. 일반적으로, 구조체의 특징적 임피던스는 내부 절연체의 유전 상수 및 내부와 외부 컨덕터의 반경에 의해 결정된다.
제어가능한 특징적 임피던스는 소스 및 로드 임피던스가 최대 전력 전달 및 최소 정재파비(standing wave ratio)를 보장하도록 조화되기 때문에 중요하다. 동축 구조체의 다른 중요한 특성은 주파수, 전압 취급 성능 및 실드 품질의 기능의 감쇠를 포함한다.
무선 전송선의 다른 형태를 통한 콕스의 이점은, 이상적인 동축 케이블에서 신호를 반송하는 전자기장은 내부와 외부 컨덕터들 사이의 공간에만 존재한다는 점이다. 이러한 점은 다른 형태의 전송 라인에서 발생되는 전력 손실없이 거터(gutter)와 같은 금속 대상물 다음에 동축 케이블이 설치되는 것을 허용한다. 유사하게, 기판 또는 상호접속부의 동축 데이터라인은 전력 손실, 혼선 및 신호 방사를 방지할 수 있다. 또한, 동축 구조체는 외부 전자기 간섭으로부터 신호의 보호를 제공한다. 따라서, 휴대용 기구가 충전가능 전지로 구동하고 데이터 전송량을 증가시키는 점에서, 동축 데이터 라인은 많은 적용예에 대해 양호한 디자인 선택이라는 점을 알 수 있다.
동축 구조체의 감쇠 및 전력 취급 능력, 물리적 크기, 주파수 성능을 고려한 디자인 선택이라는 점을 알 수 있다.
동축 신호 라인은 중앙 컨덕터 및 실드 사이의 간격을 유지하도록 절연재(유전체)의 내부 구조를 필요로 한다. 아미텍에 의해 특허되었고 현재 어세스 소유인 도금-라이네이팅 기술은 이러한 파라미터의 정밀한 제어를 제공한다.
도 2에서, 링(204) 구조체의 금속 코어(202)는 유전체(206)에 의해 분리된 것이 도시되어 있다. 이러한 점은 동축 구조체(208)가 신호를 반송할 수 있게 하거나 또는 데이터 라인으로써 기능할 수 있게 한다.
아미텍 기술을 사용함으로써, 동축 구조체(208)는 구리로부터 패턴 또는 패널 도금될 수 있고, 이후 유전체(210)가 그 위에 라미네이트될 수 있어, 내부 컨덕터(202)를 둘러싸는 절연체(206) 및 외부 컨덕터 링(204)을 둘러싸는 절연체(208)를 제공한다. 절연에 사용되는 유전체는 필러와 함께 또는 필러 없이 그리고 섬유 강화제와 함께 또는 섬유 강화제 없이 열가소성 열경화성으로부터 제조될 수 있다.
유전체는 폴리이미드, 에폭시, 비스메일이미드, 트리아진 및 이들의 혼합물과 같은 폴리머 매트릭스를 포함할 수 있다. 유전체는 유리 섬유 및 세라믹 입자 필러와 같은 세라믹 또는 유리 강화제를 더 포함할 수 있다.
이러한 재료는 프레프레그로써 유용하고, 외부 링 포스트(208)로부터 내부 포스트(202)를 분리시키는 유전 절연체(206)를 생성하도록 직립 동축 금속 포스트의 동축 구조체(208) 위로 놓여질 수 있다.
가능한 적용예로는, 피드라인(feedline)과, 무선 전송기에 접속하기 위한 피드라인용 종결층과, 안테나, 컴퓨터 네트워크(인터넷) 접속부를 갖는 수신기와, 분배 케이블 텔레비젼 신호를 포함한다.
라미네이션에 후속하는 전착 기술은 동축 비아와 코어 주위에 연속 프레임을 갖는 다른 구조체를 생성할 수 있다. 예로써, 패러데이 실드와 같은 대칭과는 거리가 먼 구조이기 때문에 정확한 원통형 구조가 가능하다.
수십에서 수백 미크론의 범위로 가능한 치수는 전형적으로 30 미크론 내지 200 미크론이지만, 내부 포스트(202)에 대해서는 20 미크론만큼 낮을 수 있다.
유전 절연체(206)는 50 내지 200 미크론의 범위의 반경을 가질 수 있다. 외부 링 포스트(208)는 30 미크론의 두께일 수 있다.
하나 이상의 동축 접속부(210)를 갖는 상호접속 구조체(200)는 동축 케이블에 다이를 결합시키는 데 사용될 수 있다. 동축 접속부(210)는 높은 데이터 전송 속도를 허용하고, 예로써 데이터 네트워크, 블루투스, RFID, 정밀한 제어 레이저 지향 이미징과 같은 다양한 적용예에 사용될 수 있다.
도 3에서, 다층 합성 전자 구조체(200)의 절결 단면을 도시한다. 다층 합성 전자 구조체(300)는 X-Y 평면에서 연장되는 복수의 유전체층(302A, 302B, 302C, 302D)로부터 제조되며, 적어도 몇몇, 전형적으로는 모두가 X-Y 평면에 사실상 수직한 Z 방향 즉 비아 방향으로 유전체층을 통해 연장되는 적어도 하나의 동축 쌍의 포스트(304)를 포함하고, 동축 쌍의 포스트(304)는 유전체(312)의 분리 튜브(310)에 의해 중앙 포스트(304)로부터 분리된 토로이달 포스트(308)에 의해 둘러싸인 중앙 포스트(306)를 포함한다. 유전체(312)는 전형적으로 유전층에서 발견되는 것과 동일한 재료이고, 나머지 층과 함께 제조된다.
몇몇 실시예에서, 동축 쌍의 포스트(304)는 다층 합성 전자 구조체(300)의 복수의 층(302)을 통해 연장되는 동축 쌍의 포스트의 스택으로써 적층된다. 몇몇 실시예에서, 중앙 포스트(306)는 그 위의 XY 평면에서의 컨덕터와 접속을 용이하게 하기 위해 토로이달 포스트(308)를 지나 연장된다. 전형적으로, 동축 쌍의 포스트(304)의 스택은 다층 합성 전자 구조체(300)의 모든 층을 통해 연장된다.
몇몇 실시예에서, 중앙 포스트(306)는 적어도 30 미크론의 직경을 갖고, 토로이달 포스트(308)는 적어도 150 미크론의 직경을 갖고, 유전체의 절연 튜브(310)는 적어도 30 미크론의 두께를 갖는다.
몇몇 실시예에서, 동축 쌍의 포스트의 스택의 각각의 포스트는 전형적으로 구리인 시드층(316)과, 전형적으로 구리인 전기도금층(318)을 포함한다.
하나 이상의 동축 데이터 라인(304) 또는 신호 경로를 Z 방향으로 예로써, 다층 합성 전자 구조체(300)의 두께를 통해 제공하는 동축 쌍의 포스트의 하나 이상의 스택을 포함하는 데 부가하여, 다층 합성 전자 구조체(300)는 공지된 바와 같이 비아층의 피쳐층에서의 다른 피쳐(320) 및 비아(322), 아마도 히트 싱크, 스티프너 및 다른 요소(도시 생략)도 포함한다.
유전체(312)는 폴리이미드, 에폭시, 비스메일이미드, 트리아진 및 이들 혼합물과 같은 폴리머 매트릭스를 포함할 수 있다. 유전체는 유리 섬유 및 세라믹 입자 필러와 같은 세라믹 또는 유리 강화제를 더 포함할 수 있다. 몇몇 실시예에서, 유전체는 폴리머 수지의 직물 유리 섬유를 포함한 프레프레그로써 도포된다.
도 4에서, 동축 쌍의 포스트를 갖는 층을 생성하기 위한 하나의 방법은 기판을 습득하는 단계 - 단계(a)와, 상기 기판을 에칭 배리어층으로 커버하는 단계 - 단계(b)를 포함한다. 상기 에칭 배리어층은 탄탈늄, 텅스텐, 크롬, 티탄, 티탄-텅스텐 조합, 티탄-탄탈늄 조합, 니켈, 금, 금층에 후속하는 니켈층, 니켈층에 후속하는 금층, 주석, 납, 납층에 후속하는 주석층, 주석-납 합금, 주석 은 합금으로부터 제조될 수 있고, 물리적 증착 프로세스에 의해 도포될 수 있다. 전형적으로, 에칭 배리어층은 예로써, 티탄(Ti), 크롬(Cr), 탄탈늄(Ta), 텅스텐(W) 및 이들의 조합과 같은 금속이다. 이후 전형적으로 구리인 시드층이 도포된다 - 단계(c). 시드층은 예로써 스퍼터링 또는 무전해 도금에 의해 침착될 수 있고, 전형적으로 0.5 내지 1.5 미크론 두께이다. 포토레지스트층은 시드층 위로 침착될 수 있다 - 단계(d). 이후, 포토레지스트는 적어도 하나의 동축 쌍의 포스트를 갖는 네거티브 패턴을 형성하도록 노출된다 - 단계(e). 금속층은 네거티브 패턴으로 침착된다 - 단계(f). 이후, 포토레지스트는 박피되어 - 단계(g), 적어도 하나의 동축 쌍의 포스트를 직립 상태로 남기고, 시드층은 제거된다 - 단계(h). 이러한 점은 예로써, 수산화 암모늄 또는 염화 구리의 습윤 에칭에 구조체가 노출되게 함으로써 달성될 수 있다. 이후, 유전체는 비아층의 적어도 하나의 동축 쌍의 포스트 위로 라미네이트된다 - 단계(i). 이후, 유전체는 금속층을 노출하도록 얇게된다 - 단계(j).
상기 얇게하는 단계는 구조체를 평탄화하여, 기계적 그라인딩, 연마 또는 화학 기계적 연마(CMP)에 의해 구리 포스트의 단부를 노출시켜 그 위의 유전체를 제거한다.
부가층이 단계 (c) 내지 (j)를 반복함으로써 침착될 수 있다. 선택적으로, 부착층, 전형적으로 0.04 내지 0.1 미크론의 티탄 또는 탄탈늄이 도포된다.
이후, 기판은 에칭될 수 있고, 배리어층은 구리를 보호한다. 이후, 배리어층은 선택적으로 제거되어 구리를 남길 수 있다. 예로써, Ti, W, Ta가 CF4/O2 또는 CF4/Ar을 갖는 플라즈마 에칭을 사용하여 제거될 수 있어 남아있는 Cu를 선택적으로 제거한다. 이와 달리, 1-3% HF 용액이 Ti를 제거하는 데 매우 효과적이어서 구리를 남긴다. 배리어층이 니켈인 경우, 공지되어 있는 바와 같은 선택적 니켈 스트리퍼가 사용될 수 있다.
도 5에서, 동축 쌍의 포스트를 갖는 층을 생성하기 위한 다른 방법은, 기판을 습득하는 단계 - 단계(i)와, 티탄(Ti), 크롬(Cr), 탄탈늄(Ta), 텅스텐(W) 및 이들의 조합 또는 상술한 것과 다른 재료를 포함하는 리스트로부터 선택될 수 있는 에칭 배리어층으로 기판을 커버하는 단계 - 단계(ii)를 포함한다. 이후, 전형적으로 구리인 시드층이 전형적으로 스퍼터링 또는 무전해 도금에 의해 에칭 배리어층 위로 도포된다 - 단계(iii). 구리의 패널이 시드층 위로 침착되다 - 단계(iv). 포토레지스트층이 패널 위로 도포된다 - 단계(v). 포토레지스트는 동축 쌍의 포스트들 사이에 적어도 하나의 세퍼레이터를 포함하는 금속 포스트의 네거티브 패턴을 형성하도록 노출된다 - 단계(vi). 구리는 에칭되어 적어도 하나의 동축 쌍의 포스트를 갖는 금속 포스트의 패턴을 직립 상태로 남긴다 - 단계(vii). 에칭은 예로써, 수산화 암모늄 또는 염화 구리와 같은 습윤 에칭을 사용하여 달성될 수 있다. 이후, 포토레지스트는 박피된다 - 단계(viii). 이후, 유전체는 적어도 하나의 동축 쌍의 포스트 위로 라미네이트되고 - 단계(ix), 유전체는 금속층을 노출하도록 얇게된다 - 단계(x). 얇게하는 단계는 구조체를 평탄화하고, 기계적 그라인딩, 연마 또는 화학 기계적 연마(CMP)에 의해 구리 포스트의 단부를 노출하여 그 위의 유기체를 제거한다.
부가층이 단계(iii) 내지 (x)를 반복함으로써 침착될 수 있다.
시드층이 유기체 위에 침착되고, 티탄 또는 탄탈늄의 부착층이 우선 도포된다. 이러한 부착층은 전형적으로 0.04 미크론 내지 0.1 미크론이다.
유전체 또는 포토레지스트로 보호되는 외부층을 남김으로써, 기판은 에칭될 수 있고, 배리어층은 구리를 도포한다.
상술한 바와 같이 동축 스택 포스트 구조체(304)를 갖는 다층 전자 지지 구조체(30)는 넓은 범위의 전자 장치에 조합될 수 있고, 다층 전자 지지 구조체(300)의 두께를 통한 신호 속도가 빠른 경우에 유용하다. 다층 전자 지지 구조체(300)는 예로써, 다층 전자 지지 구조체 하의 인쇄 회로 기판 또는 다층 전자 지지 구조체의 상부의 칩에 연결하는 데 사용될 수 있다. 지지 구조체의 공동 침착 동축 피쳐의 하나의 적용예가 동축 케이블 상에 구성요소를 결합시키거나 또는 동축 케이블을 종결시키는 것이다.
이 기술 분야의 숙련자는 상기 특별히 도시하고 설명한 것으로 본 발명이 제한되는 것은 아니라는 점을 알아야 한다. 본 발명의 범위는 첨부된 청구범위로 한정되며, 상술한 다양한 특징의 조합 및 서브 조합과 수정 및 변경예도 포함할 수 있다는 점은 이 기술 분야의 숙련자가 상기 설명을 읽을 때 알 수 있다.
청구범위에서, 단어 "포함하다"와, "포함하다", "포함하는" 등과 같은 변형예는 나열된 구성요소가 포함되지만 다른 구성요소를 배재하는 것은 아니라는 점을 나타낸다.

Claims (20)

  1. X-Y 평면에서 연장되는 복수의 유전체층을 포함하고, X-Y 평면에 사실상 수직인 Z방향으로 적어도 하나의 유전체층을 통해 연장되는 적어도 하나의 동축 쌍의 스택 포스트를 포함하며, 상기 동축 쌍의 스택 비아 포스트는 유전체의 분리 튜브에 의해 중앙 포스트로부터 분리된 토로이달(torroidal) 비아 포스트에 의해 둘러싸여진 중앙 포스트를 구비하는, 다층 전자 지지 구조체.
  2. 제1항에 있어서, 상기 동축 쌍의 스택 포스트는 다층 전자 구조체의 복수의 층을 통해 연장되는, 다층 전자 지지 구조체.
  3. 제1항에 있어서, 상기 중앙 포스트는 토로이달 포스트 위로 돌출되는, 다층 전자 지지 구조체.
  4. 제1항에 있어서, 상기 동축 쌍의 스택 포스트는 다층 전자 구조체의 모든 층을 통해 연장되는, 다층 전자 지지 구조체.
  5. 제1항에 있어서, 상기 중앙 포스트는 적어도 30 미크론의 직경을 갖고, 상기 토로이달 포스트는 적어도 150 미크론의 외경을 갖고, 상기 유전체의 분리 튜브는 적어도 30 미크론의 두께를 갖는, 다층 전자 지지 구조체.
  6. 제1항에 있어서, 상기 포스트의 스택의 각각의 포스트는 시드층 및 전기도금층을 포함하는, 다층 전자 지지 구조체.
  7. 제6항에 있어서, 상기 시드층은,
    (i) Ti, Cr, Ta, W 및 이들의 조합을 포함하는 리스트로부터 선택된 부착층과,
    (ii) 구리층에 후속하는 Ti, Cr, Ta, W 및 이들의 조합을 포함하는 리스트로부터 선택된 부착층과,
    (iii) 구리, 중 하나를 포함하는, 다층 전자 지지 구조체.
  8. 제6항에 있어서, 상기 전기도금층은 구리를 포함하는, 다층 전자 지지 구조체.
  9. 제1항에 있어서, 상기 유전체는 폴리머를 포함하는, 다층 전자 지지 구조체.
  10. 제9항에 있어서, 상기 유전체는 세라믹 또는 유리 강화제를 더 포함하는, 다층 전자 지지 구조체.
  11. 제9항에 있어서, 상기 폴리머는 폴리이미드, 에폭시, 비스메일이미드, 트리아진 및 이들의 혼합물을 포함하는, 다층 전자 지지 구조체.
  12. 제10항에 있어서, 상기 강화제는 유리 섬유를 포함하는, 다층 전자 지지 구조체.
  13. 제10항에 있어서, 상기 강화제는 입자 필러를 포함하는, 다층 전자 지지 구조체.
  14. 제1항의 다층 합성 전자 구조체를 제조하는 방법이며,
    (a) 기판을 습득하는 단계와,
    (b) 상기 기판을 에칭-배리어층으로 커버하는 단계와,
    (c) 상기 에칭-배리어층 위로 시드층을 도포하는 단계와,
    (d) 상기 시드층 위로 포토레지스트층을 침착시키는 단계와,
    (e) 적어도 하나의 동축 쌍의 포스트를 구비하는 네거티브 패턴을 형성하도록 상기 포토레지스트를 노출시키는 단계와,
    (f) 상기 네거티브 패턴에 금속층을 침착시키는 단계와,
    (g) 상기 포토레지스트를 박피하여 적어도 하나의 동축 쌍의 포스트를 직립상태로 남기는 단계와,
    (h) 상기 시드층을 제거하는 단계와,
    (i) 상기 비아층의 적어도 하나의 동축 쌍의 포스트 위로 유전체를 라미네이트하는 단계와,
    (j) 상기 금속층을 노출시키도록 유전체를 얇게하는 단계를 포함하는, 방법.
  15. 제14항에 있어서, 상기 단계(c) 내지 (h)를 반복함으로써 부가층을 침착시키는 단계를 더 포함하는, 방법.
  16. 제14항에 있어서, 상기 기판을 에칭하는 단계를 더 포함하는, 방법.
  17. 제1항의 다층 합성 전자 구조체를 제조하는 방법이며,
    (i) 기판을 습득하는 단계와,
    (ii) 상기 기판을 에칭-배리어층으로 커버하는 단계와,
    (iii) 전형적으로 구리인 시드층을 도포하는 단계와,
    (iv) 상기 시드층 위로 구리의 패널을 침착시키는 단계와,
    (v) 상기 패널 위로 포토레지스트층을 도포하는 단계와,
    (vi) 동축 쌍의 포스트들 사이에 적어도 하나의 세퍼레이터를 갖는 금속 포스트의 네거티브 패턴을 형성하도록 포토레지스트를 노출시키는 단계와,
    (vii) 적어도 하나의 동축 쌍의 포스트를 갖는 금속 포스트의 패턴을 직립 상태로 남기도록 구리를 에칭하는 단계와,
    (viii) 상기 포토레지스트를 박피하는 단계와,
    (ix) 상기 비아층의 적어도 하나의 동축 쌍의 포스트 위로 유전체를 라미네이트하는 단계와,
    (x) 상기 금속층을 노출시키도록 유전체를 얇게하는 단계를 포함하는, 방법.
  18. 제17항에 있어서, 상기 단계 (iii) 내지 (x)를 반복함으로써 부가층을 침착시키는 단계를 더 포함하는, 방법.
  19. 제17항에 있어서, 상기 기판을 에칭하는 단계를 더 포함하는, 방법.
  20. 제1항의 전자 기판을 포함하는 전자 장치.
KR1020120092931A 2012-05-30 2012-08-24 관통 두께 동축 구조를 갖는 ic 지지 구조체 KR20130134994A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/483,185 2012-05-30
US13/483,185 US9185793B2 (en) 2012-05-30 2012-05-30 Multilayer electronic structure with through thickness coaxial structures

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR20140137464A Division KR20140135929A (ko) 2012-05-30 2014-10-13 관통 두께 동축 구조를 갖는 ic 지지 구조체

Publications (1)

Publication Number Publication Date
KR20130134994A true KR20130134994A (ko) 2013-12-10

Family

ID=48721530

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020120092931A KR20130134994A (ko) 2012-05-30 2012-08-24 관통 두께 동축 구조를 갖는 ic 지지 구조체
KR20140137464A KR20140135929A (ko) 2012-05-30 2014-10-13 관통 두께 동축 구조를 갖는 ic 지지 구조체
KR1020160029460A KR20160034871A (ko) 2012-05-30 2016-03-11 관통 두께 동축 구조를 갖는 ic 지지 구조체 및 제조방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR20140137464A KR20140135929A (ko) 2012-05-30 2014-10-13 관통 두께 동축 구조를 갖는 ic 지지 구조체
KR1020160029460A KR20160034871A (ko) 2012-05-30 2016-03-11 관통 두께 동축 구조를 갖는 ic 지지 구조체 및 제조방법

Country Status (5)

Country Link
US (1) US9185793B2 (ko)
JP (1) JP6142980B2 (ko)
KR (3) KR20130134994A (ko)
CN (1) CN103199079B (ko)
TW (1) TWI625994B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8652855B2 (en) * 2011-03-29 2014-02-18 Texas Instruments Incorporated Low resistance stacked annular contact
US9693455B1 (en) * 2014-03-27 2017-06-27 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with plated copper posts and method of manufacture thereof
CN104900628B (zh) * 2015-06-23 2018-03-16 上海航天电子通讯设备研究所 一种具有电磁屏蔽效能的垂直互连结构及其制作方法
US9673063B2 (en) * 2015-10-26 2017-06-06 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Terminations
US10672693B2 (en) 2018-04-03 2020-06-02 Intel Corporation Integrated circuit structures in package substrates
JP7308670B2 (ja) * 2019-06-27 2023-07-14 三菱電機株式会社 プリント配線板
CN114126187B (zh) * 2020-08-26 2024-05-10 宏恒胜电子科技（淮安）有限公司 具有内埋散热结构的线路板及其制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262478B1 (en) * 1997-04-08 2001-07-17 Amitec-Advanced Multilayer Interconnect Technologies Ltd. Electronic interconnect structure and method for manufacturing it
IL128200A (en) * 1999-01-24 2003-11-23 Amitec Advanced Multilayer Int Chip carrier substrate
JP3137186B2 (ja) * 1999-02-05 2001-02-19 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 層間接続構造体、多層配線基板およびそれらの形成方法
US6428942B1 (en) * 1999-10-28 2002-08-06 Fujitsu Limited Multilayer circuit structure build up method
US6605551B2 (en) * 2000-12-08 2003-08-12 Intel Corporation Electrocoating process to form a dielectric layer in an organic substrate to reduce loop inductance
JP2002353588A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 配線基板及び配線基板の製造方法
JP2004071700A (ja) * 2002-08-02 2004-03-04 Nec Electronics Corp 半導体記憶装置及びその製造方法
JP4192035B2 (ja) * 2003-05-27 2008-12-03 大日本印刷株式会社 配線基板の製造方法
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
JP2005285849A (ja) * 2004-03-26 2005-10-13 North:Kk 多層配線基板製造用層間部材とその製造方法
JP4430976B2 (ja) * 2004-05-10 2010-03-10 富士通株式会社 配線基板及びその製造方法
SG135065A1 (en) * 2006-02-20 2007-09-28 Micron Technology Inc Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods
DE102004060962A1 (de) * 2004-12-17 2006-07-13 Advanced Micro Devices, Inc., Sunnyvale Mehrlagige gedruckte Schaltung mit einer Durchkontaktierung für Hochfrequenzanwendungen
IL171378A (en) * 2005-10-11 2010-11-30 Dror Hurwitz Integrated circuit support structures and the fabrication thereof
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
US7404250B2 (en) 2005-12-02 2008-07-29 Cisco Technology, Inc. Method for fabricating a printed circuit board having a coaxial via
IL175011A (en) 2006-04-20 2011-09-27 Amitech Ltd Coreless cavity substrates for chip packaging and their fabrication
US7682972B2 (en) 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication

Also Published As

Publication number Publication date
TWI625994B (zh) 2018-06-01
KR20160034871A (ko) 2016-03-30
CN103199079A (zh) 2013-07-10
TW201404260A (zh) 2014-01-16
US20130319738A1 (en) 2013-12-05
KR20140135929A (ko) 2014-11-27
JP6142980B2 (ja) 2017-06-07
JP2013251519A (ja) 2013-12-12
US9185793B2 (en) 2015-11-10
CN103199079B (zh) 2016-01-27

Similar Documents

Publication Publication Date Title
KR20160034871A (ko) 관통 두께 동축 구조를 갖는 ic 지지 구조체 및 제조방법
US20160081201A1 (en) Multilayer electronic structure with integral faraday shielding
US9049791B2 (en) Terminations and couplings between chips and substrates
KR101385007B1 (ko) 상이한 치수를 갖는 비아를 구비한 다층 전자 구조체
KR101732471B1 (ko) 다층 복합 전자 구조체 및 그 일면을 종결시키는 방법
KR20130133636A (ko) 일체적 계단식 스택 구조를 갖는 ic 지지 구조체
TW201506969A (zh) 嵌入在聚合物電介質中的薄膜電容器
US9440135B2 (en) Multilayer electronic structures with integral vias extending in in-plane direction
KR101618046B1 (ko) 신규한 전송 라인을 갖는 ic 지지 기판
KR101770148B1 (ko) 폴리머 매트릭스를 가진 인터포저 프레임
CN111741592A (zh) 多层基板及其制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
A107 Divisional application of patent