CN111741592A - 多层基板及其制作方法 - Google Patents

多层基板及其制作方法 Download PDF

Info

Publication number
CN111741592A
CN111741592A CN202010551905.3A CN202010551905A CN111741592A CN 111741592 A CN111741592 A CN 111741592A CN 202010551905 A CN202010551905 A CN 202010551905A CN 111741592 A CN111741592 A CN 111741592A
Authority
CN
China
Prior art keywords
layer
hole
multilayer substrate
stacked body
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010551905.3A
Other languages
English (en)
Other versions
CN111741592B (zh
Inventor
陈先明
冯磊
黄本霞
洪业杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co ltd
Zhuhai Access Semiconductor Co Ltd
Original Assignee
Zhuhai Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Yueya Semiconductor Co ltd filed Critical Zhuhai Yueya Semiconductor Co ltd
Priority to CN202010551905.3A priority Critical patent/CN111741592B/zh
Priority to KR1020227032857A priority patent/KR102742806B1/ko
Priority to PCT/CN2020/104572 priority patent/WO2021253574A1/zh
Priority to JP2022557811A priority patent/JP7450063B2/ja
Priority to US17/906,853 priority patent/US20230199957A1/en
Priority to TW109131952A priority patent/TWI743994B/zh
Publication of CN111741592A publication Critical patent/CN111741592A/zh
Application granted granted Critical
Publication of CN111741592B publication Critical patent/CN111741592B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0076—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the composition of the mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种多层基板及其制作方法，多层基板包括依次层叠的多个介电层；公共线路，设置在顶端或底端的所述介电层上；多个第一通孔柱，分别嵌入在相应的所述介电层内，多个所述第一通孔柱台阶式连接后与所述公共线路连接。对于非电源功率、信号传输的公共线路，采用第一通孔柱台阶式连接后进行贯通连接，可以省去第一通孔柱之间连接的垫盘Pad，避免垫盘Pad占用线路板的布线面积，从而增大传输线路布线的可用面积。

Description

多层基板及其制作方法
技术领域
本发明涉及电路板技术领域，特别涉及一种多层基板及其制作方法。
背景技术
随着电子技术的发展，电子元件的结构越来越复杂，小型化、集成化和散热效果越来越高。目前在行业中，多层板层与层之间的线路通过金属化孔或铜柱进行导通。其中一种广泛实施的创建层间互连通孔的制造技术是采用激光钻孔，所钻出的孔穿透后续布置的介电基板直到最后的金属层，后续填充金属，通常是铜，该金属通过镀覆技术沉积在其中。这种成孔方法有时也被称为“钻填”，由此产生的通孔可称为“钻填通孔”。
由于在现有技术中的定位限制，只能将通孔位置控制在应处位置的10微米内，且由于激光钻孔的限制，还存在约50～60微米直径的最小通孔尺寸限制。在孔或铜柱以及线路制作时，由于层与层之间对位精度的限制，要求导通的线路向外扩展环宽以形成垫盘Pad，以避免层与层之间的线路连接不良。对于面积有限的线路板，垫盘Pad的数量越多，电源功率、信号传输等传输线路的布线面积越小。而为了实现线路板的小型化，目前的应对方法是将线路以及孔或铜柱的尺寸进行缩减，这就导致产品的信号传输性能和散热效果下降。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种多层基板，能够省去垫盘Pad，增大传输线路布线的可用面积。
第一方面，根据本发明实施例的多层基板，包括依次层叠的多个介电层；公共线路，设置在顶端或底端的所述介电层上；多个第一通孔柱，分别嵌入在相应的所述介电层内，多个所述第一通孔柱台阶式连接后与所述公共线路连接。
根据本发明实施例的多层基板，至少具有以下有益效果：
对于非电源功率、信号传输的公共线路，采用第一通孔柱台阶式连接后进行贯通连接，可以省去第一通孔柱之间连接的垫盘Pad，避免垫盘Pad占用线路板的布线面积，从而增大传输线路布线的可用面积。
根据本发明的一些实施例，相邻层的所述第一通孔柱之间设置有第一种子层，和/或，所述第一通孔柱和所述公共线路之间设置有第二种子层。
根据本发明的一些实施例，所述第一种子层和所述第二种子层的材料为Ni、Au、Cu或Pd中的至少一种。
根据本发明的一些实施例，所述第一种子层和所述介电层之间设置有第一粘附金属层，和/或所述第二种子层和所述介电层之间设置有第二粘附金属层。
根据本发明的一些实施例，所述第一粘附金属层和所述第二粘附金属层的材料为Ti、Ta、W、Ni、Cr、Pt、Al和Cu中的至少一种。
根据本发明的一些实施例，所述第一通孔柱在X-Y平面内的投影形状为圆形或方形。
第二方面，根据本发明实施例的多层基板的制作方法，包括以下步骤：
S100、选取起始层，并在所述起始层上制作具有第一线路图形的第一线路层；
S200、在所述起始层和所述第一线路层上制作第一通孔层，所述第一通孔层包括第一通孔柱和第二通孔柱，所述第一通孔柱设置在所述第一线路图形的沟槽内，所述第二通孔柱设置在所述第一线路图形上；
S300、将介电材料层压在所述第一通孔层上，以获得半堆叠体，并对所述半堆叠体进行减薄，以露出所述第一通孔柱和所述第二通孔柱的端部，并将至少一个所述第一通孔柱或所述第二通孔柱的端部用作对准的定位标记；
S400、将所述半堆叠体和所述起始层分离；
S500、选取所述半堆叠体为新的起始层，重复步骤S100和步骤S300以形成多个层，其中，每一层半堆叠体的所述第一通孔柱与在先层半堆叠体的所述第一通孔柱阶梯式连接，每一层半堆叠体的所述第二通孔柱与下一层半堆叠体的所述第一线路图形连接；
S600、在最后一层半堆叠体的外表面制作具有第二线路图形的第二线路层，所述第二线路图形包括公共线路和传输线路，最后一层半堆叠体的所述第一通孔柱与所述公共线路连接，最后一层半堆叠体的所述第二通孔柱与所述传输线路连接。
根据本发明实施例的多层基板的制作方法，至少具有以下有益效果：
本发明实施例的制作方法将至少一个所述第一通孔柱或所述第二通孔柱的端部用作对准的定位标记，可以提高对位的精准度，每一层半堆叠体的第一通孔柱与在先层半堆叠体的第一通孔柱阶梯式连接，每一层半堆叠体的第二通孔柱与下一层半堆叠体的线路图形连接，使多层基板成型后，不同层之间的第一通孔柱台阶式贯通连接于公共线路，可以省去不同层的第一通孔柱之间连接的垫盘Pad，从而增大传输线路布线的可用面积。
根据本发明的一些实施例，所述步骤S100具体包括以下步骤：
S110、选取起始层；
S120、在所述起始层上制作第一种子层；
S130、在所述第一种子层上加工第一光刻胶层；
S140、曝光并显影所述第一光刻胶层以形成第一特征图案；
S150、在所述第一特征图案中电镀金属以形成所述第一线路层；
S160、去除所述第一光刻胶层。
根据本发明的一些实施例，所述步骤S200具体包括以下步骤：
S210、在所述起始层和所述第一线路层上加工第二光刻胶层；
S220、曝光并显影所述第二光刻胶层以形成第二特征图案；
S230、在所述第二特征图案中电镀金属以形成所述第一通孔层；
S240、去除所述第二光刻胶层。
根据本发明的一些实施例，所述步骤S120具体包括以下步骤：
S121、在所述起始层上制作第一粘附金属层；
S122、在所述第一粘附金属层上制作所述第一种子层。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明实施例的多层基板与现有技术的多层基板的结构对比示意图；
图2为本发明实施例的多层基板第一层的起始层的结构示意图；
图3为本发明实施例的多层基板第一层的第一种子层的结构示意图；
图4为本发明实施例的多层基板第一层的第一线路层的结构示意图；
图5为本发明实施例的多层基板第一层的第一通孔层的结构示意图；
图6为本发明实施例的多层基板第一层的介电层的结构示意图；
图7为本发明实施例的多层基板的第一层的结构示意图；
图8为本发明实施例的多层基板第二层的第一线路层的结构示意图；
图9为本发明实施例的多层基板第二层的第二光刻胶层的结构示意图；
图10为本发明实施例的多层基板第二层的第一通孔层结构示意图；
图11为本发明实施例的多层基板第二层的介电层的结构示意图；
图12为本发明实施例的多层基板第二层的第四光刻胶层的结构示意图；
图13为本发明实施例的多层基板第二层的第二线路层的结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下、X、Y、Z等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，多个或多的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中，除非另有明确的限定，设置、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
在以下说明中，涉及的是由在介电基体中的金属通孔构成的支撑结构，特别是在聚合物基体中的铜通孔柱，如玻璃纤维增强的聚酰亚胺、环氧树脂或BT(双马来酰亚胺/三嗪)或它们的混合物。
对于特征结构的面内尺寸是否存在有效的上限是Access公司的光刻胶和图案或面板镀覆以及层压技术的特征，如在赫尔维茨(Hurwitz)等人的美国专利US7，682，972、US7，669，320和US7，635，641中所描述的，其通过引用并入本文。
请参照图1，图1是现有技术的多层基板与本发明实施例的多层基板的截面比较图。现有技术的多层基板100包括被绝缘各层的介电层110隔离的组件或特征结构108的功能层120。穿过介电层214的通孔118提供在相邻的功能或特征结构层之间的电连接。因此，特征结构层120包括在X-Y平面上通常敷设在层内的特征结构108(即上文背景技术中提到的垫盘Pad)，以及跨介电层110导通电流的通孔118。通孔118设计为具有最小的电感并得到充分的隔离以在其间具有最小的电容。
请继续参照图1，本发明实施例公开的一种多层基板200，包括多个介电层214，介电层214位于X-Y平面内，多个介电层214在Z轴方向上依次层叠形成三维结构，层叠后，顶端或底端的介电层214上设置有公共线路231，本实施例中，公共线路231为用作非电源功率或信号传输的线路，多层基板200还包括多个第一通孔柱212，多个第一通孔柱212分别嵌入在相应的介电层214内，多个第一通孔柱212台阶式连接后与公共线路231连接。
从图1的对比可知，对于非电源功率、信号传输的公共线路231，采用第一通孔柱212台阶式连接后进行贯通连接，可以省去第一通孔柱212之间连接的垫盘Pad，至少具有以下的有益效果：
1有利于提高线路的集成度以及提高信号传输密度；
2避免垫盘Pad占用线路板的布线面积，给电源功率或信号传输的传输线路232腾出更大的空间，可以加大传输线路232的线宽、导通孔或通孔柱的尺寸，提高产品的散热性能，以及在一定程度上减小回路的电阻值，降低回路的压降；
3省去垫盘Pad，提高了线路板布线的空间利用率，可在一定程度上促进产品的小型化。
在生产过程中，为了提高相邻层的第一通孔柱212之间的结合力，相邻层的第一通孔柱212之间设置有第一种子层420，或者为了提高第一通孔柱212和公共线路231之间的结合力，第一通孔柱212和公共线路231之间设置有第二种子层430，值得理解的是，第一种子层420和第二种子层430可以同时设置，即为了提高相邻层的第一通孔柱212之间的结合力以及第一通孔柱212和公共线路231之间的结合力，邻层的第一通孔柱212之间设置有第一种子层420，而第一通孔柱212和公共线路231之间设置有第二种子层430。具体的，第一种子层420和第二种子层430的材料为Ni、Au、Cu或Pd中的至少一种，第一种子层420和第二种子层430可以通过溅射或化学镀沉积方法进行沉积。
为了便于第一种子层420粘附在在先层的介电层214上，第一种子层420和介电层214之间还设置有第一粘附金属层，或者为了便于第二种子层430粘附在在先层的介电层214上，第二种子层430和介电层214之间还设置有第二粘附金属层，值得理解的是，第一粘附金属层和第二粘附金属层可以同时设置，即当同时设置第一种子层420和第二种子层430时，第一种子层420分别粘附在第一粘附金属层上，第二种子层430粘附在第二粘附金属层上。具体的，第一粘附金属层和第二粘附金属层的材料为Ti、Ta、W、Ni、Cr、Pt、Al和Cu中的至少一种。第一粘附金属层和第二粘附金属层可以通过物理气象沉积(PVD)或化学镀沉积方法进行沉积。
当利用钻填技术制造通孔时，通孔通常具有基本圆形截面，因为它们是通过先在电介质中钻出激光孔来制造的。由于电介质是异质性和各向异性的并且由含有无机填料和玻璃纤维增强的聚合物基体组成，因此其圆形截面通常边缘粗糙并且其截面会略微偏离真正的圆形。此外，通孔往往具有某种程度的锥度，即为逆截头锥形而非圆柱形。利用“钻填通孔”的方法，由于截面控制和形状方面的困难，使得不能制造非圆形孔。
而本发明实施例利用镀覆和光刻胶技术的灵活性，可以经济有效地制造宽范围的通孔形状和尺寸，此外，可以在同一层中制造不同形状和尺寸的通孔。由阿米技术公司(AMITEC)在其专利中开发的通孔柱方法，能够实现利用大尺寸通孔层在X-Y平面内进行导电的“导体通孔”结构。这在使用铜图案镀覆方法时特别有利，在光刻胶材料中可以生成光滑、笔直、非锥形的沟槽，然后利用金属种子层通过后续在这些沟槽中沉积铜来填充，随后通过在这些沟槽中图案镀覆铜来填充。与钻填通孔方法不同的是，通孔柱技术能够使光刻胶层中的沟槽被填充以得到凹痕较少和凸起较少的铜连接。在沉积铜之后，接着剥除光刻胶，随后移除金属种子层并在其上和其周围涂覆永久性的聚合物-玻璃电介质。由此产生的“通孔导体”结构可利用如赫尔维茨(Hurwitz)等人的美国专利号为US7,682,972、US7,669,320和US7,635,641的专利中所描述的工艺流程。因此，本实施例能够实现第一通孔柱212在X-Y平面内的投影形状为圆形或方形。
本发明实施例还公开一种多层基板的制作方法，其中一些制作步骤，例如光刻胶的添加、曝光、显影以及后续的去除步骤在此处没有详细讨论，因为这些步骤中的材料以及处理流程都是属于公知常识，如果在此详细论述会使得本说明非常繁琐。可以很确切地说，本领域内技术人员能够根据一些例如规格、基底复杂程度和元器件等参数来对于制作流程和材料作出合适的选择，在以下的说明中，um等同于μm、微米，1um＝10-6m(米)。本发明实施例的多层基板的制作方法包括以下步骤：
S100、选取起始层，并在起始层上制作具有第一线路图形的第一线路层211，具体的，步骤S100包括以下步骤：
S110、选取起始层；
请参照图2，本实施例采用双面铜箔300作为起始层，双面铜箔300包括基材层310、覆盖于基材层310上下表面的18um铜箔320以及覆盖于18um铜箔320表面的3um铜箔330。
S120、在起始层上制作第一种子层420，其中，步骤S120具体包括以下步骤：
S121、在起始层上制作第一粘附金属层410；
请参照图3，本实施例为双面制作，第一粘附金属层410沉积在双面铜箔300的上下表面，在一些实施例中，第一粘附金属层410可过物理气象沉积(PVD)或化学镀沉积方法进行沉积，第一粘附金属层410的材料为Ti、Ta、W、Ni、Cr、Pt、Al和Cu中的至少一种，第一粘附金属层410便于后续的第一种子层420粘附在起始层上。
S122、请继续参照图3，在第一粘附金属层410上制作第一种子层420。
在一些实施例中，第一种子层420可以通过溅射或化学镀沉积方法进行沉积，第一种子层420的材料为Ni、Au、Cu或Pd中的至少一种。
S130、请参照图4，在第一种子层420上加工第一光刻胶层510；
S140、请继续参照图4，曝光并显影第一光刻胶层510以形成第一特征图案；
S150、请继续参照图4，在第一特征图案中电镀金属以形成第一线路层211；
S160、去除第一光刻胶层510和，留下直立的第一线路图形，第一线路图形是指根据生产资料制作的、具有电信号传输功能的金属线路，通常为铜线路，相邻的铜线路之间具有沟槽，以满足电气间距要求。
S200、请参照图5，在起始层和第一线路层211上制作第一通孔层，第一通孔层包括第一通孔柱212和第二通孔柱213，第一通孔柱212设置在第一线路图形的沟槽内，第二通孔柱213设置在第一线路图形上；
请参照图5，步骤S200具体包括以下步骤：
S210、在起始层和第一线路层211上加工第二光刻胶层520；
S220、曝光并显影第二光刻胶层520以形成第二特征图案；
S230、在第二特征图案中电镀金属以形成第一通孔层；
S240、去除第二光刻胶层520。
S300、请参照图6，将介电材料层压在第一通孔层上，形成介电层214，以获得半堆叠体，并对半堆叠体进行减薄，以露出第一通孔柱212和第二通孔柱213的端部，并将至少一个第一通孔柱212或第二通孔柱213的端部用作对准的定位标记；
本实施例的半堆叠体包括第一线路层211、第一通孔层以及包围在第一线路层211和第一通孔层外侧的介电层214。对半堆叠体进行减薄，可以通过机械研磨或抛光、化学机械抛光(CMP，Chemical Mechanical Polishing)来完成，减薄处理还可以使半堆叠体平坦化，便于后续构建额外的层以及精准对位，其中，将至少一个第一通孔柱212或第二通孔柱213的端部用作对准的定位标记，有利于提高对位的精度，其原理已在现有技术中公开，如赫尔维茨(Hurwitz)等人的美国专利号为US1,353,1948的专利，该公报通过引用全部并入本文。对位精度的提高，结合第一通孔柱212的台阶式连接结构，可以省去相邻层的第一通孔柱212之间的垫盘Pad。
S400、请参照图6和图7，将半堆叠体和起始层分离，半堆叠体和起始层的分离可通过现有的线路板分层设备和工艺来实现，在本实施例不再进行累述，分离得到的半堆叠体即为多层基板的第一层210；
S500、选取步骤S400分离得到的半堆叠体为新的起始层，重复步骤S100和步骤S300以形成多个层，其中，每一层半堆叠体的第一通孔柱212与在先层半堆叠体的第一通孔柱212阶梯式连接，每一层半堆叠体的第二通孔柱213与下一层半堆叠体的第一线路图形连接；
具体的，下面以多层基板第二层的制作流程为例进行叙述，步骤S500包括以下步骤：
S511、请参照图8，按照步骤S110选取与起始层分离后的半堆叠体为新的起始层，本实施例为单面制作，因此在半堆叠体的第一面加工第三光刻胶层530；
S512、按照步骤S120在半堆叠体的第二面制作第一种子层420，其中半堆叠体的第一面为靠近第一线路图形的一面，第二面与第一面相对设置，需要说明的是，为了便于第一种子层420粘附在先层半堆叠体上，半堆叠体上还沉积有第一粘附金属层，第一种子层420粘附在第一粘附金属层上；
S513、按照步骤S130在步骤S512生成的第一种子层420上加工第一光刻胶层510；
S514、按照步骤S140曝光并显影步骤S513生成的第一光刻胶层510以形成第一特征图案；
S515、按照步骤S150在步骤S514生成的第一特征图案中电镀金属以形成第一线路层211；
S516、按照步骤S160去除步骤S514生成的第一光刻胶层510，留下直立的第一线路图形；
S521、请参照图9，按照步骤S210在起始层和步骤S515生成的第一线路层211上加工第二光刻胶层520；
S522、按照步骤S220曝光并显影步骤S521生成的第二光刻胶层520以形成第二特征图案；
S523、按照步骤S230在步骤S522生成的第二特征图案中电镀金属以形成第一通孔层；
S524、请参照图10，按照步骤S240去除步骤S522生成的第二光刻胶层520，本实施例采用光刻胶清洗药水对第二光刻胶层520进行浸泡去除，因此在此步骤中，步骤S511生成的第三光刻胶530也被一并去除，去除第二光刻胶层520后对步骤S512生成的第一种子层420进行蚀刻。
S530、请参照图11，按照步骤S300将介电材料层压在步骤S523生成的第一通孔层上，形成介电层214，以获得第二层的半堆叠体，从而制作多层基板的第二层，对第二层的半堆叠体进行减薄，以露出第一通孔柱212和第二通孔柱213的端部，并将至少一个第一通孔柱212或第二通孔柱213的端部用作对准的定位标记；
S540、依次类推，重复步骤S100～S300直至完成多层基板各个层的制作。
S600、请参照图12和图13，在最后一层半堆叠体的外表面制作第二线路层，第二线路层包括公共线路231和传输线路232，最后一层半堆叠体的第一通孔柱212与公共线路231连接，最后一层半堆叠体的第二通孔柱213与传输线路232连接。
为了提高第二线路层与第一通孔柱212、第二通孔柱213的结合力，步骤S600具体包括以下步骤：
S610、请参照图12，本实施例以单面制作为例，因此在第一层半堆叠体的表面加工第四光刻胶层540后，在最后一层半堆叠体的下表面沉积第二粘附金属层，第二粘附金属层可过物理气象沉积或化学镀沉积方法进行沉积，第二粘附金属层的材料为Ti、Ta、W、Ni、Cr、Pt、Al和Cu中的至少一种；
S620、在第二粘附金属层上生成第二种子层430，第二种子层430可以通过溅射或化学镀沉积方法进行沉积，第二种子层430的材料为Ni、Au、Cu或Pd中的至少一种。
S630、在第二种子层430上加工第五光刻胶层550；
S640、曝光并显影第五光刻胶层550以形成新的第三特征图案；
S650、在第三特征图案中电镀金属以形成第二线路层；
S660、去除第四光刻胶层540、第五光刻胶层550以及蚀刻第二种子层430。
本发明实施例的制作方法将至少一个第一通孔柱212或第二通孔柱213的端部用作对准的定位标记，可以提高对位的精准度，每一层半堆叠体的第一通孔柱与在先层半堆叠体的第一通孔柱阶梯式连接，每一层半堆叠体的第二通孔柱与下一层半堆叠体的第一线路图形连接，可以使多层基板成型后，不同层之间的第一通孔柱212台阶式贯通连接于公共线路231，可以省去不同层的第一通孔柱212之间连接的垫盘Pad，从而增大传输线路232布线的可用面积。
对于半堆叠体的生产方法，本发明实施例仅作示例性说明，在已知的各种变化的生产方法中，例如已知的面板镀覆替代图案镀覆，所属技术领域普通技术人员将会认识到，本发明不限于上文中具体图示和描述的内容。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。

Claims (10)

1.一种多层基板，其特征在于，包括：
依次层叠的多个介电层(214)；
公共线路(231)，设置在顶端或底端的所述介电层(214)上；
多个第一通孔柱(212)，分别嵌入在相应的所述介电层(214)内，多个所述第一通孔柱(212)台阶式连接后与所述公共线路(231)连接。
2.根据权利要求1所述的多层基板，其特征在于，相邻层的所述第一通孔柱(212)之间设置有第一种子层(420)，和/或所述第一通孔柱(212)和所述公共线路(231)之间设置有第二种子层(430)。
3.根据权利要求2所述的多层基板，其特征在于，所述第一种子层(420)和所述第二种子层(430)的材料为Ni、Au、Cu或Pd中的至少一种。
4.根据权利要求2或3所述的多层基板，其特征在于，所述第一种子层(420)和所述介电层(214)之间设置有第一粘附金属层，和/或，所述第二种子层(430)和所述介电层(214)之间设置有第二粘附金属层。
5.根据权利要求4所述的多层基板，其特征在于，第一粘附金属层和所述第二粘附金属层的材料为Ti、Ta、W、Ni、Cr、Pt、Al和Cu中的至少一种。
6.根据权利要求1所述的多层基板，其特征在于，所述第一通孔柱(212)在X-Y平面内的投影形状为圆形或方形。
7.一种多层基板的制作方法，其特征在于，包括以下步骤：
S100、选取起始层，并在所述起始层上制作具有第一线路图形的第一线路层(211)；
S200、在所述起始层和所述第一线路层(211)上制作第一通孔层，所述第一通孔层包括第一通孔柱(212)和第二通孔柱(213)，所述第一通孔柱(212)设置在所述第一线路图形的沟槽内，所述第二通孔柱(213)设置在所述第一线路图形上；
S300、将介电材料层压在所述第一通孔层上，以获得半堆叠体，并对所述半堆叠体进行减薄，以露出所述第一通孔柱(212)和所述第二通孔柱(213)的端部，并将至少一个所述第一通孔柱(212)或所述第二通孔柱(213)的端部用作对准的定位标记；
S400、将所述半堆叠体和所述起始层分离；
S500、选取所述半堆叠体为新的起始层，重复步骤S100和步骤S300以形成多个层，其中，每一层半堆叠体的所述第一通孔柱(212)与在先层半堆叠体的所述第一通孔柱(212)阶梯式连接，每一层半堆叠体的所述第二通孔柱(213)与下一层半堆叠体的所述第一线路图形连接；
S600、在最后一层半堆叠体的外表面制作具有第二线路图形的第二线路层，所述第二线路图形包括公共线路(231)和传输线路(232)，最后一层半堆叠体的所述第一通孔柱(212)与所述公共线路(231)连接，最后一层半堆叠体的所述第二通孔柱(213)与所述传输线路(232)连接。
8.根据权利要求7所述的多层基板的制作方法，其特征在于，所述步骤S100具体包括以下步骤：
S110、选取起始层；
S120、在所述起始层上制作第一种子层(420)；
S130、在所述第一种子层(420)上加工第一光刻胶层(510)；
S140、曝光并显影所述第一光刻胶层(510)以形成第一特征图案；
S150、在所述第一特征图案中电镀金属以形成所述第一线路层(211)；
S160、去除所述第一光刻胶层(510)。
9.根据权利要求7或8所述的多层基板的制作方法，其特征在于，所述步骤S200具体包括以下步骤：
S210、在所述起始层和所述第一线路层(211)上加工第二光刻胶层(520)；
S220、曝光并显影所述第二光刻胶层(520)以形成第二特征图案；
S230、在所述第二特征图案中电镀金属以形成所述第一通孔层；
S240、去除所述第二光刻胶层(520)。
10.根据权利要求8所述的多层基板的制作方法，其特征在于，所述步骤S120具体包括以下步骤：
S121、在所述起始层上制作第一粘附金属层(410)；
S122、在所述第一粘附金属层(410)上制作所述第一种子层(420)。
CN202010551905.3A 2020-06-17 2020-06-17 多层基板及其制作方法 Active CN111741592B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202010551905.3A CN111741592B (zh) 2020-06-17 2020-06-17 多层基板及其制作方法
KR1020227032857A KR102742806B1 (ko) 2020-06-17 2020-07-24 다층 기판의 제작 방법
PCT/CN2020/104572 WO2021253574A1 (zh) 2020-06-17 2020-07-24 多层基板及其制作方法
JP2022557811A JP7450063B2 (ja) 2020-06-17 2020-07-24 多層基板及びその製造方法
US17/906,853 US20230199957A1 (en) 2020-06-17 2020-07-24 Multilayer substrate and manufacturing method therefor
TW109131952A TWI743994B (zh) 2020-06-17 2020-09-16 多層基板及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010551905.3A CN111741592B (zh) 2020-06-17 2020-06-17 多层基板及其制作方法

Publications (2)

Publication Number Publication Date
CN111741592A true CN111741592A (zh) 2020-10-02
CN111741592B CN111741592B (zh) 2021-09-21

Family

ID=72649525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010551905.3A Active CN111741592B (zh) 2020-06-17 2020-06-17 多层基板及其制作方法

Country Status (6)

Country Link
US (1) US20230199957A1 (zh)
JP (1) JP7450063B2 (zh)
KR (1) KR102742806B1 (zh)
CN (1) CN111741592B (zh)
TW (1) TWI743994B (zh)
WO (1) WO2021253574A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116504645A (zh) * 2023-05-04 2023-07-28 无锡广芯封装基板有限公司 一种封装基板及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116095953A (zh) * 2023-01-30 2023-05-09 江西沃格光电股份有限公司 多层线路板及其制作方法、显示模组

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218603A (ja) * 1991-10-29 1993-08-27 Internatl Business Mach Corp <Ibm> 補償体相互接続構造およびその製造方法
CN1338117A (zh) * 1999-11-26 2002-02-27 揖斐电株式会社 多层电路板和半导体装置
US20040256715A1 (en) * 2003-06-17 2004-12-23 Shinko Electric Industries Co., Ltd. Wiring board, semiconductor device and process of fabricating wiring board
CN101241861A (zh) * 2006-06-01 2008-08-13 Amitec多层互连技术有限公司 新型多层无芯支撑结构及其制作方法
CN101496227A (zh) * 2005-10-11 2009-07-29 Amitec多层互连技术有限公司 新型集成电路支撑结构及其制作方法
CN103208479A (zh) * 2012-05-29 2013-07-17 珠海越亚封装基板技术股份有限公司 具有一体化阶梯状堆叠结构的多层电子结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP2003163323A (ja) * 2001-11-27 2003-06-06 Sony Corp 回路モジュール及びその製造方法
US6987316B2 (en) * 2004-01-14 2006-01-17 International Business Machines Corporation Multilayer ceramic substrate with single via anchored pad and method of forming
WO2008111408A1 (ja) * 2007-03-09 2008-09-18 Murata Manufacturing Co., Ltd. 多層配線基板及びその製造方法
US8686300B2 (en) * 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
WO2013058351A1 (ja) * 2011-10-21 2013-04-25 株式会社村田製作所 多層配線基板、プローブカード及び多層配線基板の製造方法
US8987602B2 (en) * 2012-06-14 2015-03-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic support structure with cofabricated metal core
JP2016162835A (ja) * 2015-02-27 2016-09-05 イビデン株式会社 多層配線板
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
KR102608521B1 (ko) * 2016-05-27 2023-12-04 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
JP2019102660A (ja) * 2017-12-04 2019-06-24 富士通株式会社 電子装置及び電子装置の製造方法
TWI713842B (zh) * 2018-05-10 2020-12-21 恆勁科技股份有限公司 覆晶封裝基板之製法及其結構

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218603A (ja) * 1991-10-29 1993-08-27 Internatl Business Mach Corp <Ibm> 補償体相互接続構造およびその製造方法
CN1338117A (zh) * 1999-11-26 2002-02-27 揖斐电株式会社 多层电路板和半导体装置
US20040256715A1 (en) * 2003-06-17 2004-12-23 Shinko Electric Industries Co., Ltd. Wiring board, semiconductor device and process of fabricating wiring board
CN101496227A (zh) * 2005-10-11 2009-07-29 Amitec多层互连技术有限公司 新型集成电路支撑结构及其制作方法
CN101241861A (zh) * 2006-06-01 2008-08-13 Amitec多层互连技术有限公司 新型多层无芯支撑结构及其制作方法
CN103208479A (zh) * 2012-05-29 2013-07-17 珠海越亚封装基板技术股份有限公司 具有一体化阶梯状堆叠结构的多层电子结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116504645A (zh) * 2023-05-04 2023-07-28 无锡广芯封装基板有限公司 一种封装基板及其制作方法

Also Published As

Publication number Publication date
TWI743994B (zh) 2021-10-21
TW202202017A (zh) 2022-01-01
JP7450063B2 (ja) 2024-03-14
JP2023518965A (ja) 2023-05-09
US20230199957A1 (en) 2023-06-22
KR102742806B1 (ko) 2024-12-12
WO2021253574A1 (zh) 2021-12-23
KR20220142526A (ko) 2022-10-21
CN111741592B (zh) 2021-09-21

Similar Documents

Publication Publication Date Title
JP6079993B2 (ja) 多層穴を製作するためのプロセス
JP3112059B2 (ja) 薄膜多層配線基板及びその製法
KR101385007B1 (ko) 상이한 치수를 갖는 비아를 구비한 다층 전자 구조체
US20080251495A1 (en) Methods of preparing printed circuit boards and packaging substrates of integrated circuit
JP6079992B2 (ja) 一体的金属コアを備えた多層電子支持構造体
TW200921875A (en) Manufacturing method of copper-core multilayer package substrate
TW201506969A (zh) 嵌入在聚合物電介質中的薄膜電容器
JP2013247357A (ja) 一体的階段状スタック構造体を備えた多層電子構造体
WO2004054340A1 (ja) 多層配線基板およびその製造方法
TW201448700A (zh) 在芯片和基板之間的新型端接和連接
TWI625994B (zh) 具有全厚度同軸結構的多層電子結構
TW201509249A (zh) 具有貫通電極的配線基板、其製造方法及半導體裝置
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
CN111725177B (zh) 中介层型部件承载件及其制造方法
TWI556702B (zh) 具有在平面內方向上延伸的一體化通孔的多層電子結構
TW200411879A (en) Substrate with stacked via and fine circuit thereon, and method for fabricating the same
TWI743994B (zh) 多層基板及其製作方法
TW201413907A (zh) 具有新型傳輸線的多層電子結構
US10643949B2 (en) Component carrier and method for manufacturing the same
TWI327367B (en) Semiconductor substrate structure and method for fabricating the same
JP2001094224A (ja) プリント配線板およびプリント配線板の製造方法
TWI231169B (en) Method for roughening circuit board surface
TW200926374A (en) Multilayer module of stacked aluminum oxide-based substrates and method for manufacturing the same
JP2016134392A (ja) インターポーザ、半導体装置、およびそれらの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant