TW201404260A - 具有全厚度同軸結構的多層電子結構 - Google Patents

具有全厚度同軸結構的多層電子結構 Download PDF

Info

Publication number
TW201404260A
TW201404260A TW102107890A TW102107890A TW201404260A TW 201404260 A TW201404260 A TW 201404260A TW 102107890 A TW102107890 A TW 102107890A TW 102107890 A TW102107890 A TW 102107890A TW 201404260 A TW201404260 A TW 201404260A
Authority
TW
Taiwan
Prior art keywords
layer
support structure
multilayer electronic
coaxial
dielectric material
Prior art date
Application number
TW102107890A
Other languages
English (en)
Other versions
TWI625994B (zh
Inventor
Hurwitz Dror
Si-Mon Chen
Shih-Fu Huang
Original Assignee
Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co Ltd filed Critical Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co Ltd
Publication of TW201404260A publication Critical patent/TW201404260A/zh
Application granted granted Critical
Publication of TWI625994B publication Critical patent/TWI625994B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種多層電子結構，其包括在X-Y平面中延伸的多個介電層，並且包括在基本垂直於X-Y平面的Z方向上延伸穿過至少一個介電層的至少一個堆疊柱同軸對，其中所述堆疊通孔柱同軸對包括被環形通孔柱包圍的中心柱，所述中心柱與所述環形通孔柱被介電材料隔離管所分隔開。

Description

具有全厚度同軸結構的多層電子結構
本發明涉及包括同軸通孔的新互連結構及其製造方法。
在對於越來越複雜的電子元件的小型化需求越來越大的帶動下，諸如計算機和電信設備等消費電子產品的集成度越來越高。這已經導致要求支撐結構如IC基板和IC插件具有通過介電材料彼此電絕緣的高密度的多個導電層和通孔。
這種支撐結構的總體要求是可靠性和適當的電氣性能、薄度、剛度、平坦度、散熱性好和有競爭力的單價。
在實現這些要求的各種途徑中，一種廣泛實施的創建層間互連通孔的製造技術是採用激光鑽孔，所鑽出的孔穿透後續布置的介電基板直到最後的金屬層，後續填充金屬，通常是銅，該金屬通過鍍覆技術沈積在其中。這種成孔方法有時也被稱為“鑽填”，由此產生的通孔可稱為“鑽填通孔”。
然而，所述鑽填孔方法存在多個缺點。
因為每個通孔需要單獨鑽孔，導致生產率受限，並且製造複雜的多通孔IC基板和插件的成本變得高昂。
在大型陣列中，通過鑽填方法難以生產出彼此緊密相鄰且具有不同的尺寸和形狀的高密度且高質量的通孔。
此外，激光鑽出的通孔具有穿過介電材料厚度的粗糙側壁和內向錐度。該錐度減小了通孔的有效直徑。在超小通孔直徑的情況下，也可能對於在先的導電金屬層的電接觸產生不利影響，由此導致可靠性問題。
在被鑽的電介質是包括聚合物基質中的玻璃或陶瓷纖維的 複合材料時，側壁特別粗糙，並且這種粗糙可能會產生附加的雜散電感。
鑽出的通孔洞的填充過程通常是通過銅電鍍來完成的。這種金屬沈積技術會導致凹痕，其中在通孔頂部出現小坑。或者，當通孔通道被填充超過其容納量的銅時，可能造成溢出，從而產生突出超過周圍材料的半球形上表面。凹痕和溢出往往在如製造高密度基板和插件時所需的後續上下堆疊通孔時造成困難。
大的通孔通道難以均勻填充，特別是在其位於插件或IC基板設計的同一互連層內的更小的通孔附近時。
激光鑽孔是製造圓形通孔通道的最好方法。雖然可以通過激光銑削製造狹縫形狀的通孔通道，然而，可通過“鑽填”製造的幾何形狀範圍比較有限。通過鑽填工藝製造通孔是昂貴的，並且難以利用相對具有成本效益的電鍍工藝用銅來均勻和一致地填充由此形成的通孔通道。
雖然可接受的尺寸和可靠性的範圍正在隨著時間的推移而改善，但是上文所述的缺點是鑽填技術的內在缺陷，並且預計會限制可能的通孔尺寸範圍。
克服鑽填方法的許多缺點的可選解決方案是利用一種又稱為“圖案鍍覆”的技術，通過將銅或其它金屬沈積到在光刻膠中形成的圖案內來製造的。
在圖案鍍覆中，首先沈積種子層。然後在其上沈積一層光刻膠，隨後曝光形成圖案，選擇性移除光刻膠以留下暴露出種子層的溝槽。通過將銅沈積到光刻膠溝槽中來形成通孔柱。然後移除剩余的光刻膠，蝕刻掉種子層，並在其上及其周圍層壓通常為聚合物浸漬玻璃纖維氈的介電材料，以包圍所述通孔柱。然後，可以使用各種技術和工藝來移除介電材料的一部分並暴露出通孔柱的頂部，例如機械磨光、抛光、化學蝕刻及化學機械抛光，以允許在其上形成下一金屬層。減薄過程可稱為平坦化或減薄。可在其上通過重複該過程來沈積後續的金屬導體層和通孔柱，以形成所需的多層結構。
在一個替代但緊密關聯的技術即下文所稱的“面板鍍覆”中，將連續的金屬或合金層沈積到基板上。在所述連續層的頂部沈積光刻膠層， 並在其中顯影出圖案。剝除顯影光刻膠的圖案，選擇性地暴露出其下的金屬，該金屬可隨後被蝕刻掉。未顯影的光刻膠保護其下方的金屬不被蝕刻掉，並留下直立的特徵結構和通孔的圖案。
在剝除未顯影的光刻膠後，可以在直立的銅特徵結構和/或通孔柱上或周圍層壓介電材料，如聚合物浸漬玻璃纖維氈。
通過上述圖案鍍覆或面板鍍覆方法創建的通孔層通常被稱為“通孔柱”和特徵層。銅是上述兩種層的優選金屬。
將會認識到，微電子演化的一般推動力涉及製造更小、更薄、更輕和更大功率的高可靠性產品。使用厚且有芯互連不能得到超輕薄的產品。為了在互連IC基板或插件中形成更高密度的結構，需要具有甚至更小連接的更多層。事實上，有時希望在彼此的頂部上堆疊元件。
如果在銅或其它合適的犧牲基板上沈積鍍覆層壓結構，則可以蝕刻掉基板，留下獨立的無芯層壓結構。可以在預先附著至犧牲基板的側面上沈積其它層，由此能夠形成雙面積層，從而最大限度地減少翹曲並有助於實現平坦化。
一種製造高密度互連的靈活技術是構建由在電介質基質中的金屬通孔或特徵結構構成的圖案或面板鍍覆多層結構。金屬可以是銅，電介質可以是纖維增強聚合物，通常是具有高玻璃化轉變溫度(Tg)的聚合物，例如聚酰亞胺。這些互連可以是有芯的或無芯的，並可包括用於堆疊元件的空腔。它們可具有奇數或偶數層。實現技術描述在授予Amitec-Advanced Multilayer Interconnect Technologies Ltd.的現有專利中。
例如，赫爾維茨(Hurwitz)等人的題為“高級多層無芯支撐結構及其製造方法(Advanced multilayer coreless support structures and method for their fabrication)”的美國專利US 7,682,972描述了一種製造包括在電介質中的通孔陣列的獨立膜的方法，所述膜用作構建優異的電子支撐結構的前體，該方法包括以下步驟：在包圍犧牲載體的電介質中製造導電通孔膜，和將所述膜與犧牲載體分離以形成獨立的層壓陣列。基於該獨立膜的電子基板可通過將所述層壓陣列減薄和平坦化，隨後終止通孔來形成。該公報通過引用全面並入本文。
赫爾維茨(Hurwitz)等人的題為“用於芯片封裝的無芯空腔基板及其製造方法(Coreless cavity substrates for chip packaging and their fabrication)”的美國專利US 7,669,320描述了一種製造IC支撐體的方法，所述IC支撐體用於支撐與第二IC芯片串聯的第一IC芯片；所述IC支撐體包括在絕緣周圍材料中的銅特徵結構和通孔的交替層的堆疊，所述第一IC芯片可粘合至所述IC支撐體，所述第二IC芯片可粘合在所述IC支撐體內部的空腔中，其中所述空腔是通過蝕刻掉銅基座和選擇性蝕刻掉累積的銅而形成的。該公報通過引用全部並入本文。
赫爾維茨(Hurwitz)等人的題為“集成電路支撐結構及其製造方法(integrated circuit support structures and their fabrication)”的美國專利US 7,635,641描述了一種製造電子基板的方法，包括以下步驟：(A)選擇第一基礎層；(B)將蝕刻阻擋層沈積到所述第一基礎層上；(C)形成交替的導電層和絕緣層的第一半堆疊體，所述導電層通過貫穿絕緣層的通孔而互連；(D)將第二基礎層塗覆到所述第一半堆疊體上；(E)將光刻膠保護塗層塗覆到第二基礎層上；(F)蝕刻掉所述第一基礎層；(G)移除所述光刻膠保護塗層；(H)移除所述第一蝕刻阻擋層；(I)形成交替的導電層和絕緣層的第二半堆疊體，導電層通過貫穿絕緣層的通孔而互連；其中所述第二半堆疊體具有與第一半堆疊體基本對稱的構造；(J)將絕緣層塗覆到交替的導電層和絕緣層的所述第二半堆疊體上：(K)移除所述第二基礎層，以及，(L)通過將通孔末端暴露在所述堆疊體的外表面上並對其塗覆終止物來終止基板。該公報通過引用全部並入本文。
本發明的第一方面涉及提供一種多層複合電子結構，其包括在X-Y平面中延伸的多個介電層並且還包括在基本垂直於X-Y平面的Z方向上延伸穿過至少一個介電層的至少一個堆疊柱同軸對，其中所述堆疊通孔柱同軸對包括中心柱，其被通過介電材料分離管與所述中心柱分離的環形柱包圍。
在一些實施方案中，所述堆疊通孔柱同軸對延伸通過多層堆疊體的多個層。
在一些實施方案中，所述中心柱伸出超過所述環形柱。
在一些實施方案中，所述堆疊柱同軸對延伸穿過多層複合電子結構的所有層。
在一些實施方案中，所述中心柱具有至少30微米的直徑，所述環形柱具有至少150微米的外徑，並且所述介電材料分離管具有至少30微米的厚度。
在一些實施方案中，所述堆疊柱的每個柱包括種子層和電鍍層。
在一些實施方案中，所述堆疊體包括交替的通孔層和特徵層。
在一些實施方案中，所述種子層包括銅。
在一些實施方案中，所述種子層還包括選自包括Ti、Cr、Ta、W及其組合的組別中的下方粘附層。
在一些實施方案中，所述粘附層還可用作蝕刻阻擋層，用以保護下方的銅免受蝕刻。
在一些實施方案中，所述電鍍層包括銅。
在一些實施方案中，所述介電材料包括聚合物。
在一些實施方案中，所述介電材料還包括陶瓷或玻璃。
在一些實施方案中，所述聚合物選自聚酰亞胺、環氧樹脂、雙馬來酰亞胺、三嗪及其共混物。
在一些實施方案中，所述介電材料還包括玻璃纖維。
在一些實施方案中，所述介電材料還包括顆粒填料。
本發明的第二方面涉及一種製造如權利要求1所述的多層複合電子結構的方法，包括以下步驟：a)獲得基板；b)沈積蝕刻阻擋層；c)沈積種子層；d)在所述種子層上沈積一層光刻膠；e)曝光所述光刻膠以形成包括至少一個柱同軸對的負性圖案；f)在所述負性圖案中電鍍金屬層；g)剝除所述光刻膠，留下直立的至少一個柱同軸對；h)移除所述種子層；i)在所述通孔層中的所述至少一個柱同軸對上層壓介電材料；和j)減薄所 述介電材料以暴露出所述金屬層。
所述方法還可包括通過重複步驟c)-j)來沈積附加層。
所述方法還可包括蝕刻掉所述基板的步驟。
一種製造多層複合電子結構的不同方法包括以下步驟：i)獲得基板；ii)用蝕刻阻擋層覆蓋所述基板；iii)用種子層覆蓋所述蝕刻阻擋層；iv)在所述種子層上電鍍金屬面板層；v)在所述金屬面板層上施加光刻膠層；vi)曝光所述光刻膠以形成包括至少一個柱同軸對的圖案；vii)蝕刻掉所述金屬層和種子層；viii)剝除所述光刻膠，留下直立的至少一個柱同軸對；ix)在所述通孔層中的所述至少一個柱同軸對上層壓介電材料；和x)減薄所述介電材料以暴露出所述金屬層。
所述方法還可包括通過重複步驟iii)-x)來沈積附加層。
本發明的第三方面涉及一種包括多層複合電子結構的電子器件，包括在X-Y平面內延伸的多個介電層並且包括在基本垂直於X-Y平面的Z方向上延伸通過至少一個介電層的至少一個堆疊柱同軸對，其中所述堆疊通孔柱同軸對包括被通過介電材料分離管與所述中心柱分離的環形柱包圍的中心柱。
術語微米或μm是指微米或10-6m。
現有技術：
100‧‧‧多層支撐結構
102、104、106‧‧‧特徵層、功能層
108‧‧‧特徵結構
110、112、114、116‧‧‧介電層
118‧‧‧通孔
本發明：
200‧‧‧互連結構
202‧‧‧內柱、金屬芯、內導體
204‧‧‧外導體環、環
206‧‧‧介電絕緣體、絕緣體、電介質
208‧‧‧同軸結構、絕緣體
210‧‧‧同軸連接
300‧‧‧多層複合電子結構
302A、302B、302C、302D‧‧‧介電層
304‧‧‧柱同軸對、同軸數據線、同軸堆疊柱結構
306‧‧‧中心柱
308‧‧‧環形柱
310‧‧‧隔離管
312‧‧‧介電材料
316‧‧‧種子層
318‧‧‧電鍍層
320‧‧‧特徵結構
322‧‧‧通孔
圖1是現有技術的多層複合支撐結構的簡化截面圖。
圖2是可負載信號或用作數據線的同軸結構的示意圖。
圖3是包括同軸柱堆疊體的多層複合電子結構的剖面圖。
圖4是示出一種產生包括提供柱同軸對的層的方法的流程圖。
圖5是示出另一種產生包括提供柱同軸對的層的方法的流程圖。
在不同的附圖中，相同的附圖標記和名稱指示相同的要素。
為了更好地理解本發明並示出本發明的可如何實施，純粹以舉例的方式參照附圖給出參考實施方式。
具體參照附圖細節時，必須強調的是特定的圖示是示例性的 並且目的僅在於說明性討論本發明的優選實施方案，並且基於提供被認為是對於本發明的原理和概念方面的描述最有用和最易於理解的圖示的原因而被呈現。就此而言，沒有試圖將本發明的結構細節以超出對本發明基本理解所必需的詳細程度來圖示；參照附圖的說明使本領域技術人員明顯認識到本發明的幾種形式可如何實際體現出來。
在以下說明中，涉及的是由在介電基體中的金屬通孔構成的支撐結構，特別是在聚合物基體中的銅通孔柱，如玻璃纖維增強的聚酰亞胺、環氧樹脂或BT(雙馬來酰亞胺/三嗪)或它們的共混物。
這是阿瑟斯(Access)公司的光刻膠和圖案或面板鍍覆和層壓技術的特徵，如在赫爾維茨(Hurwitz)等人的美國專利號為US 7,682,972、US 7,669,320和US 7,635,641的專利中所描述的，其通過引用並入本文，對於特徵結構的面內尺寸沒有有效的上限。
圖1是現有技術的多層複合支撐結構的簡化截面圖。現有技術的多層支撐結構100包括被絕緣各層的介電層110、112、114、116隔離的組件或特徵結構108的功能層102、104、106。穿過介電層的通孔118提供在相鄰的功能層或特徵層之間的電連接。因此，特徵層102、104、106包括在X-Y平面內通常敷設在所述層內的特徵結構108，以及跨介電層110、112、114、116導通電流的通孔118。通孔118設計為具有最小的電感並得到充分的隔離以在其間具有最小的電容。
已經發現阿米泰克公司(Amitech)(阿瑟斯(Access)公司)專利技術可用於製造諸如互連和印刷電路板的支撐結構並且被廣泛用在RF應用中，用於電話製造、通信例如數據傳輸進出互聯網等。
應該認識到，對於通過選擇性銅沈積(圖案鍍覆)或通過鍍覆和蝕刻形成的組件的面內尺寸基本沒有尺寸上限。
為了有利於高數據傳輸率，常規的銅引線受到限制。一種用作射頻信號傳輸線的現有技術是同軸電纜(Coax)。同軸電纜利用內部導體導通電信號，所述內部導體通常是圍繞有絕緣層的柔性實心或絞成股的銅線，所述絕緣層自身包覆有通常為織造金屬編織物的屏蔽層。同軸電纜經常用外部絕緣套進行保護。通常，屏蔽物保持接地電位並且對中心導體施 加電壓以傳輸電信號。同軸電纜的優點在於電場和磁場受到電介質限制，極少泄漏到屏蔽物外部，同時電纜外部的電場和磁場幾乎不會導致對電纜內部信號的幹擾。這種特性使得同軸電纜成為傳輸不能承受環境幹擾的弱信號或不能被允許輻射或耦合相鄰結構或電路的較高電信號的良好選擇。
同軸電纜的常見應用包括視頻及CATV分配、RF及微波傳輸、以及計算機及儀器數據連接。通常，結構的特徵阻抗由內部絕緣體的介電常數和內外導體的半徑所決定。
可控特徵阻抗的重要性在於源阻抗和負載阻抗應當匹配以確保最大功率傳輸和最小駐波比。同軸結構的其它重要特性包括作為頻率函數的衰減、電壓處理能力和屏蔽質量。
同軸電纜優於其它類型無線電傳輸線的一個優點在於在理想的同軸電纜內傳輸信號的電磁場僅存在於內外導體之間的空間內。這允許同軸電纜緊鄰金屬物體例如溝槽進行安裝，而沒有在其它類型傳輸線中發生的功率損失。類似地，在基板或互連中的同軸數據線可防止功率損失、串音和信號輻射。同軸結構還保護信號免受外部電磁幹擾。因此，在希望便攜設備使用充電電池以及甚至增加數據傳輸率的情況下，同軸數據線對於許多應用都是一個良好的設計選擇。
希望充分理解關於同軸結構的物理尺寸、頻率性能、衰減和功率處理能力的設計選擇。
同軸信號線需要絕緣(介電)材料的內部結構以保持中心導體與屏蔽物之間的空間。授予阿米泰克公司(Amitec)並且目前由阿瑟斯公司(Access)持有的鍍覆-層壓專利技術提供對這些參數的精確控制。
參照圖2，示出由電介質206間隔開的在環204結構中的金屬芯202.這提供可傳輸信號或用作數據線的同軸結構208。
利用阿米泰克公司(Amitec)的技術，同軸結構208可以用銅進行圖案化或面板鍍覆，然後可以在其上層壓介電材料210，用以提供包圍內導體202的絕緣體206和包圍外導體環204的絕緣體208。用於絕緣的介電材料可由熱塑性材料、熱固性材料製造，使用或不使用填料，並且使用或不使用纖維增強。
介電材料可包括聚合物基體，可能是聚酰亞胺、環氧樹脂、雙馬來酰亞胺、三嗪及其共混物。介電材料還可包括陶瓷或玻璃增強物，例如玻璃纖維和陶瓷顆粒填料。
該材料可作為預浸料使用並且可以設置在直立同軸金屬柱的同軸結構208上以形成隔離內柱202與外環柱208的介電絕緣體206。
可能的應用包括用於連接無線電發射器和接收器及其天線的輸入線和輸入線端子層、計算機網絡(互聯網)連接以及分配有線電視信號。
電沈積後層壓技術可產生同軸通孔以及具有繞芯的連續框架的其它結構。可以是精確的圓柱構造，如遠非對稱的結構，例如用於法拉第屏蔽的結構。
可實現的尺寸範圍為幾十到幾百微米，通常為30微米到200微米，但是對於內柱202可以低至20微米。
介電絕緣體206可以具有50到200微米範圍的半徑。外環柱208可以具有30微米的厚度。
包括一個或多個同軸連接210的互連結構200可被用於將芯片耦合至同軸電纜。同軸連接210能夠實現高數據傳輸率，並且可以用於各種應用，例如數據網絡、藍牙、RFID、精確控制激光直接成像。
參照圖3，示出多層複合電子結構300的剖面圖。多層複合電子結構300由多個在X-Y平面上延伸的介電層302A、302B、302C、302D制成，其中至少其中的一些，通常是其中的全部包括至少一個柱同軸對304，其在基本垂直於X-Y平面的Z方向上即通孔方向上延伸通過介電層，其中柱同軸對304包括被環形柱308包圍的中心柱306，環形柱308與中心柱306通過介電材料312的隔離管310而隔離。介電材料312通常與發現的介電材料相同並且與其余層共同製造。
在一些實施方案中，柱同軸對304被堆疊成延伸通過多層複合電子結構300的多個層302的柱同軸對堆疊體。在一些實施方案中，中心柱306延伸超過環形柱308以利於連接其上方的XY平面中的導體。通常，柱同軸對304的堆疊體延伸通過多層複合電子結構300的所有層。
在一些實施方案中，中心柱306具有至少30微米的直徑，環形柱308具有至少150微米的直徑，並且介電材料隔離管310具有至少30微米的厚度。
在一些實施方案中，柱同軸對堆疊體的每個柱包括種子層316(通常為銅的)以及電鍍層318(通常也為銅的)。
多層複合電子結構300除了包括在Z方向上(即穿過多層複合電子結構300的厚度)提供一個或多個同軸數據線304或信號通路的一個或多個柱同軸對堆疊體外，還包括已知的在特徵層中的其它特徵結構320和在通孔層中的通孔322，並且可以是熱沈、增強件和其它元件(未示出)。
介電材料312可包括聚合物基質，可能是聚酰亞胺、環氧樹脂、雙馬來酰亞胺、三嗪及其共混物。介電材料還可包括陶瓷或玻璃增強物，例如玻璃纖維和陶瓷顆粒填料。在一些實施方案中，介電材料被應用為在聚合物樹脂中包含織造玻璃纖維的預浸料。
參照圖4，一種形成包含柱同軸對的層的方法包括步驟：獲得基板一步驟a)；用蝕刻阻擋層覆蓋所述基板一步驟b)。該蝕刻阻擋層可由鉭、鎢、鉻、鈦、鈦-鎢組合、鈦-鉭組合、鎳、金、後續金層的鎳層、後續鎳層的金層、錫、鉛、後續鉛層的錫層、錫-鉛合金或錫-銀合金制成，並且可以利用物理氣相沈積法來塗覆。通常，蝕刻阻擋層是金屬，例如鈦Ti、鉻Cr、鉭Ta、鎢W及其組合。然後，塗覆通常為銅的種子層一步驟c)。所述種子層可通過例如濺射或化學鍍來沈積並且通常為0.5-1.5微米厚。可以在所述種子層上沈積一層光刻膠一步驟d)。然後，將所述光刻膠曝光以形成包括至少一個柱同軸對的負性圖案一步驟e)。在該負性圖案中沈積金屬層一步驟f)。接著剝除所述光刻膠一步驟g)，留下直立的至少一個柱同軸對，然後移除所述種子層一步驟h)。這可以通過將結構暴露於例如氫氧化銨或氯化銅的濕腐蝕劑中來實現。接著在通孔層中，在該至少一個柱同軸對上層壓介電材料一步驟i)。然後將電介質減薄以暴露出所述金屬層一步驟j)。
減薄步驟使結構平坦化並且通過機械研磨、抛光或化學機械抛光(CMP)移除其上的電介質而暴露出銅柱端部。
可以通過重複步驟c)-j)來沈積附加層。任選地，塗層通常為 0.04-0.1微米的鈦或鉭的粘附層。
然後，蝕刻掉基板；阻擋層保護銅。然後，選擇性移除阻擋層以保留銅。例如，Ti、W、Ta可利用包含CF4/O2或CF4/Ar的等離子體蝕刻劑來移除以進行選擇性移除而保留Cu。作為替代方案，1-3%HF溶液對於移除Ti保留銅非常有效。如果阻擋層是鎳，則可以使用已知的選擇性鎳剝離劑。
參照圖5，一種產生包括柱同軸對的層的替代方法包括以下步驟：獲得基板一步驟(i)並且用蝕刻阻擋層覆蓋所述基板一步驟(ii)，所述蝕刻阻擋層選自包括鈦Ti、鉻Cr、鉭Ta、鎢W及其組合的組別中的或者上述提及的其他材料。然後，在蝕刻阻擋層上施加通常為銅的種子層，這通常通過濺射或通過化學鍍進行一步驟(iii)。在種子層上沈積銅面板一步驟(iv)。在面板上塗覆一層光刻膠一步驟(v)。將所述光刻膠曝光以形成包括在柱同軸對之間的至少一個隔板的金屬柱的負性圖案一步驟(vi)。蝕刻掉銅以留下包括直立的至少一個柱同軸對的金屬柱圖案一步驟(vii)。蝕刻可以利用諸如氫氧化銨或氯化銅的濕腐蝕劑來完成。然後，剝除所述光刻膠-步驟(viii)。接著，在所述至少一個柱同軸對上層壓介電材料-步驟(ix)，然後將介電材料減薄以暴露出金屬層-步驟(x)。減薄步驟使結構平坦化並且通過機械研磨、抛光或化學機械抛光(CMP)移除其上的電介質而暴露出銅柱端部。
可以通過重複步驟(iii)-(x)來沈積附加層。
在電介質上沈積種子層時，可以先施加鈦或鉭的粘附層。該粘附層通常為0.04微米-0.1微米厚。
通過保留被電介質或光刻膠保護的外層，可以蝕刻掉基板；所述阻擋層保護銅。
包括本文所述的同軸堆疊柱結構304的多層電子支撐結構300可以引入到寬廣範圍的電子器件中，其中通過多層電子支撐結構300的厚度的快速信號速度是有用的。例如，多層電子支撐結構300可用於將多層電子支撐結構上方的芯片連接至多層電子支撐結構下方的印刷電路板。一種在支撐結構中的共沈積同軸特徵結構的應用是用於端接同軸電纜或用於耦合元件到同軸電纜上。
因此，本領域技術人員將會認識到，本發明不限於上文中具體圖示和描述的內容。而且，本發明的範圍由所附權利要求限定，包括上文所述的各個技術特徵的組合和子組合以及其變化和改進，本領域技術人員在閱讀前述說明後將會預見到這樣的組合、變化和改進。
在權利要求書中，術語“包括”及其變體例如“包含”、“含有”等是指所列舉的組件被包括在內，但一般不排除其他組件。
300‧‧‧多層複合電子結構
302A、302B、302C、302D‧‧‧介電層
304‧‧‧柱同軸對、同軸數據線、同軸堆疊柱結構
306‧‧‧中心柱
308‧‧‧環形柱
310‧‧‧隔離管
312‧‧‧介電材料
316‧‧‧種子層
318‧‧‧電鍍層
320‧‧‧特徵結構
322‧‧‧通孔

Claims (20)

  1. 一種多層電子支撐結構，其包括在X-Y平面中延伸的多個介電層，並且包括在基本垂直於X-Y平面的Z方向上延伸穿過至少一個介電層的至少一個堆疊柱同軸對，其中所述堆疊通孔柱同軸對包括被環形通孔柱包圍的中心柱，所述中心柱與所述環形通孔柱被介電材料隔離管所分隔開。
  2. 如權利要求1所述的多層電子支撐結構，其中所述堆疊柱同軸對延伸穿過所述多層電子結構的多個層。
  3. 如權利要求1所述的多層電子支撐結構，其中所述中心柱伸出超過所述環形柱。
  4. 如權利要求1所述的多層電子支撐結構，其中所述堆疊柱同軸對延伸穿過所述多層電子結構的所有層。
  5. 如權利要求1所述的多層電子支撐結構，其中所述中心柱的直徑為至少30微米，所述環形柱的外徑為至少150微米，並且所述介電材料的隔離管的厚度為至少30微米。
  6. 如權利要求1所述的多層電子支撐結構，其中所述堆疊柱中的每個柱包括種子層和電鍍層。
  7. 如權利要求6所述的多層電子支撐結構，其中所述種子層包括以下選擇之一：(i)選自Ti、Cr、Ta、W及其組合中的粘附層；(ii)選自Ti、Cr、Ta、W及其組合中的粘附層以及後續的銅層；和(iii)銅。
  8. 如權利要求6所述的多層電子支撐結構，其中所述電鍍層包括銅。
  9. 如權利要求1所述的多層電子支撐結構，其中所述介電材料包括聚合物。
  10. 如權利要求9所述的多層電子支撐結構，其中所述介電材料還包括陶瓷或玻璃增強物。
  11. 如權利要求9所述的多層電子支撐結構，其中所述聚合物包括聚酰亞胺、環氧樹脂、雙馬來酰亞胺、三嗪和/或其共混物。
  12. 如權利要求10所述的多層電子支撐結構，其中所述增強物包括玻璃纖維。
  13. 如權利要求10所述的多層電子支撐結構，其中所述增強物包括顆粒填料。
  14. 一種製造如權利要求1所述的多層複合電子結構的方法，包括以下步驟：(a)獲得基板；(b)用蝕刻阻擋層覆蓋所述基板；(c)在所述蝕刻阻擋層上施加種子層；(d)在所述種子層上沈積光刻膠層；(e)曝光所述光刻膠以形成包括至少一個柱同軸對的負性圖案；(f)所述負性圖案中沈積金屬層；(g)剝除所述光刻膠層，留下直立的所述至少一個柱同軸對；(h)移除所述種子層；(i)在所述通孔層中的所述至少一個柱同軸對上層壓介電材料；(j)減薄所述介電材料以暴露出所述金屬層。
  15. 如權利要求14所述的方法，還包括：通過重複步驟(c)-(h)來沈積附加層。
  16. 如權利要求14所述的方法，還包括：蝕刻掉所述基板的步驟。
  17. 一種製造如權利要求1所述的多層複合電子結構的方法，包括以下步驟：(i)獲得基板；(ii)用蝕刻阻擋層覆蓋所述基板；(iii)施加通常為銅的種子層；(iv)在所述種子層上沈積銅面板；(v)在所述面板上塗覆光刻膠層；(vi)曝光所述光刻膠以形成包括在柱同軸對之間的至少一個隔板的金屬柱負性圖案；(vii)蝕刻掉所述銅，以留下包括直立的至少一個柱同軸對的金屬柱圖案；(viii)剝除所述光刻膠；(ix)將介電材料層壓在所述通孔層中的所述至少一個柱同軸對上；和(x)減薄所述介電材料以暴露出所述金屬層。
  18. 如權利要求17所述的方法，還包括：通過重複步驟(iii)-(x)來沈積附加層。
  19. 如權利要求17所述的方法，還包括：蝕刻掉所述基板的步驟。
  20. 一種電子器件，包括如權利要求1所述的電子基板。
TW102107890A 2012-05-30 2013-03-06 具有全厚度同軸結構的多層電子結構 TWI625994B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13483185 2012-05-30
US13/483,185 US9185793B2 (en) 2012-05-30 2012-05-30 Multilayer electronic structure with through thickness coaxial structures

Publications (2)

Publication Number Publication Date
TW201404260A true TW201404260A (zh) 2014-01-16
TWI625994B TWI625994B (zh) 2018-06-01

Family

ID=48721530

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102107890A TWI625994B (zh) 2012-05-30 2013-03-06 具有全厚度同軸結構的多層電子結構

Country Status (5)

Country Link
US (1) US9185793B2 (zh)
JP (1) JP6142980B2 (zh)
KR (3) KR20130134994A (zh)
CN (1) CN103199079B (zh)
TW (1) TWI625994B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8652855B2 (en) * 2011-03-29 2014-02-18 Texas Instruments Incorporated Low resistance stacked annular contact
US9693455B1 (en) * 2014-03-27 2017-06-27 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with plated copper posts and method of manufacture thereof
CN104900628B (zh) * 2015-06-23 2018-03-16 上海航天电子通讯设备研究所 一种具有电磁屏蔽效能的垂直互连结构及其制作方法
US9673063B2 (en) * 2015-10-26 2017-06-06 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Terminations
US10672693B2 (en) 2018-04-03 2020-06-02 Intel Corporation Integrated circuit structures in package substrates
JP7308670B2 (ja) * 2019-06-27 2023-07-14 三菱電機株式会社 プリント配線板
CN114126187B (zh) * 2020-08-26 2024-05-10 宏恒胜电子科技（淮安）有限公司 具有内埋散热结构的线路板及其制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262478B1 (en) * 1997-04-08 2001-07-17 Amitec-Advanced Multilayer Interconnect Technologies Ltd. Electronic interconnect structure and method for manufacturing it
IL128200A (en) * 1999-01-24 2003-11-23 Amitec Advanced Multilayer Int Chip carrier substrate
JP3137186B2 (ja) * 1999-02-05 2001-02-19 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 層間接続構造体、多層配線基板およびそれらの形成方法
US6428942B1 (en) * 1999-10-28 2002-08-06 Fujitsu Limited Multilayer circuit structure build up method
US6605551B2 (en) * 2000-12-08 2003-08-12 Intel Corporation Electrocoating process to form a dielectric layer in an organic substrate to reduce loop inductance
JP2002353588A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 配線基板及び配線基板の製造方法
JP2004071700A (ja) * 2002-08-02 2004-03-04 Nec Electronics Corp 半導体記憶装置及びその製造方法
JP4192035B2 (ja) * 2003-05-27 2008-12-03 大日本印刷株式会社 配線基板の製造方法
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
JP2005285849A (ja) * 2004-03-26 2005-10-13 North:Kk 多層配線基板製造用層間部材とその製造方法
JP4430976B2 (ja) * 2004-05-10 2010-03-10 富士通株式会社 配線基板及びその製造方法
SG135065A1 (en) * 2006-02-20 2007-09-28 Micron Technology Inc Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods
DE102004060962A1 (de) * 2004-12-17 2006-07-13 Advanced Micro Devices, Inc., Sunnyvale Mehrlagige gedruckte Schaltung mit einer Durchkontaktierung für Hochfrequenzanwendungen
IL171378A (en) * 2005-10-11 2010-11-30 Dror Hurwitz Integrated circuit support structures and the fabrication thereof
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
US7404250B2 (en) 2005-12-02 2008-07-29 Cisco Technology, Inc. Method for fabricating a printed circuit board having a coaxial via
IL175011A (en) 2006-04-20 2011-09-27 Amitech Ltd Coreless cavity substrates for chip packaging and their fabrication
US7682972B2 (en) 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication

Also Published As

Publication number Publication date
TWI625994B (zh) 2018-06-01
KR20130134994A (ko) 2013-12-10
KR20160034871A (ko) 2016-03-30
CN103199079A (zh) 2013-07-10
US20130319738A1 (en) 2013-12-05
KR20140135929A (ko) 2014-11-27
JP6142980B2 (ja) 2017-06-07
JP2013251519A (ja) 2013-12-12
US9185793B2 (en) 2015-11-10
CN103199079B (zh) 2016-01-27

Similar Documents

Publication Publication Date Title
TWI625994B (zh) 具有全厚度同軸結構的多層電子結構
US20160081201A1 (en) Multilayer electronic structure with integral faraday shielding
KR101680593B1 (ko) 내장형 칩 패키지 구조물
US8816218B2 (en) Multilayer electronic structures with vias having different dimensions
US9949373B2 (en) Interposer frame with polymer matrix and methods of fabrication
TW201448700A (zh) 在芯片和基板之間的新型端接和連接
US9440135B2 (en) Multilayer electronic structures with integral vias extending in in-plane direction
KR101618046B1 (ko) 신규한 전송 라인을 갖는 ic 지지 기판
KR101770148B1 (ko) 폴리머 매트릭스를 가진 인터포저 프레임
CN111741592A (zh) 多层基板及其制作方法