CN109714887A - 一种印制电路板及其制备方法和电子设备 - Google Patents

Abstract

本发明提供一种印制电路板及其制备方法和电子设备，所述印制电路板包括：至少两层基材，所述至少两层基材依次堆叠设置，每层所述基材包括介质层和设置于所述介质层上表面的导电层，在堆叠方向上，所述介质层与所述导电层依次交替设置，至少一层所述基材沿所述堆叠方向开设有过孔；以及填充所述过孔的孔芯，所述孔芯与所述导电层绝缘，所述孔芯与至少一层所述介质层的至少下表面相接触。通过将孔芯设置为与基材介质层的下表面接触，由于介质层的下表面能够限制孔芯移动，从而能够增加孔芯与PCB的附着力，降低孔芯脱离过孔的可能性。

Description

一种印制电路板及其制备方法和电子设备

技术领域

本发明涉及电子技术领域，尤其涉及一种印制电路板及其制备方法和电子设备。

背景技术

电子设备中通常包括印制电路板(Printed Circuit Board，缩写为PCB)上，各种电气元件焊接在PCB上，并通过贯穿PCB的过孔走线实现上下导通。

现有PCB的制作方法通常是先将多层基材压合，然后通过钻孔制作过孔，最后在过孔内填充导电介质，例如铜，形成孔芯。所以现有的PCB的过孔中的孔芯各部分直径是一致的，所以这种过孔的孔芯与PCB的附着力较小，在PCB受力时，容易向上脱离过孔。

发明内容

本发明实施例提供一种印制电路板及其制备方法和电子设备，以解决现有过孔的孔芯与PCB的附着力较小的问题。

为了解决上述技术问题，本发明是这样实现的：

第一方面，本发明实施例提供了一种印制电路板，所述印制电路板包括：

至少两层基材，所述至少两层基材依次堆叠设置，每层所述基材包括介质层和设置于所述介质层上表面的导电层，在堆叠方向上，所述介质层与所述导电层依次交替设置，至少一层所述基材沿所述堆叠方向开设有过孔；以及

填充所述过孔的孔芯，所述孔芯与所述导电层绝缘，所述孔芯与至少一层所述介质层的至少下表面相接触。

第二方面，本发明实施例提供了一种电子设备，包括以上所述的印制电路板。

第三方面，本发明实施例提供了一种印制电路板的制备方法，用于制作印制电路板，所述方法包括以下步骤：

在基材的介质层上表面设置导电部；

对所述基材开设贯通所述介质层与所述导电部，且孔径小于所述导电部直径的过孔，以在所述介质层的上表面形成导电外圈；

将至少两层所述基材进行压合；

向所述过孔内填充导电介质，以使所述导电介质与所述导电外圈形成一体的孔芯。

第四方面，本发明实施例提供了一种印制电路板的制备方法，用于制作印制电路板，所述方法包括以下步骤：

在至少两层基材上开设过孔，所述至少两层基材的过孔的孔径不相同；

按照过孔孔径由大至小的顺序，依次将所述至少两层基材进行压合；

向所述至少两层基材的过孔内填充导电介质，以形成孔芯。

这样，本发明实施例中，通过将孔芯设置为与基材介质层的下表面接触，由于介质层的下表面能够限制孔芯移动，从而能够增加孔芯与PCB的附着力，降低孔芯脱离过孔的可能性。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种基材的结构示意图；

图2是本发明实施例提供的一种PCB的结构示意图；

图3是本发明实施例提供的另一种基材的结构示意图；

图4是本发明实施例提供的另一种PCB的结构示意图；

图5是本发明实施例提供的另一种PCB的结构示意图；

图6是本发明实施例提供的一种PCB的制备方法的流程图；

图7是本发明实施例提供的另一种PCB的制备方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提供了一种PCB。

在一个实施例中，该PCB包括至少两层依次堆叠设置的基材110。

如图1至图4所示，本实施例中以该PCB包括三层基材110为例说明，显然，实施时，基材110的具体数量可以根据实际情况设定。

每一层基材110包括导电层112和介质层113，其中，导电层112设置于介质层113的上表面。

一般来说，PCB的上表面指的是PCB用于设置焊盘140或焊接电器元件的一侧表面，而下表面则指的是与上表面相对的一侧表面。而介质层113的上表面则指的是介质层113靠近PCB的上表面的一侧表面，介质层113的下表面则指的是介质层113靠近PCB的下表面的一侧表面。

导电层112用导电材料制成，通常为铜或银等导电性能较好的导体，导电层112可以连接地线，以起到对信号的屏蔽和保护作用。介质层113由绝缘材料制成，因此通常又称作绝缘层，介质层113由主要起到支撑导电层112的作用。

在基材110的堆叠方向上，介质层113和导电层112与依次交替设置。如图2和图4所示，也可以理解为，PCB的最下方为一层介质层113，该介质层113上设置有导电层112，导电层112上进一步设置有下一基材110的介质层113，介质层113和导电层112依此类推交替设置。

如图1至图4所示，至少一层基材110开设有沿基材110堆叠方向过孔111。当存在未开设过孔111的基材110时，PCB上相当于形成一个盲孔，而当每一层基材110上均开设有过孔111时，PCB上相当于形成一个贯穿PCB的通孔。

过孔111用于使位于不同层的走线相导通，过孔111内通过材料介质填充以形成孔芯120，孔芯120与导电层112相绝缘，而与需要相导通的走线电连接。

如图5所示，过孔111可以单独设置，过孔111内的孔芯120通过走线与其他结构，例如设置于介质层113上的焊盘140，电相连。此外，还可以在过孔111上直接设置焊盘140，然后将电器元件焊接在焊盘140上，也能实现电器元件与过孔111内孔芯120的电连接。。

实施时，可以使孔芯120与导电层112间隔设置，以实现孔芯120与导电层112相绝；还可以在孔芯120和导电层112之间设置绝缘材料，例如涂覆绝缘树脂或设置绝缘橡胶等，以实现孔芯120与导电层112相绝缘。

孔芯120与至少一层介质层113的至少下表面相接触，以阻止孔芯120在基材110的堆叠方向上脱离过孔111。

由于焊盘140或电器元件均位于PCB的上表面，而孔芯120受到的外力主要来自焊盘140或电器元件的拉扯，所以孔芯120通常由上表面一侧脱离PCB，而孔芯120的下方通常未设置任何结构，所以孔芯120通常难以从下表面脱离PCB。

本实施例中，孔芯120与至少一层介质层113的下表面相接触，如果孔芯120受到沿着PCB的下表面到上表面方向的力，那么孔芯120将会与该介质层113的下表面抵接，并受到来自该介质层113的阻力，相当于介质层113将孔芯120卡在过孔111内，实现阻止孔芯120向上脱离过孔111，能够降低孔芯120脱离过孔111的可能性。

在一个实施例中，如图1和图2所示，孔芯120包括预置于基材110上的导电外圈121，孔芯120还包括内芯112，导电介质填充于过孔111内并形成内芯122，内芯122与导电外圈121形成一体的孔芯120。

具体的，至少一层基材110的介质层112的上表面上设置有导电外圈121，且至少存在一个导电外圈121与一层介质层113的下表面相接触。

也可以理解为，位于最底层的介质层113的上表面设置有导电外圈121，或者至少一层位于中间的介质层113的上表面设置有导电外圈121。

应当理解的是，在位于最上层的介质层113的上表面设置的导电外圈121的，无法与其他介质层113的下表面抵接，也就无法实现增加孔芯120的拉拔力，所以，需要在最上层的介质层113以外的介质层113上设置导电外圈121。

导电外圈121与内芯122可采用相同的材料，也可以采用能牢固结合的材料。实施时，导电外圈121固定在基材110上，由于孔芯120与基材110的导电层112绝缘设置，实际上，导电外圈121是固定在基材110的介质层113上。

当多层基材110堆叠设置时，导电外圈121将与设置有该导电外圈121的基材110上方的基材110相接触，也可以理解为，当多层基材110堆叠设置时，导电外圈121被夹持在相邻两层介质层113之间。在向过孔111内填充导电介质形成内芯122后，内芯122与导电外圈121结合成一体的结构，并形成孔芯120。这样，就相当于孔芯120的一部分被夹持在相邻的两层介质层113之间，从而实现增加孔芯120与PCB的附着力，降低孔芯120向上脱离过孔111的可能性。

进一步的，各介质层113上的导电外圈121的内径是相等的，且等于过孔111的内径。这样，各开设有过孔111的介质层113上，其过孔111的内径也均是相等的。

在一个较佳的具体实施方式中，可以在每一层介质层113上均设置一个导电外圈121，能进一步增加内芯120的拉拔力，使孔芯120与PCB结合的更加牢固。

进一步的，在一个具体实施方式中，如图5所示，位于同一基材110上的多个过孔111复用同一导电外圈121。这样，多个过孔111的孔芯120相当于形成了一个整体，同时也增加了导电外圈121与上层基材110的抵接面积，能够使得孔芯120与PCB结合的更加牢固。

在另一个实施例中，至少两层基材110上开设有过孔111，且在堆叠方向上，也就是沿着由PCB的下表面到上表面的方向，各过孔111的孔径逐渐减小。

具体的，如图3和图4所示，本实施例中以每一层基材110上均开设有一个过孔111为例说明。

沿着由PCB的下表面到上表面的方向上，每层基材110上的过孔111的尺寸逐渐减小。由于形成孔芯120的导电介质材料填充满过孔111，所以孔芯120的形状与过孔111的形状是一致的，也就是说孔芯120位于各过孔111内的部分的外径等于各过孔111的内径。这样，相当于孔芯120位于每一过孔111内的部分的尺寸均大于上层过孔111的尺寸，当孔芯120受到向上的力的时候，孔芯120会与上层的介质层113相抵接。

应当理解的是，如果孔芯120的直径过小，则其断裂的可能性会提高；此外，如果孔芯120的直径过小，还可能导致孔芯120的局部电阻过大，影响其导电性能。因此，本实施例中，每层基材110上的过孔111的尺寸逐渐减小，且过孔111的尺寸的最小值应当综合孔芯120的材料的强度和导电性能等因素综合确定，从而确保孔芯120的力学性能及电学性能符合使用要求。

显然，上述两个实施例的方案还可以互相结合，各基材110上的过孔111的尺寸沿着由PCB的上表面到下表面的方向逐渐增加，且各层基材110上还设置了导电外圈121，这样，能进一步增加孔芯120与PCB的连接强度。

进一步的，该PCB至少包括两个孔芯120，且这两个孔芯120通过至少两根走线并联。

如图5所示，图5中的PCB包括上下两层基材110，焊盘140下方的孔芯120和独立的孔芯120之间通过两根走线相连，这样，其中一根走线断裂时，另一根走线仍能实现焊盘140与孔芯120之间的导通，使得PCB能够正常使用。

为了进一步提高PCB的可靠性，上述至少两根相并联的走线包括至少一条位于PCB表面的表层走线131和至少一条设置于各基材110之间的内层走线132。

应当理解的是，如果两根走线均为表层走线131或均为内层走线132，可能会由于同样的原因而同时损坏，通过设置至少一根走线为表层走线131，至少一根走线为内层走线132，降低了各走线同时损坏的可能性。

各走线可以平行设置，这里的平行指的是两根走线的投影相重合，更便于设计PCB，显然，各走线也可以不平行设置，实施时，可以根据电器元件的布局适当调节走线的方式，此处不作进一步限定和描述。

第二方面，本发明实施例还提供了一种电子设备，包括以上任一项所述的PCB。

该电子设备可以是包括但不限于手机、平板电脑、可穿戴设备、电子计算机等电子设备，此处不作进一步限定和描述。由于本实施例的技术方案包括了上述实施例的全部技术方案，因此至少能实现上述全部技术效果，此处不再赘述。

本发明还提供了一种PCB的制备方法。

如图6所示，在一个实施例中，该PCB的制备方法包括以下步骤：

步骤601：在基材110的介质层113上表面设置导电部。

本实施例中先制作基材110上的导电外圈121。

实施时，首先确定需要设置导电外圈121的基材110，然后在这些需要设置导电外圈121的基材110上设置导电部。导电部通常选用导线性能较好的材料，例如铜或银等。导电部的形状可以根据实际需求设置，例如包括但不限于圆形、方形等。

所使用的基材110包括导电层112和介质层113，且导电层112设置于介质层113的上表面，具体可参考上述PCB实施例中的基材110。

与导电层112类似的，导电部也设置在基材110的介质层113的上表面。由于导电部不能与基材110的导电层112相导通，所以可以使导电部与导电层112间隔设置或在导电部与导电层112之间设置绝缘材料以确保导电部与导电层112互相绝缘。

步骤602：对所述基材110开设贯通所述介质层113与所述导电部，且孔径小于所述导电部直径的过孔111，以在所述介质层113的上表面形成导电外圈121。

接下来在导电部所在的区域开始一个贯穿介质层113和导电部的过孔111，过孔111的孔径小于导电部的直径，也就是说，过孔111是开设在导电部所在的范围内，这样，在开设完过孔111之后，导电部形成了一个位于介质层113的过孔111周围的导电外圈121。

如果各层基材110上相对应的位置均开设一个贯穿基材110的过孔111，当各层基材110堆叠形成PCB后，则在PCB上形成一个贯穿PCB的通孔。

如果存在未开设有通孔的基材110，仅有部分基材110上开设有过孔111，这样，当各层基材110堆叠形成PCB后，PCB上则形成一个盲孔。

步骤603：将至少两层所述基材110进行压合。

将开设有过孔111的各基材110压合后，则形成了PCB，且该PCB的介质层113上包括导电外圈121。具体的压合操作可参考现有的PCB的制作方式，此处不作进一步限定和描述。

步骤604：向所述过孔111内填充导电介质，以使所述导电介质与所述导电外圈121形成一体的孔芯120。

填充过孔111的导电介质通常为铜等，填充的方式可参考现有的电化学填充等填充方式。所填充的导电介质实际上形成上述实施例中的内芯122，导电介质可以与导电外圈121的材料相同，或者导电介质能够与导电外圈121紧密固定，这样，在填充导电介质后，能够形成一体的孔芯120。

这样，所制作的PCB的孔芯120的一部分被夹持在相邻的两层介质层113之间，从而实现增加孔芯120与PCB的附着力，降低孔芯120向上脱离过孔111的可能性。

如图7所示，在一个实施例中，该PCB的制备方法包括以下步骤：

步骤701：在至少两层基材110上开设过孔111，所述至少两层基材110的过孔111的孔径不相同。

此处，开设过孔111的方式可参考上述实施例或现有开孔方式。其主要区别在于，本实施例中开设由过孔111的基材110的数量为至少两层，且孔径不能完全相等。

步骤702：按照过孔111孔径由大至小的顺序，依次将所述至少两层基材110进行压合。

可以理解为，在PCB由上到下的方向上，各基材110上开设的过孔111的孔径逐渐增加。在将各层基材110按照该顺序排布之后，通过层压工艺将各层110基材压合为PCB。

步骤703：向所述至少两层基材110的过孔111内填充导电介质，以形成孔芯120。

在向过孔111内填充导电介质并形成孔芯120时，由于孔芯120的材料填充满过孔111，所以孔芯120的形状与过孔111的形状是一致的，也就是说孔芯120位于各过孔111内的部分的外径等于各过孔111的内径。相当于孔芯120位于每一过孔111内的部分的尺寸均大于上层过孔111的尺寸，当孔芯120受到向上的力的时候，孔芯120会与上层的介质层113相抵接，从而增加了孔芯120与PCB的附着力，降低孔芯120向上脱离过孔111的可能性。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种印制电路板，其特征在于，所述印制电路板包括：

至少两层基材，所述至少两层基材依次堆叠设置，每层所述基材包括介质层和设置于所述介质层上表面的导电层，在堆叠方向上，所述介质层与所述导电层依次交替设置，至少一层所述基材沿所述堆叠方向开设有过孔；以及

填充所述过孔的孔芯，所述孔芯与所述导电层绝缘，所述孔芯与至少一层所述介质层的至少下表面相接触。

2.如权利要求1所述的印制电路板，其特征在于，所述孔芯包括：

至少一个导电外圈，所述至少一个导电外圈分别预置于至少一层介质层的上表面，至少一个所述导电外圈与至少一层介质层的下表面相接触；以及

内芯，所述内芯填充于所述过孔内，且与所述至少一个导电外圈形成一体。

3.如权利要求2所述的印制电路板，其特征在于，每层所述介质层的上表面预置有所述导电外圈。

4.如权利要求3所述的印制电路板，其特征在于，每层所述介质层的导电外圈的内径相同，所述过孔的孔径与所述导电外圈的内径相同。

5.如权利要求1中所述的印制电路板，其特征在于，至少两层所述基材沿所述堆叠方向开设有过孔；

在所述堆叠方向上，所述过孔的孔径逐渐减小。

6.如权利要求1至4中任一项所述的印制电路板，其特征在于，所述印制电路板包括至少两个孔芯；

所述至少两个孔芯通过至少两根走线并联。

7.如权利要求5所述的印制电路板，其特征在于，所述至少两根走线包括至少一条位于所述印制电路板表面的表层走线和至少一条设置于各所述基材之间的内层走线。

8.一种电子设备，其特征在于，包括权利要求1至7中任一项所述的印制电路板。

9.一种印制电路板的制备方法，其特征在于，用于制作权利要求2至4中任一项所述的印制电路板，所述方法包括以下步骤：

在基材的介质层上表面设置导电部；

对所述基材开设贯通所述介质层与所述导电部，且孔径小于所述导电部直径的过孔，以在所述介质层的上表面形成导电外圈；

将至少两层所述基材进行压合；

向所述过孔内填充导电介质，以使所述导电介质与所述导电外圈形成一体的孔芯。

10.一种印制电路板的制备方法，其特征在于，用于制作权利要求5所述的印制电路板，所述方法包括以下步骤：

在至少两层基材上开设过孔，所述至少两层基材的过孔的孔径不相同；

按照过孔孔径由大至小的顺序，依次将所述至少两层基材进行压合；

向所述至少两层基材的过孔内填充导电介质，以形成孔芯。