JP2006510204A - 導電性高分子素子及びその製造方法 - Google Patents

Abstract

電子素子がプリント回路基板製造方法を用いて製造される。特に、薄層状素子は、第１金属層（１２）と、第２金属層（１４）と、第１金属層と第２金属層との間に挟まれた少なくとも一つの素子材料層とを備える。第１絶縁材料層（４０）が第１金属層を実質上覆う。第３金属層（４８）が第１絶縁材料層（４０）上に設けられる。この第３金属層（４８）は、第１端子（９０）及び第２端子（９２）を提供するために分けられる。第１端子（９０）は、第１絶縁材料層（４０）を通って形成された導電性相互配線（８４）によって第１金属層（１２）に電気的に接続される。第２端子（９２）は、第１金属層（１２）及び少なくとも一つの素子材料層（１６）を貫通すると共に第１金属層（１２）及び少なくとも一つの素子材料層（１６）から絶縁される絶縁導電性チャネルを含む導電性通路（６８）によって第２金属層（１４）に電気的に接続される。絶縁チャネルの使用は、経済的な製造方法を提供し、使用する素子材料の実効面積を最大にする。ＰＴＣコンポーネントがこの方法により製造される。

Description

本発明は、電子素子（電子デバイス）の分野に一般に関連する。更に詳しくは、この発明は、過電流保護のために設計され、プリント回路基板（ＰＣＢ）用途に表面実装され得る正の温度係数（ＰＴＣ）素子に関する。

多くの導電性材料の比抵抗（固有抵抗／抵抗率）は、温度によって変化することはよく知られている。例えば、ＰＴＣ材料の比抵抗は、該材料の温度が上がるにつれて大きくなる。そのような材料の例は、導電性充填材を該材料に分散させることにより電気的伝導性に作られた有機高分子（有機ポリマー）である。これらのポリマーは、ポリエチレン、ポリプロピレン、エチレン／プロピレン・コポリマーといったポリオレフィンを一般に含む。

一般的に、導電性高分子ＰＴＣ素子は、上下の金属箔電極間に挟まれた導電性高分子ＰＴＣ材料からなる層を含む。先行技術は、単一層素子及び複数層素子を含み、後者は、上下面上に外側金属箔を有し、かつ一又は複数の内側金属箔電極によって分離された二以上の導電性高分子層を含む。そのような素子及び該素子の製造方法の例は、次の米国特許に開示されており、それら文献の開示は参照によりここに組み込まれる。すなわち、米国特許第６，４２９，５３３号、同第６，３８０，８３９号、同第６，３７７，４６７号、同第６，２４２，９９７号、同第６，２３６，３０２号、同第６，２２３，４２３号、同第６，１７２，５９１号、同第６，１２４，７８１号、同第６，０２０，８０８号及び同第５，８０２，７０９号である。

臨界温度もしくはスイッチング温度と一般に呼ばれるある値以下の温度では、上記タイプのＰＴＣ材料は、比較的低い一定の比抵抗を示す。しかしながら、ＰＴＣ材料の温度が臨界温度を超えて上昇するにつれ、該材料の比抵抗は、温度とともに急激に高くなる。該材料の温度が、臨界温度もしくはスイッチング温度未満に下がると、その低い一定値に戻る。この効果、電子ＰＴＣ素子の製造に用いられており、電気回路における過電流保護を提供する。ここで、電気回路は、一般に、負荷と直列に配置される。

エレクトロニクス産業には、小型化、特に部品（コンポーネント）の物理的寸法の縮小に向かう現行の傾向がある。これを実現した一つの方法は、表面実施技術（ＳＭＴ）部品の導入である。ＳＭＴ部品において、素子は、回路基板に直接はんだ付けされ、その際、素子上のリード及び回路基板における対応する穴のためのスペース要求を廃する。依然として、他の電子応用分野と同様に、ＳＭＴにおいて、素子の実効（有効）表面積もしくはフットプリントを最小化する現行のニーズがある。しかしながら、ＰＴＣ素子の操作上の必要条件（動作要求）は、ＰＴＣ材料の操作上の（動作）表面積が低減され得る程度を制限する。

素子の操作上の必要条件に基づく実効表面積に対するこのニーズは、小さいＳＭＴ ＰＴＣ素子の設計における最大制限要因である。例えば、ある一定のフットプリントに対する実効表面積を最大化するため、ＰＴＣ素子のための二つの電気端子は、素子の両端部に配置され得る。これは、ＰＴＣ材料の表面積の完全利用を助長する一方、必要なはんだ付け法がプリント回路基板（ＰＣＢ）における貴重なスペースを占め、効果的にＰＴＣ素子のフットプリントを増やす。

この問題に対する既知の解決策は、ＰＴＣ素子の底面に二つの電気端子を配置することである。しかしながら、これは、ＰＴＣ素子の上方箔電極層から底面の端子への結線（接続）を設けることを必要とする。この結線は、ＰＴＣ材料の実効面積を著しく低減するか、又は、コスト増となるラップアラウンド接続（結線）の使用を必要する。例えば、米国特許第６，２９２，０８８号において、相互配線が素子を貫通するＰＴＣ素子が開示される。相互配線が二つの金属層を短絡させないように、相互配線に隣接する一方の金属層の一区域が除去され、絶縁障壁を与える。しかしながら、この区域の除去は、絶縁を提供するために除去された金属層の面積がＰＴＣ材料の厚さとほぼ一致するため、ＰＴＣ素子の実効表面積を著しく低減する。その上、絶縁された金属の面積、及び、これに対応するＰＴＣ材料の領域は、電気結線（電気接続）を提供する以外の目的を果たさない。米国特許第６，３７７，４６７号は、素子の底面に一対の端子を有するＰＴＣ素子を開示する。該端子は、これら端子を互いから絶縁（分離）すると共に、ＰＴＣ材料の下（底面）にある電極からも絶縁するため、絶縁層の上部に配置される。一対の端子各々は、相互配線によって素子の上部側における対応する端子に接続される。該相互配線はまた、ＰＴＣ材料の電極に電気的接続を与える。しかしながら、相互配線が二つの電極を短絡させないように、各相互配線に隣接する一方の金属電極の一区域が除去され、絶縁障壁を与える。従って、ＰＴＣ素子の実効面積は著しく低減される。

米国特許第５，９０７，２７２号及び第５，８８４，３９１号は、上方箔層から底面の端子への接続（結線）がラップアラウンド導線配列によって与えられるＰＴＣ素子の例を示す。この構成は、相互配線の提供においてＰＴＣ材料の表面積を無駄にするのではなく、ＰＴＣ材料を導電性層で巻く（包む）ことによって電気的接続を作る。しかしながら、これらの特許の製造法は、非効率で高コストであろうことが示唆される。

従って、ＰＣ基板においてある一定のフットプリント内のＰＴＣ材料の有効実効表面積が最大となり、かつ、上方電極を下方電極へと接続するために必要な配線（結線）が最適な面積を使用し、同時にＰＴＣ材料の実効面積を低減しない改良されたＳＭＴ ＰＴＣ素子及びその製造方法が必要とされている。

一側面において、本発明は、第１金属層と第２金属層との間に挟まれた、素子材料からなる少なくとも一つの層（素子材料層）を含む構造（構造体）から電子素子を製造する方法を提供する。本方法は、第１金属層と第２金属層と上記素子材料とを通る第１開口を形成する工程と、第１金属層に第１絶縁材料層を付ける（適用する／重ね設ける）工程と、第１開口の壁を絶縁する工程と、第１絶縁材料層上に第３金属層を設ける工程と、第１開口によって規定される領域内に第２開口を形成する工程と、第２開口を通って上面間に第１電気相互配線（（第１）電気相互接続（回路））を設ける工程と、第３金属層と第１金属層との間に電気相互配線（電気相互接続（回路））を作る工程と、第１及び第２電極領域（第１及び第２端子）を形成するため、第３金属から金属を選択的に除去する工程を含む。ここで、上記第１端子は、第３金属層と第１金属層との間に作られた上記電気相互配線を含み、また、第２端子は、めっきされた第２開口を含む。

該素子の一側部から他側部への通路を提供するため、絶縁された導電性チャネルを用いることにより、活物質の実効表面積が最大化さ得る。すなわち、これは、該素子の上下面間に相互配線を提供するため、該チャネルによって占められる面積のみが必要とされるからである。

本方法は、第２金属層上に第２絶縁材料層を付ける工程と、上記第２開口を形成する前に第２絶縁材料層上に第４金属層を設ける工程とを更に含み得る。

上記第１開口の壁を絶縁する工程は、第１金属層に第１絶縁材料層を付ける工程、及び／又は、第２金属層に第２絶縁材料層を付ける工程によって少なくとも一部が行われ得る。

上記（第１及び第２）絶縁層を適用する前に、第３開口が、第１金属層と第２金属層と素子材料からなる少なくとも一つの層とを通って形成され得る。その後、第４開口が、第３開口によって規定される領域内に形成され得る。するとすぐに、第４開口は、該素子の上下面間に第２電気相互配線を与えるためにめっきされ得る。

第３及び第４端子は、第４金属層から材料（金属）を選択的に除去する付加的工程を用いて形成され得る。

第１及び第３開口は、該素子の両端部に形成され得る。

本方法は、第１及び第２金属層に個片化基準を形成する最初の工程を含み得る。

有利には、第１金属層に第１絶縁材料層を付ける工程、及び第１絶縁材料層上に第３金属層を設ける工程は、樹脂被覆金属、随意的には樹脂被覆銅の適用による単一の工程で行われ得る。

同様に、第２金属層に第２絶縁材料層を付ける工程、及び第２絶縁材料層上に第４金属層を設ける工程は、樹脂被覆金属、随意的には樹脂被覆銅の適用による単一の工程で行われ得る。

随意的に、第１金属層と第２金属層との間に挟まれた素子材料からなる少なくとも一つの層を含む構造は、交互の素子材料層及び金属層を含む複数層構造であり得る。

素子を製造する本方法は、特にＰＴＣ素子の製造に適しており、この場合、素子材料はＰＴＣ材料である。

第１金属層と第２金属層との間に挟まれた素子材料からなる少なくとも一つの層を含む構造は、積層シートとして準備（提供）され得る。

本発明の別の側面は、第１金属層と、第２金属層と、第１金属層と第２金属層との間に挟まれた、素子材料からなる少なくとも一つの層（素子材料層）とを備えた電子素子が提供され、第１及び第２金属層は、素子材料のための電極としての役割を果たす。第１端子は、該素子に対する第１電気接続（（第１）電気配線（回路））のために設けられる。第２端子は、該素子に対する第２電気接続のために設けられる。第１端子は、第１金属層に電気的に接続され、第２端子は、第１金属層から絶縁され、かつ、第１金属層及び素子材料を貫通すると共に第１金属層及び素子材料から絶縁される導電性チャネルによって第２金属層に電気的に接続される。該導電性チャネルは金属めっきされたチャネルであり得る。

第２端子は、第１絶縁材料層によって第１金属層から絶縁され得る。この第１絶縁材料層は、第１金属層を実質上覆い得る。

第１絶縁材料層上に第３金属層が設けられ得る。この第３金属層は、第１端子及び第２端子を提供するため、分離領域によって分けられ得る。

本素子は、該素子に第３電気接続を与えるための第３端子と、該素子に第４電気接続を与えるための第４端子とを更に備え得る。第４端子は、第２金属層に電気的に接続され、また、第３端子は、第２金属層から絶縁され、第２金属層及び素子材料を貫通すると共に第２金属層及び素子材料から絶縁される第２導電性チャネルによって第１金属層に電気的に接続される。

第２導電性チャネルは、金属めっきされたチャネルであり得、また、該素子の一端部に設置され得る。更には、第１導電性チャネル及び第２導電性チャネルは、
該素子の両端部に設置され得る。

第２端子は、第２絶縁材料層によって第２金属層から絶縁され得、また、第２絶縁材料層は、第２金属層を実質上覆い得る。

第４端子は、第２絶縁材料層を通って形成された相互配線によって第２金属層に電気的に接続され得る。

該素子の端子は、随意的にニッケル、銅及び／又は金によってめっきされ得る。上記絶縁材料は硬化樹脂を含み得る。上記少なくとも一つの素子材料層は、交互の素子材料層及び金属層を含み得る。

該素子はＰＴＣ素子であり得、この場合、素子材料はＰＴＣ材料である。

本発明の別の側面において、第１金属層と、第２金属層と、第１金属層と第２金属層との間に挟まれた少なくとも一つのＰＴＣ材料層とを備えたＰＴＣ素子が提供される。第１端子は、該素子に対する第１電気接続として設けられ、第２端子は、該素子に対する第２電気接続として設けられる。第１端子は、第１金属層に電気的に接続され、また、第２端子は、第１金属層及び少なくとも一つのＰＴＣ材料層を貫通すると共に第１金属層及び少なくとも一つのＰＴＣ材料層から絶縁される導電性チャネルによって第２金属層に電気的に接続される。

本発明の更なる側面において、第１金属層と第２金属層との間に挟まれた少なくとも一つの素子材料層を含む構造から（複数）電子素子のマトリックスを製造する方法が提供される。本方法は、第１金属層と第２金属層と素子材料とを通る第１開口アレイ（第１の複数開口の配列）を形成する工程と、第１金属層に第１絶縁材料層を付ける工程と、第１開口アレイの（各開口の）壁を絶縁する工程と、第１絶縁材料層上に第３金属層を設ける工程と、第２開口アレイ（第２の複数開口の配列）を形成する工程であって、第２開口アレイの各開口が第１開口アレイの一開口によって規定される領域内に配置される当該工程と、第３金属層と第１金属層との間に電気相互配線を作るため、第２開口アレイを通って該マトリックスの上下面間に電気相互配線を設ける工程と、該マトリックスの各素子のための第１及び第２端子を形成するため、第３金属層から金属を選択的に除去する工程とを含む。各第１端子は、第３金属層と第１金属層との間の電気相互配線を含み、また、各第２端子は、該素子の上下面間の絶縁された電気相互配線を含む。

上記第１開口アレイの壁を絶縁する工程は、第１金属層に第１絶縁材料層を付ける工程によって少なくとも一部が行われ得る。

本方法は、第２金属層上に第２絶縁材料層を付ける工程と、第２開口アレイを形成する前に第２絶縁材料層上に第４金属層を設ける工程とを更に含み得る。

有利には、上記第１開口アレイの壁を絶縁する工程は、第２金属層に第２絶縁材料層を付ける工程によって少なくとも一部が行われ得る。

本方法は、上記絶縁層の適用前に、第１金属層と第２金属層と少なくとも一つの素子材料層とを通る第３開口アレイ（第３の複数開口の配列）を形成する工程と、第３開口アレイによって規定される領域内に第４開口アレイ（第４の複数開口の配列）を形成する工程と、第４開口アレイを通って該素子の上下面間に電気相互配線を設ける工程とを更に含み得る。

本方法は、該マトリックスにおける個々の素子のための第３及び第４端子を形成するため、第４金属層から金属（材料）を選択的に除去する工程を更に含み得る。

第１開口アレイの各開口及び第３開口アレイの対応する各開口は、該マトリックス内の個々の素子の両端部に形成され得る。

最初の工程として、第１及び第２金属層に個片化基準が形成され得る。

有利には、第１金属層に第１絶縁材料層を付ける工程、及び第１絶縁材料層上に第３金属層を設ける工程は、樹脂被覆金属、随意的には樹脂被覆銅の適用による単一の工程によって行われ得る。

同様に、第２金属層に第２絶縁材料層を付ける工程、及び第２絶縁材料層上に第４金属層を設ける工程は、樹脂被覆金属、随意的には樹脂被覆銅の適用による単一の工程によって行われ得る。

随意的に、第１金属層と第２金属層との間に挟まれた少なくとも一つの素子材料層を含む構造は、交互の素子材料層及び金属層を含む複数層構造であり得る。

上記素子はＰＴＣ素子であり、素子材料はＰＴＣ材料である。

本方法は、該マトリックスに（複数）電子素子の第２整合マトリックスを接合する工程であって、各マトリックスの隣接面の端子が整列して電気的に接続する当該工程を更に含み得る。最終工程として、（複数）素子が該マトリックスから個片化され得る。

個片化工程の一部として、二以上の素子からなる群（グループ）が、個別の（単一の）素子として共に個片化され得る。この場合、これらは、ＳＩＰパッケージ又はＤＩＰパッケージとして構成され得る。

上記素子材料は誘電（絶縁）材料であり得る。

本発明の更なる側面において、第１金属層と、第２金属層と、第１金属層と第２金属層との間に挟まれた少なくとも一つの素子材料層とを備え、かつ、第１及び第２金属層が素子材料のための電極としての役割を果たす（複数）電子素子のマトリックスが提供される。第１端子アレイ（第１の複数端子の配列）及び第２端子アレイ（第２の複数端子の配列）は、マトリックスの個々の素子に電気接続を与える。第１端子アレイは、第１金属層に電気的に接続され、また、第２端子アレイは、第１金属層から絶縁され、かつ、第１金属層及び素子材料を貫通すると共に第１金属層及び素子材料から絶縁される導電性チャネルによって第２金属層に電気的に接続される。該導電性チャネルは、金属でめっきされたチャネルであり得る。第２端子アレイは、第１絶縁材料層によって第１金属層から絶縁され得、第１絶縁材料層は第１金属層を実質上覆い得る。

第１絶縁材料層上に第３金属層が配置され得る。該第３金属層は、第１端子アレイ及び第２端子アレイを提供するため、（複数）分離領域のアレイ（配列）によって分けられる。

第３及び第４端子配列は、個々の素子に電気接続をも与え得る。更には、第４端子アレイは、第２金属層に電気的に接続され、また、第３端子アレイは、第２金属層から絶縁され、かつ、第２導電性チャネルアレイ（（第２の）複数導電性チャネルの配列）によって第１金属層に電気的に接続される。第２導電性チャネルアレイは、第２金属層及び素子材料を貫通すると共に第２金属層及び素子材料から絶縁される。

第２導電性チャネルアレイは、金属めっきされたチャネルからなり得る。第２端子アレイは、第２絶縁材料層によって第２金属層から絶縁され得、第２絶縁材料層は、第２金属層を実質上覆い得る。

第４端子アレイは、第２絶縁材料層を通って形成された相互配線によって第２金属層に電気的に接続される。

第２導電性チャネルアレイの各チャネルは、該マトリックスの各素子の一端部に設けられる。更には、第１導電性チャネルアレイの各チャネル及び第２導電性チャネルアレイの各チャネルは、該マトリックスの各素子の両端部に設置され得る。

該マトリックスの上記端子は、随意的にニッケル、銅及び／又は金によってめっきされ得る。

上記絶縁材料は硬化樹脂を含み得る。

上記少なくとも一つの素子材料層は、交互の素子材料層及び金属層を含み得る。その場合、該マトリックスの素子はＰＴＣ素子であり、素子材料はＰＴＣ材料である。

本発明は、相互に積み重ねられた上述したタイプの少なくとも二つのマトリックスを備えた積重ねマトリックスに及ぶ。ここで、対応する端子同士は電気的に接続される。

本発明の上記利点及び他の利点は、以下の詳細な説明からより容易に認識されるであろう。

次に図面を参照して、図１は、本発明に従う電子素子（電子デバイス）の製造方法における最初の工程として準備され得る積層シート１０を示す。シート１０は、二層の金属箔１２、１４と、能動素子材料、例えば導電性高分子ＰＴＣ材料１６の領域とを備える。特に、図示の模範的な積層シート１０は、第１層すなわち下層の金属箔１２と、第２層すなわち上層の金属箔１４との間に挟まれた一層の導電性高分子ＰＴＣ材料１６を備える。

導電性高分子ＰＴＣ材料層１６は、いかなる適切なＰＴＣ材料をも含み得、適切な該ＰＴＣ材料は、例えば、どのような適切な導電性高分子組成物をも含む。適切な導電性高分子組成物の一例は、ある量のカーボンブラックが混合される高密度ポリエチレン（ＨＤＰＥ）であろう。カーボンブラックは、所望の電気動作特性をもたらす。そのような混合物の一例は、ＷＯ９７／０６６６０号に開示されており、該開示は、参照によりここに組み込まれる。金属層１２、１４は、薄い箔として一般に提供されるいかなる適切な金属からでもなり得、銅が望ましいが、他の金属、例えば、ニッケル及びアルミニウム並びに多くの合金も受け入れられる。

積層シート１０は、上記参考刊行物ＷＯ９７／０６６６０号に例示されるような技術的によく知られているいくつかの適切な方法のいずれかによって形成され得る。

本発明は、一側面において、複数の電子素子を備えるマトリックス（母材／基材）を製造するための、積層シート１０上で行われる一連の処理工程を含む製造方法もしくは製造プロセスである。これらの工程は、図２〜１３を参照して説明される。

模範的方法における有利な第１工程は、シート１０における、個片化（シンギュレーション）線の配列（図示せず）の定義である。該線は、シート区域２３、２４、２５（図２）のマトリックスを定義し、各シート区域２３、２４、２５は、後述するように個々の素子へと形成される。完全に形成された個々の素子は、後述の工程の最後において、上記マトリックスから上記個片化線に沿って個片化される。個片化線は、金属からなる第１層（第１金属層）１２及び／又は第２層（第２金属層）１４からの金属の選択的な除去によって形成される矩形（Ｘ−Ｙ）グリッドの線からなり得る。この金属の選択的除去は、技術的に知られているフォトレジスト法及びエッチング法を用いる標準的なプリント回路基板組立技術を含むどのような適当な方法によっても行われ得る。

個片化線の形成後、図２に示す本方法における次の工程は、積層シート１０に開口３０、３２の第１アレイを形成することである。個片化されるべき該シートの各区域２４は、少なくとも一つの開口を有するか、又は、隣接区域で一開口を分け合うべきである。ドリリング、レーザードリリング、エッチング及びパンチングを含むどのような適当なＰＣＢ法も、開口３０、３２を形成し得る。該開口は、積層シートの上面（上方金属層１４）から底面（下方金属層１２）へと至る穴を提供する。

本方法の残りの（複数）工程は、単一のユニット（単位）もしくは個別の素子を規定するこの単一の区域２４について次に記載される。しかし、当然のことながら、続いて起こるプロセス工程は、全体としての積層シート１０から複数素子のマトリックスを製造することを企図し、単一のユニットは、説明を明確にするためにだけ図示される。実際には、単一のユニットは、実質上すべてのプロセス工程が終了するまでマトリックスから個片化されない。

図３に示すように、各開口３０、３２は、第１金属層１２、ＰＴＣ材料層１６及び第２金属層１４を貫通する。すなわち、開口３０、３２は、積層シート１０の底面から上面までのチャネルを規定する。図４に示すように、開口３０、３２が形成された後、絶縁材料からなる第１層（第１絶縁材料層）４０が金属からなる第１層１２の面に形成もしくは適用（付けられる）される。同様に、絶縁材料からなる第２層（第２絶縁材料層）４２が、第２金属層１４の面に形成もしくは適用される。該絶縁材料は、開口３０、３２内へと直接又は圧力を受けて流れ込み、該開口を実質上埋めることを保証するように選択される。これらの工程は、絶縁材料からなる領域４４、４６が開口３０、３２を実質上満たすことを確実なものとする。開口３０、３２が絶縁材料からなる領域によって取って代わられる／満たされることが好ましいが、絶縁材料の主目的は、開口３０、３２を規定する壁、すなわち、該開口を規定する第１金属層１２、ＰＴＣ材料１６及び第２金属層１４の露出縁面に対し絶縁障壁を与えることである。これも当然のことながら、上記開口の壁に絶縁障壁を与えるために、第１及び第２絶縁材料層の適用とは異なる別個の工程が用いられ得る。すなわち、開口３０、３２を絶縁材料で埋めるための別個の工程を使用し得る。しかしながら、これは、本方法に追加の工程を導入するため、好ましさがより少ない選択肢である。

上記絶縁材料は、プラスチック（例えば、エポキシ樹脂）を含むどのような適当な材料でもあり得る。機械的強度を与えるため、繊維（例えばガラス）が絶縁材料内に含まれ得る。特に、ＰＣＢ業界において一般にプレプレグ（プリプレグ）と呼ばれる材料が理想的な絶縁材料である。この用途のための好ましいプレプレグの特定の種類は、樹脂含有率６２％で充填された１０８０ガラス織物（繊維ガラス）からなる。

第１絶縁材料層４０に対し第３金属層４８が形成もしくは適用される。同様に、第２絶縁材料層４２に第４金属層５０が形成もしくは適用され、その結果、図４に示す構造をもたらす。金属層４８、５０にとって適切な材料は、銅、ニッケル、アルミニウム、及びこれらの多くの合金からなる箔を含み得る。このような箔は、それぞれの絶縁層４０、４２に積層もしくは結合され得る。めっき等の堆積法も、第３及び第４金属層を与え得る。

有利には、上記絶縁材料層及び金属層を適用する工程は、樹脂被覆されている金属材料、例えば樹脂被覆されている銅（ＲＣＣ）を用いることにより、単一の工程に組み合わされ得る。ＲＣＣの使用は、金属層及び絶縁層が同時に適用されることを可能にする。適当なＲＣＣ材料は、６２％樹脂含有率で含浸され、銅が被覆された１０８０ガラス織物であろう。第１及び第２絶縁層４０、４２の第１及び第２金属層１２、１４それぞれへの付着は、当業者によく知られている慣用のＰＣＢ技術によって成し遂げられ得る。

絶縁層４０、４２及び追加の金属層４８、５０が適用／形成された後、積層シート１０に開口６０、６２の第２アレイが規定／形成される。慣用のドリリング技術もしくはレーザードリリング技術を含むどのような適当な方法も、これらの開口を形成し得る。この第２アレイの各開口６０、６２は、図５に示すように、対応する第１アレイ開口の開口３０、３２によって規定される境界内に適切に形成される。第２アレイ開口の各開口６０、６２の直径は、第１アレイ開口の開口３０、３２の直径よりも小さい。第２アレイに対しより小さい直径の開口を使用する結果、第２アレイの各開口６０、６２は、第１及び第２金属層１２、１４及びＰＴＣ材料層１６から絶縁される絶縁チャネルを積層シート１０の上下面間に与える。該チャネルのための絶縁障壁４４、４６は、第１アレイの開口３０、３２に実質上満たされた絶縁材料からなる第１及び第２層の該絶縁材料によって与えられる。

本方法における図６に示す次工程は、第２アレイの開口６０、６２によって与えられる各絶縁チャンネルを利用して、第３金属層４８と第４金属層５０の間に導電性通路を設けることである。すなわち、外側電気相互配線（相互接続（回路））６６、６８のアレイが、シート１０の上面と底面間に形成される。これら相互配線は、例えば、めっき（すなわち、めっきスルーホールバイアの設置）又は導電性材料の挿入を含むどのような適当な方法によっても設けられ得る。適当な導電性材料の例は、導電性エポキシもしくははんだペーストを含み得る。適当なめっき法は、電気めっき法である。電気めっき法において、適宜、第３金属層４８は該めっき法のための第１電極として用いられ、第４金属層５０は第２電極として用いられる。その結果、図６に示すように、各ユニットもしくは区域２４の両端部において積層シート１０の上面と底面との間に一組の外側導電性相互配線６６、６８が設けられる。

外側導電性配線６６、６８の形成後、第４金属層５０と第２金属層１４との間に内側相互配線の第１アレイが形成される。同様に、第３金属層４８と第１金属層１２との間に内側層相互配線の第２アレイが設けられる。これらの内側相互配線は、第１金属層１２と第３金属層４８間、及び、第２金属層１４と第４金属層５０間に導電性通路を提供する。図７に示すように、第１及び第３金属層間の電気配線（接続）が設けられ得る前に、穴すなわち「マイクロ−バイア」７０の第１アレイが、シート（第３金属層４８）の下面から第１金属層１２の面まで形成される。他方、盲穴すなわち「マイクロ−バイア」７２が、シート（第４金属層５０）の上面から第２金属層１４の面まで形成される。これらの盲穴すなわちマイクロ−バイア７０、７２を形成するための適当な方法は、レーザードリリング及びエッチングを含む。

一旦、マイクロ−バイア７０、７２が形成されると、それらの中に導電性材料を配置することにより、マイクロ−バイアを通る内側電気相互配線が確立され得る。導電性材料を設ける好ましい方法は、電気めっき又は無電界めっき等の慣用のめっき法である。該電気的接続（配線）はまた、マイクロバイア７０、７２内へ導電性材料、例えば導電性エポキシもしくははんだペーストを挿入することによって設けられ得る。適切なめっき法が用いられると仮定して、図８は、第３及び第４金属層４８、５０に対してそれぞれ堆積（付着）させた下方めっき層８０及び上方めっき層８２を示す。めっき層８０、８２は、マイクロ−バイア７０、７２をそれぞれ埋め、マイクロ−バイア７０、７２内に上下の内側導電性相互配線８４、８６を形成する。このめっきの結果、導電性金属からなる連続通路が、第１金属層１２から下方内側相互配線８４、下方めっき層８０、第１外側相互配線６６、上方めっき層８２、及び第２外側相互配線６８を通って形成される。導電性通路はまた、図８に示されるように、第２金属層１４から上方内側相互配線８６を通って上方めっき層８２までの間にも確立される。

この時点において、第１金属層１２を上方めっき層８２に電気的に接続する第１端子と、第２金属層１４を下方めっき層８０に接続する、第１端子から電気的に絶縁された第２端子とを設けるため、二つの分離した電気的に絶縁された導電性通路を形成することが必要である。ＰＴＣ素子のための接続点として後に使用するための第１及び第２端子の形成が図９に示される。下方めっき層８０及び第３金属層４８は、マスク（マスキング）され、選択的にエッチングされて、シート１０の底面において下方分離領域９７を形成する。該分離領域９７は、金属が無く、また、各ユニット２４の第３金属層４８及び下方めっき層８０を、分離した第１及び第２下方端子パッド９０、９２（すなわち、第３金属層が除去されていない当該ユニットの各端部における領域）に分ける。この選択的除去は、例えば標準的なフォトレジスト及びエッチング技術を含むどのような適当な方法によっても行われ得る。同様に、上方めっき層８２及び第４金属層５０がマスクされ、選択的にエッチングされ、該シートの上面に上方分離領域９９を形成する。該分離領域９９は、金属が無く、また、各ユニット２４の第４金属層５０及び上方めっき層８２を分離した第１及び第２上方端子パッド９４、９６に分ける。

二つの下方端子パッド９０、９２は、当該素子すなわちユニット２４の両端部付近の（両端部に隣接する）領域に適切に配置され、また、これらパッド９０、９２は、外側相互配線６６、６８をそれぞれ形成するそれぞれの絶縁された導電性チャネルによって対応する上方端子パッド９４、９６にそれぞれ接続される。更には、第１金属層１２は、下方内側相互配線８４によって第１下方端子パッド９０に電気的に接続される。他方、第２金属層１４は、上方内側相互配線８６によって第２上方端子パッドに電気的に接続される。従って、第１下方端子パッド９０と第１外側相互配線６６と第１上方端子パッド９４とを含む第１端子が形成され、該第１端子は、第１金属層１２に対し電気的な接続（配線）を与え、第１金属層１２は、そのため、第１電極を形成する。同様に、第２下方端子パッド９２と第２外側相互配線６８と第２上方端子パッド９６とを含む第２端子が形成され、該第２端子は、第２金属層１４に対し電気的な接続を与え、第２金属層１４は、そのため、第２電極を形成する。これは、対称型ＰＴＣ素子２４をもたらし、該ＰＴＣ素子２４は、シート１０（すなわち、複数素子からなる全体的なマトリックス）から個片化されると、ＳＭＴ ＰＴＣ素子として直ちに使用され得る。個片化のための適切な技術は、技術的によく知られており、ルータ加工、裁断、方形切断、打ち抜き、レーザー切断、スカーリングを含む。

特に、上述した本方法は、複数の薄層状（薄板からなる）ＰＴＣ素子を含むマトリックスを製造する。該ＰＴＣ素子は、元のマトリックスから個片化され得る。各ＰＴＣ素子は、第１金属層１２から形成された第１電極すなわち下方電極１２と、第２金属層１４から形成された第２電極すなわち上方電極１４とを備える。ＰＴＣ材料層１６は、これら第１及び第２電極１２、１４間に挟まれる。第１電極１２は、第１絶縁材料層４０によって実質上覆われる。同様に、第２電極１４は、第２絶縁材料層４２によって実質上覆われる。第３金属層４８は、第１絶縁層４０に設けられる。第３金属層４８は、当該素子の底面に第１及び第２下方端子パッド９０、９２を形成するように分けられる。該二つの下方端子パッドは、ＰＴＣ素子の両端部に隣接する領域に配置される。第１下方端子パッド９０は、第１絶縁材料層４０を貫通する第１内側相互配線８４によって第１電極１２に接続される。第２下方端子パッド９２は、第３金属層４８が選択的に除去された下方分離領域９７によって第１下方端子パッド９０から分離される。第２下方端子パッド９２は、第１絶縁材料層４０によって第１電極１２から絶縁される。

同様に、第４金属５０は上方分離領域９９によって分けられ、該分離領域において、第１及び第２上方端子パッドを設けるため、金属が選択的に除去されている。第１及び第２上方端子パッド９４、９６は、ＰＴＣ素子の両端部と隣接する領域に配置される。適切には、第１及び第２上方端子パッド９４、９６の位置は、それぞれ第１及び第２下方端子９０、９２の位置にちょうど対応する。換言すれば、第１上方端子パッド９４は、第１下方端子パッド９０に対してＰＴＣ素子の反対側に形成され、また、第２上方端子パッド９６は、第２下方端子パッド９２に対しＰＴＣ素子の反対側に形成される。

第２上方端子パッド９６は、第２絶縁材料層４２を貫通する第２すなわち上方内側相互配線８６によって第２電極１４に接続される。第１上方端子パッド９４は、金属が選択に除去された上方分離領域９９によって第２上方端子パッド９６から分離される。第１上方端子パッド９４は、第２絶縁材料層４２によって第２電極１４から絶縁される。

第１下方端子パッド９０は、第１及び第２電極１２、１４及びＰＴＣ材料層１６を貫通し、かつこれらから絶縁される第１導電性外側相互配線６６によって第１上方端子パッド９４に電気的に接続される。同様に、第２下方端子パッド９２は、第１及び第２電極１２、１４及びＰＴＣ材料層１６を貫通し、かつこれらから絶縁される第２導電性外側相互配線６８によって第２上方端子パッド９６に接続される。結果として得られるＰＴＣ素子は、ＰＴＣ素子の両側部に端子パッドの二組（二対）の配列を備えることが認識される。各組における端子パッド間の実効抵抗が、ＰＴＣ材料の実効抵抗である（接触抵抗及び相互接続抵抗が、特にＰＴＣ材料が作動状態にある場合、相対的に小さいため）。

ＰＴＣ素子の一側部から他側部へと外側相互配線６６、６８を設けるために絶縁された導電性チャネルを用いることにより、当該素子によって利用されるＰＴＣ材料の実効（有効）表面積は、最大化され得る。

上述した方法は、事前に該素子を正しい向きとする必要がなく、容易な配置を助長する対称型ＰＴＣ素子をもたらす。

特に有利な点は、ＰＴＣ素子が、ＰＣＢ産業の適度に低コストな製造環境においてありふれている技術を用いて製造されることである。上述の方法は、単一のＰＴＣ材料層を有する対称型ＰＴＣ素子に関連して記述された。更なる実施形態があり得ることが認識される。例えば、非対称素子、すなわち、素子が底面を下にして配置された場合にのみ正しく機能するものが、上記方法におけるいくつかの工程の省略と、これに対応する上記ＰＴＣ素子におけるいくつかの特徴の除外とによって提供され得る。特に、絶縁チャネルと第４金属層と第２絶縁材料層とによって設けられた第２外側相互配線の必要性は、図１０の模範的構成に示すように不要とされ得る。特に、第１薄層金属電極１２と第２薄層金属電極１４とを備える非対称薄層状ＰＴＣ素子が設けられ得る。ＰＴＣ材料層１６は、これら第１及び第２電極１２、１４間に挟まれる。第１電極１２は、第１絶縁材料層４０によって実質上覆われる。第３金属層４８は、第１絶縁材料層４０上に設けられる。めっきで覆われた第３金属層４８は、分離領域９７で分けられ、第１及び第２下方端子パッド９０、９２を形成する。該二つの端子パッドは、ＰＴＣ素子の両端部に隣接する領域に位置付けられる。第１端子パッド９０は、第１絶縁材料層４０を貫通する穴すなわちマイクロバイアを通じて形成された内側導電性相互配線８４によって第１電極１２に接続される。第２端子パッド９２は、めっきで覆われた第３金属層４８が選択的に除去されている分離領域９７によって第１端子パッド９０から分離される。第２端子パッド９２は、第１絶縁材料層４０によって第１電極１２から絶縁される。

第２端子パッド９２は、（第２絶縁層及び第４金属層の欠如の理由を説明する変更と共に）上述したように形成された外側相互配線６８を形成する導電性チャネルによって第２電極１４に電気的に接続される。外側相互配線６８は、第１及び第２電極１２、１４及びＰＴＣ材料層１６を貫通し、かつ、これらから絶縁される。

図１１に示す更なる模範的な実施形態は、ＰＴＣ素子の製造において、単一層のＰＴＣ材料に代えて複数層のＰＴＣ材料を用いる。この素子において、二つの金属層（電極）間に挟まれた単一層のＰＴＣ材料は、二つのＰＴＣ材料層１２６、１２８が間に挟まれた三つの電極１２０、１２２、１２４を備える薄層構造によって取って代えられる。他の特徴及び製造方法は実質上変化していない。

この更なる実施形態は、直列の（連続する）二つのＰＴＣ素子を実質的に提供し、中間電極は、上部電極及び上部ＰＴＣ材料層を含む第１素子と、底部電極及び底部ＰＴＣ材料層を含む第２素子とに対する共通電極としての機能を果たす。この複数層構造は、単一のＰＴＣ素子で達成できるであろうものよりも高い（絶縁）破壊電圧を有する直列結合ＰＴＣ素子を提供すると考えられる。

模範的な複数素子パッケージ構成は図１２に示され、該構成は、既述した方法を用いてマトリックスに製造され得る図９、１０又は１１に示したタイプの複数の素子を備える。図示の模範的なパッケージ１０は、四つの個別の素子を備えるが、正確な素子数は、状況に応じて変更可能である。パッケージ１００内の各個々のＰＴＣ素子は、絶縁されためっきチャネル（基板チャネル）１９４ａ、１９４ｂ；１９５ａ、１９５ｂ；１９６ａ、l９６ｂ；１９７ａ、１９７ｂに隣接してパッケージ１００の底面に設けられた端子対（対の端子）を有し、上記めっきチャネルに対し、電気的接続が形成され得る。パッケージ１００は、ピックアンドプレース機による後の使用のために、集積回路構造と同様に容易に構成されもしくは設定され得る。適切なＩＣサイジング及び接続を意味する適切なパッケージ１００の寸法記入及びめっきチャネルの位置決めとは別に、付加的特徴が製造工程中に含まれ得る。例えば、該素子の上部位置を特定するため、パッケージ１００の上部中央に切欠き１９０が設けられ得る。同様に、もたらされた素子の上部左側角を認識するため、小ドット１９２がパッケージの上部左側角部に設けられ得る。これらの追加機能は、個片化前の上記マトリックスの製造に不可欠な工程として、エッチングを含む慣用のＰＣＢ技術を用いて設けられ得る。

結果として得られたＩＣ型素子は、リードフレームの適当な調整により、デュアル・インライン・パッケージ（ＤＩＰ）として使用するために容易に変更され得る。

ＤＩＰパッケージが普及しているが、基板スペースが限られている状況においては、シングル・インライン・パッケージ（ＳＩＰ）が好ましい。本発明は、例えば図１３の実施形態に示すように、素子の両側部ではなくパッケージの一側部に沿って各ＰＴＣ素子との接続のための端子対を設けることにより、ＳＩＰパッケージとして使用するために容易に適合され得る。特に、図示のように、ＳＩＰパッケージ１７５は、二つの端子１７０、１７１を有し、各端子は、ＰＴＣ素子内に封入された該素子の薄層電極に接続している。二つの端子１７０、１７１は、同じ素子の縁に沿って配列される。めっきスルーホール外側相互配線１７２、１７３（上記マトリックス構造からの個片化前に形成される）は、上記端子の上面と底面との間に電気的接続を与える。前述したように、スルーホール相互配線１７２、１７３は、ＰＴＣ材料を貫通する外側相互配線を提供する実質的に絶縁された導電性チャネルである。一方の端子１７０は、該素子の上面における（既述したような）第１盲マイクロ−バイア１７７によって第１薄層電極と接続する。他方、他の端子１７１は、該素子の底面における第２盲マイクロ−バイア１７９（破線で示す）により、第２薄層電極と接続する。該部品（コンポーネント）は、縁に沿うリードフレームの端子との取り付けにより、リード素子（leaded device）として使用され得る。いずれにしても、該部品は、シングル素子に限定されず、複数の素子を有するＳＩＰ部品（ＳＩＰコンポーネント）であって、各素子が該部品の縁に沿って配置された二つの端子を有する当該部品が製造され得ることが認識される。更には、特定の部品のための正確なＰＴＣ素子数は、上述したマトリックスの個片化中の単一の部品として共に分類されたＰＴＣ素子の数によって決められる。しかしながら、隣接する素子間のクロス効果を防ぐため、第１及び第２金属層における電極の分離が必要である。

用途に応じて、該素子の個々の特性は、同等であるか又は相違するであろう。異なる特性は、個片化基準を規定する既述した段階においてもたらされ得る異なる寸法の電極を有することにより実現され得る。

ここに述べたＰＴＣ素子は、慣用のＰＣＢ技術を用いて製造されるので、結果として得られた素子は、小型プリント回路基板として使用され得る。該小型プリント回路基板上には、回路保護素子、例えばバッテリーチャージコントローラー、又は、ガス放電管、サイリスタもしくは金属酸化物バリスタ（ＭＯＶ）等の過電保護素子が、回路保護モジュールを提供するため、例えば端子への直接はんだ付けにより固定され得る。模範的な入力保護回路が図１４に示され、該回路は、過電流保護を与えるＰＴＣ素子２１０を含み、ＰＴＣ素子２１０は、過電圧保護素子２１４、例えばサイリスタ、ＭＯＶもしくはガス放電管（ＧＤＴ）が後に続く入力ライン２００と直列で、出力２０４と並列である。図１４の回路は、既述したマトリックスから一素子を個片化することによって製造され得、入力端子２００を該素子の一側部に、出力端子２０４を他端部に有するＰＴＣ素子を提供する。トラックもまた、上記入出力端子を形成するために用いる同じプロセスにおいて設けられ得、第２入力ライン２０２と出力２０６との間に直接電気的接続を与える。

図１４の回路は、図１５に示すタイプの部品（コンポーネント）２４０としてパッケージされ得る。部品２４０の上面は、図１５に示すように、該素子の上面の出力端子が、電圧保護素子２１４が電気的に接続される端子パッド２２０、２２２として構成されるように適切に構成される。電圧保護素子２１４は、置き（事前配置）はんだペースト（これは次いでリフローされ得る）もしくは導電性エポキシ等の手段によってパッド２２０、２２４に固定され得る。得られた部品２４０は、上記端子が（該素子の）下にある（又は、めっきしたチャネル＼ノッチ（切欠き）が側部にある）ＳＭＴライン保護素子として使用され得、ＳＭＴ接続点を与える。その上、上述したように、該素子の配向を助けるため、適切な素子マーキンングが含められ得る。例えば、切欠き２１８が、部品２４０の上部を特定するため、該部品の上部中央に設けられ得る。同様に、小ドット２１６が、配向目的のために部品２４０の事前に選択した角に設けられ得る。

現存のＰＴＣ素子の欠点は、ＰＴＣ材料の実効（有効）面積が、該素子のトリップ電流を制限することである。しかしながら、回路基板スペースは、一般に限られているので、設計者は、大きい装置（素子／デバイス）フットプリント（底面積）を有する素子を用いることに気が進まない。この問題の一つの解決策は、複数層素子構成を用いて並列構成（平行配置）のＰＴＣ素子を提供することである。コストを削減し、そのような複数層素子の製造効率を高めため、当業界で絶え間のない努力があった。

本発明のマトリックス構成は、並列（平行）で準複数層構成の二以上の素子を提供する簡易で効率的な方法に役立つ。（図９に示す対称型の）素子のマトリックスの断面側面図が図１６に示される（該素子の内部構成は説明を簡単にするために示されず、垂直破線は、これに沿って該素子が個片化されるであろう地点を示し、図９の絶縁めっきスルーホール外側相互配線の位置に一致する。）。マトリックスの個々の素子は、個片化された場合に素子の対称性を与えるように形成された四つの端子を有する。本方法は、適当なジグもしくは固定具（図示せず）に素子の第１マトリックス１２０を配置することで始まる。はんだペースト１２６もしくは他の導電性固定／粘着材料（例えば、導電性接着剤）が、図１７に示すマトリックスの上面の端子領域１２４に適用される。下面に端子領域１３０に端子領域１３０の整合配列を有する素子の第２マトリックス１２８が、次いで、図１８に示すように、第１マトリックスの上面に置かれる。はんだペーストを用いる場合、構成全体は、次に、はんだペーストをフローさせるためにリフローオーブン内に置かれる。冷却されると、二つのマトリックスは、はんだ材料により、二階（二段）もしくは二重のマトリックス構造で互いに保持され、はんだ材料は、二つのマトリックスの端子領域を電気的に接続する。得られた二重マトリックスが個片化される場合、図１９に示すような個片化された素子は、一対の端子を与える上部素子の上面における端子１４０、１４２、及び、底面に対応する一対の端子１４４、１４６を与える底部素子の下面における端子と並列（平行）に接続される実質的に二つの素子１３６、１３８であることが認識される。各上部端子１４０、１４２は、端子１２４、１３０及びはんだ材料１２６と協力した（既述しかつ図１９の破線に示すような）それぞれの絶縁めっきチャネルにより、その底部端子１４４、１４６に対し電気的に接続される。並列な素子を製造するこの方法は、二つのマトリックスの使用に限定されず、いくつかのマトリックスが同時に接合され得る。しかしながら、マトリックスの数が増すにつれ、はんだを正確にリフローさせる点に実際的な困難が生じる。この困難は、はんだペーストに代えて導電性エポキシもしくは他の材料が使用される場合、克服され得る。

本発明は、主にＰＴＣタイプの活物質に関連して記述されたが、本発明の製造方法は、他の活性ポリマー材料及びＰＴＣ材料、並びに、誘電性材料、抵抗性材料、磁性材料及び半導体材料を含む他の材料にも有利に適用され得ることが認識される。

本発明は、第１金属層と第２金属層との間に挟まれた電気的に活性な（例えばＰＴＣ）材料からなる積層シートからの製造開始に関連して記述されたが、本方法は、ここに記載した製造方法の一部として金属箔が配置されるか又は金属層が（例えばめっきにより）堆積される電気的に活性な（例えばＰＴＣ）材料の層から開始し得る。

積層シートの部分断面図であり、該積層シートから本発明が製造される。 積層シートに第１開口アレイを形成する工程後における図１に示したシート部分の平面図である。 図２のＸ−Ｘ線に沿う断面図である。 本発明の方法の次工程の結果を示す、図３と同様の断面図である。 本発明の方法の次工程の結果を示す、図４と同様の断面図である。 本発明の方法の次工程の結果を示す、図５と同様の断面図である。 本発明の方法の次工程の結果を示す、図６と同様の断面図である。 本発明の方法の次工程の結果を示す、図７と同様の断面図である。 本発明に従う完成対称型ＰＴＣ素子を示す、図８と同様の断面図である。 本発明のＰＴＣ素子の非対称型実施形態の断面図である。 本発明に従う複数層ＰＴＣ素子の断面図である。 単一の（シングル）マルチデバイス（マルチ素子）コンポーネントとしてパッケージされた四つの個々のＰＴＣ素子を含む、本発明の実施形態の上面図である。 個々の素子を含む本発明のＳＩＰ実施形態の上面図である。 本発明の素子による実装に適したライン保護回路の配置図である。 本発明に従う図１４の回路図の実装を示す上面図である。 複数素子のマトリックスの側面図である。 本発明の方法の更なる工程を示す、図１６のマトリックスの側面図である。 本発明の方法の更なる工程を示す、図１７のマトリックスの側面図である。 図１８のマトリックスから形成された個片化した素子の側面図である。

符号の説明

１０ 積層シート
１２ 第１金属層
１４ 第２金属層
１６ ＰＴＣ材料層
３０、３２ 開口
４０ 第１絶縁材料層
４２ 第２絶縁材料層
４４、４６ 絶縁障壁
４８ 第３金属層
５０ 第４金属層
６０、６２ 開口
６６、６８ 外側電気相互配線
８４、８６ 内側電気相互配線
９０ 第１下方端子パッド
９２ 第２下方端子パッド
９４ 第１上方端子パッド
９６ 第２上方端子パッド

Claims (72)

1. 第１金属層と第２金属層との間に挟まれた素子材料からなる少なくとも一つの層を含む構造から電子素子を製造する方法であって、
   第１金属層と第２金属層と前記素子材料とを通る第１開口を形成する工程と、
   第１金属層に第１絶縁材料層を付ける工程と、
   第１開口の壁を絶縁する工程と、
   第１絶縁材料層上に第３金属層を設ける工程と、
   第１開口によって規定される領域内に第２開口を形成する工程と、
   第２開口を通って上下面間に第１電気相互配線を設ける工程と、
   第３金属層と第１金属層との間に電気相互配線を作る工程と、
   第１及び第２端子を形成するため、第３金属層から金属を選択的に除去する工程とを含み、
   第１端子は、第３金属層と第１金属層との間に作られた前記電気相互配線を含み、第２端子はめっきされた前記第２開口を含む素子製造方法。
2. 前記第１開口の壁を絶縁する工程は、前記第１金属層に第１絶縁材料層を付ける工程によって少なくとも一部が行われる請求項１に従う素子製造方法。
3. 前記第２金属層上に第２絶縁材料層を付ける工程と、前記第２開口を形成する前に第２絶縁材料層上に第４金属層を設ける工程とを更に含む請求項１に従う素子製造方法。
4. 前記第１開口の壁を絶縁する工程は、前記第２金属層に第２絶縁材料層を付ける工程によって少なくとも一部が行われる請求項３に従う素子製造方法。
5. 前記絶縁層の適用前に第１金属層と第２金属層と前記素子材料からなる少なくとも一つの層とを通る第３開口を形成する工程と、第３開口によって規定される領域内に第４開口を形成する工程と、該素子の上下面間に第２電気相互配線を設けるため、第４開口をめっきする工程とを更に含む請求項４に従う素子製造方法。
6. 第３及び第４端子を形成するため、第４金属層から金属を選択的に除去する工程を更に含む請求項５に従う素子製造方法。
7. 前記第１及び第３開口は、該素子の両端部に形成される請求項１に従う素子製造方法。
8. 前記第１及び第２金属層に個片化基準を形成する最初の工程を更に含む請求項１に従う素子製造方法。
9. 前記第１金属層に第１絶縁材料層を付ける工程、及び前記第１絶縁材料層上に第３金属層を設ける工程は、樹脂被覆金属の適用による単一の工程で行われる請求項１に従う素子製造方法。
10. 前記樹脂被覆金属は銅である請求項９に従う素子製造方法。
11. 前記第２金属層に第２絶縁材料層を付ける工程、及び前記第２絶縁材料層上に第４金属層を設ける工程は、樹脂被覆金属の適用による単一の工程で行われる請求項５に従う素子製造方法。
12. 前記樹脂被覆金属は銅である請求項１１に従う素子製造方法。
13. 前記第１金属層と第２金属層との間に挟まれた素子材料からなる少なくとも一つの層を含む構造は、交互の素子材料層及び金属層を含む複数層構造である請求項１２に従う素子製造方法。
14. 該素子はＰＴＣ素子であり、前記素子材料はＰＴＣ材料である請求項１に従う素子製造方法。
15. 前記第１金属層と第２金属層との間に挟まれた素子材料からなる少なくとも一つの層を含む構造は、積層シートとして準備される請求項１に従う素子製造方法。
16. 電子素子であって、
    第１金属層と、
    第２金属層と、
    第１金属層と第２金属層との間に挟まれた素子材料からなる少なくとも一つの層であって、第１金属層と第２金属層が素子材料のための電極としての役割を果たす当該素子材料からなる少なくとも一つの層と、
    該素子に第１電気接続を与えるための第１端子と、
    該素子に第２電気接続を与えるための第２端子とを備え、
    第１端子は、第１金属層に電気的に接続され、
    第２端子は、第１金属層から絶縁され、かつ、第１金属層及び素子材料を貫通すると共に第１金属層及び素子材料から絶縁される導電性チャネルによって第２金属層に電気的に接続される電子素子。
17. 前記導電性チャネルは、金属めっきされたチャネルからなる請求項１６に従う電子素子。
18. 前記第２端子は、第１絶縁材料層によって第１金属層から絶縁される請求項１６に従う電子素子。
19. 前記第１絶縁材料層は、第１金属層を実質上覆う請求項１８に従う電子素子。
20. 前記第１絶縁材料層上に配置された第３金属層を備え、該第３金属層は、前記第１端子及び第２端子を提供するため、分離領域によって分けられる請求項１８に従う電子素子。
21. 該素子に第３電気接続を与えるための第３端子と、
    該素子に第４電気接続を与えるための第４端子とを備え、
    第４端子は、第２金属層に電気的に接続され、
    第３端子は、第２金属層から絶縁され、かつ、第２金属層及び素子材料を貫通すると共に第２金属層及び素子材料から絶縁される第２導電性チャネルによって第１金属層に電気的に接続される請求項１６に従う電子素子。
22. 前記第２導電性チャネルは、金属めっきされたチャネルからなる請求項２１に従う電子素子。
23. 前記第２端子は、第２絶縁材料層によって第２金属層から絶縁される請求項２１に従う電子素子。
24. 前記第２絶縁材料層は、第２金属層を実質上覆う請求項２３に従う電子素子。
25. 前記第４端子は、第２絶縁材料を通って形成された相互配線によって第２金属層に電気的に接続される請求項２４に従う電子素子。
26. 前記第２導電性チャネルは、該素子の一端部に設けられる請求項２１に従う電子素子。
27. 前記第１導電性チャネル及び第２導電性チャネルは、該素子の両端部に設置される請求項２６に従う電子素子。
28. 前記第１導電性チャネルは、該素子の一端部に設置される請求項１６に従う電子素子。
29. 前記端子はめっきされる請求項１６に従う電子素子。
30. 前記端子は、ニッケル、銅及び／又は金でめっきされる請求項２９に従う電子素子。
31. 前記絶縁材料は硬化樹脂を含む請求項１６に従う電子素子。
32. 前記素子材料からなる少なくとも一つの層は、交互の素子材料層及び金属層を含む請求項１６に従う電子素子。
33. 該素子はＰＴＣ素子であり、前記素子材料はＰＴＣ材料である請求項１６に従う電子素子。
34. ＰＴＣ素子であって
    第１金属層と、
    第２金属層と、
    第１金属層と第２金属層との間に挟まれたＰＴＣ材料からなる少なくとも一つの層と、
    該素子に第１電気接続を与えるための第１端子と、
    該素子に第２電気接続を与えるための第２端子とを備え、
    第１端子は、第１金属層に電気的に接続され、
    第２端子は、第１金属層及び前記ＰＴＣ材料からなる少なくとも一つの層を貫通すると共に第１金属層及び前記ＰＴＣ材料からなる少なくとも一つの層から絶縁される導電性チャネルによって第２金属層に電気的に接続されるＰＴＣ素子。
35. 第１金属層と第２金属層との間に挟まれた素子材料からなる少なくとも一つの層を含む構造から電子素子のマトリックスを製造する方法であって、
    第１金属層と第２金属層と前記素子材料とを通る第１開口アレイを形成する工程と、
    第１金属層に第１絶縁材料層を付ける工程と、
    第１開口アレイの壁を絶縁する工程と、
    第１絶縁材料層上に第３金属層を設ける工程と、
    第２開口アレイを形成する工程であって、第２開口アレイの各開口が第１開口アレイの一開口によって規定される領域内に配置される当該工程と、
    第３金属層と第１金属層との間に電気相互配線を作るため、第２開口アレイを通って該マトリックスの上下面間に電気相互配線を設ける工程と、
    該マトリックスの各素子のための第１及び第２端子を形成するため、第３金属層から金属を選択的に除去する工程とを含み、
    各第１端子は、第３金属層と第１金属層との間の電気相互配線を含み、
    各第２端子は、該素子の上下面間の絶縁された電気相互配線を含む電子素子マトリックス製造方法。
36. 前記第１開口アレイの壁を絶縁する工程は、第１金属層に第１絶縁材料層を付ける工程によって少なくとも一部が行われる請求項３５に従う電子素子マトリックス製造方法。
37. 前記第２金属層上に第２絶縁材料層を付ける工程と、前記第２開口アレイを形成する前に第２絶縁材料層上に第４金属層を設ける工程とを更に含む請求項３５に従う電子素子マトリックス製造方法。
38. 前記第１開口アレイの壁を絶縁する工程は、前記第２金属層に第２絶縁材料層を付ける工程によって少なくとも一部が行われる請求項３７に従う電子素子マトリックス製造方法。
39. 前記絶縁層の適用前に第１金属層と第２金属層と前記素子材料からなる少なくとも一つの層とを通る第３開口アレイを形成する工程と、第３開口アレイによって規定される領域内に第４開口アレイを形成する工程と、第４開口アレイを通って該素子の上下面間に電気相互配線を設ける工程とを更に含む請求項３８に従う電子素子マトリックス製造方法。
40. 該マトリックスにおける個々の素子のための第３及び第４端子を形成するため、第４金属層から金属を選択的に除去する工程を更に含む請求項３９に従う電子素子マトリックス製造方法。
41. 前記第１開口アレイの各開口及び第３開口アレイの対応する各開口は、該マトリックス内の個々の素子の両端部に形成される請求項３５に従う電子素子マトリックス製造方法。
42. 前記第１及び第２金属層に個片化基準を形成する最初の工程を更に含む請求項３５に従う電子素子マトリックス製造方法。
43. 前記第１金属層に第１絶縁材料層を付ける工程、及び前記第１絶縁材料層上に第３金属層を設ける工程は、樹脂被覆金属の適用による単一の工程で行われる請求項３５に従う電子素子マトリックス製造方法。
44. 前記樹脂被覆金属は銅である請求項４３に従う電子素子マトリックス製造方法。
45. 前記第２金属層に第２絶縁材料層を付ける工程、及び前記第２絶縁材料層上に第４金属層を設ける工程は、樹脂被覆金属の適用による単一の工程で行われる請求項４０に従う電子素子マトリックス製造方法。
46. 前記樹脂被覆金属は銅である請求項４５に従う電子素子マトリックス製造方法。
47. 前記第１金属層と第２金属層との間に挟まれた素子材料からなる少なくとも一つの層を含む構造は、交互の素子材料層及び金属層を含む複数層構造である請求項３５に従う電子素子マトリックス製造方法。
48. 該素子はＰＴＣ素子であり、該素子材料はＰＴＣ材料である請求項３５に従う電子素子マトリックス製造方法。
49. 該マトリックスに電子素子の第２整合マトリックスを接合する工程であって、各マトリックスの隣接面の端子が整列して電気的に接続する当該工程を更に含む請求項４０に従う電子素子マトリックス製造方法。
50. 素子を個片化する工程を更に含む請求項３５に従う電子素子マトリックス製造方法。
51. 前記個片化工程は、個別の素子として二以上の素子を共に一まとまりにグループ化する請求項５０に従う電子素子マトリックス製造方法。
52. 前記個別の素子は、ＳＩＰパッケージとして構成される請求項５０に従う電子素子マトリックス製造方法。
53. 前記個別の素子は、ＤＩＰパッケージとして構成される請求項５０に従う電子素子マトリックス製造方法。
54. 前記素子素材は誘電材料である請求項５０に従う電子素子マトリックス製造方法。
55. 電子素子のマトリックスであって、
    第１金属層と、
    第２金属層と、
    第１金属層と第２金属層との間に挟まれた素子材料からなる少なくとも一つの層であって、第１金属層と第２金属層が素子材料のための電極としての役割を果たす当該素子材料からなる少なくとも一つの層と、
    該マトリックスの個々の素子に電気接続を与えるための第１端子アレイと、
    該マトリックスの個々の素子に電気接続を与えるための第２端子アレイとを備え、
    第１端子アレイは、第１金属層に電気的に接続され、
    第２端子アレイは、第１金属層から絶縁され、かつ、第１金属層及び素子材料を貫通すると共に第１金属層及び素子材料から絶縁される導電性チャネルによって第２金属層に電気的に接続される電子素子マトリックス。
56. 前記導電性チャネルは、金属めっきされたチャネルからなる請求項５５に従う電子素子マトリックス。
57. 前記第２端子アレイは、第１絶縁材料層によって第１金属層から絶縁される請求項５５に従う電子素子マトリックス。
58. 前記第１絶縁材料層は、第１金属層を実質上覆う請求項５７に従う電子素子マトリックス。
59. 前記第１絶縁材料層上に配置された第３金属層を備え、該第３金属層は、第１端子アレイ及び第２端子アレイを提供するために分けられる請求項５７に従う電子素子マトリックス。
60. 該個々の素子に電気接続を与えるための第３端子アレイと、
    該個々の素子に電気接続を与えるための第４端子アレイと、
    第４端子アレイは、第２金属層に電気的に接続され、
    第３端子アレイは、第２金属層から絶縁され、かつ、第２金属層及び素子材料を貫通すると共に第２金属層及び素子材料から絶縁される第２導電性チャネルアレイによって第１金属層に電気的に接続される請求項５５に従う電子素子マトリックス。
61. 前記第２導電性チャネルアレイは、金属めっきされたチャネルからなる請求項６０に従う電子素子マトリックス。
62. 前記第２端子アレイは、第２絶縁材料層によって第２金属層から絶縁される請求項６０に従う電子素子マトリックス。
63. 前記第２絶縁材料層は、第２金属層を実質上覆う請求項６０に従う電子素子マトリックス。
64. 前記第４端子アレイは、第２絶縁材料層を通って形成された相互配線によって第２金属層に電気的に接続される請求項６３に従う電子素子マトリックス。
65. 前記第２導電性チャネルの各チャンネルは、該マトリックスの各素子の一端部に設けられる請求項６０に従う電子素子マトリックス。
66. 前記第１導電性チャネルアレイの各チャネル及び第２導電性チャネルアレイの各チャネルは、該マトリックスの各素子の両端部に設けられる請求項６５に従う電子素子マトリックス。
67. 前記端子はめっきされる請求項６５に従う電子素子マトリックス。
68. 前記端子は、ニッケル、銅及び／又は金でめっきされる請求項６５に従う電子素子マトリックス。
69. 前記絶縁材料は硬化樹脂を含む請求項５５に従う電子素子マトリックス。
70. 前記素子材料からなる少なくとも一つの層は、交互の素子材料層及び金属層を含む請求項５５に従う電子素子マトリックス。
71. 該素子はＰＴＣ素子であり、前記素子材料はＰＴＣ材料である請求項６０に従う電子素子マトリックス。
72. 請求項６０に従う少なくとも二つのマトリックスを含む積重ねマトリックスであって、前記少なくとも二つのマトリックスは、相互に積み重ねられ、かつ、対応する端子同士が電気的に接続される積重ねマトリックス。

Images