CN104392938B - 半导体芯片封装方法 - Google Patents

Abstract

本发明揭示了一种半导体芯片封装方法，包括以下步骤：提供一具有多层金属箔的PPTC基板，其包括上表面及与上表面相背的下表面；剥离所述PPTC最外层的金属箔；在所述PPTC基板的上表面及下表面覆盖绝缘层；将所述覆盖了绝缘层的PPTC基板切割成单个芯片；在所述单个芯片的侧面覆盖绝缘层；在所述单个芯片的上表面及下表面覆盖防氧化层。与现有技术相比，本发明通过剥离PPTC最外层的金属箔，利用次外层金属箔的爪状结构与器件结合，有更好的抗剥离表现，另外，这种新工艺大大简化了工艺流程，同样实现了绝缘层包裹PPTC，降低生产成本。

Description

半导体芯片封装方法

技术领域

本发明属于半导体制造领域，尤其涉及一种半导体芯片封装方法。

背景技术

近年来，在一个封装基板上堆叠多个半导体元件的封装逐渐成为主流。现有的工艺为：提供一基板-在其上下表面及侧面都覆盖绝缘层-将铜压合在位于基板上下表面的绝缘层上-镭射打孔-蚀刻线路-覆盖镍/锡。然而，这样的封装工艺存在不足，例如，若在封装阶段的芯片具有较小的尺寸，则产品上的铜在后期的拉力测试中容易被剥落，其抗剥离能力差，而且工艺复杂。

发明内容

本发明的目的在于提供一种解决上述技术问题的半导体芯片封装方法。

其中，本发明一实施方式的半导体芯片封装方法，包括：

提供一具有多层金属箔的PPTC基板，其包括一本体，所述本体具有上表面及与上表面相背的下表面；所述多层金属箔依次覆盖在所述本体的上表面和下表面上，其中，最靠近所述本体的金属箔层具有与所述本体结合的爪状结构；

剥离所述PPTC基板本体最外层的金属箔；

形成覆盖于PPTC基板本体的上表面及下表面的绝缘层；

将所述覆盖了绝缘层的PPTC基板切割成单个芯片；

形成覆盖于单个芯片侧面的绝缘层；

形成覆盖于单个芯片的上表面及下表面的防氧化层。

作为本发明的进一步改进，所述本体的上下表面依次覆盖有第一金属箔、第二金属箔及第三金属箔。

作为本发明的进一步改进，所述PPTC基板本体的材质为碳和树脂的复合材料。

作为本发明的进一步改进，所述第一金属箔靠近所述本体设置，所述第三金属箔远离所述本体设置，所述第二金属箔设于所述第一金属箔和第三金属箔之间。

作为本发明的进一步改进，第一金属箔和第三金属箔的材质都为镍，所述第二金属箔的材质为铜。

作为本发明的进一步改进，在“形成覆盖于PPTC基板本体的上表面及下表面的绝缘层”步骤前包括：

蚀刻所述第二金属箔及第三金属箔。

作为本发明的进一步改进，所述“形成覆盖于PPTC基板本体的上表面及下表面的绝缘层”步骤具体为：

通过丝网印刷将绝缘层覆盖在所述PPTC基板本体的上表面及下表面。

作为本发明的进一步改进，所述绝缘层的材质为环氧树脂。

作为本发明的进一步改进，所述防氧化层的材质为镍和锡。

作为本发明的进一步改进，所述“形成覆盖于单个芯片的上表面及下表面的防氧化层”步骤具体为：

通过滚镀的方式将防氧化层覆盖在所述单个芯片的上表面及下表面。

与现有技术相比，本发明通过剥离PPTC最外层的金属箔，利用次外层金属箔的爪状结构与器件结合，有更好的抗剥离表现，另外，这种新工艺大大简化了工艺流程，同样实现了绝缘层包裹PPTC，降低生产成本。

附图说明

图1是本发明封装结构一实施方式中芯片封装结构的侧视结构示意图；

图2是本发明封装结构一实施方式中PPTC基板的侧视结构示意图；

图3是本发明封装结构一实施方式中剥离了PPTC基板最外层的金属箔的侧视结构示意图；

图4是本发明封装结构一实施方式中蚀刻PPTC基板的第二金属箔及第三金属箔的侧视结构示意图；

图5是本发明封装结构一实施方式中在PPTC基板的上下表面不存在第二金属箔及第三金属箔存在的地方覆盖上绝缘层的侧视结构示意图；

图6是本发明封装结构一实施方式中将PPTC基板切割成单个芯片并在其侧面覆盖绝缘层的侧视结构示意图；

图7是本发明封装结构一实施方式中封装方法的步骤流程图。

具体实施方式

以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。

如图1所示，在本发明一实施方式中，半导体芯片封装结构包括PPTC基板10，该PPTC基板10包括上表面和与该上表面相背的下表面。

如图2所示，该PPTC基板10包括一本体11，本体11的材质为碳和树脂的复合材料，在该本体11的上下表面分别覆盖有多层金属箔，优选地，金属箔分为第一金属箔12，第二金属箔13及第三金属箔14共三层，每层金属箔都具有一定的厚度。其中，第一金属箔12紧贴本体11设置，第三金属箔14远离本体11设置，第二金属箔13设置在第一金属箔12和第三金属箔14之间。第一金属箔12和第三金属箔14的材质都为镍，所述第二金属箔13的材质为铜。第一金属箔12即金属镍层紧贴本体设置，在高倍电子显微镜下可以看到，金属镍本身具有爪状结构，这种爪状结构可以更好地与本体11结合，在后期半导体芯片上焊接其它器件（未图示）后做拉力测试时，可以有更好的抗剥离表现，使器件不容易从芯片上脱离。

提供上述具有多层金属箔的PPTC基板10，该PPTC基板10包括上表面和与该上表面相背的下表面。

如图3所示，利用蚀刻的方法将位于PPTC基板10最外层的第三金属箔14即金属镍层剥离，将第一金属箔12和第二金属箔13暴露出来。然后再经过蚀刻去除部分第一金属箔12和第二金属箔13，在本体11上得到想要的图案（参图4所示）。

如图5所示，在本体11的上下表面不存在第一金属箔12和第二金属箔13的地方覆盖绝缘层20，优选地，该绝缘层20的材质为环氧树脂，采用丝网印刷的方式覆盖在本体11的上下表面不存在第一金属箔12和第二金属箔13的地方。切割，形成单个的芯片。

如图6所示，切割形成单个芯片后，PPTC基板10的侧壁暴露出来，通过印刷的方式将绝缘层20覆盖在PPTC基板10的四个侧壁上，这样，PPTC基板10的六个面上都覆盖绝缘层20，使得PPTC基板10不暴露在空气中。通过以上的简化了的工艺流程，同样实现了绝缘层包裹PPTC基板，使生产成本大大降低。

最后，如图1所示，在本体11的上下表面存在第一金属箔12和第二金属箔13的地方覆盖防氧化层30，优选地，防氧化层30的材质为金属镍和锡，具体地，采用滚镀的方式先覆盖一层金属镍，再覆盖一层金属锡，起到防止第一金属箔12和第二金属箔13被空气中的氧所氧化。

应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (10)

1.一种半导体芯片封装方法，其特征在于，所述方法包括：

提供一具有多层金属箔的PPTC基板，其包括一本体，所述本体具有上表面及与上表面相背的下表面；所述多层金属箔依次覆盖在所述本体的上表面和下表面上，其中，最靠近所述本体的金属箔层具有与所述本体结合的爪状结构；

剥离所述PPTC基板本体最外层的金属箔；

形成覆盖于PPTC基板本体的上表面及下表面的绝缘层；

将所述覆盖了绝缘层的PPTC基板切割成单个芯片；

形成覆盖于单个芯片侧面的绝缘层；

形成覆盖于单个芯片的上表面及下表面的防氧化层。

2.根据权利要求1所述的半导体芯片封装方法，其特征在于，所述本体的上下表面依次覆盖有第一金属箔、第二金属箔及第三金属箔。

3.根据权利要求2所述的半导体芯片封装方法，其特征在于，所述PPTC基板本体的材质为碳和树脂的复合材料。

4.根据权利要求2所述的半导体芯片封装方法，其特征在于，所述第一金属箔靠近所述本体设置，所述第三金属箔远离所述本体设置，所述第二金属箔设于所述第一金属箔和第三金属箔之间。

5.根据权利要求2所述的半导体芯片封装方法，其特征在于，第一金属箔和第三金属箔的材质都为镍，所述第二金属箔的材质为铜。

6.根据权利要求2所述的半导体芯片封装方法，其特征在于，在“形成覆盖于PPTC基板本体的上表面及下表面的绝缘层”步骤前包括：

蚀刻所述第二金属箔及第三金属箔。

7.根据权利要求1所述的半导体芯片封装方法，其特征在于，所述“形成覆盖于PPTC基板本体的上表面及下表面的绝缘层”步骤具体为：

通过丝网印刷将绝缘层覆盖在所述PPTC基板本体的上表面及下表面。

8.根据权利要求1所述的半导体芯片封装方法，其特征在于，所述绝缘层的材质为环氧树脂。

9.根据权利要求1所述的半导体芯片封装方法，其特征在于，所述防氧化层的材质为镍和锡。

10.根据权利要求1所述的半导体芯片封装方法，其特征在于，所述“形成覆盖于单个芯片的上表面及下表面的防氧化层”步骤具体为：

通过滚镀的方式将防氧化层覆盖在所述单个芯片的上表面及下表面。