CN105140184A - 芯片级封装方法 - Google Patents

芯片级封装方法 Download PDF

Info

Publication number
CN105140184A
CN105140184A CN201510457801.5A CN201510457801A CN105140184A CN 105140184 A CN105140184 A CN 105140184A CN 201510457801 A CN201510457801 A CN 201510457801A CN 105140184 A CN105140184 A CN 105140184A
Authority
CN
China
Prior art keywords
wafer
insulation protection
protection glue
line
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510457801.5A
Other languages
English (en)
Other versions
CN105140184B (zh
Inventor
贾东庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZHANGZHOU YINHESHIJI MICRO-ELECTRONIC Co Ltd
Original Assignee
ZHANGZHOU YINHESHIJI MICRO-ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZHANGZHOU YINHESHIJI MICRO-ELECTRONIC Co Ltd filed Critical ZHANGZHOU YINHESHIJI MICRO-ELECTRONIC Co Ltd
Priority to CN201510457801.5A priority Critical patent/CN105140184B/zh
Publication of CN105140184A publication Critical patent/CN105140184A/zh
Application granted granted Critical
Publication of CN105140184B publication Critical patent/CN105140184B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packaging Frangible Articles (AREA)
  • Dicing (AREA)

Abstract

本发明公开一种芯片级封装方法，以设有划片沟槽的晶圆为加工对象；所述封装方法的具体步骤是：步骤a、制备导电凸块；步骤b、减薄；步骤c、涂覆绝缘保护胶层；步骤d、切割；所述切割是将经步骤c制备的晶圆的绝缘保护胶层的背面贴到贴膜上固定，然后沿着晶圆上的划片沟槽进行第一次切割，且切割深度为晶圆的厚度和绝缘保护胶层的厚度的总和；步骤e、二次涂覆绝缘保护胶层；步骤f、二次切割；所述二次切割是对经步骤e后制备的晶圆采用电磁波探测仪探测步骤d的划片沟槽的位置进行二次切割，且二次切割宽度小于步骤d的第一次切割宽度，尔后将每一个晶粒从贴膜上剥离，制备已封装的器件。本发明的制备方法合理，且生产效率高，投入成本低。

Description

芯片级封装方法
技术领域
本发明涉及一种芯片级封装方法，属于半导体封装技术领域。
背景技术
随着社会的发展，社会对芯片的要求向更小、更薄发展。减小电子器件体积的一个方法就是增加芯片的复杂度来减小其在器件中占有的空间。同时，缩小芯片封装外壳的体积也可以达到这个目标。
传统芯片封装都是采用金属框架来导通封装内部与外部的电气连接，依靠塑封绝缘层来保护芯片，这样封装尺寸就会受到很大限制。
芯片级封装是目前半导体封装领域内一种先进的封装技术。与传统使用引线框架和模压塑封不同的是，芯片级封装采用金属沉积法在芯片表面生成导电接触层，通过涂布绝缘、胶的方式来保护芯片不受环境影响。这能有效使得封装体积能大幅度缩小。
现有的芯片级封装方法有如下几种：第一、制备导电凸块、第一次切割、第一次涂覆绝缘胶、减薄、第二次切割、第二次涂覆绝缘胶、第三次切割形成已封装的器件；第二、制备第一层导电凸块、第一次切割、第二次切割、第一次涂覆绝缘胶、减薄、第二次涂覆绝缘胶、制备第二层导电凸块、第三次切割形成已封装的器件；由此可知，已有技术中的芯片级封装方法在进行第一次切割工序时，都只是切割晶圆厚度的一部分，为了要使得晶圆的外周除了导电凸块之外均涂覆有绝缘保护胶层，因此，都需要通过对晶圆进行多次切割和多次涂覆绝缘胶才能完成封装，不仅工艺繁琐，而且生产效率低，以及增加了封装工艺成本。
发明内容
本发明的目的是：提供一种不仅工艺合理，而且生产效率高、封装工艺成本低的芯片级封装方法，该方法能够变换为量产模式，可快速大量生产制造，以克服已有技术的不足。
为了达到上述目的，本发明的技术方案是：一种芯片级封装方法，以多颗晶粒集成为一体，且相邻晶粒之间设有划片沟槽的晶圆为加工对象；其特征在于：所述封装方法的具体步骤是：
步骤a、制备导电凸块；所述制备导电凸块，是在所述晶圆上的每颗晶粒的接触区域上制作导电凸块；
步骤b、减薄；所述减薄是对经步骤a制备的晶圆的背面进行磨片减薄至芯片设计厚度；
步骤c、涂覆绝缘保护胶层；所述涂覆绝缘保护胶层是对经步骤b制备的晶圆的背面涂覆绝缘保护胶，并在晶圆背面形成绝缘保护胶层；
步骤d、切割；所述切割是将经步骤c制备的晶圆的绝缘保护胶层的背面贴到贴膜上固定，然后沿着晶圆上的划片沟槽进行第一次切割，且切割深度为晶圆的厚度和绝缘保护胶层的厚度的总和；
步骤e、二次涂覆绝缘保护胶层；所述二次涂覆绝缘保护胶层是对经步骤d制备的晶圆的正面和划片沟槽涂覆绝缘保护胶，且将导电凸块端部裸露在外，而在晶圆正面形成绝缘保护胶层；
步骤f、二次切割；所述二次切割是对经步骤e后制备的晶圆采用电磁波探测仪探测步骤d的划片沟槽的位置进行二次切割，且二次切割宽度小于步骤d的第一次切割宽度，尔后将每一个晶粒从贴膜上剥离，制备已封装的器件。
在上述技术方案中，所述步骤b中减薄后的晶圆的厚度控制在200um~230um范围内。
在上述技术方案中，所述步骤c中晶圆背面形成绝缘保护胶层，是将涂覆绝缘保护胶后的晶圆放置在烘箱内烘燥后取出所形成的，所述烘箱的温度控制在145~155℃范围内，烘燥的时间控制在1.5~2.5小时范围内。
在上述技术方案中，所述步骤e中晶圆正面形成绝缘保护胶层，是将涂覆绝缘保护胶后的晶圆放置在烘箱内烘燥后取出所形成的，所述烘箱的温度控制在145~155℃范围内，烘燥的时间控制在1.5~2.5小时范围内。
5.根据权利要求1所述的芯片级封装方法，其特征在于：所述步骤c和步骤e所用的绝缘保护胶是黑胶、或者是环氧树脂。
在上述技术方案中，所述步骤e中晶圆正面的绝缘保护胶层的厚度与导电凸块的高度是相等的，所述导电凸块的高度是50um~100um。
本发明所具有的积极效果是：本发明的所述封装方法的具体步骤依次是：制备导电凸块、减薄、涂覆绝缘保护胶层、切割、二次涂覆绝缘保护胶层、二次切割，最后将每一个晶粒从贴膜上剥离，制备已封装的器件；本发明在切割步骤中，先将晶圆的绝缘保护胶层的背面贴到贴膜上固定，然后再沿着晶圆上的划片沟槽进行第一次切割，且切割深度为晶圆的厚度和绝缘保护胶层的厚度的总和，即晶圆在第一次切割过程中是直接切到晶圆背面的绝缘保护胶层底部的，并非是切割晶圆的部分厚度，而在二次切割步骤中，对晶圆利用电磁波探测仪探测第一次切割的划片沟槽的位置进行二次切割，且二次切割宽度小于步骤d中第一次切割宽度；本发明只需进行两次切割和两次涂覆绝缘保护胶，在无需添加或改变原有设备的前提下，简化生产工序，特别是减少切割次数，提高生产效率，以及降低封装工艺生产成本，同时，该方法能够变换为量产模式，可快速大量生产制造，实现了本发明的目的。
附图说明
图1是本发明的工艺流程图；
图2是本发明制备导电凸块的工艺示意图；
图3是本发明减薄的工艺示意图；
图4是本发明涂覆绝缘保护胶层的工艺示意图；
图5是本发明切割的工艺示意图；
图6是本发明二次涂覆绝缘保护胶层的工艺示意图；
图7是本发明二次切割的工艺示意图;
图8是本发明制备已封装的器件结构示意图。
具体实施方式
以下用给出的实施例，对本发明作进一步的说明，但不局限于此。
如图1、2、3、4、5、6、7、8所示，一种芯片级封装方法，以多颗晶粒集成为一体，且相邻晶粒之间设有划片沟槽的晶圆为加工对象；所述封装方法的具体步骤是：
步骤a、制备导电凸块；所述制备导电凸块，是在所述晶圆1上的每颗晶粒的接触区域上制作导电凸块2；
步骤b、减薄；所述减薄是对经步骤a制备的晶圆1的背面进行磨片减薄至芯片设计厚度；
步骤c、涂覆绝缘保护胶层；所述涂覆绝缘保护胶层是对经步骤b制备的晶圆1的背面涂覆绝缘保护胶，并在晶圆背面形成绝缘保护胶层3；
步骤d、切割；所述切割是将经步骤c制备的晶圆1的绝缘保护胶层3的背面贴到贴膜4上固定，然后沿着晶圆1上的划片沟槽进行第一次切割，且切割深度为晶圆的厚度和绝缘保护胶层的厚度的总和；
步骤e、二次涂覆绝缘保护胶层；所述二次涂覆绝缘保护胶层是对经步骤d制备的晶圆1的正面和划片沟槽涂覆绝缘保护胶，且将导电凸块2端部裸露在外，而在晶圆1正面形成绝缘保护胶层5；
步骤f、二次切割；所述二次切割是对经步骤e后制备的晶圆1采用电磁波探测仪探测步骤d的划片沟槽的位置进行二次切割，且二次切割宽度小于步骤d的第一次切割宽度，尔后将每一个晶粒从贴膜上剥离，制备已封装的器件。
如图3所示，本发明所述步骤b中减薄后的晶圆1的厚度控制在200um~230um范围内。
本发明所述步骤c中晶圆背面形成绝缘保护胶层，是将涂覆绝缘保护胶后的晶圆放置在烘箱内烘燥后取出所形成的，所述烘箱的温度控制在145~155℃范围内，烘燥的时间控制在1.5~2.5小时范围内。
本发明所述步骤e中晶圆正面形成绝缘保护胶层，是将涂覆绝缘保护胶后的晶圆放置在烘箱内烘燥后取出所形成的，所述烘箱的温度控制在145~155℃范围内，烘燥的时间控制在1.5~2.5小时范围内。
本发明所述步骤c和步骤e所用的绝缘保护胶是黑胶、或者是环氧树脂。
如图6所示，本发明所述步骤e中晶圆正面的绝缘保护胶层的厚度与导电凸块的高度是相等的，所述导电凸块的高度是50um~100um。
本发明的所述晶圆上的每颗晶粒的接触区域都有金属镀层而且该金属镀层的区域便于制备导电凸块，导电凸块可以通过金属沉积生成法和电镀工艺来形成，所述导电凸块的材料是金属合金，如镍钴、镍铜或者镍金。
所述晶圆的划片沟槽就是相邻晶粒之间分隔的区域，且该区域是没有电路的，保证了在切割晶圆时不会使晶粒受到损伤。所述晶圆上的划片沟槽的深度小于晶圆的厚度，且晶圆上所有划片沟槽的深度是相等的。
本发明小试效果显示，采用本发明的封装方法，不仅简单、合理，而且生产投入成本低，生产效率高，可大批量生产制造。

Claims (6)

1.一种芯片级封装方法，以多颗晶粒集成为一体，且相邻晶粒之间设有划片沟槽的晶圆为加工对象；其特征在于：所述封装方法的具体步骤是：
步骤a、制备导电凸块；所述制备导电凸块，是在所述晶圆上的每颗晶粒的接触区域上制作导电凸块；
步骤b、减薄；所述减薄是对经步骤a制备的晶圆的背面进行磨片减薄至芯片设计厚度；
步骤c、涂覆绝缘保护胶层；所述涂覆绝缘保护胶层是对经步骤b制备的晶圆的背面涂覆绝缘保护胶，并在晶圆背面形成绝缘保护胶层；
步骤d、切割；所述切割是将经步骤c制备的晶圆的绝缘保护胶层的背面贴到贴膜上固定，然后沿着晶圆上的划片沟槽进行第一次切割，且切割深度为晶圆的厚度和绝缘保护胶层的厚度的总和；
步骤e、二次涂覆绝缘保护胶层；所述二次涂覆绝缘保护胶层是对经步骤d制备的晶圆的正面和划片沟槽涂覆绝缘保护胶，且将导电凸块端部裸露在外，而在晶圆正面形成绝缘保护胶层；
步骤f、二次切割；所述二次切割是对经步骤e后制备的晶圆采用电磁波探测仪探测步骤d的划片沟槽的位置进行二次切割，且二次切割宽度小于步骤d的第一次切割宽度，尔后将每一个晶粒从贴膜上剥离，制备已封装的器件。
2.根据权利要求1所述的芯片级封装方法，其特征在于：所述步骤b中减薄后的晶圆的厚度控制在200um~230um范围内。
3.根据权利要求1所述的芯片级封装方法，其特征在于：所述步骤c中晶圆背面形成绝缘保护胶层，是将涂覆绝缘保护胶后的晶圆放置在烘箱内烘燥后取出所形成的，所述烘箱的温度控制在145~155℃范围内，烘燥的时间控制在1.5~2.5小时范围内。
4.根据权利要求1所述的芯片级封装方法，其特征在于：所述步骤e中晶圆正面形成绝缘保护胶层，是将涂覆绝缘保护胶后的晶圆放置在烘箱内烘燥后取出所形成的，所述烘箱的温度控制在145~155℃范围内，烘燥的时间控制在1.5~2.5小时范围内。
5.根据权利要求1所述的芯片级封装方法，其特征在于：所述步骤c和步骤e所用的绝缘保护胶是黑胶、或者是环氧树脂。
6.根据权利要求1所述的芯片级封装方法，其特征在于：所述步骤e中晶圆正面的绝缘保护胶层的厚度与导电凸块的高度是相等的，所述导电凸块的高度是50um~100um。
CN201510457801.5A 2015-07-30 2015-07-30 芯片级封装方法 Active CN105140184B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510457801.5A CN105140184B (zh) 2015-07-30 2015-07-30 芯片级封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510457801.5A CN105140184B (zh) 2015-07-30 2015-07-30 芯片级封装方法

Publications (2)

Publication Number Publication Date
CN105140184A true CN105140184A (zh) 2015-12-09
CN105140184B CN105140184B (zh) 2017-11-21

Family

ID=54725482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510457801.5A Active CN105140184B (zh) 2015-07-30 2015-07-30 芯片级封装方法

Country Status (1)

Country Link
CN (1) CN105140184B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105114834A (zh) * 2015-07-30 2015-12-02 邓放明 一种贴片灯珠安全裸露的玉米形led灯
CN105977361A (zh) * 2016-06-30 2016-09-28 昆山初本电子科技有限公司 一种led封装方法
CN106025004A (zh) * 2016-06-30 2016-10-12 昆山初本电子科技有限公司 一种led芯片涂布保护材料的方法
CN106098712A (zh) * 2015-04-28 2016-11-09 豪威科技股份有限公司 密封侧壁的器件晶粒及其制造方法
CN108032358A (zh) * 2018-01-18 2018-05-15 无锡奥芬光电科技有限公司 一种树脂滤光片的切割工艺
CN108269744A (zh) * 2016-12-30 2018-07-10 无锡天芯互联科技有限公司 一种新型wlp封装结构及其制作方法
CN108963035A (zh) * 2018-07-30 2018-12-07 安徽科技学院 一种带侧面保护的cob封装光电芯片的制作方法
CN110265309A (zh) * 2019-05-30 2019-09-20 全球能源互联网研究院有限公司 功率芯片预封装、封装方法及其结构、晶圆预封装结构
CN111446158A (zh) * 2020-03-05 2020-07-24 绍兴同芯成集成电路有限公司 一种晶圆背面切割后金属沉积工艺
CN111689461A (zh) * 2019-12-30 2020-09-22 浙江集迈科微电子有限公司 一种嵌入式微系统模组中的芯片切割误差的协调方法
CN112242359A (zh) * 2019-07-16 2021-01-19 珠海零边界集成电路有限公司 一种芯片封装结构及芯片封装方法
CN112447532A (zh) * 2019-08-29 2021-03-05 珠海格力电器股份有限公司 一种封装方法
WO2023226058A1 (zh) * 2022-05-23 2023-11-30 常州银河世纪微电子股份有限公司 一种芯片尺寸封装工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118953A (ja) * 1999-10-20 2001-04-27 Nissan Motor Co Ltd 半導体電子部品の製造方法
EP1764834A1 (en) * 2005-09-15 2007-03-21 Infineon Technologies AG Electromagnetic shielding of packages with a laminate substrate
CN101807531A (zh) * 2010-03-30 2010-08-18 上海凯虹电子有限公司 一种超薄芯片的封装方法以及封装体
CN103928417A (zh) * 2014-04-18 2014-07-16 江阴长电先进封装有限公司 一种低成本的圆片级csp封装方法及其封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118953A (ja) * 1999-10-20 2001-04-27 Nissan Motor Co Ltd 半導体電子部品の製造方法
EP1764834A1 (en) * 2005-09-15 2007-03-21 Infineon Technologies AG Electromagnetic shielding of packages with a laminate substrate
CN101807531A (zh) * 2010-03-30 2010-08-18 上海凯虹电子有限公司 一种超薄芯片的封装方法以及封装体
CN103928417A (zh) * 2014-04-18 2014-07-16 江阴长电先进封装有限公司 一种低成本的圆片级csp封装方法及其封装结构

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098712B (zh) * 2015-04-28 2020-10-30 豪威科技股份有限公司 密封侧壁的器件晶粒及其制造方法
CN106098712A (zh) * 2015-04-28 2016-11-09 豪威科技股份有限公司 密封侧壁的器件晶粒及其制造方法
CN105114834A (zh) * 2015-07-30 2015-12-02 邓放明 一种贴片灯珠安全裸露的玉米形led灯
CN105977361A (zh) * 2016-06-30 2016-09-28 昆山初本电子科技有限公司 一种led封装方法
CN106025004A (zh) * 2016-06-30 2016-10-12 昆山初本电子科技有限公司 一种led芯片涂布保护材料的方法
CN108269744A (zh) * 2016-12-30 2018-07-10 无锡天芯互联科技有限公司 一种新型wlp封装结构及其制作方法
CN108032358A (zh) * 2018-01-18 2018-05-15 无锡奥芬光电科技有限公司 一种树脂滤光片的切割工艺
CN108963035A (zh) * 2018-07-30 2018-12-07 安徽科技学院 一种带侧面保护的cob封装光电芯片的制作方法
CN110265309A (zh) * 2019-05-30 2019-09-20 全球能源互联网研究院有限公司 功率芯片预封装、封装方法及其结构、晶圆预封装结构
CN112242359A (zh) * 2019-07-16 2021-01-19 珠海零边界集成电路有限公司 一种芯片封装结构及芯片封装方法
CN112447532A (zh) * 2019-08-29 2021-03-05 珠海格力电器股份有限公司 一种封装方法
CN111689461A (zh) * 2019-12-30 2020-09-22 浙江集迈科微电子有限公司 一种嵌入式微系统模组中的芯片切割误差的协调方法
CN111689461B (zh) * 2019-12-30 2023-04-28 浙江集迈科微电子有限公司 一种嵌入式微系统模组中的芯片切割误差的协调方法
CN111446158A (zh) * 2020-03-05 2020-07-24 绍兴同芯成集成电路有限公司 一种晶圆背面切割后金属沉积工艺
WO2023226058A1 (zh) * 2022-05-23 2023-11-30 常州银河世纪微电子股份有限公司 一种芯片尺寸封装工艺

Also Published As

Publication number Publication date
CN105140184B (zh) 2017-11-21

Similar Documents

Publication Publication Date Title
CN105140184A (zh) 芯片级封装方法
US9899239B2 (en) Carrier ultra thin substrate
CN101521165B (zh) 芯片级封装方法
CN106531700B (zh) 一种芯片封装结构及其封装方法
CN103400808B (zh) 影像传感器的晶圆级封装结构及封装方法
US20190006195A1 (en) Chip encapsulating method and chip encapsulating structure
CN103400807B (zh) 影像传感器的晶圆级封装结构及封装方法
TW201405757A (zh) 半導體裝置的製造方法
CN207320103U (zh) 半导体封装
CN105551985A (zh) 一种指纹识别模组的封装方法、指纹识别模组
CN105206539A (zh) 扇出型封装制备方法
CN105810666A (zh) 一种具有电磁屏蔽功能的封装结构的制作方法
CN208284471U (zh) 一种防电磁干扰的射频模块结构
CN105977169A (zh) 封装体电磁防护层的制造方法
CN105225972B (zh) 一种半导体封装结构的制作方法
CN108417555A (zh) 一种防电磁干扰的射频模块结构及实现方法
CN202633263U (zh) 基材包覆结构
CN203967091U (zh) 晶圆级封装结构
CN104392938B (zh) 半导体芯片封装方法
CN204516750U (zh) 一种埋入式传感芯片封装结构
CN206893609U (zh) 芯片封装
CN103107098B (zh) 方形扁平无引脚的封装方法及其封装结构
CN101572237B (zh) 模块化的晶粒封装结构及其方法
US9806034B1 (en) Semiconductor device with protected sidewalls and methods of manufacturing thereof
CN101399212A (zh) 晶粒重新配置的封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 213022 Changzhou, North New District, Jiangsu Yangtze River Road, No. 19

Applicant after: Changzhou Galaxy century microelectronics Limited by Share Ltd

Address before: 213022 Changzhou, North New District, Jiangsu Yangtze River Road, No. 19

Applicant before: Changzhou Galaxy Century Micro-Electronics Co., Ltd.

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant