CN1714413A - 导电聚合物器件以及制造该器件的方法 - Google Patents
导电聚合物器件以及制造该器件的方法 Download PDFInfo
- Publication number
- CN1714413A CN1714413A CNA038256029A CN03825602A CN1714413A CN 1714413 A CN1714413 A CN 1714413A CN A038256029 A CNA038256029 A CN A038256029A CN 03825602 A CN03825602 A CN 03825602A CN 1714413 A CN1714413 A CN 1714413A
- Authority
- CN
- China
- Prior art keywords
- metal
- metal level
- layer
- matrix
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
- H01C7/027—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient consisting of conducting or semi-conducting material dispersed in a non-conductive organic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/1406—Terminals or electrodes formed on resistive elements having positive temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
- H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09181—Notches in edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09554—Via connected to metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
- H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Thermistors And Varistors (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Polyoxymethylene Polymers And Polymers With Carbon-To-Carbon Bonds (AREA)
- Conductive Materials (AREA)
- Details Of Resistors (AREA)
Abstract
一种使用印刷电路板制造工艺制造的电子器件。具体地,一种层状器件,包括:第一金属层(12)、第二金属层(14)、夹在第一和第二金属层之间的至少一个器件材料层。第一绝缘材料层(40)基本上覆盖了第一金属层(12)。在第一绝缘材料层(40)上提供了第三金属层(48)。此第三金属层(48)被分开以提供第一端子(90)和第二端子(92)。第一端子(90)通过导电互连(84)电气连接到第一金属层(12),该导电互连(84)被形成为通过所述第一绝缘材料层(40),而第二端子(92)通过导电路径(68)电气连接到第二金属层(14),该导电路径(68)包括绝缘导电通道,其通过所述第一金属层(12)和所述至少一个器件材料层(16)并与该第一金属层(12)和所述至少一个器件材料层(16)绝缘。使用绝缘通道提供了成本有效的制造方法,并且使得所使用的器件材料的有效面积最大。通过该方法构建了PTC元件。
Description
发明背景
本发明通常涉及电子器件的领域。更具体地,本发明涉及正温系数(PTC)器件,其被设计用于过流保护,并且可以表面安装在印刷电路板(PCB)应用中。
公知的是,许多导电材料的电阻率随温度变化。例如,PTC材料的电阻率随着材料温度的增加而增加。此材料的示例是有机聚合物,通过在其中扩散导电填料使其是电传导的。这些聚合物通常包括聚烯烃(polyolefin),诸如聚乙烯(polyethylene)、聚丙烯(polypropylene)和乙烯基/丙稀基共聚物。导电填料包括碳黑和金属粉末。
典型地,导电聚合物PTC器件包括导电聚合物PTC材料层,其夹在上和下金属箔电极之间。现有技术包括单层器件和多层器件,后者包括两个或者更多的导电聚合物层,其由一个或者多个内部金属箔电极隔开,且外部金属箔电极位于上和下表面上。在下列美国专利中公开了这些器件的示例以及它们的制造方法,其公开内容在此处并入列为参考:US 6,429,533、US 6,380,839、US 6,377,467、US 6,242,997、US 6,236,302、US 6,223,423、US 6,172,591、US 6,124,781、US 6,020,808和US 5,802,709。
在低于某个值的温度下,其通常被称为临界温度或者开关温度,上文所提及类型的PTC材料呈现出相对低的恒定的电阻率。然而,当PTC材料的温度增加超过临界温度时,该材料的电阻率随着温度急剧增加。当该材料的温度冷却到低于临界温度或者开关温度时,电阻率恢复到其低的恒定的值。在电路中提供过流保护的PTC电子器件的生产中已使用了此效应,其其中它们通常与负载串联安置。
电子工业的持续趋势是趋向于微型化,特别地,趋向于元件物理尺寸的减小。实现此目标的一种方法是,引入表面贴装技术(SMT)元件。在SMT元件中,器件直接焊接到电路板,这样消除了用于器件上的引线及电路板上的相应的孔的空间要求。尽管如此,如针对其他的电子应用,在SMT中,存在使器件的有效表面积或占位最小的持续的需要。然而,PTC器件的工作要求限制了PTC材料的工作表面积能够被减小的程度。
基于器件的工作要求的针对有效表面积的此需要是小的SMTPTC器件的设计中的主要限制因素。例如,为了使关于给定占位的有效表面积最大,用于PTC器件的两个电气端子可以安置在器件的相对的末端。尽管这有助于充分利用PTC材料的表面积,但是必需的焊接工艺在印刷电路板(PCB)上占用了有价值的空间,明显地增大了PTC器件的占位。
对于此问题的已知解决方案是将两个电气端子安置在PTC器件的底侧上。然而,这需要提供从PTC器件的上箔电极层到底侧上的端子的连接。此连接显著地减少了PTC材料的有效侧积,或者需要使用卷绕式连接,这增加了成本。例如,在US 6,292,088中公开了一种PTC器件,其中一种互连通过该器件。为了防止该互连使两个金属层短路,移除了一个金属层的同该互连相邻的部分,以提供隔离阻障。然而,由于被移除以提供隔离的金属层的侧积近似等于PTC材料的厚度,因此移除该部分显著地减小了PTC器件的有效表侧积。此外,被隔离的金属侧积以及相应的PTC材料区域,除了提供电气接触以外,没有其他用途。US 6,377,467公开了一种在器件底侧上具有一对端子的PTC器件。该端子安置在绝缘层的上面,用以使它们相互隔离,并且还使它们同PTC材料的下面的电极隔离。端子对中的每个端子通过互连连接到器件顶侧上的相应的端子。此互连还提供了针对PTC材料的电极的电气连接。然而,为了防止该互连使两个电极短路,移除了一个金属电极的同该每个互连相邻的部分,以提供隔离阻障。这样,显著减小了PTC器件的有效侧积。
美国专利5,907,272和5,884,391示出了PTC器件的示例,其中从上箔层到底侧上的端子的连接是通过卷绕式导体配置提供的。该设置通过将导电层卷绕在PTC材料上来获得电气连接,而不是在提供互连时浪费PTC材料的表侧积。然而,有人提出,这些专利的制造方法是低效率的和高成本的。
因此,存在对改进的SMT PTC器件及其制造方法的需要,其中使PC板上给定占位之内的PTC材料的有用有效表面积最大,并且其中所需用于将上电极连接到下电极的连接使用最佳的面积,且同时未减少PTC材料的有效面积。
发明概述
在一个方面,本发明提供了一种制造具有包括夹在第一金属层和第二金属层之间的至少一个器件材料层的结构的电子器件的方法。该方法包括以下步骤:形成通过第一金属层、第二金属层和器件材料的第一孔隙,将第一绝缘材料层涂敷于第一金属层上,使第一孔隙的壁绝缘,在第一绝缘材料层上提供第三金属层,在由第一孔隙限定的区域中形成第二孔隙,通过第二孔隙提供顶表面和底表面之间的第一电气互连,在第三金属层和第一金属层之间创建电气互连,选择性地从第三金属层移除金属以限定第一和第二电极区域,其中第一端子包括在第三金属层和第一金属层之间创建的电气互连,而第二端子包括镀覆的第二孔隙。
通过使用绝缘导电通道提供从器件一侧到另一侧的路径,由于仅需要由通道占用的面积来提供器件上和下表面之间的互连,因此可以使活性材料的有效表面积最大。
该方法可以包括以下进一步的步骤:将第二绝缘材料层涂敷于第二金属层上,并且在形成第二孔隙之前,在第二绝缘材料层上提供第四金属层。
通过将第一绝缘材料层涂敷于第一金属层上的步骤以及/或者通过将第二绝缘材料层涂敷于第一金属层上的步骤,可以至少部分地执行使第一孔隙的壁绝缘的步骤。
在涂敷绝缘层之前,可以形成通过第一金属层、第二金属层和该至少一个器件材料层的第三孔隙,在其之后,在由第三孔隙限定的区域中,可以形成第四孔隙。由此,可以对第四孔隙进行镀覆,以提供器件的顶表面和底表面之间的电气互连。
使用选择性地从第四金属层移除材料的额外的步骤,可以限定第三和第四端子。
第一和第三孔隙可以形成在器件的相对末端处。
该方法可以包括以下初始步骤:在第一和第二金属层中限定切割参照。
有利地,通过涂敷涂树脂金属,可选地是铜,可以在单一的步骤中执行将第一绝缘材料层涂敷于第一金属层上的步骤和在第一绝缘材料层上提供第三金属层的步骤。
相似地,通过应用涂树脂金属,可选地是铜,可以在单一的步骤中执行将第二绝缘材料层涂敷于第二金属层上的布置和在第二绝缘材料层上提供第四金属层的步骤。
可选地,包括夹在第一金属层和第二金属层之间的至少一个器件材料层的结构可以是包括交叠的器件材料层和金属层的多层结构。
制造器件的该方法特别适用于PTC器件的制造,并且在此情况中,器件材料是PTC材料。
包括夹在第一金属层和第二金属层之间的至少一个器件材料层的结构可被提供为叠层片。
在本发明的另一方面,提供了一种电子器件,其包括第一金属层、第二金属层以及夹在第一金属层和第二金属层之间的至少一个器件材料层,该第一金属层和第二金属层用作用于器件材料的电极。第一端子被提供用于针对器件的第一电气连接,而第二端子被提供用于针对器件的第二电气连接,其中第一端子电气连接到第一金属层,而第二端子同第一金属层绝缘并且通过导电通道电气连接到第二金属层,该导电通道通过第一金属层和器件材料并与该第一金属层和器件材料绝缘。该导电通道可以是镀有金属的通道。
第二端子可以通过第一绝缘材料层与第一金属层绝缘。此第一绝缘材料层基本上覆盖了第一金属层。
可以在第一绝缘材料层上提供第三金属层。此第三层可以通过隔离区分开,以提供第一端子和第二端子。
该器件可以进一步包括用于提供针对器件的第三电气连接的第三端子和用于提供针对器件的第四电气连接的第四端子,其中第四端子电气连接到第二金属层,而第三端子同第二金属层绝缘并且通过第二导电通道电气连接到第一金属层,该第二导电通道通过第二金属层和器件材料并与该第二金属层和器件材料绝缘。
第二导电通道可以是镀有金属的通道,其可以位于器件的一个末端。而且,第一导电通道和第二导电通道可以位于器件的相对末端。
第二端子可以通过第二绝缘材料层与第二金属层绝缘,该第二绝缘材料层基本上覆盖了第二金属层。
第四端子可以通过被形成为通过所述第二绝缘材料层的互连而电气连接到第二金属层。
该器件的端子可以可选地镀有镍、铜和/或金。绝缘材料可以包括固化树脂。至少一个器件材料层可以包括交叠的器件材料层和金属层。
该器件可以是PTC器件,并且在此情况中,器件材料是PTC材料。
在本发明的另一方面,提供了一种PTC器件,其包括第一金属层、第二金属层以及夹在第一金属层和第二金属层之间的至少一个PTC材料层。第一端子被提供为针对器件的第一电气连接,而第二端子被提供为针对器件的第二电气连接,其中第一端子电气连接到第一金属层,而第二端子通过导电通道电气连接到第二金属层,该导电通道通过第一金属层和该至少一个PTC材料层并与该第一金属层和该至少一个PTC材料层绝缘。
在本发明的另一方面,本发明提供了一种制造具有包括夹在第一金属层和第二金属层之间的至少一个器件材料层的结构的电子器件矩阵的方法。该方法包括以下步骤:形成通过第一金属层、第二金属层和器件材料的第一孔隙阵列,将第一绝缘材料层涂敷于第一金属层上,使第一孔隙阵列的壁绝缘,在第一绝缘材料层上提供第三金属层,形成第二孔隙阵列,由此第二阵列的每个孔隙位于由来自第一孔隙阵列的孔隙限定的区域中,通过第二孔隙阵列提供矩阵的顶表面和底表面之间的电气互连,用以在第三金属层和第一金属层之间创建电气互连,选择性地从第三金属层移除金属,以限定关于矩阵的每个器件的第一和第二端子,其中每个第一端子包括在第三金属层和第一金属层之间的电气互连,而每个第二端子包括器件的顶表面和底表面之间的绝缘电气互连。
通过将第一绝缘材料层涂敷于第一金属层上的步骤,可以至少部分地执行使第一孔隙阵列的壁绝缘的步骤。
该方法可以包括以下进一步的步骤:将第二绝缘材料层涂敷于第二金属层上,并且在形成第二孔隙阵列之前,在第二绝缘材料层上提供第四金属层。
有利地,通过将第二绝缘材料层涂敷于第一金属层上的步骤,可以至少部分地执行使第一孔隙阵列的壁绝缘的步骤。
该方法可以包括以下进一步的步骤:在涂敷绝缘层之前,形成通过第一金属层、第二金属层和该至少一个器件材料层的第三孔隙阵列,在由第三孔隙阵列限定的区域中,形成第四孔隙阵列,并且通过第四孔隙阵列提供器件的顶表面和底表面之间的电气互连。
该方法可以包括以下额外步骤:选择性地从第四金属层移除材料,用以限定用于矩阵中的独立器件的第三和第四端子。
每个第一孔隙阵列和第三孔隙阵列中的每个相应的孔隙可以形成在矩阵中的独立器件的相对末端处。
作为初始步骤,可以在第一和第二金属层中限定切割参照。
有利地,通过应用涂树脂金属,可选地是铜,可以在单一的步骤中执行将第一绝缘材料层涂敷于第一金属层上的步骤和在第一绝缘材料层上提供第三金属层的步骤。
相似地,通过应用涂树脂金属,可选地是铜,可以在单一的步骤中执行将第二绝缘材料层涂敷于第二金属层上的步骤和在第二绝缘材料层上提供第四金属层的步骤。
可选地,包括夹在第一金属层和第二金属层之间的至少一个器件材料层的结构可以是包括交叠的器件材料层和金属层的多层结构。
其中器件是PTC器件,器件材料是PTC材料。
该方法可以包括以下的额外步骤:将第二电子器件匹配矩阵接合到该矩阵,由此每个矩阵邻接面的端子是对准的并且是电气连接的。作为最终步骤,该器件可以从矩阵上切割下来。
作为切割工艺的一部分,具有两个或者更多器件的组可以作为独立的器件一起切割下来。在此情况中,它们可被设置为SIP或者DIP封装。
器件材料可以是电介质材料。
在本发明的另一方面,提供了一种电子器件矩阵,其包括第一金属层、第二金属层以及夹在第一金属层和第二金属层之间的至少一个器件材料层,该第一金属层和第二金属层用作用于器件材料的电极。第一和第二端子阵列提供了针对矩阵的独立器件的电气连接,其中第一端子阵列电气连接到第一金属层,而第二端子阵列同第一金属层绝缘并且通过导电通道电气连接到第二金属层,该导电通道通过第一金属层和器件材料并与该第一金属层和器件材料绝缘。该导电通道可以是镀有金属的通道。第二端子阵列可以通过第一绝缘材料层与第一金属层绝缘,该第一绝缘材料层基本上覆盖了第一金属层。
可以在第一绝缘材料层上安置第三金属层,此处所述第三层通过隔离区阵列分开,以提供第一端子阵列和第二端子阵列。
第三和第四端子阵列也可以提供针对独立器件的电气连接。而且,第四端子阵列可以电气连接到第二金属层,而第三端子阵列可以同第二金属层绝缘并且通过第二导电通道阵列电气连接到第一金属层,该第二导电通道阵列通过第二金属层和材料并与该第二金属层和材料绝缘。
第二导电通道阵列可以包括镀有金属的通道。第二端子阵列可以通过第二绝缘材料层与第二金属层绝缘,该第二绝缘材料层基本上覆盖了第二金属层。
第四端子阵列通过被形成为通过所述第二绝缘材料层的互连而电气连接到第二金属层。
第二导电通道阵列的每一个被提供在矩阵的每个器件的末端,而且,第一导电通道和第二导电通道的阵列中的每一个可以位于矩阵的每个器件的相对末端。
矩阵的端子可以可选地镀有镍、铜和/或金。
绝缘材料可以包括固化树脂。
至少一个器件材料层可以包括交叠的器件材料层和金属层。其中矩阵的器件是PTC器件,器件材料是PTC材料。
本发明扩展至包括具有至少两个所述类型的矩阵的堆叠矩阵,该至少两个矩阵在气顶部是相互堆叠的,并且其中相应的端子是电气连接的。
通过下面的详细描述,上文提及的本发明的优点以及其他的优点将变得更加易于理解。
附图简述
现将通过参考附图描述本发明,其中:
图1是构成本发明的叠层片的一部分的剖面图;
图2是在片中形成第一孔隙阵列的步骤之后,图1的片部分的平面顶视图;
图3是沿图2的线X-X取得的剖面图;
图4是与图3相似的剖面图,示出了本发明的工艺中的后继步骤的结果;
图5是与图4相似的剖面图,示出了本发明的工艺中的下一步骤的结果;
图6是与图5相似的剖面图,示出了本发明的工艺中的下一步骤的结果;
图7是与图6相似的剖面图,示出了本发明的工艺中的下一步骤的结果;
图8是与图7相似的剖面图,示出了本发明的工艺中的下一步骤的结果;
图9是与图8相似的剖面图,示出了根据本发明的完成的对称PTC器件;
图10是本发明的PTC器件的非对称实施例的剖面图;
图11是根据本发明的多层PTC器件的剖面图;
图12是作为单一的多器件元件封装的包括四个独立的PTC器件的本发明的实施例的顶视图;
图13是包括独立器件的本发明的SIP实施例的顶视图;
图14是适于由本发明的器件实现的线路保护电路的示意图;
图15是根据本发明的图14的示意性电路的实现方案的顶视图;
图16是器件矩阵的侧视图;
图17是图16的矩阵的侧视图,说明了本发明的工艺中的进一步步骤;
图18是图17的矩阵的侧视图,说明了本发明的工艺中的步骤;
并且
图19是由图18的矩阵形成的切割器件的侧视图。
发明详述
现在参考附图,图1说明了叠层片10的一部分,其可被提供为根据本发明的电子器件制造工艺中的初始步骤。片10包括两个金属箔层12、14和活性器件材料区域,例如,导电聚合物PTC材料16。具体地,所示示例性叠层片10包括夹在第一或下金属箔层12和第二或上金属箔层14之间的导电聚合物PTC材料层16。
导电聚合物PTC材料层16可以包括任何适当的PTC材料,包括,例如,任何适当的导电聚合物组分。适当的导电聚合物组分的一个示例是,其中混合了一定量的碳黑的高密度聚乙烯(HDPE),该碳黑导致了所需的电器工作特性。在WO97/06660中公开了此混合物的示例,其整体内容在此处并入列为参考。金属层12、14可以包括任何适当的金属,典型地被提供为薄的箔,尽管诸如镍和铝的其他金属以及许多合金也是可接受的,但是其中铜是优选的。
叠层片10可以通过本领域中公知的若干适当的工艺而形成,如上文提及的出版号WO97/06660所例示的。
在一个方面,本发明是包括一系列工艺步骤的制造方法或工艺,其针对叠层片10执行,用于产生包括多个电子器件的矩阵。现将通过参考图2~13解释这些步骤。
示例性工艺的有利的第一步骤是在片10中限定切割线的阵列(未示出),其限定了片部分23、24、25的矩阵,每个片部分将形成为独立的器件,如下面所将描述的。在下面描述的工艺结束时,完全形成的独立器件将沿该切割线从矩阵上切割下来。该切割线可以包括通过选择性地从第一金属层12和/或第二金属层14移除金属而形成的矩形(X-Y)线栅格。此金属的选择性移除可以通过任何适当的工艺完成,包括本领域公知的使用光致抗蚀剂和蚀刻方法的标准印刷电路板装配技术。
在形成切割线之后,在图2中说明的工艺中的下一步骤是在叠层片10中形成第一孔隙阵列30、32。待切割的片的每个部分24应具有至少一个孔隙,或者与邻接的部分共用一个孔隙。包括钻孔、激光钻孔、蚀刻和冲孔的任何适当的PCB工艺都可以形成孔隙30、32。该孔隙提供了从叠层片的顶表面(上金属层14)到叠层片的下表面(下金属层12)的开口。
该工艺的剩余步骤将通过参考限定了独立单元或器件的此单一的部分24而进行描述。然而,应当认识到,随后的工艺步骤的目的在于,由叠层片10产生作为一个整体的器件矩阵,并且为了清楚起见仅示出了独立的单元。实际上,在基本上完成全部工艺步骤之前,该独立单元未从矩阵上切割下来。
如图3所说明的,每个孔隙30、32通过第一金属层12、PTC材料层16和第二金属层14;即,孔隙30、32限定了从叠层片10的底表面到顶表面的通道。如图4所说明的,在形成孔隙30、32之后,第一绝缘材料层40形成或涂敷在第一金属层12的表面上。相似地,第二绝缘材料层42形成或涂敷在第二金属层14的表面上。该绝缘材料被选择为确保其将直接地或者在压力下流入并且基本上填充孔隙30、32。这些步骤确保了绝缘材料区域44、46基本上填充了孔隙30、32。尽管优选的是,孔隙30、32由绝缘材料区域替换/填充,但是绝缘材料的主要目的在于向限定了孔隙30、32的壁(即,限定孔隙的第一金属层12、PTC材料层16和第二金属层14的暴露的边缘表面)提供绝缘阻障。而且,应当认识到,单独的工艺可用于向与孔隙的壁提供绝缘阻障,其不同于涂敷第一和第二绝缘层,即,使用单独的工艺利用绝缘材料填充孔隙30、32。然而,由于其向工艺中引入了额外的步骤,因此其不是优选的选择方案。
该绝缘材料可以是任何适当的材料,包括塑料(例如,环氧树脂)。该绝缘材料中可以包括纤维(例如,玻璃),以提供机械强度。特别地,在PCB工业中通常被称为预浸料坯的材料是理想的绝缘材料。用于此应用的优选的具体预浸料坯类型包括填有62%的树脂成分的1080玻璃纤维(纤维玻璃)。
第三金属层48形成或涂敷在第一绝缘材料层40上。相似地,第四金属层50形成或涂敷在第二绝缘材料层42上,导致了图4所示的结构。用于金属层48、50的适当的材料可以包括铜、镍、铝及其许多合金的箔。此箔可以压合或者粘合到各自的绝缘层40、42。诸如镀覆的淀积工艺也可以提供该第三和第四金属层。
有利地,通过使用涂树脂金属材料,例如涂树脂铜(RCC),可以将涂敷绝缘材料层和金属层的步骤组合到一个单一的步骤中。使用RCC允许金属层或者绝缘层同时涂敷。适当的RCC材料是注入62%的树脂成分并且涂有铜的1080玻璃纤维。通过本领域的技术人员所熟悉的传统的PCB技术,可以实现将第一和第二绝缘层40、42分别粘附到第一和第二金属层12、14。
在涂敷/形成绝缘层40、42和额外的金属层48、50之后,在叠层片10中限定/形成第二孔隙阵列60、62。任何适当的工艺,包括传统的钻孔或激光钻孔技术,可以形成这些孔隙。如图5所说明的,此第二阵列的每个孔隙60、62是在由第一孔隙阵列的相应的孔隙30、32限定的界限内适当地形成的。第二孔隙阵列的每个孔隙60、62的直径小于第一孔隙阵列的孔隙30、32的直径。对于第二阵列使用较小直径的孔隙的结果是,第二阵列的每个孔隙60、62提供了叠层片10的上表面和下表面之间的绝缘通道,其与第一和第二金属层12、14以及PTC材料层16绝缘。用于通道的绝缘阻障44、46是由来自第一和第二绝缘材料层的绝缘材料提供的,其基本上填充了第一孔隙阵列30、32。
图6所说明的工艺中的下一步骤是,使用由第二阵列中的孔隙60、62提供的每个绝缘通道,提供第三金属层48和第四金属层50之间的导电路径。即,在片10的顶表面和底表面之间形成外部电气互连阵列66、68。这些互连可以通过任何适当的工艺提供,包括例如,镀覆(即提供镀覆的通孔过孔)或者插入导电材料。适当的导电材料的示例可以包括导电环氧树脂或者焊膏。适当的镀覆工艺是电镀工艺。在电镀工艺中,第三金属层48适当地用作第一电极,并且第四金属层50适当地用作第二电极,用于镀覆工艺。结果,如图6所示,在叠层片10的顶表面和底表面之间,在每个单元或者部分24的相对末端上,提供了一对外部导电互连66、68。
在形成外部导电互连66、68之后,在第四金属层50和第二金属层14之间形成了第一内部互连阵列。相似地,在第三金属层48和第一金属层12之间形成了第二内部互连阵列。这些内部互连将提供第一金属层12和第三金属层48之间的导电路径以及第二金属层14和第四金属层50之间的导电路径。如图7所示,在可以提供第一和第三金属层之间的电气连接之前,形成了从片的下表面(第三金属层48)到第一金属层12的表面的第一开口阵列或第一“微过孔”阵列70,同时形成了从片的上表面(第四金属层50)到第二金属层14表面的第二盲开口阵列或第二“微过孔”阵列72。用于形成这些盲开口或微过孔70、72的适当的方法包括激光钻孔和蚀刻。
一旦形成了微过孔70、72,通过在微过孔中安置导电材料,可以建立通过该微过孔的内部电气互连。提供导电材料的优选方法是传统的镀覆工艺,诸如电镀或者无电镀覆。通过在微过孔70、72中插入导电材料,例如导电环氧树脂或者焊膏,也可以提供该电气连接。假设使用了适当的镀覆工艺,图8示出了分别淀积在第三和第四金属层48、50上的下镀层80和上镀层82。镀层80、82分别填充了微过孔70、72,分别在微过孔70、72中形成了下和上内部导电互连84、86。作为此镀覆的结果,形成了始于第一金属层12,通过下内部互连84、下镀层80、第一外部互连66、上镀层82和第二外部互连68的连续的导电金属路径。还建立了第二金属层14和下镀层82之间的、通过上内部互连86的导电路径,如图8所示。
此时,有必要形成两个隔开的电气隔离的导电路径,以便于提供将第一金属层12电气连接到上镀层82的第一端子以及与第一端子电气绝缘的第二端子,该第二端子将第二金属层14电气连接到下镀层12的。随后用作用于PTC器件的连接点的第一和第二端子的形成过程在图9中示出。下镀层80和第三金属层48被掩蔽并且被选择性地蚀刻掉,用以在片10的下表面上形成下隔离区97,其不具有金属并且其将每个单元24的第三金属层48和下镀层80分为隔开的第一和第二下端子焊盘90、92(即,在单元的每个末端处的其中未移除第三金属层的区域)。此选择性的移除可以通过任何适当的工艺执行,包括例如,标准的光致抗蚀剂和蚀刻技术。相似地,上镀层82和第四金属层50被掩蔽并且被选择性地蚀刻掉,用以在片的上表面上形成上隔离区99,其不具有金属并且其将每个单元24的第四金属层50和上镀层82分为隔开的第一和第二上端子焊盘94、96。
两个下端子焊盘90、92适当地安置在与器件或单元24的相对末端相邻的区域中,并且它们通过分别形成外部互连66、68的各自绝缘导电通道,分别连接到相应的上端子焊盘94、96。而且,第一金属层12通过下内部互连84电气连接到第一下端子焊盘90,同时第二金属层14通过上内部互连86电气连接到第二上端子焊盘。因此,形成了第一端子,包括第一下端子焊盘90、第一外部互连66和第一上端子焊盘94,其中该端子提供了针对第一金属层12的电气连接,其由此形成了第一电极。同样地,形成了第二端子,其包括第二下端子焊盘92、第二外部互连68和第二上端子焊盘96,其中该端子提供了针对第二金属层14的电气连接,其由此形成了第二电极。这导致了对称的PTC器件24,其在从片10(即整个器件矩阵)上切割下来时,可以直接用作SMT PTC器件。用于切割的适当的技术在本领域中是公知的,并且包括铣切(routing)、截断(guillotining)、划切(dicing)、冲孔(punching)、激光切割和抛光。
特别地,上文所述的工艺产生了包括多个层状PTC器件的矩阵,该层状PTC器件可以从原始的矩阵上切割下来。每个PTC器件包括由第一金属层12形成的第一或下电极12,以及由第二金属层14形成的第二或上电极14。PTC材料层16夹在这些第一和第二电极12、14之间。第一电极12基本上由第一绝缘材料层40覆盖。相似地,第二电极14基本上由第二绝缘材料层42覆盖。在第一绝缘层40上提供了第三金属层48。第三金属层48被分开以形成器件底侧上的第一和第二下端子焊盘90、92。这两个下端子焊盘位于与PTC器件的相对末端邻接的区域中。第一下端子焊盘90通过第一内部互连84连接到第一电极12,该第一内部互连84通过第一绝缘材料层40。第二下端子焊盘92通过下隔离区97同第一下端子焊盘90隔开,在下隔离区97中第三金属层48被选择性地移除,并且第二下端子焊盘92通过第一绝缘材料层40同第一电极12绝缘。
同样地,第四金属层50由上隔离区99分开,在该上隔离区99中该第四金属层50被选择性地移除,用以提供第一和第二上端子焊盘94、96。第一和第二上端子焊盘94、96位于与PTC器件的相对末端邻接的区域中。第一和第二上端子焊盘94、96的安置分别适当地直接对应于第一和第二下端子90、92的安置。换言之,第一上端子焊盘94形成在针对第一下端子焊盘90的PTC器件的相对侧上,并且第二上端子焊盘96形成在针对第二下端子焊盘92的PTC器件的相对侧上。
第二端子焊盘96通过第二或上内部互连86连接到第二电极14,该内部互连86通过第二绝缘材料层42。第一上端子焊盘94通过上隔离区99同第二上端子焊盘96隔开,在上隔离区99中金属被选择性地移除,并且第一上端子焊盘94通过第二绝缘材料层42同第二电极14绝缘。
第一下端子焊盘90通过第一导电外部互连66电气连接到第一上端子焊盘94,该第一导电外部互连66通过第一和第二电极12、14以及PTC材料层16并且与之绝缘。相似地,第二下端子焊盘92通过第二导电外部互连68电气连接到第二上端子焊盘96,该第二导电外部互连68通过第一和第二电极12、14以及PTC材料层16并且与之绝缘。应当认识到,结果PTC器件在该PTC器件的相对侧上包括两个端子焊盘的成对的配置。每个对中的端子焊盘之间的有效电阻是PTC材料的电阻(这是因为相比之下接触电阻和互连电阻是小的,特别是在PTC材料处于断路状态(tripped state)时)。
通过使用绝缘导电通道提供从PTC器件的一侧到另一侧的外部互连66、68,可以使由该器件利用的PTC材料的有效表面积最大。
上文所述的工艺导致了对称的PTC器件,其有助于简易安置,而不需要器件预先进行正确地定向。
所制造的PTC器件的一个特别的优点在于,其是使用PCB工业中具有相当低成本的制造环境中的普通技术而制造的。上文所述的工艺是参考具有单一PTC材料层的对称PTC器件的生产过程而进行描述的。应当认识到,另外的实施例是可行的。例如,通过省略上文所述工艺中的许多步骤,并且通过相应地省略上文所述PTC器件中的许多特征,可以提供非对称器件,即其中器件仅在底侧向下安置时才能正确的发挥作用。特别地,对于由绝缘通道提供的第二外部互连、第四金属层和第二绝缘材料层的需要可被消除,如图10的示例性结构中说明的。特别地,可以提供非对称层状PTC器件,其包括第一层状金属电极12和第二层状金属电极14。PTC材料层16夹在这些第一和第二电极12、14之间。第一电极12基本上由第一绝缘材料层40覆盖。在第一绝缘材料层40上提供第三金属层48。过度镀覆的第三金属层48由隔离区97分开,以形成第一和第二下端子焊盘90、92。这两个端子焊盘位于同PTC器件的相对末端邻接的区域中。第一端子焊盘90通过内部导电互连84连接到第一电极12,其中内部导电互连84被形成为通过开口或微过孔,该开口或微过孔通过第一绝缘材料层40。第二端子焊盘92通过隔离区97同第一端子焊盘90隔开,在该隔离区97中过度镀覆的第三金属层48被选择性地移除,并且该第二端子焊盘92通过第一绝缘材料层40同第一电极12绝缘。
第二端子焊盘92通过形成外部互连68的导电通道电气连接到第二电极14,该外部互连68是如上文所述形成的(考虑到不存在第二绝缘层和第四金属层,进行了修改),其通过第一和第二电极12、14以及PTC材料层16并与之绝缘。
如图11所说明的另一示例性实施例在PTC器件的生产过程中使用了多层PTC材料,而不是单层PTC材料。在该器件中,夹在两个金属层(电极)之间的单一的PTC材料层由包括三个电极120、122、124的层状结构替换,这三个电极120、122、124中与两个PTC材料层126、128相交织。其余特征以及制造方法基本上不变。
此另一实施例实际上提供了两个串联的PTC器件,中间电极用作针对第一器件(包括顶电极和顶部的PTC材料层)和第二器件(该第二器件包括底电极和底部的PTC材料层)的公共电极。可以相信,此多层结构提供了串联组合PTC器件具有高于通过单一的PTC器件获得的击穿电压。
在图12中说明了示例性的多器件封装设置,包括多个具有图9、10或11所说明类型的器件,其可以在使用上文所述工艺的矩阵中制作。所示的示例性封装100包括四个独立的器件,尽管器件的准确数目可以取决于环境变化。封装100中的每个独立的PTC器件具有在封装100的底侧上提供的、与绝缘镀覆通道相邻的端子对194a、194b;195a、195b;196a、196b;197a、197b,可以获得针对这些端子对的电气连接。封装100可以容易地构造或设置为类似于集成电路结构,用于随后由拾取-放置机器使用。除了使封装100具有适当的尺寸并且适当地安置镀覆通道以表示适当的IC尺寸和连接之外,在制造工艺中可以包括额外的特征。例如,在封装100的顶部中心可以提供凹口190,用于识别器件顶部的位置。相似地,在封装的顶部左侧拐角处提供了小圆点192,用于识别结果器件的顶部左侧拐角。这些额外的特征可以使用传统的PCB技术提供,包括蚀刻,如切割之前的上文所述的矩阵制造之中的主要步骤。
通过适当地装配引线框架,结果的IC类型的器件可以容易地被修改,以用作双列直插式封装(DIP)。
尽管DIP封装是普遍的,但是在板空间是非常宝贵的情况中,单列直插式封装(SIP)是优选的。例如如图13的实施例中所示,通过沿封装的一侧提供用于连接到每个PTC器件的成对端子,而非沿器件的相对侧提供端子,可以容易地使本发明适合于用作SIP封装。特别地,如所示出的,SIP封装175具有两个端子170、171,每个端子连接到封装在该器件中的PTC器件的层状电极。两个端子170、171沿相同的器件边缘配置。镀覆的通孔外部互连172、173(在切割之前由上文所述的矩阵结构形成)提供了端子的顶表面和底表面之间的电气连接。如前文所述,通孔互连172、173实际上是绝缘导电通道,其提供了通过PTC材料的外部互连。一个端子170借助于器件顶表面上的第一盲微过孔177(如前文所述)同第一层状电极连接,而另一端子171借助于器件底表面上的第二盲微过孔179(用虚轮廓线示出)同第二层状电极连接。通过沿关于端子的边缘附加引线框架,该元件可以用作引线器件。在上述两种情况的任一情况中,该元件不限于单一的器件,并且应当认识到,SIP元件可被制造为具有多个器件,每个器件具有沿元件边缘安置的两个端子。而且,应当认识到,用于特定元件的PTC器件的准确数目是由上文所述的矩阵切割过程中编组在一起作为单一元件的PTC器件的数目决定的。然而,为了防止邻接器件之间的串扰,需要隔开第一和第二金属层中的电极。
取决于应用,器件的独立特性可以是相同的或者是不同的。不同的特性可以通过具有不同尺寸的电极获得,其可以在前文所述的限定切割参照的阶段中实现。
由于此处描述的PTC器件是使用传统的PCB技术制造的,因此结果器件可以用作微型印刷电路板,在该微型印刷电路板上面通过例如,直接焊接到端子,可以装配另外的电路保护器件,例如电池充电控制器,或者过压保护器件,诸如气体放电管、晶闸管或金属氧化物变阻器(MOV),用于提供电路保护模块。在图14中示出了示例性的输入保护电路,包括提供过流保护的PTC器件210,其同输入线200串联,后面是过压保护器件214,例如晶闸管、MOV或气体放电管(GDT),其同输出端204并联。通过从前文所述的矩阵上切割器件以提供PTC器件(其具有在该器件一侧上的输入端子200和在该器件相对侧上的输出端子204),可以制造图14的电路。在相同工艺中还可以提供用于限定端子的路径,用以提供第二输入线202和输出端206之间的直接电气连接。
图14的电路可以被封装为具有图15所说明的类型的元件240。元件240的顶表面进行了适当地设置,如图15所示,使得器件顶表面上的输出端子被设置为端子焊盘220、222,过压保护器件214电气连接到该端子焊盘220、222。借助于诸如,预置焊膏(其随后可进行回流)或者导电环氧树脂,过压保护器件214可以装配到焊盘220、222。结果元件240可以用作SMT线路保护器件,器件下面的端子(或者镀覆的通道/侧面上的凹口)提供了SMT连接点。此外,如上文所述,可以包括适当的器件标记,用于协助器件的定向。例如,在元件240的顶部中心可以提供凹口218,用以识别元件的顶部。相似地,在元件240的预先选择的拐角处可以提供用于定向目的的小圆点216。
现有PTC器件的一个缺陷在于,PTC材料的有效面积限制了器件的断路电流。然而,由于电路板空间通常是非常宝贵的,因此设计者不愿意使用具有大的器件占位的器件。对于此问题的一个解决方案是,提供使用多层器件构造的具有并联设置的PTC器件。本领域持续地致力于减少成本和增加制造此多层器件的效率。
本发明的矩阵构造促进了在类似多层构造中提供两个或者更多并联器件的简单和有效的方法。在图16中说明了器件矩阵(具有图9所示的对称类型)的一部分的侧视图。(为了易于解释未示出器件的内部构造,垂直的虚线表示切割器件所依据的点,其等同于图9的绝缘镀覆通孔外部互连的位置。)矩阵的每个独立的器件具有四个端子,其被限定为在切割时提供器件对称性。该方法开始于将第一器件矩阵120安置在适当的夹具或者固定装置(未示出)中。焊膏126或者其他导电固定/粘合材料(例如,导电胶水)涂敷到矩阵顶表面上的端子区域124上,如图17所示。然后,具有匹配的端子区域配置130的第二器件矩阵128的下底侧安置到第一矩阵的顶部,如图18所示。在使用焊膏的情况中,将整个配置安置在回流炉中,以使得焊膏流动。在将其冷却时,两个矩阵通过焊料以双层或双重矩阵的结构保持在一起,其电气连接了两个矩阵的端子区域。应当认识到,当切割结果双重矩阵时,切割的器件实际上是两个并联连接的器件136、138,如图19所示,顶部器件的上表面上的端子140、142提供了一对端子,而底部器件的下表面上的端子在底表面上提供相应的一对端子144、146。每个顶端子140、142通过各自的绝缘镀覆通道(如前文所述,且如图19中的虚轮廓线所示)以及端子124、130和焊料126,电气连接到其各自的底端子144、146。此制造并联器件的方法不限于使用两个矩阵,可以同时连接若干矩阵。然而,随着矩阵数目的增加,在使焊膏进行正确的回流焊的操作中出现了实际困难。如果使用导电环氧树脂或者其他材料替代焊膏,则可以克服此困难。
尽管主要通过参考PTC类型的活性材料描述了本发明,但是应当认识到,本发明的制造工艺可以有利地应用于其他的活性聚合物材料和PTC材料,并且还可以应用于其他的材料,包括电介质材料、电阻材料、磁性材料和半导体材料。
尽管参考开始于夹在第一金属层和第二金属层之间的电气活性(例如,PTC)材料的叠层片的制造,描述了本发明,但是该方法可以开始于这样的电气活性(例如,PTC)材料层,其上面可以安置金属箔,或者可以淀积金属层(例如,通过镀覆),作为此处描述的制造工艺的一部分。
Claims (72)
1.一种制造具有包括夹在第一金属层和第二金属层之间的至少一个器件材料层的结构的电子器件的方法,该方法包括以下步骤:
形成通过第一金属层、第二金属层和器件材料的第一孔隙,
将第一绝缘材料层涂敷于第一金属层上,
使第一孔隙的壁绝缘,
在第一绝缘材料层上提供第三金属层,
在由第一孔隙限定的区域中形成第二孔隙,
通过第二孔隙提供顶表面和底表面之间的第一电气互连,
在第三金属层和第一金属层之间创建电气互连,
选择性地从第三金属层移除金属以限定第一和第二电极区域,其中第一端子包括在第三金属层和第一金属层之间创建的电气互连,而第二端子包括镀覆的第二孔隙。
2.权利要求1的制造器件的方法,其中通过将第一绝缘材料层涂敷于第一金属层上的步骤,至少部分地执行使第一孔隙的壁绝缘的步骤。
3.权利要求1的制造器件的方法,包括以下进一步的步骤:将第二绝缘材料层涂敷于第二金属层上,并且在形成第二孔隙之前,在第二绝缘材料层上提供第四金属层。
4.权利要求3的制造器件的方法,其中通过将第二绝缘材料层涂敷于第一金属层上的步骤,至少部分地执行使第一孔隙的壁绝缘的步骤。
5.权利要求4的制造器件的方法,包括以下进一步的步骤:在涂敷绝缘层之前,形成通过第一金属层、第二金属层和该至少一个器件材料层的第三孔隙,在由第三孔隙限定的区域中,形成第四孔隙,并且对第四孔隙进行镀覆,以提供器件的顶表面和底表面之间的第二电气互连。
6.权利要求5的制造器件的方法,还包括以下步骤:选择性地从第四金属层移除材料,以限定第三和第四端子。
7.权利要求1的制造器件的方法,其中第一和第三孔隙形成在器件的相对末端处。
8.权利要求1的制造器件的方法,进一步包括以下初始步骤:在第一和第二金属层中限定切割参照。
9.权利要求1的制造器件的方法,其中通过应用涂树脂金属,在单一的步骤中执行将第一绝缘材料层涂敷于第一金属层上的步骤和在第一绝缘材料层上提供第三金属层的步骤。
10.权利要求9的制造器件的方法,其中所述涂树脂金属是铜。
11.权利要求5的制造器件的方法,其中通过应用涂树脂金属,在单一的步骤中执行将第二绝缘材料层涂敷于第二金属层上的步骤和在第二绝缘材料层上提供第四金属层的步骤。
12.权利要求11的制造器件的方法,其中所述涂树脂金属是铜。
13.权利要求12的制造器件的方法,其中包括夹在第一金属层和第二金属层之间的至少一个器件材料层的所述结构是包括交叠的器件材料层和金属层的多层结构。
14.权利要求1的制造器件的方法,其中器件是PTC器件,并且器件材料是PTC材料。
15.权利要求1的制造器件的方法,其中夹在第一金属层和第二金属层之间的至少一个器件材料层的所述结构被提供为叠层片。
16.一种电子器件,包括:
第一金属层,
第二金属层,
夹在第一金属层和第二金属层之间的至少一个器件材料层,该第一金属层和第二金属层用作用于器件材料的电极,
第一端子,用于提供针对器件的第一电气连接,
第二端子,用于提供针对器件的第二电气连接,
其中第一端子电气连接到第一金属层,而第二端子同第一金属层绝缘并且通过导电通道电气连接到第二金属层,该导电通道通过第一金属层和器件材料并与该第一金属层和器件材料绝缘。
17.权利要求16的器件,其中导电通道包括镀有金属的通道。
18.权利要求16的器件,其中第二端子通过第一绝缘材料层与第一金属层绝缘。
19.权利要求18的器件,其中所述第一绝缘材料层基本上覆盖了所述第一金属层。
20.权利要求18的器件,包括安置在第一绝缘材料层上的第三金属层,其中所述第三层通过隔离区分开,以提供第一端子和第二端子。
21.权利要求16的器件,进一步包括
第三端子,用于提供针对器件的第三电气连接,
第四端子,用于提供针对器件的第四电气连接,
其中第四端子电气连接到第二金属层,而第三端子同第二金属层绝缘并且通过第二导电通道电气连接到第一金属层,该第二导电通道通过第二金属层和器件材料并与该第二金属层和器件材料绝缘。
22.权利要求21的器件,其中第二导电通道包括镀有金属的通道。
23.权利要求21的器件,其中第二端子通过第二绝缘材料层与第二金属层绝缘。
24.权利要求23的器件,其中所述第二绝缘材料层基本上覆盖了所述第二金属层。
25.权利要求24的器件,其中第四端子通过被形成为通过所述第二绝缘材料层的互连而电气连接到第二金属层。
26.权利要求21的器件,其中在器件的一个末端处提供第二导电通道。
27.权利要求26的器件,其中第一导电通道和第二导电通道位于器件的相对末端。
28.权利要求16的器件,其中第一导电通道位于器件的一个末端处。
29.权利要求16的器件,其中所述端子是镀覆的。
30.权利要求29的器件,其中所述端子镀有镍、铜和/或金。
31.权利要求16的器件,其中所述绝缘材料包括固化树脂。
32.权利要求16的器件,其中所述至少一个器件材料层包括交叠的器件材料层和金属层。
33.权利要求16的器件,其中所述器件是PTC器件,并且所述器件材料是PTC材料。
34.一种PTC器件,包括
第一金属层,
第二金属层,
夹在第一金属层和第二金属层之间的至少一个PTC材料层,
第一端子,用于提供针对器件的第一电气连接,
第二端子,用于提供针对器件的第二电气连接,
其中第一端子电气连接到第一金属层,而第二端子通过导电通道电气连接到第二金属层,该导电通道通过第一金属层和该至少一个PTC材料层并与该第一金属层和该至少一个PTC材料层绝缘。
35.一种制造具有包括夹在第一金属层和第二金属层之间的至少一个器件材料层的结构的电子器件矩阵的方法,该方法包括以下步骤:
形成通过第一金属层、第二金属层和器件材料的第一孔隙阵列,
将第一绝缘材料层涂敷于第一金属层上,
使第一孔隙阵列的壁绝缘,
在第一绝缘材料层上提供第三金属层,
形成第二孔隙阵列,由此第二阵列的每个孔隙位于由来自第一孔隙阵列的孔隙限定的区域中,
通过第二孔隙阵列提供矩阵的顶表面和底表面之间的电气互连,用以在第三金属层和第一金属层之间创建电气互连,
选择性地从第三金属层移除金属以限定关于矩阵的每个器件的第一和第二端子,其中每个第一端子包括第三金属层和第一金属层之间的电气互连,而每个第二端子包括器件的顶表面和底表面之间的绝缘电气互连。
36.权利要求35的制造电子器件矩阵的方法,其中通过将第一绝缘材料层涂敷于第一金属层上的步骤,至少部分地执行使第一孔隙阵列的壁绝缘的所述步骤。
37.权利要求35的制造电子器件矩阵的方法,包括以下进一步的步骤:
将第二绝缘材料层涂敷于第二金属层上,以及
在形成第二孔隙阵列之前,在第二绝缘材料层上提供第四金属层。
38.权利要求37的制造电子器件矩阵的方法,其中通过将第二绝缘材料层涂敷于第一金属层上的步骤,至少部分地执行使第一孔隙阵列的壁绝缘的所述步骤。
39.权利要求38的制造电子器件矩阵的方法,包括以下进一步的步骤:
在涂敷绝缘层之前,形成通过第一金属层、第二金属层和该至少一个器件材料层的第三孔隙阵列,
在由第三孔隙阵列限定的区域中,形成第四孔隙阵列,以及
通过第四孔隙阵列提供器件的顶表面和底表面之间的电气互连。
40.权利要求40的制造电子器件矩阵的方法,还包括以下步骤:选择性地从第四金属层移除材料,用以限定用于矩阵中的独立器件的第三和第四端子。
41.权利要求35的制造电子器件矩阵的方法,其中在矩阵中独立器件的相对末端处形成每个第一孔隙阵列和第三阵列中的每个相应的孔隙。
42.权利要求35的制造电子器件矩阵的方法,进一步包括以下初始步骤:在第一和第二金属层中限定切割参照。
43.权利要求35的制造电子器件矩阵的方法,其中通过应用涂树脂金属,在单一的步骤中执行将第一绝缘材料层涂敷于第一金属层上的步骤和在第一绝缘材料层上提供第三金属层的步骤。
44.权利要求43的制造电子器件矩阵的方法,其中所述涂树脂金属中的金属是铜。
45.权利要求40的制造电子器件矩阵的方法,其中通过应用涂树脂金属,在单一的步骤中执行将第二绝缘材料层涂敷于第二金属层上的步骤和在第二绝缘材料层上提供第四金属层的步骤。
46.权利要求45的制造电子器件矩阵的方法,其中所述涂树脂金属中的金属是铜。
47.权利要求35的制造电子器件矩阵的方法,其中包括夹在第一金属层和第二金属层之间的至少一个器件材料层的所述结构是包括交叠的器件材料层和金属层的多层结构。
48.权利要求35的制造电子器件矩阵的方法,其中器件是PTC器件,器件材料是PTC材料。
49.权利要求40的制造电子器件矩阵的方法,还包括以下步骤:将第二电子器件匹配矩阵接合到该矩阵,由此每个矩阵的邻接面的端子是对准的并且是电气连接的。
50.权利要求35的制造电子器件矩阵的方法,包括进一步的切割器件的步骤。
51.权利要求50的制造电子器件矩阵的方法,其中切割步骤将两个或者更多个器件编组在一起作为独立的器件。
52.权利要求50的制造电子器件矩阵的方法,其中所述独立的器件被设置为SIP封装。
53.权利要求50的制造电子器件矩阵的方法,其中所述独立的器件被设置为DIP封装。
54.权利要求50的制造电子器件矩阵的方法,其中器件材料是电介质材料。
55.一种电子器件矩阵,包括:
第一金属层,
第二金属层,
夹在第一金属层和第二金属层之间的至少一个器件材料层,该第一金属层和第二金属层用作用于器件材料的电极,
第一端子阵列,用于提供了针对矩阵的独立器件的电气连接,
第二端子阵列,用于提供了针对矩阵的独立器件的电气连接,
其中第一端子阵列电气连接到第一金属层,而第二端子阵列同第一金属层绝缘并且通过导电通道电气连接到第二金属层,该导电通道通过第一金属层和器件材料并与该第一金属层和器件材料绝缘。
56.权利要求55的电子器件矩阵,其中导电通道包括镀有金属的通道。
57.权利要求55的电子器件矩阵,其中第二端子阵列通过第一绝缘材料层与第一金属层绝缘。
58.权利要求57的电子器件矩阵,其中所述第一绝缘材料层基本上覆盖了所述第一金属层。
59.权利要求57的电子器件矩阵,包括安置在第一绝缘材料层上的第三金属层,并且其中所述第三层被分开,以提供第一端子阵列和第二端子阵列。
60.权利要求55的电子器件矩阵,进一步包括:
第三端子阵列,用于提供针对独立器件的电气连接,
第四端子阵列,用于提供针对独立器件的电气连接,
其中第四端子阵列电气连接到第二金属层,而第三端子阵列同第二金属层绝缘并且通过第二导电通道阵列电气连接到第一金属层,该第二导电通道阵列通过第二金属层和材料并与该第二金属层和材料绝缘。
61.权利要求60的电子器件矩阵,其中第二导电通道阵列包括镀有金属的通道。
62.权利要求60的电子器件矩阵,其中第二端子阵列通过第二绝缘材料层与第二金属层绝缘。
63.权利要求60的电子器件矩阵,其中所述第二绝缘材料层基本上覆盖了所述第二金属层。
64.权利要求63的电子器件矩阵,其中第四端子阵列通过被形成为通过所述第二绝缘材料层的互连而电气连接到第二金属层。
65.权利要求60的电子器件矩阵,其中每个第二导电通道阵列被提供在矩阵的每个器件的末端。
66.权利要求65的电子器件矩阵,其中在矩阵的每个器件的相对末端处提供第一导电通道阵列和第二导电通道阵列中的每一个。
67.权利要求65的电子器件矩阵,其中端子是镀覆的。
68.权利要求65的电子器件矩阵,其中端子镀有镍、铜和/或金。
69.权利要求55的电子器件矩阵,其中所述绝缘材料包括固化树脂。
70.权利要求55的电子器件矩阵,其中所述至少一个器件材料层包括交叠的器件材料层和金属层。
71.权利要求60的电子器件矩阵,其中所述器件是PTC器件,并且所述器件材料是PTC材料。
72.一种包括至少两个权利要求60所述的矩阵的堆叠矩阵,该至少两个矩阵在顶部是相互堆叠的,并且其中相应的端子是电气连接的。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US43249302P | 2002-12-11 | 2002-12-11 | |
US60/432,493 | 2002-12-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1714413A true CN1714413A (zh) | 2005-12-28 |
Family
ID=32507939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA038256029A Pending CN1714413A (zh) | 2002-12-11 | 2003-03-14 | 导电聚合物器件以及制造该器件的方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US20060152329A1 (zh) |
EP (1) | EP1570496B1 (zh) |
JP (1) | JP2006510204A (zh) |
CN (1) | CN1714413A (zh) |
AT (1) | ATE395706T1 (zh) |
AU (1) | AU2003224689A1 (zh) |
DE (1) | DE60321040D1 (zh) |
WO (1) | WO2004053899A1 (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104392938A (zh) * | 2014-10-29 | 2015-03-04 | 禾邦电子(苏州)有限公司 | 半导体芯片封装方法 |
WO2018113059A1 (zh) * | 2016-12-20 | 2018-06-28 | 上海长园维安电子线路保护有限公司 | 具有外部电气测试点的电路保护组件 |
CN109643595A (zh) * | 2016-08-02 | 2019-04-16 | 伯恩斯公司 | 具有集成式自恢复热熔丝的连接器 |
TWI661442B (zh) * | 2018-06-08 | 2019-06-01 | 聚鼎科技股份有限公司 | 正溫度係數元件 |
TWI684189B (zh) * | 2018-09-27 | 2020-02-01 | 聚鼎科技股份有限公司 | 正溫度係數元件 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007052790A1 (ja) * | 2005-11-07 | 2007-05-10 | Tyco Electronics Raychem K.K. | Ptcデバイス |
TWI427646B (zh) * | 2006-04-14 | 2014-02-21 | Bourns Inc | 具表面可裝設配置之傳導聚合物電子裝置及其製造方法 |
TWI552172B (zh) * | 2011-07-29 | 2016-10-01 | 太谷電子日本合同公司 | Ptc裝置 |
US8842406B2 (en) * | 2012-01-06 | 2014-09-23 | Polytronics Technology Corp. | Over-current protection device |
DE112013003232T8 (de) * | 2012-06-26 | 2015-05-21 | Iee International Electronics & Engineering S.A. | PTC-Heizvorrichtung ohne elektronische Leistungsregelung |
JP6441242B2 (ja) | 2013-02-22 | 2018-12-19 | ボーンズ、インコーポレイテッド | 平坦なガス放電管に関するデバイスおよび方法 |
TWI493576B (zh) * | 2013-11-25 | 2015-07-21 | Polytronics Technology Corp | 過電流保護元件及其保護電路板 |
DE102013114006A1 (de) * | 2013-12-13 | 2015-06-18 | Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG | Leiterplatte |
US11332632B2 (en) | 2016-02-24 | 2022-05-17 | Lms Consulting Group, Llc | Thermal substrate with high-resistance magnification and positive temperature coefficient ink |
US10822512B2 (en) * | 2016-02-24 | 2020-11-03 | LMS Consulting Group | Thermal substrate with high-resistance magnification and positive temperature coefficient |
WO2019075685A1 (en) * | 2017-10-19 | 2019-04-25 | Littelfuse, Inc. | SURFACE MOUNT FUSE DEVICE COMPRISING A POSITIVE TEMPERATURE COEFFICIENT BODY |
CN109768783B (zh) * | 2019-01-21 | 2023-06-02 | 潮州三环(集团)股份有限公司 | 一种可选择性电镀的陶瓷封装基座、组合板及加工方法 |
CN112770495B (zh) * | 2019-10-21 | 2022-05-27 | 宏启胜精密电子(秦皇岛)有限公司 | 全向内埋模组及制作方法、封装结构及制作方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4912450A (en) * | 1986-09-20 | 1990-03-27 | Murata Manufacturing Co., Ltd. | Thermistor and method of producing the same |
US5852397A (en) * | 1992-07-09 | 1998-12-22 | Raychem Corporation | Electrical devices |
US5884391A (en) * | 1996-01-22 | 1999-03-23 | Littelfuse, Inc. | Process for manufacturing an electrical device comprising a PTC element |
US6023403A (en) * | 1996-05-03 | 2000-02-08 | Littlefuse, Inc. | Surface mountable electrical device comprising a PTC and fusible element |
US6084206A (en) * | 1997-05-28 | 2000-07-04 | The Boeing Company | Internally temperature controlled heat blanket |
DE10007888A1 (de) * | 1999-02-22 | 2000-10-12 | Littelfuse Inc | PTC Schaltungsschutzvorrichtung |
TW415624U (en) * | 1999-04-26 | 2000-12-11 | Polytronics Technology Corp | Surface mounted electric apparatus |
US6545226B2 (en) * | 2001-05-31 | 2003-04-08 | International Business Machines Corporation | Printed wiring board interposer sub-assembly |
-
2003
- 2003-03-14 WO PCT/US2003/007875 patent/WO2004053899A1/en active Application Filing
- 2003-03-14 AU AU2003224689A patent/AU2003224689A1/en not_active Abandoned
- 2003-03-14 CN CNA038256029A patent/CN1714413A/zh active Pending
- 2003-03-14 DE DE60321040T patent/DE60321040D1/de not_active Expired - Fee Related
- 2003-03-14 JP JP2004559018A patent/JP2006510204A/ja active Pending
- 2003-03-14 AT AT03721372T patent/ATE395706T1/de not_active IP Right Cessation
- 2003-03-14 EP EP03721372A patent/EP1570496B1/en not_active Expired - Lifetime
-
2005
- 2005-06-06 US US11/146,890 patent/US20060152329A1/en not_active Abandoned
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104392938A (zh) * | 2014-10-29 | 2015-03-04 | 禾邦电子(苏州)有限公司 | 半导体芯片封装方法 |
CN104392938B (zh) * | 2014-10-29 | 2017-04-19 | 禾邦电子(苏州)有限公司 | 半导体芯片封装方法 |
CN109643595A (zh) * | 2016-08-02 | 2019-04-16 | 伯恩斯公司 | 具有集成式自恢复热熔丝的连接器 |
US11456565B2 (en) | 2016-08-02 | 2022-09-27 | Bourns, Inc. | Connector with integrated resettable thermal fuse |
WO2018113059A1 (zh) * | 2016-12-20 | 2018-06-28 | 上海长园维安电子线路保护有限公司 | 具有外部电气测试点的电路保护组件 |
TWI661442B (zh) * | 2018-06-08 | 2019-06-01 | 聚鼎科技股份有限公司 | 正溫度係數元件 |
TWI684189B (zh) * | 2018-09-27 | 2020-02-01 | 聚鼎科技股份有限公司 | 正溫度係數元件 |
US10614935B1 (en) | 2018-09-27 | 2020-04-07 | Polytronics Technology Corp. | PTC device |
Also Published As
Publication number | Publication date |
---|---|
EP1570496B1 (en) | 2008-05-14 |
DE60321040D1 (de) | 2008-06-26 |
AU2003224689A1 (en) | 2004-06-30 |
WO2004053899A1 (en) | 2004-06-24 |
US20060152329A1 (en) | 2006-07-13 |
JP2006510204A (ja) | 2006-03-23 |
ATE395706T1 (de) | 2008-05-15 |
EP1570496A1 (en) | 2005-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1714413A (zh) | 导电聚合物器件以及制造该器件的方法 | |
CN1190999C (zh) | 电子元件设备及其制造方法 | |
US11107744B2 (en) | Insulated gate bipolar transistor module and manufacturing method thereof | |
CN1236658C (zh) | 单片陶瓷电子元件及其制造方法和电子器件 | |
CN1224305C (zh) | 半导体器件用多层电路基板的制造方法 | |
CN1199201C (zh) | 改进的导电聚合物器件及其制造方法 | |
CN1199537C (zh) | 多层基体的制造方法和用该制造方法制出的多层基体 | |
CN1577819A (zh) | 带内置电子部件的电路板及其制造方法 | |
CN1577813A (zh) | 电路模块及其制造方法 | |
CN1914699A (zh) | 电子元件的制造方法、母板和电子元件 | |
CN1444269A (zh) | 多层半导体器件及其制造方法 | |
CN1399782A (zh) | 改进的导电聚合物器件及其加工方法 | |
CN1750180A (zh) | 制造电气器件的方法 | |
CN1848308A (zh) | 具有pptc层之间的有源元件的表面安装多层电路保护装置 | |
CN101065842A (zh) | 电子元器件及其制造方法 | |
CN1798479A (zh) | 包括嵌入式芯片的印刷电路板及其制造方法 | |
CN1625926A (zh) | 用于将元件置入于基座中的方法 | |
CN1658345A (zh) | 固态电解电容器、传输线器件、它们的制作方法及采用它们的复合电子元件 | |
CN1855477A (zh) | 电路装置 | |
CN1328689A (zh) | 多层导电聚合物器件及其制造方法 | |
US7231712B2 (en) | Method of manufacturing a module | |
JP2005347648A (ja) | 積層電子部品及びその製造方法 | |
CN1474453A (zh) | 集成电路和分层引线框封装 | |
CN1893771A (zh) | 并联晶片嵌入式印刷电路板及其制造方法 | |
CN1577840A (zh) | 半导体器件的堆叠封装 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |