JP6441242B2 - 平坦なガス放電管に関するデバイスおよび方法 - Google Patents

平坦なガス放電管に関するデバイスおよび方法 Download PDF

Info

Publication number
JP6441242B2
JP6441242B2 JP2015559005A JP2015559005A JP6441242B2 JP 6441242 B2 JP6441242 B2 JP 6441242B2 JP 2015559005 A JP2015559005 A JP 2015559005A JP 2015559005 A JP2015559005 A JP 2015559005A JP 6441242 B2 JP6441242 B2 JP 6441242B2
Authority
JP
Japan
Prior art keywords
insulator
electrodes
gdt
layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015559005A
Other languages
English (en)
Other versions
JP2016515282A (ja
Inventor
ジョン ケリー、
ジョン ケリー、
ヨーアン シュレイマン−イェンセン、
ヨーアン シュレイマン−イェンセン、
ジャン ヒース、
ジャン ヒース、
クレイグ ロバート シップレイ、
クレイグ ロバート シップレイ、
ゴードン エル． ボーンズ、
ゴードン エル． ボーンズ、
Original Assignee
ボーンズ、インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ボーンズ、インコーポレイテッド filed Critical ボーンズ、インコーポレイテッド
Publication of JP2016515282A publication Critical patent/JP2016515282A/ja
Application granted granted Critical
Publication of JP6441242B2 publication Critical patent/JP6441242B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J61/00—Gas-discharge or vapour-discharge lamps
    • H01J61/02—Details
    • H01J61/30—Vessels; Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00—Overvoltage arresters using spark gaps
    • H01T4/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J61/00—Gas-discharge or vapour-discharge lamps
    • H01J61/02—Details
    • H01J61/30—Vessels; Containers
    • H01J61/305—Flat vessels or containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J61/00—Gas-discharge or vapour-discharge lamps
    • H01J61/02—Details
    • H01J61/54—Igniting arrangements, e.g. promoting ionisation for starting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J61/00—Gas-discharge or vapour-discharge lamps
    • H01J61/92—Lamps with more than one main discharge path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/18—Assembling together the component parts of electrode systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T1/00—Details of spark gaps
    • H01T1/02—Means for extinguishing arc
    • H01T1/04—Means for extinguishing arc using magnetic blow-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T1/00—Details of spark gaps
    • H01T1/02—Means for extinguishing arc
    • H01T1/08—Means for extinguishing arc using flow of arc-extinguishing fluid
    • H01T1/10—Means for extinguishing arc using flow of arc-extinguishing fluid with extinguishing fluid evolved from solid material by heat of arc
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T1/00—Details of spark gaps
    • H01T1/20—Means for starting arc or facilitating ignition of spark gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T21/00—Apparatus or processes specially adapted for the manufacture or maintenance of spark gaps or sparking plugs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00—Overvoltage arresters using spark gaps
    • H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • H01T4/12—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J61/00—Gas-discharge or vapour-discharge lamps
    • H01J61/02—Details
    • H01J61/54—Igniting arrangements, e.g. promoting ionisation for starting
    • H01J61/545—Igniting arrangements, e.g. promoting ionisation for starting using an auxiliary electrode inside the vessel

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)
  • Plasma Technology (AREA)
  • Connection Of Batteries Or Terminals (AREA)

Description

関連出願の相互参照
本出願は、２０１３年２月２２日に出願されたＤＥＶＩＣＥＳ ＡＮＤ ＭＥＴＨＯＤＳ ＲＥＬＡＴＥＤ ＴＯ ＦＬＡＴ ＧＡＳ ＤＩＳＣＨＡＲＧＥ ＴＵＢＥＳという名称の米国仮出願第６１／７６８，３４６号の優先権を主張し、その開示は、その全体が、明示的に参照により本明細書に組み込まれる。
本開示は基本的にガス放電管に関し、特には、平坦なガス放電管に関連するデバイスおよび方法に関する。
ガス放電管（ＧＤＴ）は、ある体積のガスが２つの電極の間に閉じ込められたデバイスである。２つの電極間に十分な電位差が存在するとき、ガスは、導電性の媒体をもたらすようにイオン化し、それによって、アークの形態で電流を生み出すことができる。
そのような動作原理に基づいて、ＧＤＴは、電気的な障害の間、種々の用途に対して信頼性が高くて効果的な保護を提供するように構成され得る。所定の用途では、ＧＤＴは、低い静電容量や低い挿入損失／逆流損失などの特性から、半導体放電デバイスよりも好ましいものとなり得る。したがって、ＧＤＴは、過電圧などの電気的な障害に対する保護が望まれる電気通信および他の用途で頻繁に使用されている。
所定の実装形態において、本開示は、第１の側部および第２の側部を有する絶縁体プレートを含むデバイスに関する。絶縁体プレートは、複数の開口部を画定しており、各開口部は、絶縁体プレートの第１および第２の側部にある第１および第２の電極によってカバーされ、それによって、ガス放電管（ＧＤＴ）動作のために構成されている閉塞ガス容積を画定することが可能であるように寸法決めされている。
所定の実施形態において、絶縁体プレートはセラミックプレートとされてもよい。絶縁体プレートは、絶縁体プレートが、第１および第２の側部のいずれかまたは両方に複数のスコアラインをさらに画定するものであってもよく、スコアラインは、１つまたは複数の開口部をそれぞれ有する複数の個別のユニットへの絶縁体プレートの単体化（単体化）を容易にするように寸法決めされている。
所定の実施形態において、デバイスが、閉塞ガス容積を形成するために、第１の側部に装着されている第１の電極と、第２の側部に装着されている第２の電極とをさらに含むことができる。絶縁体プレートが、第１の側部と第２の側部との間で実質的に均一な厚みを有していてもよい。第１および第２の電極のそれぞれが、内側中央表面を含むことができ、閉塞ガス容積が、開口部および第１および第２の電極の内側中央表面によって画定される円筒形状の容積を含む。第１および第２の電極のそれぞれが、内側の凹部をさらに含むことができ、内側の凹部は、開口部の周りの対応する表面の一部分が円筒形状の容積に露出されることを可能にするように構成されている。デバイスが、１つまたは複数のプレイオナイゼーション（ｐｒｅ−ｉｏｎｉｚａｔｉｏｎ）ラインをさらに含むことができ、１つまたは複数のプレイオナイゼーションラインは、電極の内側の凹部によって露出される開口部の周りの表面に実装されている。１つまたは複数のプレイオナイゼーションラインは、ＧＤＴ動作の間に応答時間を低減させるように構成され得る。
所定の実装形態では、本開示は、複数のガス放電管（ＧＤＴ）のための絶縁体を製作するための方法に関連している。方法は、第１の側部および第２の側部を有する絶縁体プレートを提供または形成するステップを含む。方法は、絶縁体プレートに複数の開口部を形成するステップをさらに含み、各開口部は、絶縁体プレートの第１および第２の側部の上の第１および第２の電極によってカバーされ、それによって、ガス放電管（ＧＤＴ）動作のために構成されている閉塞ガス容積を画定することが可能であるように寸法決めされている。
所定の実施形態において、方法は、第１および第２の側部のいずれかまたは両方に複数のスコアラインを形成するステップをさらに含むことができる。スコアラインは、１つまたは複数の開口部をそれぞれ有する複数の個別のユニットへの絶縁体プレートの単体化を容易にするように寸法決めされ得る。
所定の実装形態では、本開示は、ガス放電管（ＧＤＴ）デバイスを製作するための方法に関する。方法は、第１の側部および第２の側部を有する絶縁体プレートを提供または形成するステップを含む。方法は、絶縁体プレートに複数の開口部を形成するステップをさらに含む。方法は、絶縁体プレートの第１および第２の側部の上の第１および第２の電極で各開口部をカバーし、それによって、閉塞ガス容積を画定するステップをさらに含む。
所定の実施形態において、方法は、第１および第２の側部のいずれかまたは両方に複数のスコアラインを形成するステップをさらに含むことができる。スコアラインは、１つまたは複数の開口部をそれぞれ有する複数の個別のユニットへの絶縁体プレートの単体化を容易にするように寸法決めされ得る。方法は、複数の個別のユニットへ絶縁体プレートを単体化するステップをさらに含むことができる。方法は、単体化された個別のユニットを所望の形態へパッケージングするステップをさらに含むことができる。所望の形態は、サーフェスマウントの形態を含むことができる。
所定の実施形態において、複数の開口部を形成するステップが、開口部によって画定される内側境界と、外側境界とを有する内部絶縁体リングを形成するステップを含むことができる。内部絶縁体は、内側境界と外側境界との間で減少した厚みを有していてもよい。減少した厚みは、第１の側部と第２の側部との間の厚みよりも小さい値を有していてもよい。内部絶縁体リングが、沿面電流（ｃｒｅｅｐｉｎｇ ｃｕｒｒｅｎｔ）のための拡張された経路長さを提供するように寸法決めされ得る。
所定の実施形態において、方法が、開口部をそれらのそれぞれの電極でカバーすることを容易にする接合層を形成または提供するステップをさらに含むことができる。接合層が、絶縁体プレートの第１および第２の側部にある開口部のそれぞれの周りに形成されているメタライゼーション層を含むことができる。接合層が、メタライゼーション層へ電極を連結するためのろう付け層をさらに含むことができる。ろう付け層が、例えば、ろう付けワッシャとすることができ、そのようなろう付けワッシャは、一緒に連結されているろう付けワッシャのアレイの一部とされてもよい。ろう付け層が、別の例では、ろう付けペーストを印刷することによって形成され得る。
所定の実装形態では、本開示は、ガス放電管（ＧＤＴ）デバイスに関し、ガス放電管（ＧＤＴ）デバイスは、第１および第２の側部、ならびに、複数の縁部を備える多角形形状を有する絶縁体層を含む。絶縁体層は、縁部の少なくとも１つに沿って、スコアフィーチャ（ｓｃｏｒｅ ｆｅａｔｕｒｅ）を含む。絶縁体層は、１つまたは複数の開口部を画定している。ＧＤＴデバイスは、第１および第２の電極をさらに含み、第１および第２の電極は、１つまたは複数の開口部のそれぞれをカバーし、それによって、閉塞ガス容積を画定するように、絶縁体層の第１および第２の側部にそれぞれ配設されている。
所定の実施形態において、絶縁体層は、セラミック層を含むことができる。所定の実施形態において、多角形は矩形とされてもよい。絶縁体層は、開口部によって画定される内側境界と、外側境界とを有する内部絶縁体リングを画定することができる。内部絶縁体は、内側境界と外側境界との間で減少した厚みを有していてもよい。減少した厚みは、第１の側部と第２の側部との間の厚みよりも小さい値を有していてもよい。内部絶縁体リングは、沿面電流のための拡張された経路長さを提供するように寸法決めされ得る。
所定の実施形態において、ＧＤＴデバイスは、接合層をさらに含むことができ、接合層は、第１および第２の電極と、第１および第２の側部にあるそれらのそれぞれの表面との間に配設されている。接合層は、セラミック層の第１および第２の側部にある開口部のそれぞれの周りに形成されているメタライゼーション層を含むことができる。接合層は、メタライゼーション層への電極の連結を容易にするように構成されているろう付け層をさらに含むことができる。ろう付け層は、例えばろう付けワッシャを含むことができる。ろう付けワッシャは、ろう付けワッシャを１つまたは複数の他のろう付けワッシャで保持していた連結タブの少なくとも１つの切断される部分を含むことができる。ろう付け層は、別の例では、印刷されたろう付けペーストを含むことができる。
所定の実施形態において、第１および第２の電極のそれぞれが、内側部および外側部を備える円形形状を有することができ、内側部は、開口部の周りのセラミック層に関連する形状および／または機能性を容易にするように寸法決めされた形状を画定している。開口部の周りのセラミック層は、複数のプレイオナイゼーションラインを含むことができる。電極の内側表面は、プレイオナイゼーションラインの周りにスペースを提供するように陥凹させることができる。
所定の実施形態において、絶縁体層は、第１の側部と第２の側部との間で実質的に均一な厚みを有していてもよい。ＧＤＴデバイスは、接合層をさらに含むことができ、接合層は、第１および第２の電極のそれぞれと、第１および第２の側部にあるそれらのそれぞれの表面との間に配設されている。接合層は、セラミック層の第１および第２の側部にある開口部のそれぞれの周りに形成されているメタライゼーション層を含むことができる。接合層は、メタライゼーション層への電極の連結を容易にするように構成されているろう付け層をさらに含むことができる。ろう付け層は、例えば、ろう付けワッシャを含むことができる。ろう付けワッシャは、ろう付けワッシャを１つまたは複数の他のろう付けワッシャで保持していた連結タブの少なくとも１つの切断される部分を含むことができる。ろう付け層が、別の例では、印刷されたろう付けペーストを含むことができる。
所定の実施形態において、第１および第２の電極のそれぞれが、内側中央表面を含むことができ、閉塞ガス容積が、開口部および第１および第２の電極の内側中央表面によって画定される円筒形状の容積を含むようになっている。内側表面は、電極の上のコーティング層の付着を支援するように構成されている複数の同心円状の特徴部を含むことができる。第１および第２の電極のそれぞれが、内側の凹部をさらに含むことができ、内側の凹部は、開口部の周りの対応する表面の一部分が円筒形状の容積に露出されることを可能にするように構成されている。ＧＤＴデバイスが、１つまたは複数のプレイオナイゼーションラインをさらに含むことができ、１つまたは複数のプレイオナイゼーションラインは、電極の内側の凹部によって露出される開口部の周りの表面に実装される。１つまたは複数のプレイオナイゼーションラインのそれぞれが、ＧＤＴデバイスの応答時間を低減させ、したがって、対応するインパルス放電開始電圧を下げるように構成され得る。プレイオナイゼーションラインが、グラファイト、グラフェン、炭素の水性形態（ａｑｕｅｏｕｓ ｆｏｒｍｓ）、または炭素ナノチューブを含むことができる。
所定の実施形態において、セラミック層が、１つの開口部を画定し、それによって、単一のガス放電容積を生み出すことができる。ある実施形態において、セラミック層が、複数の開口部を画定し、それによって複数のガス放電容積を生み出すことができる。複数の開口部が、単一の列で配置されていることが可能である。複数の開口部に関連する第１の電極どうしが、電気的に接続されてもよいし、複数の開口部に関連する第２の電極どうしが、電気的に接続されてもよい。
所定の実施形態において、ＧＤＴデバイスが、１つまたは複数のパッケージング特徴部をさらに含むことができ、１つまたは複数のパッケージング特徴部が、サーフェスマウントの形態で、セラミック層のアセンブリおよび電極をパッケージングするように構成されている。サーフェスマウントの形態が、ＤＯ−２１４ＡＡフォーマット、ＳＭＤ２９２０フォーマット、またはポケットパッケージングフォーマットを含むことができる。
所定の実施形態において、ＧＤＴデバイスが、パッケージング基板をさらに含むことができ、パッケージング基板は、セラミック層のアセンブリおよび電極を受けるように寸法決めされているポケットなどの第１の凹部を画定している。パッケージング基板が、電気コンポーネントを受けるように寸法決めされている追加的な凹部をさらに画定していてもよい。電気コンポーネントが、ガス放電管、マルチヒューズのポリマーまたはセラミックのＰＴＣデバイス、電子的な電流制限デバイス、ダイオード、ダイオードブリッジまたはアレイ、インダクタ、変圧器、または抵抗器を含むことができる。
所定の実装形態では、本開示は、ポケットなどの凹部を画定しているパッケージング基板を含む、パッケージ化された電気的なデバイスに関する。パッケージ化された電気的なデバイスは、凹部の中に少なくとも部分的に位置決めされているガス放電管（ＧＤＴ）をさらに含む。ＧＤＴは、開口部を画定する第１および第２の側部を有する絶縁体層を含む。ＧＤＴは、絶縁体層の第１および第２の側部にそれぞれ配設されている第１および第２の電極をさらに含み、開口部をカバーし、それによって、閉塞ガス容積を画定するようになっている。パッケージ化された電気的なデバイスは、第１および第２の電極をそれぞれ少なくとも部分的にカバーするように、ＧＤＴの第１および第２の側部に位置決めされている第１および第２の絶縁体層をさらに含む。パッケージ化された電気的なデバイスは、第１および第２の端子をさらに含み、第１および第２の端子のそれぞれは、第１および第２の絶縁体層のいずれかまたは両方に配設されている。第１および第２の端子は、それぞれ、第１および第２の電極に電気的に接続されている。
所定の実施形態において、第１および第２の各端子は、第１および第２の絶縁体層の両方に配設され得る。第１および第２の各端子は、金属層を含むことができ、金属層は、第１および第２の絶縁体層のそれぞれに形成されており、互いに電気的に接続されている。第１および第２の絶縁体層の上の金属層が、導電性ビアによって電気的に接続され得る。第１の絶縁体層の上の金属層が、第１の絶縁体層を通って形成されているマイクロビアによって、第１の電極に電気的に接続されてもよいし、第２の絶縁体層の上の金属層が、第２の絶縁体層を通って形成されているマイクロビアによって、第２の電極に電気的に接続され得る。第１の電極が、第１の電極から第１の導電性ビアへ横方向に延在する第１の導電性特徴部によって、第１の端子に電気的に接続されてもよく、第２の電極が、第２の電極から第２の導電性ビアへ横方向に延在する第２の導電性特徴部によって、第２の端子に電気的に接続されてもよい。複数のパッケージ化された電気的なデバイスがアレイで製作されているときに、第１の導電性特徴部および第２の導電性特徴部のそれぞれが、それぞれの電極に取り付けられているか、または、それぞれの電極の拡張部となっていてもよい。
本開示を要約する目的のために、本発明の特定の態様、利点、および、新規な特徴が、本明細書で説明されている。すべてのそのような利点が、必ずしも、本発明の任意の特定の実施形態に従って達成され得るわけではないことが理解されるべきである。したがって、本発明は、本明細書で教示または示唆され得るような他の利点を必ずしも達成することなく、本明細書で教示されているような１つの利点または一群の利点を達成または最適化する様式で、具現化され、または実施され得る。
異なる製作段階の平坦なガス放電管（ＧＤＴ）の一例のアレイを示す図である。 異なる製作段階の平坦なガス放電管（ＧＤＴ）の一例のアレイを示す図である。 製作の異なる段階における一例の平坦なＧＤＴの側断面図である。 製作の異なる段階における一例の平坦なＧＤＴの側断面図である。 製作の異なる段階における一例の平坦なＧＤＴの側断面図である。 製作の異なる段階における一例の平坦なＧＤＴの側断面図である。 製作の異なる段階における一例の平坦なＧＤＴの側断面図である。 図２Ａ〜図２Ｄ’の一例の平坦なＧＤＴの平面図である。 図２Ａ〜図２Ｄ’の一例の平坦なＧＤＴの平面図である。 図２Ａ〜図２Ｄ’の一例の平坦なＧＤＴの平面図である。 図２Ａ〜図２Ｄ’の一例の平坦なＧＤＴの平面図である。 図２Ａ〜図２Ｄ’の一例の平坦なＧＤＴの平面図である。 絶縁体構造体のアレイへの電極の装着を容易にするために利用され得る一例のろう付けリングのアレイを示す図である。 絶縁体構造体のアレイに装着され得る一例の電極のアレイを示す図である。 ＧＤＴのアレイを形成するように、図４Ｂの電極のアレイが絶縁体構造体のアレイに装着されている、一例の構成を示す図である。 概ね平坦な構造を有する一例の絶縁体構造体を示す図である。 図５の一例の平坦な絶縁体および比較的単純な電極を有する一例のＧＤＴ構成を示す図である。 成形電極と組み合わされた平坦な絶縁体構造体をＧＤＴが含む例を示す図である。 所定の実施形態において、１つまたは複数のプレイオナイゼーションラインが、複数の絶縁体構造体のそれぞれにあることが可能であることを示す図である。 複数のプレイオナイゼーションラインを有する絶縁体構造体の拡大図である。 ＧＤＴのアレイが、製作の間に連結されているままであり、１つまたは複数のＧＤＴを有するそれぞれの単一のユニットへの単体化を容易にするスコアラインを備える例を示す図である。 ＧＤＴのアレイが、製作の間に連結されているままであり、１つまたは複数のＧＤＴを有するそれぞれの単一のユニットへの単体化を容易にするスコアラインを備える例を示す図である。 ＧＤＴのアレイが、製作の間に連結されているままであり、１つまたは複数のＧＤＴを有するそれぞれの単一のユニットへの単体化を容易にするスコアラインを備える例を示す図である。 図７Ａ〜図７Ｃの一例のアレイから得ることができるＧＤＴの個別のユニットの例を示す図である。 図７Ａ〜図７Ｃの一例のアレイから得ることができるＧＤＴの個別のユニットの例を示す図である。 図７Ａ〜図７Ｃの一例のアレイから得ることができるＧＤＴの個別のユニットの例を示す図である。 複数のセットの電極をそれぞれ備える複数のＧＤＴベースのデバイスを有するアレイの例を示す図である。 複数のセットの電極をそれぞれ備える複数のＧＤＴベースのデバイスを有するアレイの例を示す図である。 図９Ａおよび図９Ｂの一例のアレイから得ることができる個別のＧＤＴベースのデバイスの例を示す図である。 図９Ａおよび図９Ｂの一例のアレイから得ることができる個別のＧＤＴベースのデバイスの例を示す図である。 本明細書で説明されているような１つまたは複数の特徴を有するＧＤＴが、どのようにパッケージ化された構成の中に実装され得るかということの例を示す図である。 所定の実施形態において、図１１Ａの例の中の端子が、パッケージ化されたデバイスを回路基板にサーフェスマウントすることを可能にするように構成され得ることを示す図である。 図１１Ｂのパッケージ化されたＧＤＴデバイスを受けるために回路基板に実装され得る一例のパッドレイアウトを示す図である。 本明細書で説明されているような１つまたは複数の特徴を有するＧＤＴが、どのようにパッケージ化された構成で実装され得るかということの別の例を示す図である。 図１２Ａのパッケージ化されたＧＤＴデバイスを受けるために回路基板に実装され得る一例のパッドレイアウトを示す図である。 所定の実施形態において、本明細書で説明されているような１つまたは複数の特徴を有するＧＤＴデバイスが、正温度係数（ＰＴＣ）デバイスのために一般的に使用されるパッケージング構造で実装され得るということを示す図である。 図１３Ａのパッケージ化されたＧＤＴデバイスを受けるために回路基板に実装され得る一例のパッドレイアウトを示す図である。 ポケットのアレイが、パッケージング基板に画定され得り、それぞれのポケットが、本明細書で説明されているような１つまたは複数の特徴を有するＧＤＴデバイスを受けるように構成されている、一例の構成を示す図である。 組み立てられていない形態の個別のパッケージ化されたデバイスのより接近した図である。 ＧＤＴベースのデバイスおよび／または本明細書で説明されているような任意の他のコンポーネントまたは組合せを備えるパッケージング基板が、相互接続ビアを含むことができる場合の平面図である。 図１４ＢのラインＸＸに沿った組み立てられた形態のデバイスの側断面図である。 上部側および底部側の両方において、開口端部であることが可能であるパッケージング基板を使用する、図１４Ｄのアセンブリの別の一例の構成を示す図である。 デバイスの直列スタックを含む一例の構成を示す図であり、スタックが、ＧＤＴおよび別のＧＤＴ、デバイス、または、デバイスの組合せを含むことを示す図である。 ２つのビアによって共通の中央電極タブに接続され、１つまたは複数の望ましい機能性を提供し得る第３の共通接続部を含む、一例の構成を示す図である。 接続ビアなしの図１４Ｅのアセンブリの一例の構成を示す図であるが、端子が、上部パッドおよび底部パッドを一緒に接続する本体部の側部の周りに巻き付けるような様式で実装され得ることを示す図である。 導電性ビアに依存することなく、電極への電気的接続を有する複数のパッケージ化されたＧＤＴデバイスを生み出し得る一例の製作プロセスの種々の段階を示す図である。 導電性ビアに依存することなく、電極への電気的接続を有する複数のパッケージ化されたＧＤＴデバイスを生み出し得る一例の製作プロセスの種々の段階を示す図である。 導電性ビアに依存することなく、電極への電気的接続を有する複数のパッケージ化されたＧＤＴデバイスを生み出し得る一例の製作プロセスの種々の段階を示す図である。 導電性ビアに依存することなく、電極への電気的接続を有する複数のパッケージ化されたＧＤＴデバイスを生み出し得る一例の製作プロセスの種々の段階を示す図である。 導電性ビアに依存することなく、電極への電気的接続を有する複数のパッケージ化されたＧＤＴデバイスを生み出し得る一例の製作プロセスの種々の段階を示す図である。 導電性ビアに依存することなく、電極への電気的接続を有する複数のパッケージ化されたＧＤＴデバイスを生み出し得る一例の製作プロセスの種々の段階を示す図である。 導電性ビアに依存することなく、電極への電気的接続を有する複数のパッケージ化されたＧＤＴデバイスを生み出し得る一例の製作プロセスの種々の段階を示す図である。 導電性ビアに依存することなく、電極への電気的接続を有する複数のパッケージ化されたＧＤＴデバイスを生み出し得る一例の製作プロセスの種々の段階を示す図である。 導電性ビアに依存することなく、電極への電気的接続を有する複数のパッケージ化されたＧＤＴデバイスを生み出し得る一例の製作プロセスの種々の段階を示す図である。 図１５Ａ〜図１５Ｈの製作プロセスから結果として生じ得る個別のパッケージ化されたＧＤＴデバイスの側面図である。 図１５Ａ〜図１５Ｈの製作プロセスから結果として生じ得る個別のパッケージ化されたＧＤＴデバイスの平面図である。
本明細書で提供される見出しは、もしあれば、便宜上のためだけのものであり、特許請求されている発明の範囲または意味に必ずしも影響を与えない。
従来のガス放電管（ＧＤＴ）は、典型的には、セラミックなどの電気的に絶縁性の材料の円筒形状の管を使用して作製されている。そのような管は、ガスで充填され、それぞれの端部では円形の金属電極キャップを用いてシールされている。より最近では、平坦なＧＤＴが開発されている。そのようなＧＤＴの例は、より詳細に米国特許第７，９３２，６７３号に説明されており、それは、その全体が、明示的に参照により組み込まれている。
本明細書で説明されているのは、ＧＤＴに関するデバイスおよび方法であって、具体的には、離散的なデバイスとして、複数のデバイスのアレイとして、単一のパッケージ、アレイ、もしくはモジュールの中でのアクティブデバイス、パッシブデバイス、デバイスの組合せと組み合わせて、または、それらの任意の組合せで製作され得るデバイスである。本明細書で説明されているように、そのような製作技術は、蒸着および製造プロセスなどの種々のプロセスで補完され、高いスループット、より低いユニットごとのコスト、自動化、改善された品質、減少したサイズ、望ましい形状因子、他のコンポーネントと一体化する能力、および、改善された長期の信頼性などの、有利な特徴を生み出すことができる。
図１Ａおよび図１Ｂは、所定の実装形態において、ＧＤＴのアレイは、一緒に製作されるとともに個のユニットに分離され得ることを示している。種々の製作ステップを一緒に行うことによって、結果として生じるデバイス、および、製造プロセスは、上述の有利な特徴の１つまたは複数から利益を得ることができる。図１Ａでは、セラミックプレート１００のような一例の絶縁体プレートが、複数の個別の絶縁体構造体１０２を含むように示されている。セラミック材料の文脈において説明されているが、本開示の１つまたは複数の特徴は、また、ＧＤＴの中で使用するのに適切な他のタイプの絶縁材料の中にも実装され得ることが理解されよう。
一例のセラミックプレート１００は複数のスコアライン１０４を含むように示されているが、このスコアライン１０４は、絶縁体構造体１０２に基づいて個別のデバイスの分離（本明細書でシンギュレーション（単体化）とも称される）を容易にするためにセラミックプレート１００に形成されたものである。そのような単体化は、組立て、めっき、調整、マーキング、および検査を含む、個別のＧＤＴの完成の後に、個別のＧＤＴの部分的な組み立ての後に、ＧＤＴを製造する任意の段階において、または、個別のＧＤＴの組み立ての前に、実施され得る。図示の例では、プレート１００の縁部にある絶縁体構造体１０２は、構造体１０２の一例の正方形形状を画定するスコアライン１０４ａ〜１０４ｃを有するように示されている。
図１Ａでは、それぞれの絶縁体構造体１０２が、開口部を画定する円形構造体を含むように示されている。そのような円形構造体の種々の非限定的な例が、より詳細に本明細書で説明されている。
所定の実装形態では、スコアライン１０４および円形構造体は、焼成前に（例えばグリーン状態（ｇｒｅｅｎ−ｓｔａｔｅ）で）形成されてもよく、例えば、機械式穿孔やレーザ穿孔によって、または、クッキーカッター、パンチ、もしくはプログレッシブパンチなどのデバイスを使用することによって形成可能である。また、スコアライン１０４および円形構造体は、例えば、孔部の機械式穿孔またはレーザ穿孔およびスコアラインの形成を用いて、焼成後に形成してもよい。
図１Ｂは、図１Ａのセラミックプレート１００に形成された全体的に完成したＧＤＴ１１２のアレイ１１０を示している。図示の例では、ＧＤＴは、まだ単体化されていないが、スコアライン１０４によってそのようなシンギュレーション（単体化）が容易となっている。それぞれのＧＤＴ１１２は、電極１１６（上側のものは示されており、下側のものは視界から隠されている）を含むように示されている。そのような電極の例、および、どのようにそれらがセラミックプレートに装着され得るかということはより詳細に本明細書で説明されている。
図２および図３は、製作されている一例の個別のＧＤＴの側断面図および平面図を示している。図２Ａ、図３Ａは、個別の絶縁体構造体１０２の側断面図および平面図をそれぞれ示しており、絶縁体構造体１０２は、セラミックプレート１００の中において、１つまたは複数の近接する構造体にまだ連結されている。本明細書で説明されているように、スコアライン１０４は、絶縁体構造体１０２に対応する個別のＧＤＴの単体化を容易にするように構成されていてもよい。
絶縁体構造体１０２は、第１の表面１２０ａ（例えば上側表面）と、第１の表面１２０ａの反対側の第２の表面１２０ｂ（例えば下側表面）とを画定するものであってもよい。所定の実施形態において、電極（図２Ａおよび図３Ａには示されていない）が絶縁体構造体１０２に装着されているとき、上側表面１２０ａおよび下側表面１２０ｂを画定する絶縁体構造体１０２の少なくとも一部分が、ＧＤＴのための外部絶縁リングとしての機能を果たし得る。
図２Ａおよび図３Ａは、所定の実施形態において、絶縁体構造体１０２が、外部絶縁リングから半径方向内向きに延在する内部絶縁リング１２４を含むことができることを示している。図示のように、内部絶縁リング１２４は、外部絶縁リングの厚み（例えば上側表面１２０ａと下側表面１２０ｂとの間の）よりも小さい厚みを有していてもよい。上側の角度付き表面１２２ａおよび下側の角度付き表面１２２ｂは、外部絶縁リングおよび内部絶縁リングの異なる厚みの移行を容易にすることができ、それによって、上側キャビティ１２６ａおよび下側キャビティ１２６ｂを画定している。
図２Ａおよび図３Ａは、内部絶縁リング１２４の内側境界が、上側キャビティ１２６ａと下側キャビティ１２６ｂとの間に開口部１２８を画定し提供していることをさらに示している。一般的に理解されるように、内部絶縁リング１２４の存在によって、沿面電流のために拡張された長さが提供され、それによりその管理の改善を可能にする。所定の実施形態において、同様の機能性は、成形電極プロファイル（例えば図６Ｂの成形電極および平坦な絶縁体構造体）によって達成できる。所定の実施形態において、電極および絶縁体構造体の両方が、上述の機能性を達成するために適切に寸法決めされ得る。
図２Ａおよび図３Ａに示されている一例の沿面電流管理（例えば低減）機能性は、所望の形状を有する内部絶縁体リング１２４の文脈の中にあるが、絶縁体構造体１０２の外側部分も、そのような機能性を提供するように形状決めされ得ることが理解されよう。図２Ａおよび図３Ａの一例の絶縁体構造体１０２の一例の正方形境界の文脈において、電極が終了する半径方向の場所から間隔を置いて配置されている境界縁部は、そのような沿面電流低減機能性の少なくともいくらかを提供できる。所定の実施形態において、絶縁体構造体１０２の境界部分は、追加的な沿面電流制御機能性を提供するようにさらに形状決めされ得る（例えば減少した厚み境界）。
図２Ｂ〜図２Ｄおよび図３Ｂ〜図３Ｄは、絶縁体構造体１０２の上側表面１２０ａおよび下側表面１２０ｂに電極がどのように装着され得るかということの例を示している。図２Ｂおよび図３Ｂの構造１３０では、メタライゼーション層１３２が、上側表面１２０ａおよび下側表面１２０ｂのそれぞれに形成されるように示されている。そのようなメタライゼーション層は、絶縁体構造体１０２に電極を装着することを容易にできる。
図３Ｂに示すように、メタライゼーション層１３２ａ、１３２ｂのそれぞれは、平面図においてリング形状を有していてもよい。メタライゼーション層１３２ａ、１３２ｂは、例えば、転写、スクリーン印刷、または、ステンシルありのまたはなしの吹き付けによって、形成できる。そのような金属層は、タングステン、タングステン−マンガン、モリブデン−マンガン、または、他の適切な材料などの、材料を含むものであってもよい。そのような金属層は、例えば約０．４〜１．４ｍｉｌ（約１０〜３５μｍ）の範囲にある厚みを有していてもよい。また、他の厚み範囲または値としてもよい。
所定の実装形態では、活性ろう付けを利用できる。そのような構成では、メタライゼーションは、必要とされない可能性があり、電極は、ガスシールを形成するようにセラミック絶縁体構造体１０２に直接的に結合されてもよい。
図２Ｃおよび図３Ｃの構造１４０では、接合層１４２が、上側表面１２０ａおよび下側表面１２０ｂの上のメタライゼーション層１３２ａ、１３２ｂのそれぞれに形成されるように示されている。所定の実施形態において、接合層１４２は、例えばろう付け材料を含むものであってもよい。そのようなろう付け材料がどのように実装され得るかということの例がより詳細に本明細書で説明されている。そのようなろう付け層は、メタライゼーション層１３２ａ、１３２ｂに電極を固定することを容易にできる。
図３Ｃに示すように、ろう付け層１４２ａ、１４２ｂのそれぞれは、平面図においてリング形状を有していてもよい。所定の実装形態では、ろう付け層１４２ａ、１４２ｂは、例えば印刷などの塗布技法を利用するろう付けペーストによって、形成されることが可能である。そのような様式で塗布されると、ろう付け層１４２は、例えば約２〜１０ｍｉｌ（約５０．８μｍ〜２５４μｍ）の範囲にある厚みを有していてもよい。また、他の厚み範囲または値を実装できる。
所定の実装形態では、ろう付け層１４２ａ、１４２ｂは、ろう付けワッシャの形態であってもよい。そのようなワッシャは、個別のユニットの中にあることが可能であり、または、絶縁体構造体１０２のアレイの寸法に実質的に適合するように構成されたアレイの中に連結されてもよい。ろう付けワッシャのそのようなアレイの例が、より詳細に本明細書で説明されている。
図２Ｄおよび図３Ｄの一例の構造１５０では、電極１５２が、ろう付け層１４２ａ、１４２ｂおよび金属化リング１３２ａ、１３２ｂを用いて、絶縁体構造体１０２のそれぞれの側部に固定されるように示されている。そのようなろう付けは、例えばろう付け層１４２ａ、１４２ｂに対して電極１５２ａ、１５２ｂを位置決めすることによって、および、アセンブリを加熱する（例えば約１２９２〜１６５２°Ｆ（７００〜９００℃）の範囲で）ことによって、達成できる。
図２Ｄおよび図３Ｄに示すように、一例の電極１５２ａ、１５２ｂのそれぞれは円形ディスク形状を有していてもよい。ディスクは、それぞれのろう付け層１４２と全体的に合うように寸法決めされた周囲部分１５４を含んでいてもよい。
所定の実施形態において、ディスク形状の電極１５２は、さらに、１つまたは複数の機能性を提供する１つまたは複数の特徴を画定していてもよい。例えばディスクの内側部が、キャビティ１２６の傾斜した壁部（図２Ａの１２２）に全体的に適合するように寸法決めされていてもよい。ディスクの内側部は、半径方向内向きに、複数の同心円状の円形特徴部またはキャビティ１５８を画定するものであってもよく、複数の同心円状の円形特徴部またはキャビティ１５８は、例えば電極を保護するための電極コーティングの付着を支援するように構成されその結果ＧＤＴの平均耐用年数を増加させる。
ディスク形状の電極１５２の外側部は例えば中央接触パッドを画定するように寸法決めされていてもよい。図示の例では、環状の凹部１５６は、島状特徴部を形成するように示されており、この島状特徴部において電気的接触を行うことができるようになっている。環状の凹部１５６は、セラミックに歪み緩和をもたらし、また、シールジョイントを提供して、機械的な歪み（電極１５２ａ、１５２ｂおよびセラミック絶縁体構造体の膨張係数の差によって引き起こされる歪み）により良好に耐えるように構成可能である。
図２Ｄに示すように、絶縁体構造体１０２の上側部および下側部に上側電極１５２ａおよび下側電極１５２ｂを固定することによって、所望のガスで充填され得る閉塞容積１６０が生み出される。ガス容積１６０は、電極構造および内部絶縁リング（図２Ａの１２４）と組み合わされて所望の放電特性を提供し得る。
図２Ｄ１および図３Ｄ１は一例の構造１５０’を示しており、この構造１５０’では、各電極１５２ａ’、１５２ｂ’は、絶縁体構造体１０２に固定されるときにも未だ一緒に連結されているような電極のアレイの一部となっていてもよい。そのような電極のアレイの例が図４Ｂに示されており、アレイ１８０は、複数の個別の電極１５２’を有し、それらは、電極１５２’の周囲部分１５４’を通るタブ１６２’によって連結されている。図２Ｄ１および図３Ｄ１では、電極１５２ａ’および１５２ｂ’のための連結タブが、１６２ａ’および１６２ｂ’としてそれぞれ示されている。
所定の実装形態では、各ろう付け層１４２はリングであってもよく、このリングは、絶縁体構造体１０２への電極１５２および／または１５２’のろう付けを容易にするように寸法決めされている事前形成されたリングである。そのようなろう付けリングは、個別のピースの状態であるか、または、図４Ｂの一例の電極のアレイと同様にアレイの状態で一緒に連結されていてもよい。図４Ａは、一例のろう付けリング１４２’のアレイ１７０を示しており、それらは、絶縁体構造体の上のそれらのそれぞれのメタライゼーション層に適用されるときに、未だ一緒に連結されている。図４Ａでは、ろう付けリングどうしを連結するタブが１７２として示されている。そのような連結されたろう付けリングの文脈において、図２Ｄ１および図３Ｄ１の一例の構成は、電極１５２’のための連結タブと同様に、ろう付けリングのための連結タブを含むものであってもよい。
図４Ｃは、一例の構造１９０を示しており、この構造１９０では、図４Ｂの電極１８０のアレイは、ＧＤＴ１１２’のアレイを形成するように絶縁体構造体のアレイに装着されている。本明細書で説明されているように、印刷されたろう付けペーストなどのろう付け層、または、ろう付けリングのアレイ（図４Ａの１７０）は、そのような電極の装着を容易にするために利用できる。
組み立てられたＧＤＴ１１２’のアレイは種々の方式で個別ピースへ単体化可能である。例えば、電極１８０のアレイの連結タブ（図４Ｂの１６２’）はソーイングで切り落とされてもよく、絶縁体構造体はソーイングで切り離すかまたは折って離されるものであってもよく、それは、スコアラインによって容易化される。
図５および図６は、絶縁体構造体および／または電極のために実装可能な他の構成の種々の非限定的な例を示している。図５は、概ね平坦な構造を有する一例の絶縁体構造体２０２を示している。個別の絶縁体構造体２０２は、そのような絶縁体構造体のアレイを有するプレート２００（例えばセラミックプレート）の一部であってもよい。それぞれの絶縁体構造体２０２は、第１の表面２０６ａ（例えば上側表面）および第２の表面２０６ｂ（例えば下側表面）を画定するように示されている。スコアライン２０４は、図１、図２、および図３を参照して説明されている例と同様の様式で形成され、個別の絶縁体構造体２０２の単体化を容易にできる。
一例の平坦なセラミック絶縁体構造体２０２は、概ね、形成特徴部または成形特徴部がないように示されており、単に、上側表面２０６ａと下側表面２０６ｂとの間に開口部２０８を画定している。そのような構造体は、多数の望ましい特徴を容易にする、または提供できる。例えば、一例の絶縁体構造体２０２に関連する平坦な表面は、より容易なプレイオナイゼーションラインの形成（例えば印刷）を可能にすることができる。そのようなプレイオナイゼーションラインの例は、より詳細に本明細書で説明されている。他の例では、絶縁体構造体２０２の比較的単純な構造は、より大きいマルチアップ（ｍｕｌｔｉ−ｕｐ）プレートのための能力、より良好な平坦性制御、開口部２０８を形成するための単純なツールの使用、および、全体的に単純な製作プロセスなどの、望ましい特徴を提供できる。
図６Ａは、一例のＧＤＴ２１０を示しており、これは、図５の平坦なセラミック絶縁体構造体２０２と、比較的単純な電極２１２ａ、２１２ｂとを有している。ＧＤＴ２１０に対応する個別の絶縁体構造体は、後で単体化されることとなるプレート２００（例えばセラミックプレート）の一部とされていてもよい。電極２１２ａ、２１２ｂは、ジョイント２１４ａ、２１４ｂを利用して、平坦なセラミック絶縁体２０２の上側表面および下側表面に装着されるように示されている。各ジョイント２１４ａ、２１４ｂは、本明細書で説明されているように、メタライゼーション層およびろう付け層を含んでいてもよい。
図６Ａは、平坦なセラミック絶縁体２０２に電極２１２ａ、２１２ｂが固定された場合に、その絶縁体の上側表面と下側表面の間の開口部２０８が電極によって実質的に囲まれ、それにより閉塞容積２１６を画定することを示している。そのような閉塞容積は、ガスで充填されてもよく、それにより所望の放電特性がもたらされ得る。
図６Ａの一例のＧＤＴ２１０にある比較的単純な構成によれば、多数の望ましい特徴から利益を得ることができる。例えば、結果として生じるＧＤＴは、比較的小さくすることができ、また、より低いコストで製造できる。
図６Ａに示されているような一例のＧＤＴ２１０は、プレイオナイゼーションラインを有していない。しかし、より良好なインパルス性能が必要とされまたは望まれる用途に関して、イオナイゼーションラインは、例えばセラミック構造体２０２の開口部（図５の２０８）の内側に（例えば垂直方向の表面に）設けられていてもよい。
図６Ｂの一例のＧＤＴ２２０は、図５の例などの、平坦なセラミック絶縁体構造体が、成形電極と組み合わせ得ることを示している。図示の例では、ＧＤＴ２２０に対応する個別の絶縁体構造体は、後で単体化されることとなるプレート２００（例えばセラミックプレート）の一部としてもよい。例は、ジョイント２２４ａ、２２４ｂを利用して、平坦なセラミック絶縁体構造体の上側表面および下側表面に装着されている成形電極２２２ａ、２２２ｂをさらに示している。
各電極２２２ａ、２２２ｂは、凹部（電極２２２ａのための２２８ａ、電極２２２ｂのための２２８ｂ）を含むように示されており、凹部によって、平坦なセラミック絶縁体構造体の上側表面および下側表面の一部分が閉塞容積２２６に露出されることとなる。１つまたは複数のプレイオナイゼーションラインは、表面に（平坦なセラミック絶縁体構造体に）実装され（例えば印刷によって形成）、また、電極２２２ａ、２２２ｂの凹部２２８ａ、２２８ｂに起因して、閉塞容積２２６に露出され得る。
所定の実装形態では、プレイオナイゼーションラインは、ＧＤＴの応答時間を低減させ、したがって、インパルス放電開始電圧を下げるように構成されていてもよい。所定の実装形態では、これらのラインは、グラファイトペンシルを用いて形成できる。また、他の技法を利用することもできる。
所定の実装形態では、プレイオナイゼーションラインを、ＧＤＴのインパルス性能をさらに強化し得る異なるタイプの高抵抗インクを用いて形成してもよい。図６Ｃおよび図６Ｄの例に示すように、プレイオナイゼーションラインは、所望のインパルス性能およびスタンドオフ電圧を満足させるために必要とされ、または望まれるように、異なる形状および長さで、セラミック絶縁体の内側の壁部に設けられてもよい。ラインの形状は、例えば、円形、Ｌ字形状、Ｔ字形状、またはＩ字形状を含むものであってもよく、そのようなラインは、メタライゼーション層（例えば図２Ｄの１３２）に接続されるか、フローティングラインとするか、または、それらの幾つかの組合せとしてもよい。所定の実施形態において、プレイオナイゼーションラインは、それに限定されないが、グラファイト、グラフェン、炭素の水性形態、および／または炭素ナノチューブを含むものであってもよい。そのようなプレイオナイゼーションラインは、印刷、吹き付け、またはグラファイトペンシルまたはロッドを使用したマーキングなどの技法を使用して設けることができる。
図６Ｃに示されている例では、プレイオナイゼーションライン２４２は、未だ互いに取り付けられている複数の絶縁体構造体２４０のそれぞれに設けられている。しかし、また、そのようなプレイオナイゼーションラインは、本明細書で説明されているように、ＧＤＴ製作の異なる段階で形成可能なことが理解されよう。
図６Ｄは、複数の（例えば４つの）プレイオナイゼーションライン２４２を有する絶縁体構造体２４０の拡大図である。一例の絶縁体構造体２４０は、アレイ（例えば図６Ｃの例のアレイなど）の一部であってもよく、または、個別のユニットであってもよい。一例の絶縁体構造体２４０は、図１〜図３を参照して説明されている例１０２と同様としてもよい。したがって、絶縁体構造体２４０は、上側表面２４３および凹部２４６を含むことができ、凹部２４６は、内側壁部２４４および内側の低下した表面２４５によって画定されている。
図示の例では、プレイオナイゼーションライン２４２は、内側壁部２４４および内側の低下した表面２４５の一部分に沿って、それらのそれぞれの方位角の場所に形成されている。所定の実施形態において、プレイオナイゼーションライン２４２は、概ね対称の様式で、方位角によって（ａｚｉｍｕｔｈａｌｌｙ）配置されていてもよい。４つのラインの文脈において説明されているが、他の数のプレイオナイゼーションラインおよび構成を実装することもできることが理解されよう。また、所定の実施形態において、同様のプレイオナイゼーションラインは絶縁体構造体２４０の下側部（不図示）に設けることもできる。
図７〜図１０は、本明細書の説明のように製作されるＧＤＴが、どのように一緒にグループ化され得るかということの非限定的な例を示している。図１〜図６を参照して説明されている例に関して、形成されたＧＤＴのアレイは、個別のユニットへ単体化されることが仮定されていた。図７Ａは、別の例の構造２５０であり、別の例の構造２５０では、ＧＤＴのアレイは、製作の間に連結されているままであり、単体化は、スコアラインによって容易にされる。図８Ａは、絶縁体構造体２５４に装着されている１セットの電極２５６を有する単体化されたＧＤＴユニット２５２を示している。
所定の実装形態では、単体化されたＧＤＴユニットは、２つ以上のセットの電極およびそれらのそれぞれのガス容積を有していてもよい。例えば、図７Ｂは、複数のＧＤＴユニット２６２を有するアレイ２６０を示しており、複数のＧＤＴユニット２６２は、２セットの電極をそれぞれ有している。図８Ｂは、絶縁体構造体２６４に装着されている第１のセットの電極２６６ａおよび第２のセットの電極２６６ｂを有する個別の単体化されたＧＤＴユニット２６２を示している。第１のセットの電極２６６ａ（上側のものは示されており、下側のものは視界から隠されている）および絶縁体構造体２６４は、第１の閉塞ガス容積（視界から隠されている）を画定していてもよい。同様に、第２のセットの電極２６６ｂおよび絶縁体構造体２６４は、第２の閉塞ガス容積を画定するものであってもよい。
所定の実施形態において、絶縁体構造体２６４のアレイを有するセラミックプレートは、一例で２ユニットのグループを画定する（例えば図７Ｂに示されているような）スコアラインを含んでいてもよい。所定の実施形態において、そのような２ＧＤＴデバイスは、２ユニットデバイスへの選択的な単体化によって、単一ユニットのグループ（例えば図７Ａ）を有するセラミックプレートから形成できる。所定の実施形態において、２ユニットデバイスのメタライジング層どうしを接続できる。
図７Ｃは、複数のＧＤＴユニット２７２を有するアレイ２７０の別の例を示しており、複数のＧＤＴユニット２７２は、４セットの電極をそれぞれ有している。図８Ｃは、絶縁体構造体２７４に装着されている４セットの電極２７６ａ〜２７６ｄを有する個別の単体化されたＧＤＴユニット２７２を示している。それぞれのセットの電極２７６および絶縁体構造体２７４は、それぞれの閉塞ガス容積を画定していてもよい。
所定の実施形態において、絶縁体構造体２７４のアレイを有するセラミックプレートは、一例で４ユニットグループを画定する（例えば図７Ｃに示されているような）スコアラインを含んでいてもよい。所定の実施形態において、そのような４ＧＤＴデバイスは、４ユニットデバイスへの選択的な単体化によって、単一ユニットのグループ（例えば図７Ａ）などのより少ない数のユニットのグループを有するセラミックプレートから形成することができる。
直列および／または並列のＧＤＴ接続を備える他の数の電極セットを有するＧＤＴユニットを実装できることも理解されよう。図７Ｃの複数ＧＤＴの例では、ＧＤＴは、単一のラインに並んで配置されている。また、他の配置も可能であることが理解されよう。例えば複数ＧＤＴユニットは（例えば４ＧＤＴ構成に関し２×２の配置で）２つ以上のラインに並んで配置することができる。奇数の構成に関して、ＧＤＴは、より容易な単体化のため全体として長方形形状へグループ化しないので、単一ライン配置を維持することがより好ましいこともある。所定の実施形態において、２つ以上のセラミックプレートアセンブリは、互いにの上部に設置され、１つまたは複数のスタックを形成し得る。そのようなスタックは、そのろう付けまたははんだ付けの後に、例えば任意の時点で分離可能である。
図７Ｂおよび図７Ｃの例を参照して説明されているような共通の絶縁体構造体の２つ以上のＧＤＴは、多数の望ましい特徴を提供できる。例えばより高い単位面積当たりのＧＤＴの密度を達成できる。ろう付けシールのためのメタライゼーションにおいては、一般に、スコアラインから距離をいくらか離して位置決めされることが必要であることに留意されたく、これにより、スコアラインから起こってろう付けシールに影響を与えるマイクロクラックの可能性を排除または低減することができる。共通の絶縁体構造体に２つ以上のＧＤＴがある場合、スコアラインは、一対のＧＤＴの間に形成される必要がない。したがって、ＧＤＴを、共通の絶縁体構造体の中で、より近くに一緒に位置決めさせることができる。
図７Ｂおよび図７Ｃの例の構成では、電極および／またはメタライジング層は、異なる方式で接続され、直列に、並列に、または、それらの幾つかの組合せで接続されたＧＤＴを生み出すことができる。所定の実装形態では、共通のグランドに接続されている複数の並列のラインによって放電保護を提供することが望ましい可能性がある。そのような構成に関して、接続の低減および簡単化は、第１の側にあるＧＤＴの第１の電極どうしを一緒に接続することによって、および、第２の側にあるＧＤＴの第２の電極どうしを一緒に接続することによって、達成できる。所定の実施形態において、そのような構成は、より大きいグランドおよび共通接続部タブを実装され、例えばＧＤＴパッケージからの熱の除去を容易にすることができる。そのような特徴は、例えばＡＣサージハンドリング能力および長時間サージを改善できる。
図９Ａは、２セットの電極をそれぞれ有する複数のＧＤＴベースのデバイス２８２を有しているアレイ２８０の一例を示している。図１０Ａは、個別のＧＤＴベースのデバイス２８２を示しており、それは、単体化されており、２つのＧＤＴセルを有している。ＧＤＴベースのデバイス２８２の共通の絶縁体構造体２８４の第１の側にある第１の電極２８６ａ、２８６ｂは、導電体２８８によって互いに接続されるように示されている。同様に、ＧＤＴベースのデバイス２８２の第２の側にある第２の電極（視界から隠されている）は導電体によって互いに接続されている。
図９Ｂは、４セットの電極をそれぞれ有する複数のＧＤＴベースのデバイス２９２を有する一例のアレイ２９０を示している。図１０Ｂは、個別のＧＤＴベースのデバイス２９２を示しており、それは、単体化されており、４ＧＤＴセルを有している。ＧＤＴベースのデバイス２９２の共通の絶縁体構造体２９４の第１の側にある第１の電極２９６ａ〜２９６ｄは、導電体２９８によって互いに接続されるように示されている。同様に、ＧＤＴベースのデバイス２９２の第２の側にある第２の電極（視界から隠されている）は、導電体によって互いに接続されている。
所定の実施形態において、一例の導電体（例えば図１０Ａの２８８、図１０Ｂの２９８）は、図２Ｄ１、図３Ｄ１および図４Ｂを参照して本明細書で説明されている電極のアレイの分離されていないタブ１６２’であってもよい。所定の実施形態において、一例の導電体（例えば、図１０Ａの２８８、図１０Ｂの２９８）は、別々に形成されてもよい。所定の実施形態において、２つ以上のデバイスのメタライゼーション層どうしを接続できる。
所定の実装形態では、上記に説明されているＧＤＴユニットの種々の例は、電気回路の中で直接的に接続できる。所定の実装形態では、ＧＤＴは、パッケージ化されたデバイスの中に含まれ得る。そのようなパッケージ化されたデバイスの非限定的な例は図１１〜図１４を参照して説明されている。
図１１Ａ〜図１１Ｃは、本明細書で説明されているような１つまたは複数の特徴を有するＧＤＴデバイスが、どのようにリードフレーム３２１を使用してパッケージ化され得るかということの例を示している。図１１Ａは、所定の実施形態において、パッケージング構造が、例えばＳＭＢ（ＤＯ−２１４ＡＡ）の中に、ＳＭＣ（ＤＯ−２１４ＡＢ）の中に、または、リードフレームアセンブリを使用してパッケージングするのに適切な任意のフォーマットの中に実装され得ることを示している。ＧＤＴデバイス３２２は、ハウジング３２４の中に収容可能である。電気的接続は、ＧＤＴデバイス３２２の電極と端子３２６との間でリードフレーム３２１を用いて作製できる。図１１Ｂは、所定の実施形態において、端子３２６が、パッケージ化されたデバイス３２０が回路基板にサーフェスマウントされることを可能にするように構成可能であること（例えばリードフレームアセンブリから分離された後に折り重ねられる）を示している。
図１１Ｃは、図１１Ｂのパッケージ化されたＧＤＴデバイス３２０を受けるために、例えば、回路基板に実装され得る一例のパッドレイアウト３３０を示している。レイアウト３３０は、第１および第２の接触パッド３３２ａ、３３２ｂを含むように示されており、第１および第２の接触パッド３３２ａ、３３２ｂは、パッケージ化されたＧＤＴデバイス３２０の第１および第２の端子３２６を受けるように寸法決めされ、間隔を置いて配置されている。種々の寸法およびスペーシング（例えばｄ１〜ｄ４）は、パッケージ化されたＧＤＴデバイス３２０のサーフェスマウントを容易にするように適切に選択できる。
図１２Ａは、実装され得るパッケージング構造３４０の別の例を示している。所定の実施形態においてパッケージング構造３４０はＳＭＤ２９２０フォーマットまたは同様のフォーマットの中に実装され得る。ＧＤＴデバイス３４２は第１および第２の端子３４６に接続されている２つの導電体構造体３４４の間に実装され得る。端子３４６は、パッケージ化されたデバイス３４０が回路基板にサーフェスマウントされることを可能にするように寸法決めされていてもよい（例えばｄ１〜ｄ５）。
図１２Ｂは、図１２Ａのパッケージ化されたＧＤＴデバイス３４０を受けるために、例えば回路基板に実装され得る一例のパッドレイアウト３５０を示している。レイアウト３５０は、第１および第２の接触パッド３５２ａ、３５２ｂを含むように示されており、第１および第２の接触パッド３５２ａ、３５２ｂは、パッケージ化されたＧＤＴデバイス３４０の第１および第２の端子３４６を受けるように寸法決めされ、間隔を置いて配置されている。種々の寸法およびスペーシング（例えばｄ６〜ｄ９）は、パッケージ化されたＧＤＴデバイス３４０のサーフェスマウントを容易にするように適切に選択されていてもよい。
所定の実施形態において、図１３Ａは、本明細書で説明されているような１つまたは複数の特徴を有するＧＤＴデバイス３０２が、正温度係数（ＰＴＣ）デバイスのために一般的に使用されるパッケージング構造３００の中に実装され得ることを示している。所定の実施形態において、１つまたは複数のＧＤＴベースのデバイスは、マルチヒューズのポリマーまたはセラミックのＰＴＣデバイス、電子的な電流制限デバイス、ダイオード、ダイオードブリッジまたはアレイ、インダクタ、変圧器、抵抗器、または、例えばＢｏｕｒｎｓ、Ｉｎｃ．から得ることができる他の市販のアクティブまたはパッシブデバイスなどの、１つまたは複数の非ＧＤＴデバイスとともにパッケージ化され得る。
一例のパッケージ化されたＧＤＴデバイス３００は、パッケージング基板３０４を含んでいてもよく、このパッケージング基板３０４は、ＧＤＴ３０２と、ＧＤＴ電極と端子３０６ａ、３０６ｂとの間の電気的接続とを包囲してもよい。そのような電気的接続は種々の方式で達成できる。さらに、横方向寸法Ａ、Ｂ、および厚み寸法Ｃは、所望の機能性を有する所望のサイズ決めされたデバイスを提供するように選択できる。
図１３Ｂは一例のパッドレイアウト３１０を示しており、このレイアウトは、図１３Ａのパッケージ化されたＧＤＴデバイス３００を受けるために例えば回路基板に実装され得る。レイアウト３１０は、第１および第２の接触パッド３１２ａ、３１２ｂを含むように示されており、これらの第１および第２の接触パッド３１２ａ、３１２ｂは、パッケージ化されたＧＤＴデバイス３００の第１および第２の端子３０６ａ、３０６ｂを受けるように寸法決めされて間隔を置いて配置されている。パッケージ化されたＧＤＴデバイス３００のサーフェスマウントを容易にするように、種々の寸法および間隔（例えばｄ１〜ｄ５）が適切に選択され得る。
図１４Ａ〜図１４Ｈおよび図１５Ａ〜図１５Ｊは、実装可能なパッケージング構造の他の例を示している。図１４Ａは構造４００を示しており、構造４００では、ポケット４０６のアレイがパッケージング基板４０２に画定されている。そのようなポケット構造体のアレイに関する追加的な詳細は、例えば米国特許出願公開第２００６／００５５５００号に見出すことができ、それは、その全体が、明示的に参照により組み込まれている。図１４Ａ〜図１４Ｈおよび図１５Ａ〜図１５Ｊの例の説明の目的のために、種々の用語は、米国特許出願公開第２００６／００５５５００号の中の上述の開示の中で使用されている全体的に対応する用語のように、互換可能に、代替的な形態として、および／または、当業者によって適切に修正されるように、使用できることが理解されよう。
ある実施形態において、ポケット４０６のそれぞれは、本明細書で説明されているような１つまたは複数の特徴（例えばセラミック絶縁体構造体４１４に装着されている電極４１２）を有するＧＤＴデバイス４１０で満たされてもよい。次いで、そのような満たされたポケット４０６は単体化され、個別パッケージ化されたデバイスが生産され得る。所定の実施形態において、スコアライン４０４は、そのような単体化プロセスを容易にするために設けることができる。
所定の実施形態において、一群のポケット４０６が少なくとも１つのＧＤＴデバイス４１０および１つまたは複数の他のデバイスで満たされてもよい。そのような他のデバイスは、例えば、マルチヒューズのポリマーまたはセラミックのＰＴＣデバイス、電子的な電流制限デバイス、ダイオード、ダイオードブリッジまたはアレイ、インダクタ、変圧器、抵抗器、または、例えばＢｏｕｒｎｓ、Ｉｎｃ．から得ることができる他の市販のアクティブまたはパッシブデバイスを含むことができる。所定の実施形態において、そのような一群のポケットおよびそれらのそれぞれのデバイスは、モジュール式の形態で一緒に保持され得る。
図１４Ｂは、組み立てられていない形態のパッケージ化された個別のデバイス４２０の拡大図を示しており、図１４Ｄは、図１４ＢのラインＸＸに沿って、組み立てられた形態のデバイス４２０の側断面図を示している。所定の実施形態において、ＧＤＴデバイス４１０の全体寸法およびポケット４０６の寸法は、ポケット４０６の中へのＧＤＴデバイス４１０の挿入および保持を容易にするように、選択されていてもよい。ＧＤＴデバイス４１０は、摩擦嵌めおよび／または接着剤などの他の方法によって保持されることが可能である。
図１４Ｃおよび図１４Ｄは一例の構成を示しており、そこでは、パッケージング基板４０２は、ＧＤＴベースのデバイス４１０、および／または、本明細書で説明されているような任意の他のコンポーネントまたは組合せを備えている（例えばそれらは絶縁層４２２で積層されており、その後に導電性ビア４２４、４２５、４２９、４３２のための孔部がレーザによってまたは機械的に穴を開けられる）。各導電性ビアは、電極４１２ａ、４１２ｂと端子４２６、４３０および４２７、４３４との間の電気的接続を完成または容易にするように構成されていてもよい（例えば図１４Ｄ〜図１４Ｈを参照）。
所定の実施形態において、図１４Ａ〜図１４Ｃに見られるような一群のポケット４０６は、射出成形によって形成可能であり、したがって幾つかまたはすべてのＧＤＴベースのデバイス４１０および／または他のコンポーネントが１つのプロセスで包囲され、図１４Ｄのパッケージング基板４０２および絶縁層４２２の両方を交換する。図１４Ｄに示すように、一例のＧＤＴデバイス４１０は、セラミック絶縁体構造体４１４に装着されている上側電極４１２ａおよび下側電極４１２ｂを含むように示されている。ポケット４０６の中に装着されている場合、下側電極４１２ｂは、ポケット４０６の底部表面に対して位置決めされてもよい。絶縁層４２２は、ポケット４０６の上方に形成または積層され、それによって、上側電極４１２ａを全体的にカバーできる。
図１４Ｄは、どのように電極４１２ａ、４１２ｂがそれらのそれぞれの端子４２６、４３０および４２７、４３４に接続され得るかということの例をさらに示している。導電性ビア４２４は、上側電極４１２ａと上側端子４２６との間の電気的接続を提供するために絶縁層４２２を通って形成されるように示されている。上側端子４２６は、導電性ビア４２４と別の導電性ビア４２８との間の電気的接続を提供するように示されており、別の導電性ビア４２８は、絶縁層４２２およびパッケージング基板４０２を通って延在している。導電性ビア４２８の下側部分は、下側端子４３０に接続されるように示されている。同様に、導電性ビア４３２は、下側電極４１２ｂ、下側端子４３４、導電性ビア４２９および上側端子４２７の間の電気的接続を提供するように、パッケージング基板４０２のフロアを通って形成されるように示されている。所定の実施形態において、上述の様式で形成されているパッケージ化されたＧＤＴデバイスは、サーフェスマウントデバイスとして回路基板に装着できる。
図１４Ｅは、単純なパッケージング基板４０３を使用する図１４Ｄの中のアセンブリの別の例の構成を示しており、パッケージング基板４０３は、上部側および底部側の両方において開口端部（オープンエンド）となっていてもよい。この例では、絶縁層４２２、４２３は、上側電極４１２ａおよび下側電極４１２ｂの両方をそれぞれカバーするために、ポケット４０６の上方および下方に形成または積層させることができる。導電性ビア４２４、４２８および４２９、４３２は、ＧＤＴ電極４１２ａおよび４１２ｂを、絶縁層４２２および絶縁層４２３ならびにパッケージング基板４０３をそれぞれ通って端子４２６、４３０および４２７、４３４にそれぞれ接続することができる。
図１４Ｆは、（例えば直列スタックの中の）デバイスのスタックを含み得る一例の実施形態を示しており、デバイスのスタックは、ＧＤＴ４１０および別のＧＤＴ、デバイス、またはデバイス４１５の組合せを含み得る。この例の構成は、２つのデバイスに限定されず、スタックの中に３つ以上のデバイスを含むことができることが理解されよう。異なる接続ビアおよび絶縁層配置を用いて、電気的に直列の、並列の、または直列並列の組合せが可能である。
図１４Ｇは、第３の共通接続部４３５、４３６を含み得る一例の実施形態を示しており、第３の共通接続部４３５、４３６は、電流ハンドリング能力が必要とされ、または望まれる場合には、または、インダクタンスおよび／または他の寄生値（ｐａｒａｓｉｔｉｃｓ）を低減させるために、２つのビア４３９、４４０によって共通の中央電極（４１７）タブ４３８に接続され得る。
図１４Ｇに示す例は、セラミック４１４ａ、４１４ｂならびに電極４１２ａ、４１７、および４１２ｂを含む２層式のＧＤＴ４１６を示している。共通の中央電極４１７は、上部ガスチャンバーと底部ガスチャンバーとの間に接続を提供するために、孔部４３７（例えば電極の中央に）を画定するものであってもよい。２つのガスチャンバーを接続することにより、一例の２層式の（３端子）ＧＤＴ４１６の上部半分と底部半分との間のインパルス放電開始バランスを改善することができ、したがって、コモンモードサージの間のトランスバース電圧を低減できる。この例の実装形態に関連する１つまたは複数の特徴は、ＧＤＴだけの組合せに限定されないが、異なる技術のデバイスとともに任意の組合せで使用できることが理解されよう。
図１４Ｈは、導電性ビア４２８、４２９の無い図１４Ｅのアセンブリの別の例の構成を示している。あるいは、端子は、上部パッドおよび底部パッドを一緒に接続する本体部の側部４３１の周りに巻き付けるような方式で実装されてもよい。
図１４Ｃ〜図１４Ｈを参照して説明されている種々の例では、導電性ビア４２４、４３２は、それらのそれぞれの上側電極４１２ａおよび下側電極４１２ｂとの電気的接続を形成するように、それらのそれぞれの絶縁層４２２を通って形成されるように示されている。所定の実装形態では、電極４１２ａ、４１２ｂに関して、例えばより大きいパワーハンドリング能力を提供するために、異なる接続構造を有することが望ましい可能性がある。
図１５Ａ〜図１５Ｊは、上述の導電性ビア４２４、４３２などの導電性ビアに依存することなく、電極４１２ａ、４１２ｂへの電気的接続を有するパッケージ化されたＧＤＴデバイス５００（図１５Ｉおよび図１５Ｊ）の例を示している。本明細書で説明されているように、導電性ビア４２４、４３２なしの電極４１２ａ、４１２ｂへのそのような接続は、非貫通ドリル作業を実施する必要性を除去することができ、パワーハンドリング能力を改善する。
図１５Ａ〜図１５Ｈは、図１５Ｉおよび図１５Ｊの例のパッケージ化されたＧＤＴデバイス５００を生み出す一例の製作プロセスの種々の段階を示している。図１５Ａの例のステージ５１０では、本開示の１つまたは複数の特徴を有するＧＤＴデバイス４１０は、パッケージング基板４０３によって画定されるポケット４０６の中に位置決めされてもよい。図１５Ａ〜図１５Ｈの説明の目的のために、パッケージング基板４０３によって画定されるポケット４０６は、（例えば図１４Ｅの例と同様に）上側部および下側部の両方において開口していることが理解されよう。しかし、また、他のポケット構造を利用することもできることが理解されよう。また、パッケージングＧＤＴデバイスの文脈において説明されているが、図１５Ａ〜図１５Ｊに関連する１つまたは複数の特徴が、パッケージに実装され、本明細書で説明されている他のタイプのデバイスを電気的に接続できることも理解されよう。
図１５Ａでは、ＧＤＴデバイス４１０は、上側電極４１２ａおよび下側電極４１２ｂを含むように示されており、上側電極４１２ａおよび下側電極４１２ｂは、本明細書で説明されているような１つまたは複数の特徴を有するセラミック絶縁体構造体４１４の上方および下方に位置決めされている。
図１５Ｂは、一例の構造５２０を示しており、この構造５２０では、導電性特徴部５２２ａは、上側電極４１２ａの中央から離れて横方向に延在するように上側電極４１２ａの上方に形成または位置決めされていてもよい。同様に、導電性特徴部５２２ｂは、上側電極４１２ｂの中央から離れて横方向に延在するように下側電極４１２ｂの下方に形成または位置決めされていてもよい。図示の例では、上側導電性特徴部５２２ａは、中央から離れるように右側部へ延在するように示されており、下側導電性特徴部５２２ｂは、中央から離れるように左側部へ延在するように示されている。導電性特徴部５２２ａ、５２２ｂがそれらのそれぞれの電極の上方および下方にあるという文脈において説明されているが、導電性特徴部（５２２ａ、５２２ｂ）の少なくとも幾つかの部分は、垂直方向に沿って（図１５Ｂ）、それらのそれぞれの電極と重なっていてもよいことが理解されよう。
例えば図１５Ｂ１は、一例の構造５２０’を示しており、この構造５２０’では、上側導電性特徴部５２２ａ’が、上側電極４１２ａ’の横方向拡張部として示されている。そのような横方向拡張部は、例えば、上側電極４１２ａ’の右側縁部から横方向外向きに延在する導電性タブであってもよい。同様に、下側導電性特徴部５２２ｂ’は、下側電極４１２ｂ’の横方向拡張部として示されている。そのような横方向拡張部は、例えば、下側電極４１２ｂ’の左側縁部から横方向外向きに延在する導電性タブであってもよい。所定の実施形態において、導電性タブ５２２ａ’、５２２ｂ’のそれぞれは、各電極４１２ａ’、４１２ｂ’に取り付けられていてもよい。所定の実施形態において、導電性タブ５２２ａ’、５２２ｂ’のそれぞれは、各電極４１２ａ’、４１２ｂ’の一体部分であってもよい。図１５Ｂ１の例では、パッケージング基板４０３’は、横方向に延在する導電性タブ５２２ａ’、５２２ｂ’を収容するように寸法決めされていてもよい。
図１５Ｂの例の文脈において、導電性特徴部５２２ａ、５２２ｂのそれぞれは、例えば、めっきされたまたはろう付けされた金属層、電極の側部から突出するタブ、または、その各電極（４１２ａまたは４１２ｂ）に溶接され、ろう付けされ、もしくは、めっきされたストリップを含んでいてもよい。また、他の金属構造体、ならびに、電極を接続する方法も可能である。
図１５Ｃは、一例の構造５３０の平面図を示しており、この構造５３０では、図１５Ｂの導電性特徴部５２２ａ、５２２ｂは、パッケージング基板４０３の中に位置決めされているＧＤＴデバイスのアレイの上側部および下側部に設けることができる。所定の実施形態において、上側導電性特徴部５２２ａおよび下側導電性特徴部５２２ｂの交互のパターンが、図示のように実装され得る。
図１５Ｄは、一例のステージ５４０を示しており、このステージ５４０では、絶縁層４２２ａおよび絶縁層４２２ｂは、各電極／導電性特徴部アセンブリの上方および下方に、それぞれ金属箔層５４２ａ、５４２ｂと一緒に形成または積層されてもよい。所定の実施形態において、金属箔層のそれぞれは、銅を含むことができる。また、他の金属を利用することもできる。
図１５Ｅは、一例のステージ５５０を示しており、このステージ５５０では、貫通デバイスビア５５２が、埋め込まれているＧＤＴデバイスの両側に形成され得る。左側部にあるビア５５２は、上側金属箔層５４２ａ、絶縁層４２２ａ、パッケージング基板４０３、下側導電性特徴部５２２ｂ、絶縁層４２２ｂ、および下側金属箔層５４２ｂを通って延在するように示されている。同様に、右側部にあるビア５５２は、上側金属箔層５４２ａ、絶縁層４２２ａ、上側導電性特徴部５２２ａ、パッケージング基板４０３、絶縁層４２２ｂ、および下側金属箔層５４２ｂを通って延在するように示されている。ある実装形態では、そのような貫通デバイスビアは、本明細書で開示されている一例の方法によって形成できる。
ある状況では、上述の貫通デバイスビア５５２は、図１４Ｅの部分的な深さの導電性ビア４２４、４３２よりも簡単に形成およびめっきすることが可能である。したがって、（例えば非貫通ドリル作業による）そのような部分的な深さのビアの形成は、パッケージングプロセスから除去され、それによって、時間およびコストを節約することが可能である。
所定の実施形態において、上述の貫通デバイスビア５５２は、パッケージ化されたデバイスを単体化するために切り込み部が作製されることとなる場所において、または、その近くに、形成できる。例えば左側部および右側部にあるビア５５２（図１５Ｅ）は、境界ライン５５４によって示されているそれぞれの横方向の場所において形成されるように示されている。
図１５Ｆは、一例の構造５６０の平面図を示しており、この構造５６０では、貫通デバイスビア５５２が、境界ライン５５４に沿って形成され得る。図示のように、貫通デバイスビア５５２のそれぞれは、デバイスが境界ライン５５４に沿って切断されるときに半円形凹部を生み出すことができる。そのような単体化は、本明細書で説明されている方法によって達成できる。
図１５Ｇは、一例の構造５７０を示しており、この構造５７０では、図１５Ｅのアセンブリ５５０の上側表面および下側表面、ならびに、形成されたビア５５２が、金属化されており（例えばめっきされており）、上側のめっきされた層５７４ａ、下側のめっきされた層５７４ｂ、および導電性ビア５７２を生み出すようになっている。例として、そのようなめっきは、銅層の形成を含んでいてもよく、それに、ニッケル層が続き、それに、金層が続く。したがって、図１５Ｄおよび図１５Ｅの一例の銅箔層５４２ａ、５４２ｂの文脈において、上側および下側のめっきされた層５７４ａ、５７４ｂのそれぞれは、銅箔層を覆って形成されためっきされた銅層、めっきされた銅層を覆って形成されたニッケル層、および、めっきされたニッケル層を覆って形成された金層を含むことができる。また、他のメタライゼーション技法を利用することもできることが理解されよう。
図１５Ｈは、ステージ５８０を示しており、アセンブリ５８０では、めっきされた層５７４ａ、５７４ｂの一部分が、除去可能であり（例えばエッチングによって）、左側および右側の導電性ビア５７２を電気的に分離するようになっている。上側のめっきされた層５７４ａに関して、２つの導電性ビア５７２の間の領域５８４ａは、エッチングして取り除くことが可能であり（上側金属箔層を含む）、単体化されると端子になることとなる（導電性ビア５７２から内向きに延在する）導電性部分を生み出すようになっている。下側のめっきされた層５７４ｂに関して、２つの導電性ビア５７２の間の領域５８４ｂは、エッチングして取り除くことが可能であり（上側金属箔層を含む）、単体化されると端子になることとなる（導電性ビア５７２から内向きに延在する）導電性部分を生み出すようになっている。
所定の実装形態において、図１５Ｈのアセンブリ５８０は、複数の個別のユニットを生み出すために単体化プロセスを行うことができる。それぞれの個別のユニット（例えば図１５Ｉおよび図１５Ｊの５００）は、概ね半円形の凹部を含むことができ、概ね半円形の凹部は、（図１５Ｊなどの平面図で見たときに）左側部および右側部のそれぞれにおいてめっきされている。
図１５Ｉは、パッケージ化されたＧＤＴデバイス５００の側断面図を示しており、図１５Ｊは、その平面図を示している。ある実装形態では、左側部にある端子５９２ａ、５９２ｂおよび右側部にある端子５９４ａ、５９４ｂは、図１５Ｈを参照して説明されているエッチングプロセスから結果として生じることが可能である。端子５９２ａおよび５９２ｂは、導電性の半円形凹部５８２によって電気的に接続されている。同様に、端子５９４ａおよび５９４ｂは、導電性の半円形凹部５８４によって電気的に接続されている。したがって、上側電極４１２ａは、上側導電性特徴部５２２ａおよび導電性の半円形凹部５８４を通って、右側部にある端子５９４ａ、５９４ｂに電気的に接続されている。同様に、下側電極４１２ｂは、下側導電性特徴部５２２ｂおよび導電性の半円形凹部５８２を通って、左側部にある端子５９２ａ、５９２ｂに電気的に接続されている。
また、端子５９２ａ、５９２ｂおよび５９４ａ、５９４ｂ、ならびに、それらの各導電性特徴部へのそれらの電気的接続を形成するために、当技術分野で理解されている他の技法を利用することもできる。
図１５Ｉおよび図１５Ｊに見られるように、端子５９２ａ、５９２ｂおよび５９４ａ、５９４ｂ、ならびに、各電極４１２ｂ、４１２ａへのそれらの電気的接続の例の構成は、装着配向に鈍感であり得るパッケージデバイスを生み出す。例えば、一例のデバイスは、左右の配向および／または上下の配向の変化にかかわらず、実質的に同じに機能することが可能である。
明細書および特許請求の範囲の全体において、文脈上明白に他の意味に解釈すべき場合を除き、「含む（ｃｏｍｐｒｉｓｅ）」および「含む（ｃｏｍｐｒｉｓｉｎｇ）」などの用語は、排他的なまたは包括的な意味とは対照的に、包含的な意味で解釈されるべきであり、すなわち、「含むが、それに限定されない」の意味で解釈されるべきである。全体的に本明細書で使用されているように「連結されている」の用語は、２つ以上のエレメントが直接的に接続されているか、または、１つもしくは複数の中間エレメントを介して接続されているかのいずれかを意味する。追加的に、「本明細書で」、「上記に」、「以下に」の用語、および、同様の取り込み（ｉｍｐｏｒｔ）の用語は、本出願の中で使用されるときには、本出願を全体として参照するべきであり、本出願の任意の特定の部分を参照するべきではない。文脈が許す場合には、単数形または複数形を使用した上記の詳細な説明の中の用語は、複数形または単数形をそれぞれ含むことができる。２つ以上の項目のリストを参照した「または」の用語に関して、その用語は、以下の用語の解釈：リストの中の項目のいずれか、リストの中の項目のすべて、および、リストの中の項目の任意の組合せ、のすべてをカバーする。
本発明の実施形態の上記の詳細な説明は、包括的であることを意図しておらず、または、上記に開示されている正確な形態に本発明を限定することを意図していない。本発明の特定の実施形態、および、本発明に関する例は、例示目的のために上記に説明されているが、当業者が認識することとなるように、種々の均等な修正例が、本発明の範囲の中で可能である。例えば、プロセスまたはブロックは、所与の順序で提示されているが、代替的な実施形態は、異なる順序で、ステップを有するルーチンを実施し、または、ブロックを有するシステムを用いることが可能であり、また、所定のプロセスまたはブロックは、削除、移動、追加、分割、組み合わせ、および／または、修正することが可能である。これらのプロセスまたはブロックのそれぞれは、種々の異なる方式で実装され得る。また、プロセスまたはブロックは、直列に実施されるように示されている場合があるが、これらのプロセスまたはブロックは、その代わりに、並列に実施することもできり、または、異なる時間に実施することもできる。
本明細書で提供されている本発明の教示は、必ずしも上記に説明されているシステムではなく、他のシステムに適用できる。上記に説明されている種々の実施形態のエレメントおよび行為は、さらなる実施形態を提供するために組み合わせることが可能である。
本発明の幾つかの実施形態が説明されてきたが、これらの実施形態は、単なる例として提示されており、本開示の範囲を限定することは意図していない。実際に、本明細書で説明されている新規の方法およびシステムは、種々の他の形態で具現化することができり、そのうえ、本明細書で説明されている方法およびシステムの形態の種々の省略、置換、および変化を、本開示の精神から逸脱することなく行うことができる。添付の特許請求の範囲およびその均等物は、本開示の範囲および精神に当てはまることとなるようなそのような形態または修正例をカバーすることを意図している。

Claims (25)

  1. 第１の側部、第２の側部および複数の縁部を有する多角形形状の絶縁体層であって、前記縁部の少なくとも１つに沿ってスコアラインを含んでおり、かつ、導電性フィルムの無い内側壁と一緒に開口部を画定している絶縁体層と、
    前記開口部をカバーしそれにより閉塞ガス容積を画定するように、前記絶縁体層の前記第１および第２の側部にそれぞれ配設された第１および第２の電極であって、それにより、第１および第２の電極間に十分な電位差が存在する場合に前記閉塞ガス容積が導電性媒体をもたらしてその結果前記第１および第２の電極間にアークの形態で電流を生じさせる、第１および第２の電極と、
    を備えている、ガス放電管（ＧＤＴ）デバイス。
  2. 前記絶縁体層がセラミック層を含んでいる、請求項１に記載のデバイス。
  3. 前記多角形が矩形である、請求項２に記載のデバイス。
  4. 前記絶縁体層が、前記開口部によって画定される内側境界、および、外側境界を有する内部絶縁体リングを画定しており、
    内部絶縁体リングは、前記内側境界と外側境界との間において、減少した厚みを有しており、減少した前記厚みは、前記第１の側部と前記第２の側部との間の厚みよりも小さい値である、請求項３に記載のデバイス。
  5. 前記内部絶縁体リングが、沿面電流のための拡張された経路長さをもたらすように寸法決めされている、請求項４に記載のデバイス。
  6. さらに、
    前記第１および第２の電極と、前記第１および第２の側部にあるそれらの各表面との間に配設された接合層を備える、請求項３に記載のデバイス。
  7. 前記接合層が、
    前記セラミック層の前記第１および第２の側部にある前記開口部のそれぞれの周りに形成されたメタライゼーション層を含んでいる、請求項６に記載のデバイス。
  8. 前記接合層が、前記メタライゼーション層への前記電極の連結を容易にするように構成されたろう付け層をさらに含んでいる、請求項７に記載のデバイス。
  9. 前記ろう付け層が、ろう付けワッシャを含んでいる、請求項８に記載のデバイス。
  10. 前記絶縁体層が、前記第１の側部と前記第２の側部との間で実質的に均一な厚みを有している、請求項３に記載のデバイス。
  11. さらに、
    前記第１および第２の電極のそれぞれと、前記第１および第２の側部にあるそれらの各表面との間に配設された接合層を備える、請求項１０に記載のデバイス。
  12. 前記接合層が、前記セラミック層の前記第１および第２の側部にある前記開口部のそれぞれの周りに形成されたメタライゼーション層を含んでいる、請求項１１に記載のデバイス。
  13. 前記接合層が、前記メタライゼーション層への前記電極の連結を容易にするように構成されたろう付け層をさらに含んでいる、請求項１２に記載のデバイス。
  14. 前記ろう付け層がろう付けワッシャを含んでいる、請求項１３に記載のデバイス。
  15. ガス放電管（ＧＤＴ）デバイスを製作するための方法であって、
    第１の側部および第２の側部を有する絶縁体プレートを提供または形成するステップと、
    前記絶縁体プレートに複数の開口部を形成するステップであって、各開口部は導電性フィルムの無い内側壁を有するものである、ステップと、
    閉塞ガス容積を画定するように、前記絶縁体プレートの前記第１および第２の側部の第１および第２の電極で各開口部をカバーするステップであって、各開口部の第１および第２の電極間に十分な電位差が存在する場合に、対応する前記閉塞ガス容積が導電性媒体をもたらしその結果第１および第２の電極間にアークの形態で電流を生じさせる、ステップと、
    を含む方法。
  16. さらに、
    前記第１および第２の側部のいずれかまたは両方に複数のスコアラインを形成するステップを含み、
    前記スコアラインは、対応する開口部をそれぞれ有する複数の個別のユニットへの前記絶縁体プレートの単体化を容易にするように寸法決めされている、請求項１５に記載の方法。
  17. さらに、
    前記複数の個別のユニットへ前記絶縁体プレートを単体化するステップを含む、
    請求項１６に記載の方法。
  18. さらに、
    前記単体化された個別のユニットを所望の形態へパッケージングするステップを含む、請求項１７に記載の方法。
  19. 複数の開口部を形成する前記ステップが、
    前記開口部によって画定される内側境界と外側境界とを有する内部絶縁体リングを形成するステップを含んでおり、
    前記内部絶縁体は、前記内側境界と外側境界との間で減少した厚みを有し、前記減少した厚みは、前記第１の側部と前記第２の側部との間の厚みよりも小さい値を有するものである、請求項１５に記載の方法。
  20. 第１の側部および第２の側部を有する絶縁体プレートを含むデバイスであって、前記絶縁体プレートは、複数の開口部を画定しており、
    各開口部は導電性フィルムの無い内側壁をしており、また、各開口部は、前記絶縁体プレートの前記第１および第２の側部にある第１および第２の電極によってカバーされ、それによって、ガス放電管（ＧＤＴ）動作のために構成されている閉塞ガス容積を画定することが可能であるように寸法決めされており、ここで、前記第１および第２の電極間の十分な電位差の結果、前記閉塞ガス容積が、それらの電極間にアークの形態で電流を生じさせるための導電性媒体をもたらすようになっている、デバイス。
  21. 前記絶縁体プレートがセラミックプレートである、請求項２０に記載のデバイス。
  22. 前記絶縁体プレートが、前記第１および第２の側部のいずれかまたは両方に複数のスコアラインをさらに画定しており、
    前記スコアラインは、対応する開口部をそれぞれ有する複数の個別のユニットへの前記絶縁体プレートの単体化を容易にするように寸法決めされている、請求項２０に記載のデバイス。
  23. さらに、
    前記第１の側部に装着されている前記第１の電極と、前記第２の側部に装着されている前記第２の電極とを含み、前記閉塞ガス容積を形成している、請求項２０に記載のデバイス。
  24. 複数のガス放電管（ＧＤＴ）のための絶縁体を製作するための方法であって、
    第１の側部および第２の側部を有する絶縁体プレートを提供または形成するステップと、
    前記絶縁体プレートに複数の開口部を形成するステップであって、各開口部は導電性フィルムの無い内側壁を有するものであり、また、各開口部は、前記絶縁体プレートの前記第１および第２の側部の上の第１および第２の電極によってカバーされそれによってガス放電管（ＧＤＴ）動作のために構成されている閉塞ガス容積を画定することが可能であるように寸法決めされており、ここで、前記第１および第２の電極間の十分な電位差の結果、前記閉塞ガス容積が、それらの電極間にアークの形態で電流を生じさせるための導電性媒体をもたらすようになっている、ステップと、
    を含む方法。
  25. さらに、
    前記第１および第２の側部のいずれかまたは両方に複数のスコアラインを形成するステップを含み、
    前記スコアラインは、対応する開口部をそれぞれ有する複数の個別のユニットへの前記絶縁体プレートの単体化を容易にするように寸法決めされている、
    請求項２４に記載の方法。
JP2015559005A 2013-02-22 2014-02-21 平坦なガス放電管に関するデバイスおよび方法 Active JP6441242B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361768346P 2013-02-22 2013-02-22
US61/768,346 2013-02-22
PCT/US2014/017746 WO2014130838A1 (en) 2013-02-22 2014-02-21 Devices and methods related to flat gas discharge tubes

Publications (2)

Publication Number Publication Date
JP2016515282A JP2016515282A (ja) 2016-05-26
JP6441242B2 true JP6441242B2 (ja) 2018-12-19

Family

ID=51387438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015559005A Active JP6441242B2 (ja) 2013-02-22 2014-02-21 平坦なガス放電管に関するデバイスおよび方法

Country Status (7)

Country Link
US (2) US9202682B2 (ja)
EP (2) EP3703203A1 (ja)
JP (1) JP6441242B2 (ja)
KR (1) KR102258953B1 (ja)
CN (2) CN107507756B (ja)
SI (1) SI2959495T1 (ja)
WO (1) WO2014130838A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102258953B1 (ko) * 2013-02-22 2021-06-03 본스인코오포레이티드 평탄한 가스 방전관에 관련한 장치 및 방법
CN104496513B (zh) * 2014-11-13 2017-10-17 孝感市汉达电子元件有限责任公司 一种陶瓷放电管封接工艺
KR102613778B1 (ko) * 2015-03-17 2023-12-15 본스인코오포레이티드 평탄한 가스 방전관 디바이스들 및 방법들
CN105957788B (zh) * 2016-06-03 2024-03-29 深圳市槟城电子股份有限公司 一种复合气体放电管
CN105957787B (zh) * 2016-06-17 2024-03-29 深圳市槟城电子股份有限公司 一种气体放电管用组件、气体放电管及其集成件
JP6795786B2 (ja) * 2017-01-13 2020-12-02 三菱マテリアル株式会社 サージ防護素子
WO2018222568A1 (en) 2017-05-29 2018-12-06 Bourns, Inc. Glass sealed gas discharge tubes
CN107316791A (zh) * 2017-07-09 2017-11-03 湖南省众精细陶瓷制造有限公司 低成本陶瓷放电管的简易封装方法
CN117410159A (zh) 2018-08-31 2024-01-16 伯恩斯公司 具有气体放电管和金属氧化物变阻器功能的集成装置
US10515775B1 (en) * 2019-01-30 2019-12-24 Hamamatsu Photonics K.K. Electron tube
KR20220020383A (ko) * 2019-06-19 2022-02-18 본스인코오포레이티드 누출 경로 길이 대 갭 치수의 비율이 향상된 가스 방전 관
WO2022270062A1 (ja) * 2021-06-21 2022-12-29 ウシオ電機株式会社 エキシマランプ及びエキシマランプ装置
WO2023129589A1 (en) * 2021-12-29 2023-07-06 Bourns, Inc. Mov/gdt device having low voltage gas discharge property
WO2024107706A1 (en) * 2022-11-14 2024-05-23 Bourns, Inc. Packaged electrical devices and related methods

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE977529C (de) * 1952-07-04 1966-11-24 Elek Scher App Sprecher & Schu Funkenstrecke mit Vorionisierung durch Hilfsglimmstrecken fuer UEberspannungsableiter
DE2914836C2 (de) * 1979-04-11 1983-11-17 Siemens AG, 1000 Berlin und 8000 München Herstellungsverfahren für die Elektrodenaktivierungsmasse in einer Gasentladungsröhre
US4437845A (en) * 1981-10-05 1984-03-20 Tii Industries, Inc. Method for manufacturing a gas-filled discharge tube for use as transient protection
US4493003A (en) 1983-01-28 1985-01-08 Gte Products Corporation Surge arrester assembly
JP2752017B2 (ja) * 1991-12-18 1998-05-18 矢崎総業株式会社 放電管
US5566056A (en) * 1994-02-07 1996-10-15 Tii Industries, Inc. Coaxial transmission line surge arrestor
CA2149289A1 (en) 1994-07-07 1996-01-08 Yoshifumi Amano Discharge display apparatus
JP3131165B2 (ja) * 1996-12-24 2001-01-31 岡谷電機産業株式会社 電界電子放出型サージ吸収素子の製造方法
DE19741658A1 (de) * 1997-09-16 1999-03-18 Siemens Ag Gasgefüllte Entladungsstrecke
SE9804538D0 (sv) * 1998-12-23 1998-12-23 Jensen Elektronik Ab Gas discharge tube
JP4299244B2 (ja) * 2002-07-19 2009-07-22 エプコス アクチエンゲゼルシャフト 過電圧の防止のための保護素子及びその適用
JP2006510204A (ja) 2002-12-11 2006-03-23 ブアンズ・インコーポレイテッド 導電性高分子素子及びその製造方法
DE60305734T2 (de) * 2002-12-11 2007-05-31 Bourns, Inc., Riverside Verkapseltes elektronisches Bauelement und Verfahren zu dessen Herstellung
JP2005129357A (ja) 2003-10-23 2005-05-19 Fujitsu Ltd ガス放電管及び表示装置
JP4419599B2 (ja) * 2004-02-23 2010-02-24 三菱マテリアル株式会社 チップ型サージアブソーバ及びその製造方法
JP4469255B2 (ja) * 2004-11-02 2010-05-26 岡谷電機産業株式会社 放電管
CN101297452A (zh) * 2005-09-14 2008-10-29 力特保险丝有限公司 充气式电涌放电器、激活化合物、点火条及相应方法
SE532114C2 (sv) 2007-05-22 2009-10-27 Jensen Devices Ab Gasurladdningsrör
JP4927026B2 (ja) * 2007-05-22 2012-05-09 株式会社パイオラックス リッド開閉装置
JP5200100B2 (ja) * 2007-06-21 2013-05-15 エプコス アクチエンゲゼルシャフト 落雷及び過電圧から保護するための装置及びモジュール
TW200952301A (en) * 2008-06-02 2009-12-16 Inpaq Technology Co Ltd Electro-static discharge protection device with low temperature co-fire ceramic and manufacturing method thereof
US8717726B2 (en) 2011-05-27 2014-05-06 Mersen Usa Newburyport-Ma, Llc Static surge protection device
JP5813237B2 (ja) * 2011-09-24 2015-11-17 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ セラミック材料からなる多段管およびそれから製造されたガス放電管
KR102258953B1 (ko) * 2013-02-22 2021-06-03 본스인코오포레이티드 평탄한 가스 방전관에 관련한 장치 및 방법

Also Published As

Publication number Publication date
US20140239804A1 (en) 2014-08-28
KR102258953B1 (ko) 2021-06-03
SI2959495T1 (sl) 2020-08-31
CN107507756A (zh) 2017-12-22
CN105190832B (zh) 2017-07-14
KR20150120461A (ko) 2015-10-27
CN107507756B (zh) 2020-06-05
US9202682B2 (en) 2015-12-01
EP2959495A4 (en) 2017-02-22
EP2959495A1 (en) 2015-12-30
CN105190832A (zh) 2015-12-23
JP2016515282A (ja) 2016-05-26
EP2959495B1 (en) 2020-04-22
EP3703203A1 (en) 2020-09-02
WO2014130838A1 (en) 2014-08-28
US20160087409A1 (en) 2016-03-24

Similar Documents

Publication Publication Date Title
JP6441242B2 (ja) 平坦なガス放電管に関するデバイスおよび方法
US10032621B2 (en) Flat gas discharge tube devices and methods
JP2010146779A (ja) 過電圧保護部品
JP2009054973A (ja) 積層コンデンサおよびコンデンサ実装基板
US10187970B2 (en) Multilayer substrate
JP2006222441A (ja) コンデンサ、配線基板、デカップリング回路及び高周波回路
JP2017120876A (ja) 積層電子部品及びその製造方法
JP2009054974A (ja) 積層コンデンサおよびコンデンサ実装基板
US8699205B2 (en) Package type multi layer thin film capacitor for high capacitance
JP2004127614A (ja) サージアブソーバ及びその製造方法
US20130335189A1 (en) Component with countermeasure against static electricity and method of manufacturing same
JP2019523545A (ja) 多層素子及び多層素子を製造するための方法
JP6921104B2 (ja) 避雷器の製造方法及び避雷器
JP6094882B2 (ja) サージアブソーバ
JP6711904B2 (ja) 過電圧保護デバイスおよび過電圧保護デバイスを製造するための方法
JP2009266980A (ja) 積層コンデンサ及び積層コンデンサの実装構造
JP2010097791A (ja) 過電圧保護部品
JP2018530119A (ja) 避雷器および避雷器の製造方法
JP2005317682A (ja) コンデンサ
JP2005235681A (ja) チップ型サージアブソーバ及びその製造方法
JP2008124069A (ja) 積層コンデンサ
JP2006269851A (ja) 積層型圧電素子
JP2010086841A (ja) 過電圧保護部品およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180116

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180411

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180420

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181121

R150 Certificate of patent or registration of utility model

Ref document number: 6441242

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250