JP2014140083A - 面実装が可能な導電性ポリマーptcデバイスとその製造方法 - Google Patents

面実装が可能な導電性ポリマーptcデバイスとその製造方法 Download PDF

Info

Publication number
JP2014140083A
JP2014140083A JP2014096199A JP2014096199A JP2014140083A JP 2014140083 A JP2014140083 A JP 2014140083A JP 2014096199 A JP2014096199 A JP 2014096199A JP 2014096199 A JP2014096199 A JP 2014096199A JP 2014140083 A JP2014140083 A JP 2014140083A
Authority
JP
Japan
Prior art keywords
layer
electrode
insulating layer
conductor
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014096199A
Other languages
English (en)
Other versions
JP5822980B2 (ja
Inventor
L Bourns Gordon
ゴードン・エル・ブアンズ
Chu Stelar
ステラー・チュー
E Grindell Daniel
ダニエル・イー・グリンデル
Huang David
デーヴィッド・ファン
Kelly John
ジョン・ケリー
Meijer Eric
エリック・マイヤー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bourns Inc
Original Assignee
Bourns Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bourns Inc filed Critical Bourns Inc
Publication of JP2014140083A publication Critical patent/JP2014140083A/ja
Application granted granted Critical
Publication of JP5822980B2 publication Critical patent/JP5822980B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/021Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/1406Terminals or electrodes formed on resistive elements having positive temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/1413Terminals or electrodes formed on resistive elements having negative temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/02Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors
    • H01C7/005Polymer thick films
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/028Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient consisting of organic substances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H01C7/041Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient formed as one or more layers or coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/01Mounting; Supporting
    • H01C1/016Mounting; Supporting with compensation for resistor expansion or contraction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H01C7/049Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient mainly consisting of organic or organo-metal substances
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Thermistors And Varistors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】面実装可能で金属部に過度のストレスを与えず且つポリマー部の適度の熱膨張を許容し、回路基板のフットプリントが小さく、低コストで製造できる導電性ポリマー抵抗デバイスを提供することである。
【解決手段】第1交差導体群356の各導体が第1端子346と一緒に第1交差導体群356に対するアンカーポイントの役目を果たすアンカーパッド360に物理的に接続し、第2交差導体群358の各導体が、第2端子348と一緒に第2交差導体群358に対するアンカーポイントの役目を果たす第2アンカーパッド362に物理的に接続する。交差導体356、358の、アンカーパッド360、362に対する連続性がデバイス構造を保全し、表面エリア占有面積が小さいアンカーパッド360、362はポリマー層332の熱膨張を過度に抑制しない。
【選択図】図8B

Description

本件出願明は、2006年4月14日に提出された同時係属中の特許仮出願番号60/744,897号の有する35U.S.C.§119(e)に基づく利益を主張するもので、その開示文書の引用は当該出願の一部とする。連邦政府支援に基づき行われた研究開発において該当するものは無い。
本発明の開示は導電性ポリマー電子部品とデバイスに関するものである。特に面実装が可能な形状を有し、平面電極の間に積層される、導電性ポリマーなどの感熱性抵抗材料の層を含む抵抗デバイスに関する発明の開示である。
導電性ポリマー感熱性抵抗デバイスを電子回路に使用することは一般的になってきた。該抵抗デバイスには抵抗の温度係数が正の値を示す(PTC)デバイスと負の値を示す(NTC)デバイスがある。とりわけ、正の抵抗温度係数(PTC)を示す導電性ポリマー抵抗材料で構成される抵抗デバイスは、過電流状態に即応して抵抗値が(少なくとも10の3乗または4乗の値に)急速かつ大幅に増加する能力があり、過電流に対する保護デバイスあるいは自己復帰ヒューズとして広く使用されている。
回路基板を占有する表面積、すなわちフットプリントを削減し、基板をできるだけ小型化し、回路基板上の特定エリアにおけるコンポーネント密度を向上させることは、電子部品設計における共通目標である。製造コストを抑制しながら、コンパクトな形状を達成する方法の一つとして、コンポーネントを基板表面に取り付け可能にすることが挙げられる。面実装が可能なコンポーネントは、ソケットや貫通ピンを使用せずに、基板上の導電性端子・パッドに水平に取り付けることができる。
PTCデバイスなどの導電性ポリマーの感熱抵抗デバイスに対し、面実装が可能なさまざまな形状が考案されている。面実装が可能な導電性ポリマーPTCデバイスを作製する場合、フットプリントを小さくするための基準に加え、幾つかの設計上の基準が適用される。例えば、デバイスは低コストで製造ができるように設計する必要がある。さらに、金属部分(電極および端子)と非金属部分(ポリマー)が完全に接合されるように設計する必要がある。多くの場合、これら複数の条件を最適化した設計が行われる。
面実装が可能な導電性ポリマーデバイスでは、過電流状態が発生した際に、金属部がポリマー部の熱膨張を物理的に圧迫する傾向のあることが問題の一つとして挙げられる。通常、導電性ポリマーのPTC部は、カーボンブラックまたは金属粒子が混合されたポリエチレンのような有機ポリマーで形成される。この合成物の導電性(あるいは逆の抵抗性)は、ほとんどの場合、導電粒子間の平均スペースによって決まる。過電流状態になったとき、誘発されて起こる熱膨張により、PTCデバイスの導電性ポリマー部分の抵抗が急激に増加し、ポリマー素材内の導電性粒子間の平均スペースも増加(膨張)する。当該デバイスの金属部分が導電性ポリマー部分の膨張に加える物理的制限の度合いが大きい場合、特に過電流によるトリップが繰り返された後、デバイスの機能が損なわれる恐れがある。例えば、再現性(デバイスがほぼ同様の機能パラメータを表現する特性)は、負荷サイクル(過電流によるトリップと過電流除去後のリセット)を繰り返すことで、ストレスにより一種のヒステリシス効果が誘発され、劣化する恐れがある。
特許仮出願番号60/744,897 国際公開特許番号WO97/06660号
特に、従来の典型的な技術を用いて作成された導電性ポリマーPTCデバイスは、負荷サイクルが増えるにつれ、抵抗安定性が低下する傾向が顕著である。すなわち、従来の技術を利用した導電性ポリマーPTCデバイスは、多くの場合、わずか40〜50回負荷サイクルを繰り返すだけで、通常の(過電流状態ではない)抵抗値が著しく増加する傾向がある。さらに、金属部に対して、ある程度のポリマー膨張が許容される場合でも、負荷サイクルを繰り返すと、金属部に機械的ストレスが負荷され、物理的な保全性を損なう恐れがある。
面実装が可能で、金属部に過度のストレスを与えることなく、ポリマー部の適度な熱膨張を許容し、回路基板のフットプリントが小さく、かつ低コストで製造できる導電性ポリマー抵抗デバイス、特にPTCデバイスに対するニーズが満たされないまま、今日に至っている。
一実施形態において、面実装が可能な導電性ポリマー電子デバイスは、少なくとも一つの導電性ポリマー素材の活性層、活性層の上部面に隣接する上部電極、活性層の下部面に隣接する下部電極、上部電極の上部面に隣接する上部絶縁層、下部電極の下部面に隣接する下部絶縁層、下部絶縁層の下部面に隣接する第1端子と第2端子、デバイスの第1末端に近接する第1交差導体、および反対端にデバイスの第2末端に近接する第2交差導体からなる。第1交差導体によって、下部電極と第1端子が接続され、上部絶縁層の一部によって、第1交差導体が上部電極から絶縁される。第2交差導体によって、上部電極と第2端子が接続され、下部絶縁層の一部によって、第2交差導体が下部電極から絶縁される。
別の実施形態において、面実装が可能な導電性ポリマー電子デバイスは、少なくとも導電性ポリマー素材の第1活性層、第1活性層の上部面に隣接する第1電極、第1活性層の下部表面に隣接する第2電極、第1電極の上部面に隣接する上部絶縁層、少なくとも第1活性層の下に位置する導電性ポリマー素材の第2活性層、第2活性層の上部表面に隣接する第3電極、第2活性層の下部表面に隣接する第4電極、第4電極の下部表面に隣接する下部絶縁層、第2電極と第3電極の間に挟まれかつ隣接する中間絶縁層、下部絶縁層の下部表面と隣接する第1端子と第2端子、デバイスの第1末端に近接する第1交差導体、および反対端にデバイスの第2末端と近接する第2交差導体からなる。第1交差導体によって、第2および第3電極と第1端子が接続される。上部絶縁層の一部によって、第1交差導体と第1電極が分離され、下部絶縁層の一部によって、第1交差電極と第4電極が分離される。第2交差導体によって、第1および第4電極と第2端子が接続される。中間絶縁層の一部によって、第2交差導体が第2および第3電極から分離される。
さらに、別の実施形態において、面実装が可能な導電性ポリマー電子デバイスは、少なくとも導電性ポリマー素材の第1活性層、第1活性層の上部表面に近接する第1電極、第1活性層の下部表面に近接する第2電極、第1電極の上部表面に近接する上部絶縁層、少なくとも第1活性層の下に位置する導電性ポリマー素材の第2活性層、第2活性層の上部表面に近接する第3電極、第2活性層の下部表面に近接する第4電極、第4電極の下部表面に近接する下部絶縁層、第2電極と第3電極の間に挟まれた中間絶縁層および第2電極と第3電極に近接する中間絶縁層、下部絶縁層の下部表面に近接する第1端子と第2端子、デバイスの第1末端に近接する第1交差導体、ならびに反対端にデバイスの第2末端と近接する第2交差導体からなる。第1交差導体によって、第2および第4電極と第1端子が接続される。上部絶縁層の一部によって、第1交差導体が第1電極から分離され、中間絶縁層の一部によって、第1交差電極が第3電極から分離される。第2交差導体によって、第1および第3電極と第2端子が接続される。下部絶縁層の一部によって、第2交差導体が第4電極から分離され、中間絶縁層の一部によって、第2交差導体が第2電極から分離される。
さらに、別の実施形態において、面実装が可能な導電性ポリマー電子デバイスは、少なくとも導電性ポリマー素材の第1活性層、第1活性層の上部表面に近接する第1電極、第1活性層の下部表面に近接する第2電極、第1電極の上部表面に近接する上部絶縁層、少なくとも第1活性層の下に位置する導電性ポリマー素材の第2活性層、第2活性層の上部表面に近接する第3電極、第2活性層の下部表面に近接する第4電極、第2電極と第3電極の間に挟まれかつ近接する第1中間絶縁層、少なくとも第2活性層の下に位置する導電性ポリマー素材の第3活性層、第2活性層の上部表面に近接する第5電極、第2活性層の下部表面に近接する第6電極、第4電極と第5電極の間に挟まれかつ近接する第2中間絶縁層、第6電極の下部表面に近接する下部絶縁層、下部絶縁層の下部表面に近接する第1端子と第2端子、デバイスの第1末端に隣接する第1交差導体、ならびに反対端にデバイスの第2末端と近接する第2交差導体からなる。第1交差導体によって、第2電極、第3電極および第6電極と第1端子が接続される。上部絶縁層の一部によって、第1交差導体が第1電極から分離され、第2中間絶縁層の一部によって、第1交差導体が第4および第5電極から分離される。第2交差導体によって、第1電極、第4電極および第5電極と第2端子が接続され、第1中間絶縁層の一部によって、第2交差導体が第2および第3電極から絶縁される。
また、別の実施形態において、面実装が可能な導電性ポリマー電子デバイスは、上部電極と下部電極の間に積層された導電性ポリマーの活性層、上部電極上に形成される上部絶縁層と下部電極上に形成される下部絶縁層、下部絶縁層上に形成される第1および第2導電性平板端子、下部電極と第1端子を接続し、上部絶縁層の一部によって上部電極から絶縁される第1交差導体、ならびに上部電極と第2端子を接続し、下部絶縁層の一部によって下部電極から絶縁される第2交差導体からなる。本発明は、上記に定義された、垂直に積層され、電気的に並列接続された、二つ以上の単層の活性層で構成されるデバイスよりなる複数の活性層を有するデバイスを含む。
本開示の別の実施形態において、面実装が可能な導電性ポリマー電子デバイスの生産方法における第1実施形態は、以下の工程からなる。導電性ポリマー基板を用意する。上部金属層と下部金属層の間にポリマー基板を積層する。上部金属層と下部金属層にマスキングとエッチングを施して、それぞれ上部電極と下部電極を形成する。上部電極と下部電極の上にそれぞれ上部絶縁層と下部絶縁層を形成する。上部絶縁層と下部絶縁層にそれぞれ金属被覆層を形成する。デバイスの内部に貫通ビアを形成し、交差導体の準備をする。上部金属被覆層、下部金属被覆層、ならびにビアをメッキして交差導体を形成する。ビアにマスキングを施し、下部金属被覆層にマスキングとエッチングを施して、面実装式第1平面端子パッドと第2平面端子パッドを形成する。露出しているデバイスの金属エリアにメッキを施し、グリッド線に沿ってデバイスを積層構造から単一化する。
面実装が可能な導電性ポリマー電子デバイスの生産における別の実施形態は、以下の工程からなる。導電性ポリマー基板を用意する。上部金属層と下部金属層の間にポリマー基板を積層する。上部金属層と下部金属層にマスキングとエッチングを施して、それぞれ上部電極と下部電極を形成する。上部電極と下部電極上に上部絶縁層と下部絶縁層を形成する。上部絶縁層と下部絶縁層の上にそれぞれ上部金属被覆層と下部金属被覆層を形成する。デバイスの内部に貫通ビアを形成して、交差導体の準備をする。上部金属被覆層、下部金属被覆層およびビアにメッキを施して、交差導体を形成する。下部金属被覆層に部分的にフォトレジスト・マスキングを施し、下部金属被覆層の非マスク部はそのままの状態で、上部金属被覆層全体をフォトレジスト・マスキングし、メッキされたビアにはマスキングを行わない。下部金属被覆層の非マスク部とビア上の層、または過剰メッキされた層に電気メッキ蒸着処理を施す。下部金属被覆層と上部金属被覆層のマスク部からフォトレジスト・マスクを除去する。下部金属被覆層のあらかじめマスクした部分を通して、下部絶縁層にエッチングを行い、面実装式第1平面端子パッドと第2平面端子パッド形成すると一緒に、上部金属被覆層を通してエッチングを行う。さらにグリッド線に沿って積層構造からデバイスを単一化する。
面実装が可能な導電性ポリマー電子デバイスの生産における別の実施形態は、以下の工程からなる。導電性ポリマー基板を用意する。上部金属層と下部金属層の間にポリマー基板を積層する。上部金属層と下部金属層にマスキングとエッチングを施して、それぞれ上部電極と下部電極を形成する。上部電極と下部電極上に上部絶縁層と下部絶縁層を形成する。上部絶縁層と下部絶縁層の上にそれぞれ上部金属被覆層と下部金属被覆層を形成する。デバイスの内部に貫通ビアを形成して、交差導体の準備をする。上部金属被覆層、下部金属被覆層およびビアにメッキを施し、交差導体を形成する。下部金属被覆層に部分的にフォトレジスト・マスキングを施し、下部金属被覆層の非マスク部はそのままにし、上部金属被覆層に部分的にフォトレジスト・マスキングを施し、上部金属被覆層の非メッキ部はそのままにし、ビアにはマスキングを行わない。下部金属被覆層の非マスク部、上部金属被覆層の非マスク部、およびビア上の層または過剰メッキされた層に電気メッキ蒸着処理を施す。下部金属被覆層と上部金属被覆層のマスク部からフォトレジスト・マスクを除去する。下部金属被覆層上ですでにマスクされた部分を貫通して下部絶縁層に達するまでエッチングを行い、面実装式第1平面端子パッドと第2平面端子パッド形成すると一緒に、上部金属被覆層上の先にマスクした部分を貫通して上部絶縁層に達するまでエッチングを行い、アンカーパッドを形成する。さらにグリッド線に沿って積層構造からデバイスを単一化する。
面実装が可能な導電性ポリマー電子デバイスの生産における別の実施形態は、以下の工程よりなる。上部金属箔層と下部金属箔層の間に導電性ポリマー基板を積層する。上部箔層と下部箔層の一部を除去して上部電極と下部電極を形成する。上部電極と下部電極の上にそれぞれ上部絶縁層と下部絶縁層を形成し、底部絶縁層の上に底部金属被覆層を形成する。貫通ビアのアレーを形成する。上部電極を底部金属被覆層に接続する第1交差導体と、下部電極を底部金属被覆層に接続する第2交差導体が形成されるようにビアにメッキを施す。さらに底部金属被覆層の一部を除去して、それぞれが一つの交差導体によって、上部電極と下部電極のいずれかに接続され、かつ一つの絶縁層の一部により他の上部電極と下部電極から絶縁された一組の面実装端子を形成する。
上部層状金属層と下部層状金属層の間に積層された導電性ポリマー素材の層よりなる積層構造体またはシートの透視図を表す。 図1Aで示される積層構造体の透視図で、格子状のシンギュレーションラインを表す。 本発明における第1実施形態において、単一の活性層を有する導電性ポリマーデバイスの平面図を表す。 本発明における第1実施形態において、単一の活性層を有する導電性ポリマーデバイスの断面図を表す。 本発明における第1実施形態において、単一の活性層を有する導電性ポリマーデバイスの底面図を表す。 図2Bの2D−2Dラインに沿って切り取った断面図を表す。 図2Bの2E−2Eラインに沿って切り取った断面図を表す。 本発明における第1実施形態において、2層の活性層を有する導電性ポリマーデバイスの平面図を表す。 本発明における第1実施形態において、2層の活性層を有する導電性ポリマーデバイスの断面図を表す。 本発明における第1実施形態において、2層の活性層を有する導電性ポリマーデバイスの底面図を表す。 本発明における第1実施形態において、単一の活性層を有する導電性ポリマーデバイスの平面図を表す。 本発明における第1実施形態において、単一の活性層を有する導電性ポリマーデバイスの断面図を表す。 本発明における第1実施形態において、単一の活性層を有する導電性ポリマーデバイスの底面図を表す。 本発明における第2実施形態において、2層の活性層を有する導電性ポリマーデバイスの平面図、断面図および底面図を表す。 本発明における第2実施形態において、2層の活性層を有する導電性ポリマーデバイスの断面図を表す。 本発明における第2実施形態において、2層の活性層を有する導電性ポリマーデバイスの底面図を表す。 本発明における第3実施形態において、単一の活性層を有する導電性ポリマーデバイスの平面図を表す。 本発明における第3実施形態において、単一の活性層を有する導電性ポリマーデバイスの断面図を表す。 本発明における第3実施形態において、単一の活性層を有する導電性ポリマーデバイスの底面図を表す。 本発明における第3実施形態において、2層の活性層を有する導電性ポリマーデバイスの平面図、断面図および底面図を表す。 本発明における第3実施形態において、2層の活性層を有する導電性ポリマーデバイスの断面図を表す。 本発明における第3実施形態において、2層の活性層を有する導電性ポリマーデバイスの底面図を表す。 本発明の第4実施形態において、単一の活性層を有する導電性ポリマーデバイスの平面図を表す。 本発明の第4実施形態において、単一の活性層を有する導電性ポリマーデバイスの断面図を表す。 本発明の第4実施形態において、単一の活性層を有する導電性ポリマーデバイスの底面図を表す。 本発明における第4実施形態において、2層の活性層を有する導電性ポリマーデバイスの平面図を表す。 本発明における第4実施形態において、2層の活性層を有する導電性ポリマーデバイスの断面図を表す。 本発明における第4実施形態において、2層の活性層を有する導電性ポリマーデバイスの底面図を表す。 本発明における第5実施形態において、単一の活性層を有する導電性ポリマーデバイスの平面図を表す。 本発明における第5実施形態において、単一の活性層を有する導電性ポリマーデバイスの断面図を表す。 本発明における第5実施形態において、単一の活性層を有する導電性ポリマーデバイスの底面図を表す。 本発明における第5実施形態において、2層の活性層を有する導電性ポリマーデバイスの平面図を表す。 本発明における第5実施形態において、2層の活性層を有する導電性ポリマーデバイスの断面図を表す。 本発明における第5実施形態において、2層の活性層を有する導電性ポリマーデバイスの底面図を表す。 本発明における第6実施形態において、単一の活性層を有する導電性ポリマーデバイスの平面図を表す。 本発明における第6実施形態において、単一の活性層を有する導電性ポリマーデバイスの断面図を表す。 本発明における第6実施形態において、単一の活性層を有する導電性ポリマーデバイスの底面図を表す。 本発明における第6実施形態において、2層の活性層を有する導電性ポリマーデバイスの平面図を表す。 本発明における第6実施形態において、2層の活性層を有する導電性ポリマーデバイスの断面図を表す。 本発明における第6実施形態において、2層の活性層を有する導電性ポリマーデバイスの底面図を表す。 本発明における第7実施形態において、単一の活性層を有する導電性ポリマーデバイスの平面図を表す。 本発明における第7実施形態において、単一の活性層を有する導電性ポリマーデバイスの断面図を表す。 本発明における第7実施形態において、単一の活性層を有する導電性ポリマーデバイスの底面図を表す。 本発明における第7実施形態において、2層の活性層を有する導電性ポリマーデバイスの平面図を表す。 本発明における第7実施形態において、2層の活性層を有する導電性ポリマーデバイスの断面図を表す。 本発明における第7実施形態において、2層の活性層を有する導電性ポリマーデバイスの底面図を表す。 本発明における第8実施形態において、単一の活性層を有する導電性ポリマーデバイスの平面図を表す。 本発明における第8実施形態において、単一の活性層を有する導電性ポリマーデバイスの断面図を表す。 本発明における第8実施形態において、単一の活性層を有する導電性ポリマーデバイスの底面図を表す。 本発明における第8実施形態において、2層の活性層を有する導電性ポリマーデバイスの平面図を表す。 本発明における第8実施形態において、2層の活性層を有する導電性ポリマーデバイスの断面図を表す。 本発明における第8実施形態において、2層の活性層を有する導電性ポリマーデバイスの底面図を表す。 本発明における第9実施形態において、単一の活性層を有する導電性ポリマーデバイスの平面図を表す。 本発明における第9実施形態において、単一の活性層を有する導電性ポリマーデバイスの断面図を表す。 本発明における第9実施形態において、単一の活性層を有する導電性ポリマーデバイスの底面図を表す。 本発明における第9実施形態において、2層の活性層を有する導電性ポリマーデバイスの平面図を表す。 本発明における第9実施形態において、2層の活性層を有する導電性ポリマーデバイスの断面図を表す。 本発明における第9実施形態において、2層の活性層を有する導電性ポリマーデバイスの底面図を表す。 本発明における第10実施形態において、2層の活性層を有する導電性ポリマーデバイスの平面図を表す。 本発明における第10実施形態において、2層の活性層を有する導電性ポリマーデバイスの断面図を表す。 本発明における第10実施形態において、2層の活性層を有する導電性ポリマーデバイスの底面図を表す。 本発明における第10実施形態において、3層の活性層を有する導電性ポリマーデバイスの平面図を表す。 本発明における第10実施形態において、3層の活性層を有する導電性ポリマーデバイスの断面図を表す。 本発明における第10実施形態において、3層の活性層を有する導電性ポリマーデバイスの底面図を表す。 本発明に基づいた導電性ポリマーデバイスの製造にあたり、最も望ましい方法を示すフローチャートを表す。 本発明に基づいた導電性ポリマーデバイスの製造にあたり、2番目に望ましい方法を示すフローチャートを表す。
本書で使用した「発明」および「本発明」なる用語は、本明細書のさまざまな実施形態に述べた発明、態様、ならびに当該技術分野の当業者に容易に察知できる相当語句を包含すると理解すべきである。
本発明に基づくさまざまな実施形態は、図1Aに示されるタイプの単層または複層の積層シート構造で実現できる。図に示されるように、「積層シート構造体10」は、上部積層金属層12と下部積層金属層14の間に積層された活性ポリマー素材16で構成される。ポリマー層16には、抵抗の温度係数が正の値を示すポリマーなどの導電性ポリマー、もしくは誘電性ポリマー素材あるいは強磁性ポリマーを用いることができる。さまざまな導電性ポリマーPTC素材が公知の材料として知られている。抗酸化剤、架橋剤、カプリング剤および安定化剤を1つまたは複数含むものもある。
金属層12、14には、導電性の金属箔を使用するのが好ましく、さらに好ましくは、ポリマー層に対峙する表面に(従来技術により)コブ状の、ニッケルメッキされた銅箔を使用する。具体的な実施形態において、金属層12、14は、厚さ約18ミクロンのコブ状のニッケルメッキされた銅箔で構成される。積層は当該技術分野で公知の積層工程により実施されるが、国際公開特許番号WO 97/06660号にその例が記載されているので、これを本出願の参考として組み入れる。
使用用途よっては、上部箔シートと下部箔シートの間にポリマー素材を積層する代わりに、ポリマー素材シートの上面と下面を直接金属被覆する方が有利な場合がある。金属被覆は金属メッキ、蒸着、スクリーン印刷、あるいは当該技術分野の当業者が適切であると判断するその他のプロセスによって行うことができる。しかし、本発明の望ましい実施形態においては、上記の積層構造が使用されるので、以降の記載は積層プロセスに基づく。
次に述べる方法で、上部金属層12と下部金属層14にフォトレジスト・マスキングとエッチングを施して電極を形成する(図1A、1Bには図示せず)。電極が形成されたら、上部電極と下部電極に、それぞれ上部絶縁層18と下部絶縁層20を形成する。底部金属被覆層22を(好ましくは銅を用いて)下部絶縁層20に形成し、頂部金属被覆層24を(これにも銅を用いて)上部絶縁層18の上に形成してもよい。金属被覆層22と24は銅箔であることが望ましいが、メッキ、蒸着、スクリーン印刷またはその他の適切な方法により形成してもよい。本発明の実施形態例においては、金属被覆層は厚さ約18ミクロンの銅箔で形成する。絶縁層と金属被覆層は別々の工程で形成してもよい。また、下部絶縁層20と底部金属被覆層22をあらかじめ積層し、同時に形成することもできる。(存在する場合は)上部絶縁層18および頂部金属被覆層24も同様である。
以下に詳細に説明するように、貫通ビアの配置は(1A、1Bに図示せず)適切な位置で積層構造体10を貫通して形成される。露出金属面(底部金属被覆層22、存在する場合には頂部金属被覆層、ならびにビアの内壁面)に電解法で銅メッキを施した後、底部金属被覆層22にフォトレジスト・マスクを形成し、さらにエッチング処理を施して、面実装端子を形成する(図1A、図1Bには図示せず)。頂部金属被覆層24が存在する場合、これにもフォトレジスト膜によるマスキングとエッチング処理を施して、アンカーパッドと識別用マーキング(オプション)(図1Aと図1Bには図示せず)を形成する。最後に、残りの露出金属面(端子、アンカーパッド、存在する場合は識別用マーキング、およびビアの内壁面)をニッケルでメッキした後に金メッキをする、ニッケルでメッキした後にスズでメッキする、またはスズのみでメッキするなど、1つまたは複数のハンダ付けが可能な金属でメッキする。また、銅でメッキした直後、金属被覆層のエッチングを行う前に、ハンダ付け可能な金属でメッキしてもよい。図に示すように、金属被覆されたビアは各電極を一つの端子に接続する交差導体を形成する。
通常、積層シート構造体10は、多数の電子デバイスからなるマトリックスを提供できるサイズに設定される。図1Bに示すように、シート10は、構造体10の内部または最頂部面と最底部面の上に形成され、複数のデバイス28の境界を定める格子状のシンギュレーションライン26を有利に備えている。シンギュレーションライン26は、従来のフォトレジスト・マスキングとエッチング技術を用いて形成することができるが、これらには、シンギュレーションデバイス(図示せず)による単一化を行った後、各デバイス28のエッジに沿って絶縁バリアとなる小さな空間が形成されるよう、十分な幅を持たせることが好ましい。絶縁バリアにより、隣接する導電部(後述する電極あるいは端子)がショートする確率が最小限に抑えられる。これらの導電部は、電気的に絶縁するのが望ましい。また、シンギュレーションライン26は、コンピュータ制御のシンギュレーションデバイスのメモリに仮想レファレンス・グリッドとして記憶されるか、それ以外の場合は、シンギュレーションデバイスによって作成される「仮想」ラインである場合もある。
以下に述べるデバイスは、(単層の活性層を有するデバイス用の)単層積層シート構造体10によって提供されるマトリックスにおいて、または2枚以上のシート構造体が積層して形成された(2層以上の活性層を有するデバイス用の)多層積層構造体のマトリックスにおいて、相互接続され、大量生産できる利点がある。次に、マトリックスは(例えばライン26に沿って)単一化され、個々のデバイスを形成する。以下の考察は単一のデバイスを例に挙げて進めるが、以下で説明するプロセスを実行する最中、当該デバイスがマトリックス上で相互接続されていることに注意すべきである。このように各ステップは、マトリック上の所定の複数の位置で同時に実行される。以下に述べる製造プロセスの最終工程では、シンギュレーションライン26、または(シンギュレーションラインがあらかじめ形成されていない場合は)シンギュレーションデバイスが定めた分離用のグリッド線に沿ってマトリックスを切断、破壊もしくは裁断し、個々のデバイスをマトリックスから分離する(単一化する)。
図2A、図2B、図2C、図2Dおよび図2Eは、本発明の第1実施形態に従い、導電性ポリマーデバイス30を図示したものである。デバイス30は、上部金属箔電極34と下部箔電極36の間に積層された、導電性ポリマー素材の単層活性層32を有する。第1貫通ビア群と第2貫通ビア群の位置は、シート構造体10(図1A)内に規定される。第1ビア群の各ビア位置は、対応する第2ビア群の各ビア位置から、単一デバイス30の長さに相当する所定の距離だけ引き離される。第1ビア群の各ビアに隣接する上部電極34のアーチエリアが(例えば、従来のフォトレジスト・マスキングやエッチングにより)除去され、上部電極34の第1末端に上部絶縁エリア38を形成する。同様に、第2ビア群の各ビアに隣接する下部電極36のアーチエリアが除去され、第2電極36の反対側の末端に下部絶縁エリア40を形成する。
プレプレグ、絶縁性ポリマーまたはエポキシなどを使用した上部絶縁層42を上部電極34の露出面に形成し、同様の素材を使用した下部絶縁層44を下部電極36の露出面に形成する。上部絶縁層42で上部絶縁エリア38が充填され、下部絶縁層44で下部絶縁エリア40が充填される。(例えば、銅箔のような)金属箔の底部金属被覆層が下部絶縁層の露出面に形成される。以下に述べるように、底部金属被覆層から第1面実装端子46と第2面実装端子48が形成される。同様に、以下で述べるように、好ましくは(例えば銅箔などの)金属泊の頂部金属被覆層を上部絶縁層42に形成し、識別用マーキング50を形成する。(存在する場合)頂部金属被覆層と上部絶縁層42は、積層体としてあらかじめ形成して適用するか、順番に一層ずつ形成する。同様に、底部金属被覆層と底部絶縁層44は、あらかじめ形成された積層体として一緒に適用するか、順番に一層ずつ適用する。いずれの場合も、結果的に、単層活性ポリマー層32、上部電極34、下部電極36、頂部絶縁層42、底部絶縁層44、底部金属被覆層、ならびに頂部金属被覆層(オプション)よりなる積層構造体が得られる。
第1貫通ビア52が第1ビア群の各ビア位置において、(例えば、機械穿孔やレーザー穿孔により)上述の積層構造体の全厚みを貫通して形成され、第2貫通ビア54も同様に(かつできれば同時に)第2ビア群の各ビア位置において、積層構造体の全厚みを貫通して形成される。このようにして、各デバイス30は第1末端に第1貫通ビア52を有し、反対側の末端に第2貫通ビア54を有する。この時、構造体の頂面と底面および貫通ビア52と54の内壁面は1つまたは複数の導電性金属でメッキされる。これにより、導電性のある相互接続の第1セット、すなわち交差導体56が、第1ビア群52の各ビアにおいて形成される。また、第2交差導体群58が、第2ビア群54の各ビアにおいて形成される。金属被覆には、任意の適切なプロセスを使用できるが、銅の電気メッキ層を少なくとも一層は含むことが好ましい。第1交差導体群56の各導体は、上部絶縁エリア38によって上部電極34から電気的に絶縁されると同時に、下部電極36、底部金属被覆層、ならびに存在する場合は頂部金属被覆層と物理的・電気的に接触する。同様に、第2交差導体群58の各導体は、下部絶縁エリア40によって下部電極36から電気的に絶縁されると同時に、上部電極34および頂部金属被覆層と物理的・電気的に接触する。
底部金属被覆層は、従来技術を用いて、好ましくはフォトレジスト・マスキングとエッチングプロセスにより、底部金属被覆層の中央部を除去し、第1平面実装端子46と第2平面実装端子48を形成する。この方法により、デバイス30の底面上の金属被覆された第1面実装端子46と第2面実装端子48は、下部絶縁層44の露出部により、相互絶縁された状態に保たれる。第1端子46は、第1交差導体56を通して下部電極36と電気的に接触し、第2端子48は、第2交差導体58を通して上部電極34と電気的に接触する。上記の方法で頂部金属被覆層が形成されている場合、識別用マーキング50などの部分を除いた頂部金属被覆層をすべて除去するために、フォトレジスト・マスキングやエッチングプロセスを採用することができる。露出された金属エリア、特に端子46、48、交差導体56、58(ならびに存在する場合、識別用マーキング50)は、例えば、非電解メッキ法でニッケルメッキした後、浸せきメッキ法で金メッキをする(Electroless Nickel/Immersion Goldメッキ法または「ENIG」メッキ法と呼ばれるプロセス)など、1つまたは複数のハンダ付け可能な金属層で過剰メッキを施すことができる。または、無電解メッキ法により、スズの単層メッキを形成してもよい。
また、ハンダ付け可能な金属を使った過剰メッキは、以下で説明する通り、銅メッキ直後、面実装端子(およびオプションの識別用マーキング)を形成する前に実施してもよい。この場合、過剰メッキは、電気メッキ法によりニッケルをメッキした後に、金またはスズを電気メッキするのが好ましい。また、電気メッキ法によりスズ層のみを形成してもよい。
図3A、図3Bおよび図3Cには、図2A〜2Eに示す実施形態の応用例として、少なくとも、1組の面実装端子を用いて並列に接続され、垂直に積層された導電性ポリマー素材の第1活性層72aと第2活性層72bを含む、複数の活性層を有するデバイス70を示す。第1活性層72aは第1積層シート構造体の内部にある第1金属箔電極74a、74bの間に積層され、第2活性層72bは第2積層シート構造体の内部にある第3と第4金属箔電極74cと74dの間に積層される。各シート構造体のタイプは、上述された図1Aと1Bに示されている。第1ビア群と第2ビア群の位置は、上述した通りに規定する。第1ビア群の各ビアに隣接する第1電極74aと第4電極74dのアーチ型のエリアを(例えば、従来のフォトレジスト・マスキングとエッチングにより)除去し、第1電極74aと第4電極74dの第1末端に上部絶縁エリア76aと下部絶縁エリア76bを形成する。同様に、第2電極74c(74b)と第3電極74d(74c)の反対側の末端に、第2ビア群の各ビアに隣接する第2電極74bと第3電極74cのアーチ型のエリアを除去し、中間絶縁エリア78aと78bを形成する。その後、第1と第2の積層シート構造体を積層し、(プレレグ、ポリマーまたはエポキシ製)中間絶縁層80により、複数の活性層を積層した構造体を形成する。この結果、上部絶縁エリア76aと下部絶縁エリア76bは、構造体の第1末端に整列され、中間絶縁層78aと78bは、構造体の反対側の末端に整列される。中間絶縁エリア78a、78bは中間絶縁層80により充填される。また、中間絶縁層80を使用せず、第2電極74bと第3電極74cをハンダ付けしてもよい。次に、スクリーン印刷により、絶縁材料を中間絶縁エリア78a、78bに充填することもできる。電極をハンダで接続すると、アクティブ素子から発生する熱の伝導性が改善され、電気応答速度が向上するので、デバイスの温度上昇を抑えることができる。
プレプレグ、絶縁性ポリマーまたはエポキシ樹脂などの頂部絶縁層82を、第1電極74aの露出面に形成し、同じ素材の底部絶縁層84を第4電極74dの露出面に形成する。頂部絶縁層82で上部絶縁エリア76aを充填し、底部絶縁層84で下部絶縁エリア76bを充填する。底部金属被覆層(好ましくは銅箔)を、以下で説明するように、底部絶縁層の露出面に形成して、面実装第1端子と第2端子、または端子パッド86、88を形成する。同様に、頂部金属被覆層(好ましくは銅箔)を、以下で説明するように、頂部絶縁層82に形成して、識別用の識別用マーキング90を形成してもよい。(存在する場合)頂部金属被覆層と上部絶縁層82は、積層体としてあらかじめ形成して適用するか、順番に一層ずつ適用する。同様に、底部金属被覆層と底部絶縁層84は、あらかじめ形成された積層体として一緒に適用するか、順番に一層ずつ適用する。どちらの場合も、結果的に、第1活性ポリマー層72aと第2活性ポリマー層72b、第1または上部電極74a、中間第2電極74bと中間第3電極74c、第4電極または下部電極74d、中間絶縁層80、頂部絶縁層82、底部絶縁層84、底部金属被覆層、ならびに頂部金属被覆層(オプション)よりなる複数の活性層を有する積層構造体が得られる。
第1貫通ビア92は、第1ビア群の各ビア位置において、(例えば、機械穿孔やレーザー穿孔により)上述の複数の活性層を有する積層構造体の全厚みを貫通して形成され、第2貫通ビア94も同様に(かつできれば同時に)第2ビア群の各ビア位置において、積層構造体の全厚みを貫通して形成される。このようにして、各デバイス70は、第1末端に第1貫通ビア92を有し、反対側の末端に第2貫通ビア94を有する。この時、構造体の頂部と底部の表面、ならびに貫通ビア92、94の内壁面は、好ましくは、銅などの単層または複層の導電性金属層によりメッキする。これにより、第1交差導体群96が、第1ビア群92の各ビアにおいて形成され、第2交差導体群98が、第2ビア群94の各ビアにおいて形成される。第1交差導体群96の各導体は、上部絶縁エリア76aによって第1(上部)電極74a電極から絶縁され、下部絶縁層76bによって第4(下部)電極から絶縁されると同時に、第2および第3(中間)電極74b、74c、ならびに頂部金属被覆層および底部金属被覆層と物理的・電気的に接触する。同様に、第2交差導体群の各導体は、中間絶縁エリア78a、78bによって第2と第3(中間)電極74b、74cから電気的に絶縁されると同時に、第1(上部)電極74aと第4電極(下部)電極74d、頂部金属被覆層および底部金属被覆層と物理的・電気的に接触する。
底部金属被覆層は、好ましくはフォトレジス・マスキングとエッチングなどの従来技術を用いて中央部分を除去することにより、第1端子と第2端子、または端子パッド86、88を形成する。この方法により、デバイス70の底面上にある平面金属被覆第1面実装端子86と第2面実装端子88は、下部絶縁層84の露出面により相互分離された状態に保たれる。第1端子86は、第1交差導体96を通して、第2と第3(中間)電極74b、74cと電気的に接触し、第2端子88は、第2交差導体98を通して、第1(上部)電極74aと第4(下部)電極74dと電気的に接触する。頂部金属被覆層が上述のように形成されている場合、頂部金属被覆層の識別用マーキング90などの部分を除く、すべての部分を除去するために、フォトレジスト・マスキングとエッチングプロセスを適用することができる。露出した金属エリア、特に端子86、88、交差導体96、98(ならびに存在する場合、識別用マーキング90)は、例えば、ENIG法によるニッケルや金によるメッキ、または無電解のスズのみによるメッキなど、単層または複層のハンダ付けが可能な金属層による過剰メッキを施すのがよい。また、上述したように、銅メッキを行った直後に、ニッケルを電気メッキしてから、金またはスズを電気メッキするか、あるいは無電解のスズで過剰メッキを施してもよい。
図4A、図4Bおよび図4Cは導電性ポリマーデバイス130を本発明の第2実施形態に従って図示したものである。デバイス130は、上部金属泊電極134と下部箔電極136の間に積層される導電性ポリマー素材の単層の活性層132を含む。デバイス130は、図2A〜2Eに示すデバイス30と同様である。ただし、上部電極134は、(フォトレジスト・マスキングとエッチングにより)、デバイス130の第1末端から狭い上部残存箔エリア139により空間が付与されてなる細長く水平な帯状の上部絶縁エリア138と一緒に形成される。同様に、上部電極136も、デバイス130の第2末端から狭い下部残存箔エリア141により空間が付与されてなる細長く水平な帯状の下部絶縁エリア140と一緒に形成される。上部絶縁層142は、上部電極134および上部残存箔エリア139上に積層または形成され、上部絶縁エリア138を充填する。同様に、底部絶縁層144は、下部電極136および下部残存箔エリア141上に積層または形成され、底部絶縁エリア140を充填する。底部金属被覆層(好ましくは銅箔)を、底部絶縁層144の露出面に形成し、下に述べるように、第1および第2の端子または端子パッド146、148を形成する。同様に、頂部金属被覆層(好ましくは銅箔)を、以下で説明するように、頂部絶縁層142に形成して、識別用の識別用マーキング150を形成してもよい。(存在する場合)頂部金属被覆層と上部絶縁層142は、積層体としてあらかじめ形成して適用するか、順番に一層ずつ適用する。同様に、底部金属被覆層と底部絶縁層144は、あらかじめ形成された積層体として一緒に適用するか、順番に一層ずつ適用する。いずれの場合も、結果的に、単層活性ポリマー層132、上部電極134、下部電極136、頂部絶縁層142、底部絶縁層144、底部金属被覆層、ならびに頂部金属被覆層(オプション)よりなる積層構造体が得られる。
第1ビア群と第2ビア群の位置は、上述した通りに規定する。第1貫通ビア152が第1ビア群の各ビア位置において(例えば、機械穿孔やレーザー穿孔により)、上述の積層構造体の全厚みを貫通して形成され、第2貫通ビア154も同様に(かつなるべく同時に)第2ビア群の各ビア位置において、積層構造体の全厚みを貫通して形成される。このようにして、各デバイス130は第1末端に第1貫通ビア152を有し、反対側の末端に第2貫通ビア154を有する。この時、構造体の頂部と底部の表面ならびに貫通ビア152、154の内壁面は、好ましくは、銅などの導電性金属が単層または複層でメッキされ、これにより、第1交差導体群156が、第1ビア群152の各ビア位置において形成され、第2交差導体群158が、第2ビア群154の各ビアにおいて形成される。第1交差導体群156の各導体は、上部絶縁エリア138によって上部電極134から絶縁されると同時に、下部電極136と頂部金属被覆層および底部金属被覆層と物理的・電気的に接触する。同様に、第2交差導体群158の各導体は、下部絶縁エリア140によって電気的に下部電極136から絶縁されると同時に、上部電極134および頂部金属被覆と底部金属被覆層に物理的・電気的に接触する。
底部金属被覆層は、好ましくはフォトレジス・マスキングとエッチングなどの従来技術を用いて中央部分を除去することにより、第1と第2端子146、148を形成する。この方法により、デバイス130の底面上にある平面金属被覆第1面実装端子146と第2面実装端子148は、下部絶縁層144の露出面によって相互分離された状態に保たれる。第1端子146は、第1交差導体156を通して下部電極136と電気的に接触する。一方、第2端子148は、第2交差導体158を通して、上部電極134と電気的に接触する。頂部金属被覆層が上述のように形成されている場合、頂部金属被覆層の識別用マーキング150などの部分を除く、すべての部分を除去するために、フォトレジスト・マスキング・プロセスとエッチングプロセスを適用してもよい。露出された金属エリア、特に端子146、148および交差導体156、158には、例えば、ENIG法によるニッケルや金によるメッキ、または無電解のスズのみによるメッキなど、単層または複層のハンダ付けが可能な金属層による過剰メッキを施すのがよい。また、銅メッキを行った直後にニッケルと金、ニッケルとスズ、またはスズのみを電気メッキ法により過剰メッキすることもできる。
図5A、図5Bおよび図5Cは、図4A〜4Cに示す実施形態の応用例として、少なくとも1組の面実装端子を用いて並列に接続され、垂直に積層された導電性ポリマー素材の第1活性層172aと第2活性層172bを含む、複数の活性層を有するデバイス170を示す。第1活性層172aは、第1積層シート構造体の内部にある第1金属箔電極174aと第2金属泊電極174bの間に積層され、第2積層シート構造体の内部にある第3金属箔電極174cと第4金属箔電極174dの間に第2活性層172bが積層される。シート構造体のタイプは、上述された図1Aと1Bに図示されている。第1ビア群と第2ビア群の位置は、上述した通りに規定する。第1電極または上部電極174aは、(フォトレジスト・マスキングとエッチングにより)、デバイス170の第1末端から上部残存箔エリア177aにより空間が付与されてなる細長く水平な帯状の上部絶縁エリア176aと一緒に形成される。同様に、第4電極または下部電極174dは、デバイス170の第1末端から下部残存箔エリア177bにより空間が付与されてなる細長く水平な帯状の下部絶縁エリア176bと一緒に形成される。第2と第3(中間)の電極174b、174cも同様に、デバイス170の第2末端から狭い中間残存箔エリア181a、181bにより空間が付与されてなる細長い水平な帯状の中間絶縁エリア178a、174bと一緒に形成される。その後、第1と第2積層シート構造体が積層され、(プレレグ、ポリマーまたはエポキシ製)中間絶縁層180により複数の活性層を積層してなる構造体を形成し、その結果、上部絶縁エリア176aと下部絶縁エリア176bは構造体の第1末端に整列され、中間絶縁層178aと178bは構造体の反対側末端に整列される。中間絶縁エリア178a、178bは中間絶縁層180によって充填される。
プレプレグ、絶縁性ポリマーまたはエポキシ樹脂などの頂部絶縁層182を、第1電極174aの露出面と上部残存箔エリア177aに形成し、同じ材料の底部絶縁層184を第4電極174dの露出面と下部残存箔エリア177bに形成する。頂部絶縁層182は、上部絶縁エリア176aを充填し、底部絶縁層184は、下部絶縁エリア176bを充填する。底部金属被覆層(好ましくは銅箔)を底部絶縁層の露出面に形成し、以下で述べる通り、面実装第1端子と第2端子186、188を形成する。同様に、頂部金属被覆層(好ましくは銅箔)を、以下で説明するように、頂部絶縁層182に形成して、識別用の識別用マーキング190を形成してもよい。(存在する場合)頂部金属被覆層と上部絶縁層182を積層体としてあらかじめ形成して適用するか、順番に一層ずつ適用できる。同様に、底部金属被覆層と底部絶縁層184は、あらかじめ形成された積層体として一緒に適用するか、順番に一層ずつ適用できる。どちらの場合も、結果的に、第1活性ポリマー層172aと第2活性ポリマー層172b、第1または上部電極174a、中間第2電極174bと中間第3電極174c、第4電極または下部電極174d、中間絶縁層180、頂部絶縁層182、底部絶縁層184、底部金属被覆層、ならびに頂部金属被覆層(オプション)よりなる複数の活性層を有する積層構造体が得られる。
第1貫通ビア192は第1ビア群の各ビア位置において(例えば、機械穿孔やレーザー穿孔により)、上述の複数の活性層を有する積層構造体の全厚みを貫通して形成され、第2貫通ビア194も同様に(かつできれば同時に)第2ビア群の各ビア位置において、積層構造体の全厚みを貫通して形成される。このようにして、各デバイス170は、第1末端に第1貫通ビア192を有し、反対側の末端に第2貫通ビア194を有する。この時、構造体の頂部と底部の表面ならびに貫通ビア192、194の内壁面は、好ましくは、銅などの単層または複層の導電性金属層でメッキする。これにより、第1交差導体群196を第1ビア群192の各ビアにおいて形成し、第2交差導体群198を第2ビア群194の各ビアにおいて形成する。第1交差導体群196の各導体が、上部絶縁エリア176aによって第1(上部)電極174a電極から絶縁され、下部絶縁層176bによって第4(下部)電極から絶縁されると同時に、第2と第3(中間)電極174b、174cおよび頂部・底部金属被覆層と物理的・電気的に接触する。同様に、第2交差導体群198の各導体が、中間絶縁エリア178a、178bによって、第2と第3(中間)電極174b、174cから電気的に絶縁されると同時に、第1(上部)電極174aと第4電極(下部)電極174d、頂部金属被覆層および底部金属被覆層と物理的・電気的に接触する。
底部金属被覆層は、好ましくはフォトレジス・マスキングとエッチングなどの従来技術を用いて中央部分を除去することにより、第1と第2端子186、188を形成する。この方法により、デバイス170の底面上にある平面金属被覆第1面実装端子186と平面金属被覆2面実装端子188は、下部絶縁層184の露出面によって相互分離された状態に保たれる。第1端子186は第1交差導体196を通して第2と第3(中間)電極174b、174cと電気的に接続し、また、第2端子188は第2交差導体198を通して、第1(上部)電極174aと第4(下部)電極174dと電気的に接触する。頂部金属被覆層が上述の通り形成されている場合、頂部金属被覆層の識別用マーキング190などの部分を除く、すべての部分を除去するために、マスキングとフォト・エッチング・プロセスを適用してもよい。露出された金属エリア、特に端子186、188、交差導体196、198、(ならびに存在する場合、識別用マーキング190)には、上述する通り、例えば、ENIG法によるニッケルや金によるメッキ、または無電解のスズのみによるメッキなど、単層または複層のハンダ付けが可能な金属層による過剰メッキを施すのがよい。また、銅メッキを行った直後に、ニッケルと金、ニッケルとスズ、またはスズのみを電気メッキ法により過剰メッキすることもできる。
図6A、図6Bおよび図6Cは、本発明の第3実施形態に従って導電性ポリマーデバイス230を図示したものである。デバイス230は、上部金属泊電極234と下部箔電極236の間に積層される導電性ポリマー素材の単層の活性層232を含む。本実施形態は、上述された図2A〜2Cに図示する第1実施形態とは以下の点で異なる。以下に説明するように、積層シート構造体のビアは漏斗形の上部開口部と一緒に形成され、デバイスの各末端に、交差導体用に面取り加工した上部入口面が形成される。構造的には、デバイス230は、上部電極234とデバイス230の第1末端の間、第1貫通ビア252に隣接する場所にアーチ型の上部絶縁エリア238を有する。また、このデバイスは、下部電極236とデバイス230の反対側の末端の間、第2貫通ビア254に隣接する場所にアーチ型の絶縁エリア240も有する。頂部絶縁層242は、上部電極234の露出面に形成され、上部絶縁エリア238を充填し、底部絶縁層244は、同様に、下部電極236に形成され、下部絶縁エリア240を充填する。底部金属被覆層(好ましくは銅箔)を底部絶縁層244の露出面に形成し、以下に説明するように、第1面実装端子246と第2面実装端子248を形成する。同様に、頂部金属被覆層(好ましくは銅箔)を以下で述べるように頂部絶縁層242に随意に形成して、識別用マーキング250を形成してもよい。(存在する場合)頂部金属被覆層と上部絶縁層242を積層体としてあらかじめ形成して適用するか、順番に一層ずつ適用する。同様に、底部金属被覆層と底部絶縁層234は、あらかじめ形成された積層体として一緒に適用するか、順番に一層ずつ適用する。いずれの場合も、結果的に、単層活性ポリマー層232、上部電極234、下部電極236、頂部絶縁層242、底部絶縁層244、底部金属被覆層、ならびに頂部金属被覆層(オプション)よりなる積層構造体が得られる。
第1貫通ビア252は、第1ビア群の各ビア位置に(例えば、機械穿孔やレーザー穿孔により)上述の積層構造体の全厚みを貫通して形成され、第2貫通ビア254も同様に(かつなるべく同時に)第2ビア群の各ビア位置に積層構造体の全厚みを貫通して形成される。このようにして、各デバイス230は、第1末端に第1貫通ビア252を有し、反対側の末端に第2貫通ビア254を有する。この時、ビア252、254のそれぞれの頂部入り口または開口部を、例えば円錐形のドリルビット(図示せず)など公知の技術で面取りするか傾斜をつけ、第1ビア252用の面取り加工またはベベル加工された第1入口穴260と、第2ビア254用の面取り加工またはベベル加工された第2入口穴262を形成する。第1入口穴260は、第1絶縁層242および第1絶縁エリア238を通して拡張し、第1絶縁エリア238の一部が、第1入口穴260を上部電極234の第1末端から分離されると同時に、第2入口穴262は、上部絶縁層242を通って、上部電極234の反対の末端に隣接または貫通する第2ビア254にまで拡張する。まず、ビア252と254に穴を開け、面取り・加工された入口穴260、262を形成することが望ましいが、ビア252、254に穴を開ける前に、所定のビア位置に面取り加工またはベベル加工した入口穴260、262を形成してもよい。
構造体の頂部・底部表面とそれぞれの入口穴260、262を含む貫通ビア252、254の内壁面を、好ましくは、銅などの単層または複層の導電性金属でメッキする。これにより、第1ビア群252にそれぞれ第1交差導体群256と面取り加工またはベベル加工した第1入口穴260を形成し、第2ビア群254にそれぞれ第2交差導体群258と面取り加工またはベベル加工した第2入口穴262を形成する。第1交差導体群256の各導体は、上部絶縁エリア238によって上部電極234から電気的に絶縁されると同時に、下部電極236、および頂部と底部の金属被覆層と物理的・電気的に接触する。同様に、第2交差導体群258の各導体は、下部絶縁エリア240によって下部電極236から絶縁されると同時に、上部電極234および頂部と底部の金属被覆層と物理的・電気的に接触する。銅メッキされた第1ビア群252は、それぞれ、面取りされた入口穴260によって、第1交差導体群256に傾斜した肩を提供する。同様に、銅メッキされた第2ビア群254は、面取りされた入口穴262によって、第2交差導体群258に傾斜した肩を提供する。交差導体256、258の傾斜した肩により、例えば図2A〜2Cに示すような、まっすぐなビアを貫通して形成された交差導体に比べ、上部絶縁層242とより緊密で安全な接触が形成される。
底部金属被覆層は、好ましくはフォトレジス・マスキングとエッチングなどの従来技術を用いて中央部分を除去することにより、第1と第2端子246、248を形成する。この方法により、デバイス230の底面上にある平面金属被覆第1面実装端子246と平面金属被覆第2面実装端子248は、下部絶縁層234の露出面によって相互分離された状態に保たれる。第1端子246は、第1交差導体256を通して、下部電極236と電気的に接触し、第2端子248は、第2交差導体258を通して、上部電極234と電気的に接続する。頂部金属被覆層が上述の通り形成されている場合、頂部金属被覆層の識別用マーキング250などの部分を除く、すべての部分を除去するために、フォトレジスト・マスキング・プロセスとエッチングプロセスを適用してもよい。露出された金属エリア、特に端子246、248および交差導体256、258(ならびに存在する場合は、識別用マーキング250)は、例えば、ENIG法によるニッケルや金によるメッキ、または無電解のスズのみによるメッキなど、単層または複層のハンダ付けが可能な金属層による過剰メッキを施すのがよい。また銅メッキを行った直後に、ニッケルと金、ニッケルとスズ、またはスズのみを電気メッキ法により過剰メッキすることもできる。
図7A、図7Bおよび図7Cは、図6A〜6Cに示す第3実施形態の応用例として、複数の活性層を有するデバイス270を示す。複数の活性層を有するデバイス270は、少なくとも1組の面実装端子を用いて並列に接続され、垂直に積層された導電性ポリマー素材の第1活性層272aと第2活性層272bを含む。第1活性層272aは、第1積層シート構造体の第1および第2金属箔電極274aと274bの間に積層され、第2活性層276b(272b)は、第2積層シート構造体の第5(第3)および第4金属箔電極274cと274dの間に積層される。シート構造体のタイプは、上述通りで、図1Aと1Bに図示されている。第1ビア群と第2ビア群の位置は、上述した通りに規定する。第1電極または上部電極274aは、(フォトレジスト・マスキングとエッチングにより)、第1電極274aとデバイス270の第1末端との間、第1貫通ビア292に隣接する位置に、アーチ型の上部絶縁エリア276aと一緒に形成される。同様に、第4または下部電極274dは、第4電極274dとデバイス270の第1末端の間にある第1貫通ビア292に隣接する位置に、アーチ型の下部絶縁エリア276bと一緒に形成される。第2電極と第3電極(中間)274b、274cは、同様に、中間電極274b、274cとデバイス270の第2末端の間にある第2貫通ビア294に隣接する位置に、中間アーチ型絶縁エリア278c、278bと一緒に形成される。次に、第1と第2シート構造体が積層され、(プレプレグ、ポリマーまたはエポキシ樹脂の)中間絶縁層280によって複数の活性層を積層して構造体を形成する。その結果、上部絶縁エリア276aと下絶縁エリア276bが構造体の第1末端に整列され、中間絶縁エリア278a、278bは構造体の反対の末端に1列に整列される。中間絶縁エリア278a、278bは、中間絶縁層280によって充填される。
プレプレグ、絶縁性ポリマーまたはエポキシ樹脂などの頂部絶縁層282を、第1電極274aの露出面に形成し、同じ素材の底部絶縁層284を第4電極274dの露出面に形成する。頂部絶縁層282は上部絶縁エリア276aを充填し、底部絶縁層284は下部絶縁エリア276bを充填する。底部金属被覆層(好ましくは銅箔)を底部絶縁層の露出面に形成し、以下で述べる通り、面実装第1端子と第2端子286、288を形成する。同様に、頂部金属被覆層(好ましくは銅箔)を以下で述べるように頂部絶縁層282に随意に形成して、識別用マーキング290を形成してもよい。(存在する場合)頂部金属被覆層と上部絶縁層282を積層体としてあらかじめ形成して適用するか、順番に一層ずつ適用する。同様に、底部金属被覆層と底部絶縁層284は、あらかじめ形成された積層体として一緒に適用するか、順番に一層ずつ適用する。(本書で述べた他の多層活性層の実施形態と同様に)本実施形態において、第1積層シート構造体、第2積層シート構造体および中間絶縁層280の積層は、頂部絶縁層282、頂部金属被覆層、底部絶縁層284および底部金属被覆層の一つまたは複数の積層と同時に実施してもよい。どちらの場合も、結果的に、第1活性ポリマー層272aおよび第2活性ポリマー層272b、第1または上部電極274a、中間第2電極と第3電極274b、274c、第4または下部電極274d、中間絶縁層280、頂部絶縁層282、底部絶縁層284、底部金属被覆層および頂部金属被覆層(オプション)で構成される多層の活性層積層構造体が得られる。
第1貫通ビア292は、第1ビア群の各ビア位置に(例えば、機械穿孔やレーザー穿孔により)上述の複数の活性層を有する積層構造体の全厚みを貫通して形成され、第2貫通ビア294も同様に(かつできれば同時に)第2ビア群の各ビア位置で、積層構造体の全厚みを貫通して形成される。このようにして、各デバイス270は、第1末端に第1貫通ビア292を有し、反対側の末端に第2貫通ビア294を有する。この時、ビア292、294の入口・開口部はそれぞれ、円錐形ドリルビット(図示せず)を用いて面取りし、第1ビア292用の面取りされた、または傾斜をつけた第1入口穴300と、第2ビア294用の面取りされた、または傾斜をつけた第2入口穴302を形成する。ビア292と294の開口部・入口における絶縁材料の除去は、当該技術分野の当業者に自明な機械的・化学的メカニズムもしくはプロセスを使用して実施することができる。第1入口穴300は、上部絶縁層282および第1絶縁エリア276aを貫通し、第1入口穴300と上部電極274aの第1末端を分離するように第1絶縁エリア276aの一部を残す。第2入口穴302は、上部絶縁層282を貫通して、第1または上部電極274aの反対の末端に隣接または貫通する第2ビア294まで拡張する。まず、ビア292、294を穿孔し、続いて面取り加工またはベベル加工した入口穴300、302を形成するのが好ましいが、ビア292、294が穿孔される前にあらかじめ定めたビア位置に入口穴300、302を形成してもよい。さらに、例えば、第1入口穴300あるいは第2入口穴302等、面取り加工またはベベル加工した入口穴を一つだけを各デバイスに形成する方が有利な場合がある。
構造体の頂部と底部の表面ならびに貫通ビア292、294の内壁面、および面取り加工された入口穴300、302は、好ましくは、銅などの単層または複層の導電性の金属層でメッキする。これにより、第1交差導体群296を第1ビア群292において形成し、第2交差導体群298を第2ビア群294の各ビアにおいて形成する。第1交差導体群296の各導体は、上部絶縁エリア276aによって第1(上部)電極274a電極から絶縁され、下部絶縁層276bによって第4(下部)電極274dから絶縁されると同時に、第2と第3(中間)電極274b、274cおよび頂部・底部金属被覆層と物理的・電気的に接触する。同様に、第2交差導体群298の各導体は、中間絶縁エリア278a、278bによって第2と第3(中間)電極274b、274cから電気的に絶縁されると同時に、第1(上部)電極274aと第4(下部)電極274dならびに頂部金属被覆層および底部金属被覆層と物理的・電気的に接触する。
銅メッキされた第1ビア群292の各ビアは、面取り加工した第1入口穴300によって、第1交差電極296に傾斜した肩を提供する。同様に、銅メッキした第1ビア群294の各ビアは、面取り加工した第2入口穴302によって、第2交差電極298に傾斜した肩を提供する。交差導体296、298の傾斜した肩部は、例えば、図3A〜3Cに図示される直線状のビアを通して形成された交差導体に比べ、頂部絶縁層282とのより強固で安全な接続を確立する。
底部金属被覆層は、好ましくはフォトレジス・マスキングとエッチングなどの従来技術を用いて中央部分を除去することにより、第1と第2端子286、288を形成する。この方法により、デバイス270の底面上にある平面金属被覆第1面実装端子286と第2面実装端子288は、下部絶縁層284の露出面によって相互分離された状態に保たれる。第1端子286は、第1交差導体296を通して、第2と第3(中間)電極274b、274cと電気的に接触し、第2端子288は、第2交差導体298を通して、第1(上部)電極274aと第4(下部)電極274dと電気的に接触する。頂部金属被覆層が上述の通り形成されている場合、頂部金属被覆層の識別用マーキング290などの部分を除く、すべての部分を除去するために、フォトレジスト・マスキング・プロセスとエッチングプロセスを適用してもよい。露出された金属エリア、特に端子286、288および交差導体296、298、(ならびに存在する場合は、識別用マーキング290)は、例えばENIG法によるニッケルや金によるメッキ、または無電解のスズのみによるメッキなど、単層または複層のハンダ付けが可能な金属層による過剰メッキを施すのがよい。また、銅メッキを行った直後に、ニッケルと金、ニッケルとスズ、またはスズのみを電気メッキ法により過剰メッキしてもよい。
図8A、図8Bおよび図8Cは、本発明の第4実施形態に従って、導電性ポリマーデバイス330を図示したものである。デバイス330は、上部金属箔電極334と下部箔電極336の間に積層した導電性ポリマー素材の単層の活性層332を有する。第1貫通ビア群と第2貫通ビア群の位置は、シート構造体10(図1A)の中で規定される。第1ビア群の各ビア位置は、対応する第2ビア群の各ビア位置から、単一デバイス330の長さに相当する所定の距離だけ離される。第1ビア群の各ビアに隣接する上部電極334のアーチ型のエリアが(例えば、従来のフォトレジスト・マスキングやエッチングにより)除去され、上部電極334の第1末端に上部絶縁エリア338を形成する。同様に、第2ビア群の各ビアに隣接する下部電極336のアーチ型のエリアが除去され、第2電極336の反対側の末端に下部絶縁エリア340を形成する。
プレプレグ、絶縁性ポリマーまたはエポキシ製などの上部絶縁層342を上部電極334の露出面に形成し、同等な材質の下部絶縁層344を下部電極336の露出面に形成する。頂部絶縁層342で上部絶縁エリア338を充填し、底部絶縁層344で下部絶縁エリア340を充填する。底部金属被覆層(好ましくは銅箔)を下部絶縁層の露出面に形成し、後述するように、第1面実装端子346と第2面実装端子348を形成する。同様に、頂部金属被覆層(好ましくは銅箔)を頂部絶縁層342の露出面に形成して、後述するように、第1アンカーパッド360、第2アンカーパッド362、および識別用マーキング350(オプション)を形成する。(存在する場合)頂部金属被覆層と上部絶縁層342を積層体としてとしてあらかじめ形成して適用するか、順番に一層ずつ適用する。同様に、底部金属被覆層と底部絶縁層344は、あらかじめ形成された積層体として一緒に適用するか、順番に一層ずつ適用する。どちらの場合も、結果的に、単層の活性層332、上部電極334、下部電極336、頂部絶縁層342、底部絶縁層344、底部金属被覆層、ならびに頂部金属被覆層で構成される積層構造体が得られる。
第1貫通ビア352は、第1ビア群の各ビア位置に(例えば、機械穿孔やレーザー穿孔により)上述の積層構造体の全厚みを貫通して形成され、第2貫通ビア354も同様に(かつなるべく同時に)第2ビア群の各ビア位置に積層構造体の全厚みを貫通して形成される。このようにして、各デバイス330は、第1末端に第1貫通ビア352を有し、反対側の末端に第2貫通ビア354を有する。
この時点で、構造体の頂部面、底部面、および貫通ビア352、354の内壁面は、好ましくは、銅などの単層または複層の伝導性金属層でメッキされる。これにより、第1ビア群352の各ビアにおいて、第1交差導体群356を形成し、第2ビア群354の各ビアにおいて、第2交差導体群358を形成する。フォトレジスト・マスキングとエッチングプロセスにより、頂部金属被覆層から第1と第2アンカーパッド360、362の一方または両方、およびオプションの識別用マーキング350を形成し、底部金属被覆層から平板端子346、348を形成する。マスキングとエッチングプロセスは、ビア352、354を形成する前か後のどちらかで行うことができる。第1交差導体群356は、上部絶縁エリア338によって上部電極334から絶縁されると同時に、下部電極336と第1端子346に電気的・物理的に接触する。第1交差導体群356の各導体は、第1端子346と一緒に第1交差導体群356に対するアンカーポイントの役目を果たすアンカーパッド360に物理的に接続される。同様に、第2交差導体群358の各導体は、下部絶縁エリア340によって下部電極336から電気的に絶縁されると同時に、上部電極334と第2端子348に物理的・電気的に接触する。第2交差導体群358の各導体も、第2端子348と一緒に第2交差導体群358に対するアンカーポイントの役目を果たす第2アンカーパッド362に物理的に接続される。露出金属エリア、特に端子346、348、交差導体356、358、およびオプションのアンカーパッド360、362、ならびに(存在する場合)識別用マーキング350は、例えば、ENIG法によるニッケルや金によるメッキ、または無電解のスズのみによるメッキなど、単層または複層のハンダ付けが可能な金属層による過剰メッキを施すのがよい。また、銅メッキを行った直後に、ニッケルと金、ニッケルとスズ、またはスズのみを電気メッキ法により過剰メッキしてもよい。
交差導体356と358がそれぞれアンカーパッド360、362に対して有する連続性が、デバイスにさらなる構造的な保全性を実現すると同時に、表面エリアの占有面積が比較的小さいアンカーパッド360、362が、ポリマー層332の熱膨張を過度に抑制しないことが評価される。
図9A、図9Bおよび図9Cは、図8A〜8Cに示す実施形態の応用例として、複数の活性層を有するデバイス370を示す。複数の活性層を有するデバイス370は、少なくとも1組の面実装端子を用いて並列に接続され、垂直に積層された導電性ポリマー素材の第1活性層372aと第2活性層372bを含む。第1活性層372aは、第1積層シート構造体の第1および第2金属箔電極374aと374bの間に積層され、第2活性層372bは、第2積層シート構造体の第3および第4金属箔電極374cと374dの間に積層される。各シート構造体のタイプは、上述した図1Aと1Bに図示されている。第1ビア群と第2ビア群の位置は、上述した通りに規定する。第1ビア群の各ビア位置に隣接する第1電極374aと第4電極374dのアーチ型エリアは、(例えば、従来のフォトレジスト・マスキングとエッチングプロセスにより)除去され、第1と第4電極374a、374dの第1末端に上部絶縁エリア376aと下部絶縁エリア376bを形成する。同様に、第2ビア群の各ビア位置に隣接する第2電極374bと第3電極374cのアーチ型のエリアを除去し、第2電極374bと第3電極374cの反対側の末端に、中間絶縁エリア378aと378bを形成する。次に、第1と第2積層シート構造体を積層し、(プレレグ、ポリマーまたはエポキシ製)中間絶縁層380によって複数の活性層を有する積層構造体を形成する。この結果、上部絶縁エリア376aと下部絶縁エリア376bは、構造体の第1末端に整列され、中間絶縁層378aと378bは、構造体の反対側の末端に整列される。中間絶縁エリア378a、378bは、中間絶縁層380によって充填される。
プレプレグ、絶縁性ポリマーまたはエポキシ樹脂などの頂部絶縁層382は、第1電極374aの露出面に形成し、材質が同じ底部絶縁層384は、第4電極374dの露出面に形成する。頂部絶縁層382は上部絶縁エリア376aを充填し、底部絶縁層384は下部絶縁エリア376bを充填する。底部金属被覆層(好ましくは銅箔)を底部絶縁層の露出面に形成し、以下で述べる通り、面実装第1端子と第2端子386、388を形成する。同様に、後述するように、頂部絶縁層382の露出面に底部金属被覆層(好ましくは銅箔)を形成し、第1アンカーパッド400と第2アンカーパッド402、およびオプションの識別用マーキング390を形成する。頂部金属被覆層と上部絶縁層382を積層体としてとしてあらかじめ形成して適用するか、順番に一層ずつ適用する。同様に、底部金属被覆層と底部絶縁層384は、あらかじめ形成された積層体として一緒に適用するか、順番に一層ずつ適用する。どちらの場合も、結果的に、第1活性ポリマー層372aと第2活性ポリマー層372b、第1または上部電極374a、中間第2電極374bと中間第3電極374c、第4または下部電極374d、中間絶縁層380、頂部絶縁層382、底部絶縁層384、底部金属被覆層、ならびに頂部金属被覆層で構成される複数の活性層が積層された構造体が得られる。
第1貫通ビア392は、第1ビア群の各ビア位置に(例えば、機械穿孔やレーザー穿孔により)上述の複数の活性層を有する積層構造体の全厚みを貫通して形成され、第2貫通ビア394も同様に(かつできれば同時に)第2ビア群の各ビア位置で、積層構造体の全厚みを貫通して形成される。このようにして、各デバイス370は、第1末端に第1貫通ビア392を有し、反対側の末端に第2貫通ビア394を有する。
この時点で、構造体の頂部面、底部面、および貫通ビア392、394の内壁面は、好ましくは、銅などの単層または複層の導電性金属層でメッキされる。これにより、第1ビア群392の各ビアにおいて、第1交差導体群396を形成し、第2ビア群394の各ビアにおいて、第2交差導体群398を形成する。フォトレジスト・マスキングとエッチングプロセスにより、頂部金属被覆層から第1と第2アンカーパッド400、402の一方または両方、およびオプションの識別用マーキング390を形成し、底部金属被覆層から平板端子386、388を形成する。マスキングとエッチングプロセスは、ビア392、394を形成・メッキする前か後のどちらかで行うことができる。第1交差導体群396の各導体は、上部絶縁エリア376aと下部絶縁エリア376bによって第1(上部)電極374aと第4(下部)電極374dから電気的に絶縁されると同時に、第2と第3(中間)電極374b、374cおよび第1端子386に物理的・電気的に接触する。第1交差導体群396の各導体も、第1端子386と一緒に、第1交差導体396に対してアンカーポイントの役目を果たす第1アンカーパッド400に物理的に接続される。同様に、第2交差導体群398の各導体は、中間絶縁エリア378a、378bによって第2電極および第3(中間)電極374b、374cから絶縁されると同時に、第1(上部)電極374a、第4(下部)電極374dおよび第2端子388に物理的・電気的に接触する。第2交差導体群398の各導体も、第2端子388と一緒に、第2交差導体群398に対してアンカーポイントの役目を果たす第2アンカーパッド402に物理的に接続される。露出金属エリア、特に端子386、388、交差導体396、398、およびオプションのアンカーパッド400、402、ならびに(存在する場合)識別用マーキング390は、例えば、ENIG法によるニッケルや金によるメッキ、または無電解のスズのみによるメッキなど、単層または複層のハンダ付けが可能な金属層による過剰メッキを施すのがよい。また、銅メッキを行った直後に、ニッケルと金、ニッケルとスズ、またはスズのみを電気メッキ法により過剰メッキしてもよい。
図10A、図10Bおよび図10Cは、本発明の第5実施形態に従って、導電性ポリマーデバイス430を図示したものである。デバイス430は、上部金属箔電極434と下部箔電極436の間に積層される単層の導電性ポリマー素材の活性層432を有する。構造的にデバイス430は、上部電極434とデバイス430の第1末端の間の第1貫通ビア452に隣接する位置に、アーチ型上部絶縁エリア438を有する。また、当該デバイスは、下部電極436とデバイス430の反対側の末端の間の第2貫通ビア454と隣接する位置にアーチ型下部絶縁エリア440を有する。頂部絶縁層442は、上部電極434の露出面に形成され、上部絶縁エリア438を充填する。底部絶縁層444は、同様に、下部電極436の露出面に形成され、下部絶縁エリア440を充填する。底部金属被覆層22(図1A、図1B)(好ましくは銅箔)を底部絶縁層の露出面に形成し、後述するように、第1面実装端子446、第2面実装端子448を形成する。同様に、頂部金属被覆層24(図1A、図1B)(好ましくは銅箔)を頂部絶縁層442に形成し、後述するように、アンカーパッド460および(オプションの)識別用マーキング450を形成する。頂部金属被覆層18と上部絶縁層442積層体としてあらかじめ形成して適用するか、順番に一層ずつ適用する。底部金属被覆層20と底部絶縁層444は、あらかじめ積層した積層体として一緒に用いるか、あらかじめ形成された積層体として一緒に適用するか、順番に一層ずつ適用する。どちらの場合も、結果的に、単層の活性層432、上部電極434、下部電極436、頂部絶縁層442、底部絶縁層444、底部金属被覆層、ならびに頂部金属被覆層よりなる積層体構造物が得られる。
第1貫通ビア452は、第1ビア群の各ビア位置に(例えば、機械穿孔やレーザー穿孔により)上述の積層構造体の全厚みを貫通して形成され、第2貫通ビア454も同様に(かつなるべく同時に)第2ビア群の各ビア位置に積層構造体の全厚みを貫通して形成される。このようにして、各デバイス430は第1末端に第1貫通ビア452を有し、反対側の末端に第2貫通ビア454を有する。この時、第2ビア454の頂部入り口・開口部を、例えば円錐形のドリルビット(図示せず)などで面取りまたはベベル加工し、第2ビア454用の面取り加工またはベベル加工された第2入口穴462を形成する。面取り加工またはベベル加工された第2入口穴462は、上部絶縁層442を貫通して、上部電極434の末端に隣接または通り越して第2ビア454まで拡張する。まず、ビア452と454を穿孔し、次に面取りした入口穴462を形成する方法が望ましいが、ビア452と454が穿孔される前に、面取り加工を施した入口穴462を所定の第2ビア位置に形成してもよい。
面取り加工を施した入口穴462を含む構造体の頂部面と底面および貫通ビア452、454の内壁面は、好ましくは、銅などの単層または複層の導電性金属層でメッキする。これにより、第1交差導体群456が第1ビア452群の各ビアにおいて形成され、第2交差導体群458が第2ビア群454の各ビアおよび付属する面取り加工した第2入口穴462において形成される。フォトレジスト・マスキングおよびエッチングプロセスを用いて、頂部金属被覆層からアンカーパッド460とオプションの識別用マーキング450を形成し、底部金属被覆層から平面端子446、448の一方または両方を形成する。マスキングとエッチングプロセスは、ビア452、454を形成・メッキする前か後のどちらかで行うことができる。第1交差導体群456の各導体は、上部絶縁エリア438によって上部電極434から絶縁されると同時に、下部電極436および第1端子446と物理的・電気的に接触する。同様に、第2交差導体群458の各導体は、下部絶縁エリア440によって下部電極436から絶縁されると同時に、上部電極434および第2端子448と物理的・電気的に接触する。このように、第1端子446は、第1交差導体456を通して下部電極436と電気的に接触し、第2端子448は、第2交差導体458を通して上部電極434と電気的に接触する。露出金属エリア、特に端子446、448、交差導体456、458、およびオプションのアンカーパッド460、ならびに(存在する場合)識別用マーキング450は、例えば、ENIG法によるニッケルや金によるメッキ、または無電解のスズのみによるメッキなど、単層または複層のハンダ付けが可能な金属層による過剰メッキを施すのがよい。また、銅メッキを行った直後に、ニッケルと金、ニッケルとスズ、またはスズのみを電気メッキ法により過剰メッキしてもよい。
第1交差導体456の上部末端と下部末端はそれぞれ、アンカーパッド460と第1端子446に接続することによってしっかり固定される。第2交差導体458の上部末端と下部末端はそれぞれ、上部電極434と第2端子448に接続することによってしっかり固定される。
図11A、図11Bおよび図11Cは、図10A〜10Cに示す実施形態の応用例として、複数の活性層を有するデバイス470を示す。複数の活性層を有するデバイス470は、少なくとも1組の面実装端子を用いて並列に接続され、垂直に積層されてなる導電性ポリマー素材の第1活性層472aと第2活性層472bを含む。第1活性層472aは、第1積層シート構造体の第1および第2金属箔電極474aと474bの間に積層され、第2活性層472bは、第2積層シート構造体の第3および第4金属箔電極474cと474dの間に積層される。それぞれのシート構造体のタイプは、上述した図1Aと1Bに図示される。第1ビア群と第2ビア群の位置は、上述した通りに規定する。第1(上部)電極474aは、(フォトレジスト・マスキングとエッチングプロセスにより)第1電極474aとデバイス470の第1末端との間の第1貫通ビア492に隣接する位置に、アーチ型の上部絶縁エリア476aと一緒に形成される。同様に、第4または下部電極474dは、第4電極476dとデバイス470の第1末端の間に、アーチ型の下部絶縁エリア476bと一緒に形成される。第2および第3(中間)電極474b、474cも同様に、中間電極474b、474cとデバイス470の第2末端の間に、中間アーチ型絶縁エリア478a、478bと一緒に形成される。次に、第1と第2シート構造体が積層され、(プレプレグ、ポリマーまたはエポキシ樹脂の)中間絶縁層480によって複数の活性層を有する積層構造物を形成する。この結果、上部絶縁エリア476aと下部絶縁エリア476bは、構造体の第1末端に整列され、中間絶縁エリア478a、478bは、構造体の反対の末端に整列される。中間絶縁エリア478a、478bは、中間絶縁層480によって充填される。
プレプレグ、絶縁性ポリマーまたはエポキシ樹脂などの頂部絶縁層482は、第1電極474aの露出面に形成され、材質が同じ底部絶縁層484は、第4電極474dの露出面に形成される。頂部絶縁層482は上部絶縁エリア476aを充填し、底部絶縁層484は下部絶縁エリア476bを充填する。底部金属被覆層(好ましくは銅箔)を底部絶縁層484の露出面に形成し、フォトレジスト・マスクとエッチングプロセスにより、底部絶縁層484の露出エリアによって分離される第1と第2面実装端子486、488を形成する。同様に、頂部金属被覆層(好ましくは銅箔)を頂部絶縁層482に形成し、フォトレジスト・マスクとエッチングプロセスによってアンカーパッド500とオプションの識別用マーキング490を形成する。頂部金属被覆層と底部金属被覆層のフォトレジスト・マスクとエッチングは、後述するように、ビア492、494が形成・メッキされる前か後のどちらかで実施される。頂部金属被覆層と上部絶縁層482を積層体としてあらかじめ形成して適用するか、順番に一層ずつ適用する。同様に、底部金属被覆層と底部絶縁層484は、あらかじめ形成された積層体として一緒に適用するか、順番に一層ずつ適用する。どちらの場合も、結果的に、第1活性ポリマー層472aと第2活性ポリマー層472b、第1または上部電極474a、中間第2、第3電極474b、474c、第4または下部電極474d、中間絶縁層480、頂部絶縁層482、底部絶縁層484、底部金属被覆層、ならびに頂部金属被覆層を積層した複数の活性層を有する構造体が得られる。頂部および底部金属の被覆層は、アンカーパッド500、識別用マーキング490および端子486、488に成形することができる。
第1貫通ビア492は、第1ビア群の各ビア位置に(例えば、機械穿孔やレーザー穿孔により)上述の複数の活性層を有する積層構造体の全厚みを貫通して形成され、第2貫通ビア494も同様に(かつできれば同時に)第2ビア群の各ビア位置で、積層構造体の全厚みを貫通して形成される。このようにして、各デバイス470は、第1末端に第1貫通ビア492を有し、反対側の末端に第2貫通ビア494を有する。この時、第2ビア494の頂部入り口・開口部を、例えば円錐形のドリルビット(図示せず)などで面取りまたはベベル加工し、第2ビア494用の面取り加工またはベベル加工された入口穴502を形成する。面取り加工またはベベル加工された入口穴502は、上部絶縁層482を貫通して、第1(上部)電極474aの末端に隣接または通り越して第2ビア494まで拡張する。まず、ビア492、494を穿孔し、続いて入口穴502を面取り加工またはベベル加工するのが好ましいが、第2ビア492、494が穿孔される前に、所定のビア位置にベベル加工した入口穴502を形成してもよい。
構造体における頂部面と底部面、および第2ビア群494の各ビアの面取りまたはベベル加工された入口穴502を含む貫通ビア492、494の内壁面を、好ましくは、銅などの単層または複層の導電性金属層でメッキする。これにより、第1ビア群492の各ビアにおいて、第1交差導体群496を形成し、第2ビア群494の各ビアにおいて、第2交差導体群498を形成する。フォトレジスト・マスキングとエッチングプロセスにより、頂部金属被覆層からアンカーパッド500およびオプションの識別用マーキング490を形成し、底部金属被覆層から平板端子486、488を形成する。マスキングとエッチングプロセスは、ビア492、494を形成・メッキする前か後のどちらかで行うことができる。第1交差導体群496の各導体は、上部絶縁エリア476aによって第1(上部)電極474aから電気的に絶縁され、下部絶縁エリア476bによって第4(下部)電極474dから電気的に絶縁されると同時に、第2および第3(中間)電極474b、474c、アンカーパッド500、および第1平板端子486に物理的・電気的に接触する。同様に、第2交差導体群498の各導体は、中間絶縁エリア478a、478bによって第2と第3(中間)電極474b、474cから電気的に絶縁されると同時に、第1(上部)電極474a、第4電極(下部)電極474d、および第2平面端子488に物理的・電気的に接触する。第1端子486は、第1交差導体496を経由して第2および第3(中間)電極474b、474cと電気的に接触し、第2端子488は、第2交差導体498を経由して第1(上部)電極474aおよび第4(下部)電極474dに電気的に接触する。
第1交差導体496の上部末端と下部末端はそれぞれ、アンカーパッド500および第1平面端子486によってしっかり固定される。第2交差導体498の上部末端と下部末端はそれぞれ上部電極474aおよび下部第2端子488に接続され、しっかり固定される。露出金属エリア、特に端子486、488、交差導体496、498、オプションのアンカーパッド500、ならびに(存在する場合)オプションの識別用マーキング490は、例えば、ENIG法によるニッケルや金によるメッキ、または無電解のスズのみによるメッキなど、単層または複層のハンダ付けが可能な金属層による過剰メッキを施すのがよい。また、銅メッキを行った直後に、ニッケルと金、ニッケルとスズ、またはスズのみを電気メッキ法により過剰メッキしてもよい。
図12A、図12Bおよび図12Cは、本発明の第6実施形態に従って、導電性ポリマーデバイス530を図示したものである。デバイス530は、上部金属泊電極534と下部箔電極536の間に積層される導電性ポリマー素材の単層の活性層532を有する。本実施形態は、上述された図10A〜10Cに図示する実施形態と類似しているが、以下の点で異なる。アンカーパッドの反対側のデバイス末端にあるビアの面取りまたはベベル加工された入口穴の代わりに、以下で述べるように、頂部絶縁層の一部を除去することによってメッキされたアンカー部を提供する。
具体的には、デバイス530は、上部電極534とデバイス530の第1末端の間の第1貫通ビア552と隣接する位置にアーチ型上部絶縁エリア538を有する。また、デバイス530は、下部電極536とデバイス530の反対側の末端の間の第2貫通ビア554に隣接する位置にアーチ型の下部絶縁エリア540を有する。上部絶縁層542は、上部電極534の露出面上に形成され、上部絶縁エリア538を充填し、底部絶縁層544は同様に、下部電極536の露出面上に形成され、下部絶縁エリア540を充填する。後述するように、底部金属被覆層(好ましくは銅箔)を底部絶縁層の露出面に形成し、第1と第2面実装端子546、548を形成する。同様に、後述するように、頂部絶縁層542の露出面に、頂部金属被覆層(好ましくは銅箔)を形成し、アンカーパッド560と(オプションの)識別用マーキング550を形成する。頂部金属被覆層と上部絶縁層542を一つの積層体としてあらかじめ形成して適用するか、順番に一層ずつ適用する。同様に、底部金属被覆層と底部絶縁層544は、あらかじめ形成された積層体として一緒に適用するか、順番に一層ずつ適用する。どちらの場合も、結果的に、単層の活性層532、上部電極534、下部電極536、頂部絶縁層542、底部絶縁層544、底部金属被覆層、ならびに頂部金属被覆層よりなる積層構造体が得られる。
第1貫通ビア552は、第1ビア群の各ビア位置に(例えば、機械穿孔やレーザー穿孔により)上述の積層構造体の全厚みを貫通して形成され、第2貫通ビア554も同様に(かつなるべく同時に)第2ビア群の各ビア位置にそれぞれ積層構造体の全厚みを貫通して形成される。このようにして、各デバイス530は、第1末端に第1貫通ビア552を有し、反対側の末端に第2貫通ビア554を有する。次に、第2ビア554に隣接する頂部絶縁層542のアーチ型の部分を化学エッチング、プラズマエッチング、機械穿孔、またはレーザー穿孔などの適切な方法で除去し、上部電極534上に露出アンカー面564を形成する。目的は後述する。ビア552、554をまず穿孔加工し、次にアンカー面564を形成するのが望ましいが、ビア552、554を穿孔加工する前に、所定の第2ビア位置にアンカー面564を形成してもよい。
構造体の頂部面と底部面、貫通ビア552、554、ならびにアンカー面564は、好ましくは、銅などの単層または複層の導電性金属層でメッキする。これにより、第1ビア群552の各ビアにおいて、第1交差導体群556を形成し、第2ビア群554の各ビアにおいて、第2交差導体群558を形成し、さらにアンカー面564上に、第2交差導体群558に隣接する位置にメッキされたアンカー部562を形成する。フォトレジスト・マスキングとエッチングプロセスにより、上部金属被覆層からアンカーパッド560を第1貫通ビア552(および場合によりマーキング550)に隣接する位置に形成し、底部金属被覆層から平面端子546、548を形成する。マスキングとエッチングプロセスは、ビア552、554を形成する前か後のどちらかで行うことができる。第1交差導体群556の各導体は、上部絶縁エリア538によって上部電極534から絶縁されると同時に、下部電極536および第1端子546と物理的・電気的に接触する。同様に、第2交差導体群558の各導体は、下部絶縁エリア540によって下部電極536から絶縁されると同時に、上部電極534および第2端子548と物理的・電気的に接触する。このように、第1端子546は、第1交差導体556を通して下部電極536と電気的に接触し、第2端子548は、第2交差導体558を通して上部電極534と電気的に接触する。露出金属エリア、特に端子546、548、交差導体556、558、アンカーパッド560、メッキされたアンカー部562、(ならびに存在する場合、識別用マーキング550)は、例えば、ENIG法によるニッケルや金によるメッキ、または無電解のスズのみによるメッキなど、単層または複層のハンダ付けが可能な金属層による過剰メッキを施すのがよい。また、銅メッキを行った直後に、ニッケルと金、ニッケルとスズ、またはスズのみを電気メッキ法により過剰メッキしてもよい。
第1交差導体556の上部と下部末端は、それぞれアンカーパッド560と第1端子546に接続され、しっかりと固定される。第2交差導体558の上部末端は、上部電極534およびアンカー部562に接続され、しっかりと固定され、第2交差導体の下部末端は、第2端子548に接続され、しっかりと固定される。アンカー部562は、例えば、図3A〜3Cに図示されるように、第2交差導体558と上部電極534の露出アンカー面564の間で、ストレートビアを経由して形成される交差導体による接続よりも、さらに緊密で強固な接続を実現する。これにより、ポリマー活性層532の熱膨張を過度に抑制することなく、デバイスの構造的な保全性が向上する。
図13A、図13Bおよび図13Cは、図12A〜12Cに示す実施形態の応用例として、複数の活性層を有するデバイス570を示す。複数の活性層を有するデバイス570は、少なくとも1組の面実装端子を用いて並列に接続され、垂直に積層されてなる導電性ポリマー素材の第1活性層572aと第2活性層572bを含む。第1活性層572aは、第1積層シート構造体の中にある第1金属箔電極574aと第2金属箔電極574bの間に積層され、第2活性層572bは、第2積層シート構造体中の第3金属箔電極574cと第4金属箔層574dの間に積層される。シート構造体のタイプは、上述の通り、図1Aと図1Bに図示されている。第1ビア群と第2ビア群の位置は、上述通りに規定する。第1電極または上部電極574aは、アーチ型の上部絶縁エリア576aと一緒に(フォトレジスト・マスキングとエッチングにより)、第1電極574aとデバイス570の第1末端の間の第1貫通ビア592に隣接する場所に形成される。同様に、第4または下部電極574dは、アーチ型の下部絶縁エリア576bと一緒に、第4電極574dとデバイス570の第1末端の間にある第1貫通ビア592に隣接する場所に形成される。第2電極と第3電極(中間)574b、574cも同様に、中間アーチ型絶縁エリア578a、578bと一緒に、中間電極574b、574cとデバイス570の第2末端の間にある第2貫通ビア594に隣接する場所に形成される。次に、第1積層シート構造体と第2積層シート構造体は、(プレプレグ、ポリマーまたはエポキシ樹脂の)中間絶縁層580によって複数の活性層を積層した構造体の内部に一緒に積層され、その結果、下部絶縁エリア576aと下部絶縁エリア576bが構造体の第1末端に整列され、中間絶縁エリア578a、578bは構造体の反対末端に整列される。中間絶縁エリア578a、578bは、中間絶縁層580によって充填される。
プレプレグ、絶縁性ポリマーまたはエポキシ樹脂製などの頂部絶縁層582は、第1電極574aの露出面に形成され、材質が同じ底部絶縁層584は、第4電極574dの露出面に形成される。頂部絶縁層582は、上部絶縁エリア576aを充填し、底部絶縁層584は、下部絶縁エリア576bを充填する。底部金属被覆層(好ましくは銅箔)を底部絶縁層584の露出面に形成し、フォトレジスト・マスクとエッチングプロセスにより、底部絶縁層584の露出エリアによって分離される第1と第2面実装端子586、588を形成する。同様に、頂部金属被覆層(好ましくは銅箔)を頂部絶縁層582に形成し、フォトレジスト・マスクとエッチングプロセスによりアンカーパッド600と(オプションの)識別用マーキング590を形成する。頂部金属被覆層と底部金属被覆層のフォトレジスト・マスクとエッチングは、後述するように、ビア592、594が形成・メッキされる前か後に実施される。頂部金属被覆層と頂部絶縁層582は、積層体としてあらかじめ形成して適用するか、順番に一層ずつ適用する。同様に、底部金属被覆層と底部絶縁層584は、あらかじめ形成された積層体として一緒に適用するか、順番に一層ずつ適用する。どちらの場合も、結果として、第1活性ポリマー層572aと第2活性ポリマー層572b、第1または上部電極574a、中間第2電極574bと中間第3電極574c、第4または下部電極574d、中間絶縁層580、頂部絶縁層582、底部絶縁層584、底部金属被覆層で構成される複数の活性層を積層した構造体が得られる。フォトレジスト・マスキングとエッチングのような従来技術を用いて、頂部金属被覆層は、アンカーパッド600とオプションの識別用マーキング590を形成し、底部金属被覆層は、平板端子586、588を形成する。当該プロセスは、以下に述べる通り、ビアの形成とメッキの前か後のどちらかで実施することができる。
第1貫通ビア592は、第1ビア群の各ビア位置において(例えば、機械穿孔やレーザー穿孔により)、上述の複数の活性層を有する積層構造体の全厚みを貫通して形成され、第2貫通ビア594も同様に(かつできれば同時に)第2ビア群の各ビア位置において、積層構造体の全厚みを貫通して形成される。このようにして、各デバイス570は、第1末端に第1貫通ビア592を有し、反対側の末端に第2貫通ビア594を有する。化学エッチング、プラズマエッチング、機械穿孔またはレーザー穿孔などの適切な方法を用いて第2ビア594に隣接する頂部絶縁層582のアーチ型の部分を除去し、上部電極574aの上に露出アンカー面604を形成する。目的は後述する。ビア592、594をまず穿孔加工し、次にアンカー面604を形成するのが望ましいが、ビア592、594を穿孔加工する前に、所定の第2ビア位置にアンカー面604を形成してもよい。
構造体の頂部面と底部面および貫通ビア592、594ならびにアンカー面604は、好ましくは、銅などの単層または複数層の導電性金属層でメッキし、これにより、第1ビア群592の各ビアにおいて、第1交差導体群596を形成し、第2ビア群594の各ビアにおいて、第2交差導体群598を形成し、さらにメッキを施したアンカー部602をアンカー面604の上に形成するが、メッキしたアンカー部602は、第2交差導体598に隣接する。この時点で、フォトレジスト・マスキングとエッチングプロセスを採用して、第1貫通ビア592(ならびにオプションの識別用マーキング590)に隣接する位置に頂部金属被覆層からアンカーパッド600を形成し、さらに底部金属被覆層から平面端子パッド586、588を形成する。マスキングとエッチングプロセスは、ビア592、594を形成・メッキする前か後のどちらかで行うことができる。第1交差導体群596の各導体は、上部絶縁エリア576aによって第1(上部)電極574aから絶縁され、また下部絶縁層576bによって第4(下部)電極574dから絶縁されると同時に、第2と第3(中間)電極574b、574c、アンカーパッド600および第1平板端子586と物理的・電気的に接触する。同様に、第2交差導体群598の各導体は、中間絶縁エリア578a、578bによって第2と第3(中間)電極574b、574cから絶縁されると同時に、第1(上部)電極574a、第4(下部)電極574dおよび第2平板端子588と物理的・電気的に接触する。第1端子586は、第1交差導体596を経由して第2および第3(中間)電極574b、574cと電気的に接触し、第2端子588は、第2交差導体598を経由して第1(上部)電極574aおよび第4(下部)電極574dと電気的に接触する。
第1交差導体596の上部と下部末端は、それぞれアンカーパッド600および第1平板端子586と接続することにより、しっかりと固定される。第2交差導体598の上部末端は、上部電極574aおよびアンカー部602との接続により、しっかり固定され、第2交差導体の下部末端は、下部第2端子588との接続により、しっかり固定される。露出金属エリア、特に端子586、588、交差導体596、598、アンカーパッド600およびメッキしたアンカー部602(ならびに存在する場合、識別用マーキング590)は、例えば、ENIG法によるニッケルや金によるメッキ、または無電解のスズのみによるメッキなど、単層または複層のハンダ付けが可能な金属層による過剰メッキを施すのがよい。また、銅メッキを行った直後に、ニッケルと金、ニッケルとスズ、またはスズのみを電気メッキ法により過剰メッキしてもよい。
図14A、図14Bおよび図14Cは、本発明の第7実施形態に従って、導電性ポリマーデバイス630を図示したものである。デバイス630は、前述した図8A〜8Cの実施形態とは異なり、頂部絶縁層上のアンカーパッドは一つしかない。デバイス630には、上部金属箔電極634と下部箔電極636の間に積層された導電性ポリマー素材の単層の活性層632が含まれる。第1貫通ビア群と第2貫通ビア群の位置は、シート構造体10(図1A)の内部で規定される。第1ビア群の各ビア位置は、対応する第2ビア群の各ビア位置から、単一デバイス630の長さに相当する所定の距離だけ離される。第1ビア群の各ビア位置に隣接する上部電極634のアーチ型のエリアが(例えば、従来のフォトレジスト・マスキングやエッチングにより)除去され、上部電極634の第1末端に上部絶縁エリア638を形成する。同様に、第2ビア群の各ビア位置に隣接する下部電極636のアーチ型のエリアが除去され、第2電極636の反対側の末端に下部絶縁エリア640を形成する。
プレプレグ、絶縁性ポリマーまたはエポキシ製などの上部絶縁層642を上部電極634の露出面に形成し、材質が同じ下部絶縁層644を下部電極636の露出面に形成する。頂部絶縁層642が上部絶縁エリア638を充填し、底部絶縁層644が下部絶縁エリア640を充填する。後述するように、底部金属被覆層(好ましくは銅箔)を底部絶縁層の露出面に形成して、第1面実装端子646と第2面実装端子648を形成する。同様に、頂部金属被覆層(好ましくは銅箔)を頂部絶縁層642に形成し、後述するように、アンカーパッド660およびオプションの識別用マーキング650を形成する。頂部金属被覆層と頂部絶縁層642は、積層体としてあらかじめ形成して適用するか、順番に一層ずつ適用する。同様に、底部金属被覆層と底部絶縁層644は、あらかじめ形成された積層体として一緒に適用するか、順番に一層ずつ適用する。どちらの場合も、結果として、単層の活性ポリマー層632、上部電極634、下部電極636、頂部絶縁層642、底部絶縁層644、底部金属被覆層、ならびに頂部金属被覆層で構成される積層構造体が得られる。
第1貫通ビア652は、第1ビア群の各ビア位置において(例えば、機械穿孔やレーザー穿孔により)、上述の積層構造体の全厚みを貫通して形成され、第2貫通ビア654も同様に(かつなるべく同時に)第2ビア群の各ビア位置において、積層構造体の全厚みを貫通して形成される。このようにして、各デバイス630は、第1末端に第1貫通ビア652を有し、反対側の末端に第2貫通ビア654を有する。
この時、構造体の頂部面と底部面および貫通ビア652、654の内壁面は、好ましくは、銅など単層または複層の導電性金属層でメッキされ、これにより、第1交差導体群656を第1ビア群652の各ビアにおいて形成し、第2交差導体群658を第2ビア群654の各ビアにおいて形成する。フォトレジスト・マスキングとエッチングプロセスを用いて、頂部金属被覆層からアンカーパッド660とオプションの識別用マーキング650を形成し、さらに底部金属被覆層から平板端子646、648を形成する。マスキングとエッチングプロセスは、ビア652、654を形成・メッキする前か後のどちらかで行うことができる。第1交差導体群656の各導体は、上部絶縁エリア638によって上部電極634から絶縁されると同時に、下部電極636、および第1端子646と物理的・電気的に接触する。また、第1交差導体群656の各導体は、第1端子646と一緒に第1交差導体656のアンカーポイントとしての役割を果たす第1アンカーパッド660と物理的に接続される。同様に、第2交差導体群658の各導体は、下部絶縁エリア640によって下部電極636から電気的に絶縁されると同時に、上部電極634、および第2端子648と物理的・電気的に接触する。露出金属エリア、特に端子646、648、交差導体656、658、オプションのアンカーパッド660、ならびに(存在する場合は識別用マーキング650)は、例えば、ENIG法によるニッケルや金によるメッキ、または無電解のスズのみによるメッキなど、単層または複層のハンダ付けが可能な金属層による過剰メッキを施すのがよい。また、銅メッキを行った直後に、ニッケルと金、ニッケルとスズ、またはスズのみを電気メッキ法により過剰メッキしてもよい。
図15A、図15Bおよび図15Cは、図14A〜14Cに示す実施形態の応用例として、複数の活性層を有するデバイス670を示す。複数の活性層を有するデバイス670は、少なくとも1組の面実装端子を用いて並列に接続され、垂直に積層された導電性ポリマー素材の第1活性層672aと第2活性層672bを含む。第1活性層672aは、第1積層シート構造体の第1および第2金属箔電極674aと674bの間に積層され、第2活性層672bは、第2積層シート構造体の第3および第4金属箔電極674cと674dの間に積層される。各シート構造体のタイプは、上述した図1Aと1Bに図示される。第1ビア群と第2ビア群の各ビア位置は、上述した通りに規定する。第1ビア群の各ビア位置に隣接する第1電極674aと第4電極674dのアーチ型エリアは(例えば、従来のフォトレジスト・マスキングとエッチングにより)除去され、第1電極674aと第4電極674dの第1末端に上部絶縁エリア676aと下部絶縁エリア676bを形成する。同様に、第2ビア群の各ビア位置に隣接する第2と第3電極674b、674cのアーチ型エリアが除去され、第2と第3電極674b、674cの反対側末端に中間絶縁エリア678aと678bを形成する。次に、第1と第2積層シート構造体は、(プレレグ、ポリマーまたはエポキシ製)中間絶縁層680により、複数の活性層を積層した構造体を形成し、その結果、上部絶縁エリア676aと下部絶縁エリア676bは、構造体の第1末端に整列され、中間絶縁層678aと678bは構造体の反対側末端に整列される。中間絶縁エリア678a、678bは中間絶縁層680により充填される。
プレプレグ、絶縁性ポリマーまたはエポキシ樹脂などの頂部絶縁層682は、第1電極674aの露出面に形成され、材質が同じ底部絶縁層684は第4電極674dの露出面に形成される。頂部絶縁層682は上部絶縁エリア676aを充填し、底部絶縁層684は下部絶縁エリア676bを充填する。底部金属被覆層(好ましくは銅箔)を底部絶縁層の露出面に形成し、以下で述べる通り、面実装第1端子と第2端子686、688を形成する。同様に、頂部金属被覆層(好ましくは銅箔)を頂部絶縁層682の露出面に形成し、後述するように、アンカーパッド700および(オプションの)識別マーキング690を形成する。頂部金属被覆層と頂部絶縁層682は、積層体としてあらかじめ形成して適用するか、順番に一層ずつ適用する。同様に、底部金属被覆層と底部絶縁層684は、あらかじめ形成された積層体として一緒に適用するか、順番に一層ずつ適用する。どちらの場合も、結果として、第1と第2活性ポリマー層672a、672b、第1または上部電極674a、中間第2電極674bと中間第3電極674c、第4または下部電極674d、中間絶縁層680、頂部絶縁層682、底部絶縁層684、底部金属被覆層、ならびに頂部金属被覆層からなる複数の活性層を積層してなる構造体が得られる。
第1貫通ビア692は、第1ビア群の各ビア位置において(例えば、機械穿孔やレーザー穿孔により)、上述の複数の活性層を有する積層構造体の全厚みを貫通して形成され、第2貫通ビア694も同様に(かつできれば同時に)第2ビア群の各ビア位置において、積層構造体の全厚みを貫通して形成される。このようにして、各デバイス670は第1末端に第1貫通ビア692を有し、反対側の末端に第2貫通ビア694を有する。
この時、構造体の頂部面と底部面および貫通ビア692、694の内壁面は、好ましくは、銅など単層または複層の導電性金属層でメッキされ、これによって、第1交差導体群696を第1ビア群692の各ビアにおいて形成し、第2交差導体群698を第2ビア群694の各ビアに形成する。フォトレジスト・マスキングとエッチングプロセスを用いて、頂部金属被覆層からアンカーパッド700とオプションの識別用マーキング690を形成し、さらに底部金属被覆層から平板端子686、688を形成する。マスキングとエッチングプロセスは、ビア692、694を形成(・メッキ)する前か後のどちらかで行うことができる。第1交差導体群696の各導体は、上部絶縁エリア676aおよび下部絶縁エリア676bによって第1(上部)電極674aおよび第4(下部)電極674dから絶縁されると同時に、第2と第3(中間)電極674b、674cおよび第1端子686と物理的・電気的に接触する。第1交差導体群696もそれぞれ、第1端子686と一緒に第1交差導体群696に対してアンカーポイントの役目を果たす第1アンカーパッド700に物理的に接続される。同様に、第2交差導体群698の各導体は、中間絶縁エリア678a、678bによって第2および第3(中間)電極674b、674cから電気的に絶縁されると同時に、第1(上部)電極674a、第4(下部)電極674dおよび第2端子688と物理的・電気的に接触する。露出金属エリア、特に端子686、688、交差導体696、698およびオプションのアンカーパッド700(ならびに存在する場合、識別用マーキング690)は、例えば、ENIG法によるニッケルや金によるメッキ、または無電解のスズのみによるメッキなど、単層または複層のハンダ付けが可能な金属層による過剰メッキを施すのがよい。また、銅メッキを行った直後に、ニッケルと金、ニッケルとスズ、またはスズのみを電気メッキ法により過剰メッキしてもよい。
図16A、図16Bおよび図16Cは、導電性ポリマーデバイス730を本発明の第8実施形態に従って図示したものである。この実施形態は、図14A〜14Cの実施形態と同様であるが、デバイス730が頂部絶縁層の他方の末端上にアンカーパッドを有する点で異なる。デバイス730には、上部金属箔電極734と下部箔電極736の間に積層した導電性ポリマー素材の単層の活性層732が含まれる。第1と第2の貫通ビア群の位置は、シート構造体10(図1A)の内部で規定される。第1ビア群の各ビア位置は、対応する第2ビア群の各ビア位置から、単一のデバイス730の長さに対応する所定の距離だけ離される。第1ビア群の各ビア位置に隣接する上部電極734のアーチ型エリアは(例えば、従来のフォトレジスト・マスキングやエッチングにより)除去され、上部電極734の第1末端に上部絶縁エリア738を形成する。同様に、第2ビア群の各ビア位置に隣接する下部電極736のアーチ型エリアが除去され、第2電極736の反対側末端に下部絶縁エリア740を形成する。
プレプレグ、絶縁性ポリマーまたはエポキシ製などの上部絶縁層742を上部電極734の露出面に形成し、材質が同じ下部絶縁層744を下部電極736の露出面に形成する。頂部絶縁層742が上部絶縁エリア738を充填し、底部絶縁層744が下部絶縁エリア740を充填する。後述するように、底部金属被覆層(好ましくは銅箔)を底部絶縁層の露出面に形成して、第1面実装端子746と第2面実装端子748を形成する。同様に、頂部金属被覆層(好ましくは銅箔)を頂部絶縁層742に形成し、後述するように、アンカーパッド762およびオプションの識別用マーキング750を形成する。頂部金属被覆層と頂部絶縁層742は、積層体としてあらかじめ形成して適用するか、順番に一層ずつ適用する。同様に、底部金属被覆層と底部絶縁層744は、あらかじめ形成された積層体として一緒に適用するか、順番に一層ずつ適用する。どちらの場合も、結果として、単層の活性ポリマー層732、上部電極734、下部電極736、頂部絶縁層742、底部絶縁層744、底部金属被覆層、ならびに頂部金属被覆層で構成される積層構造体が得られる。
第1貫通ビア752は、第1ビア群の各ビア位置において(例えば、機械穿孔やレーザー穿孔により)、上述の積層構造体の全厚みを貫通して形成され、第2貫通ビア754も同様に(かつなるべく同時に)第2ビア群の各ビア位置において、積層構造体の全厚みを貫通して形成される。このようにして、各デバイス730は、第1末端に第1貫通ビア752を有し、反対側の末端に第2貫通ビア754を有する。
この時、構造体の頂部面と底部面および貫通ビア752、754の内壁面は、好ましくは、銅などの単層または複層の導電性金属層でメッキされ、これにより、第1交差導体群756を第1ビア群752の各ビアにおいて形成し、第2交差導体群758を第2ビア群754の各ビアにおいて形成する。フォトレジスト・マスキングとエッチングプロセスを採用して、頂部金属被覆層からアンカーパッド762とオプションの識別用マーキング750を形成し、底部金属被覆層から平板端子746、748を形成(・メッキ)する。マスキングとエッチングプロセスは、ビア752、754を形成・メッキする前か後のどちらかで行うことができる。第1交差導体群756の各導体は、上部絶縁エリア738によって上電極734から電気的に絶縁さると同時に、下部電極736および第1端子746と物理的・電気的に接触する。また、第1交差導体群756の各導体は、第1端子746と一緒に、第1交差導体群756に対するアンカーポイントの役目を果たすアンカーパッド762と物理的に接続する。同様に、第2交差導体群758の各導体は、下部絶縁エリア740によって下部電極736から電気的に絶縁されると同時に、上部電極734および第2端子748と物理的・電気的に接触する。露出金属エリア、特に端子746、748、交差導体756、758、オプションのアンカーパッド762、(ならびに存在する場合は識別用マーキング750)は、例えば、ENIG法によるニッケルや金によるメッキ、または無電解のスズのみによるメッキなど、単層または複層のハンダ付けが可能な金属層による過剰メッキを施すのがよい。また、銅メッキを行った直後に、ニッケルと金、ニッケルとスズ、またはスズのみを電気メッキ法により過剰メッキしてもよい。
図17A、図17Bおよび図17Cは、図16A〜16Cの実施形態の応用例である複数の活性層を有するデバイス770を示す。複数の活性層を有するデバイス770は、少なくとも1組の面実装端子を用いて並列に接続され、垂直に積層されてなる導電性ポリマー素材の第1活性層772aと第2活性層772bを含む。第1活性層772aは第1積層シート構造体の第1と第2金属箔電極774a、774bの間に積層され、第2活性層772bは第2積層シート構造体の第3と第4金属箔電極774cと774dの間に積層される。各シート構造体のタイプは、上述された図1Aと1Bに示される。第1ビア群と第2ビア群の各ビア位置は、上述した通りに規定する。第1ビア群の各ビア位置に隣接する第1電極774aと第4電極774dのアーチ型のエリアを(例えば、従来のフォトレジスト・マスキングとエッチングにより)除去し、第1電極774aと第4電極774dの第1末端に上部絶縁エリア776aと下部絶縁エリア776bを形成する。同様に、第2ビア群の各ビア位置に隣接する第2電極774bと第3電極774cのアーチ型のエリアを除去し、第2電極774bと第3電極774cの反対側の末端に、中間絶縁エリア778aと778bを形成する。次に、第1と第2積層シート構造体は、(プレレグ、ポリマーまたはエポキシ製)中間絶縁層780により、複数の活性層を積層した構造体を形成し、その結果、上部絶縁エリア776aと下部絶縁エリア776bは、構造体の第1末端に整列され、中間絶縁層778aと778bは、構造体の反対側末端に整列される。中間絶縁エリア778a、778bは、中間絶縁層780により充填される。
プレプレグ、絶縁性ポリマーまたはエポキシ樹脂などの頂部絶縁層782を、第1電極774aの露出面に形成し、同じ材料の底部絶縁層784を第4電極774dの露出面に形成する。頂部絶縁層782は、上部絶縁エリア776aを充填し、底部絶縁層784は、下部絶縁エリア776bを充填する。底部金属被覆層(好ましくは銅箔)を底部絶縁層の露出面に形成し、後述する通り、第1と第2面実装端子786、788を形成する。同様に、頂部金属被覆層(好ましくは銅箔)を頂部絶縁層782の露出面に形成し、後述するように、アンカーパッド802および(オプションの)識別マーキング790を形成する。頂部金属被覆層と頂部絶縁層782は、積層体としてあらかじめ形成して適用するか、順番に一層ずつ適用する。同様に、底部金属被覆層と底部絶縁層784は、あらかじめ形成された積層体として一緒に適用するか、順番に一層ずつ適用する。いずれの場合も、結果として、第1と第2活性ポリマー層772a、772b、第1または上部電極774a、中間第2と第3電極774b、774c、第4または下部電極774d、中間絶縁層780、頂部絶縁層782、底部絶縁層784、底部金属被覆層、および頂部金属被覆層からなる複数の活性層を積層した構造体が得られる。
第1貫通ビア792は、第1ビア群の各ビア位置において(例えば、機械穿孔やレーザー穿孔により)、上述の複数の活性層を有する積層構造体の全厚みを貫通して形成され、第2貫通ビア794も同様に(かつできれば同時に)第2ビア群の各ビア位置において、積層構造体の全厚みを貫通して形成される。このようにして、各デバイス770は、第1末端に第1貫通ビア792を有し、反対側の末端に第2貫通ビア794を有する。
この時、構造体の頂部面と底部面および貫通ビア792、794の内壁面は、好ましくは、銅など単層または複層の導電性金属層でメッキされ、これにより、第1交差導体群796を第1ビア群792の各ビアにおいて形成し、第2交差導体群798を第2ビア群794の各ビアにおいて形成する。フォトレジスト・マスキングとエッチングプロセスを用いて、頂部金属被覆層からアンカーパッド802とオプションの識別用マーキング790を形成し、さらに底部金属被覆層から平板端子786、788を形成する。マスキングとエッチングプロセスは、ビア792、794を形成・メッキする前か後のどちらかで行うことができる。第1交差導体群796の各導体は、上部絶縁エリア776aと下部絶縁エリア776bによりそれぞれ、第1(上部)電極774aおよび第4(下部)電極774dから電気的に絶縁されると同時に、第2と第3(中間)電極774b、774cおよび第1端子786と物理的・電気的に接触する。同様に、第2交差導体群798の各導体は、中間絶縁エリア778a、778bにより第2と第3(中間)電極774b、774cから電気的に絶縁されると同時に、第1(上部)電極774a、第4電極(下部)電極774dおよび第2金属被覆層788と物理的・電気的に接触する。第2交差導体群798の各導体も、第2端子788と一緒に、第2交差導体796に対してアンカーポイントの役目をするアンカーパッド802と物理的に接続する。露出金属エリア、特に端子786、788、交差導体796、798およびオプションのアンカーパッド802(ならびに存在する場合、オプションの識別用マーキング790)は、例えば、NIG法によるニッケルや金によるメッキ、または無電解のスズのみによるメッキなど、単層または複層のハンダ付けが可能な金属層による過剰メッキを施すのがよい。また、銅メッキを行った直後に、ニッケルと金、ニッケルとスズ、またはスズのみを電気メッキ法により過剰メッキしてもよい。
図18A、図18Bおよび図18Cは、本発明の第9実施形態に従って、導電性ポリマーデバイス830を図示したものである。この実施形態は、図10A〜10Cの実施形態と同様であるが、デバイス830ではビア位置用の面取り加工された入口穴とアンカーパッドの位置が入れ替わる(一方の端から他方の端へ)という点で異なる。デバイス830は、上部金属箔電極834と下部箔電極836の間に積層した単層の導電性ポリマー素材の活性層832を含む。構造的には、デバイス830は、上部電極834とデバイス830の第1末端の間の第1貫通ビア852に隣接する位置に、アーチ型上部絶縁エリア838を有する。また、当該デバイスは、下部電極836とデバイス830の反対末端の間の第2貫通ビア854と隣接する位置にアーチ型下部絶縁エリア840を有する。頂部絶縁層842は、上部電極834の露出面に形成され、上部絶縁エリア838に充填され、底部絶縁層844は同様に、下部電極836の露出面に形成され、下部絶縁エリア840に充填される。後述するように、好ましくは、銅箔の底部金属被覆層20(図1A、図1B)(好ましくは銅箔)を底部絶縁層の露出面に形成し、後述するように、第1面実装端子846、第2面実装端子848を形成する。同様に、好ましくは銅箔の頂部金属被覆層18(図1A、図1B)を頂部絶縁層842に形成し、後述するように、アンカーパッド862および(オプションの)識別用マーキング850を形成する。頂部金属被覆層と頂部絶縁層842は、積層体としてあらかじめ形成して適用するか、順番に一層ずつ適用する。同様に、底部金属被覆層と底部絶縁層844は、あらかじめ形成された積層体として一緒に適用するか、順番に一層ずつ適用する。どちらの場合も、結果として、単層の活性ポリマー層832、上部電極834、下部電極836、頂部絶縁層842、底部絶縁層844、底部金属被覆層、ならびに頂部金属被覆層で構成される積層構造体が得られる。
第1貫通ビア852は、第1ビア群の各ビア位置において(例えば、機械穿孔やレーザー穿孔により)、上述の積層構造体の全厚みを貫通して形成され、第2貫通ビア854も同様に(かつなるべく同時に)、第2ビア群の各ビア位置において、積層構造体の全厚みを貫通して形成される。このようにして、各デバイス830は、第1末端に第1貫通ビア852を有し、反対側の末端に第2貫通ビア854を有する。この時、第1ビア852の頂部入口または開口部は、例えば円錐形ドリルビット(図示せず)を用いた穿孔など、適切なメカニズムまたは方法で、面取り加工かベベル加工が施され、第1ビア852用の面取り加工またはベベル加工された入口穴860を形成する。まずビア852、854を穿孔し、次に面取り加工した入口穴860を形成することが望ましいが、所定の第1ビア位置に面取り加工した入口穴860を形成し、次にビア852、854を穿孔してもよい。入口穴860は、上部絶縁層842と上部絶縁エリア838を貫通させて拡張する。
構造体の頂部と底部表面、および面取り加工した入口穴860を含む貫通ビア852、854の内壁面は、好ましくは、銅などの単層または複層の導電性金属層でメッキされ、これにより、第1交差導体群856を第1ビア群852の各ビアにおいて形成し、第2交差導体群858を第2ビア群854の各ビアにおいて形成する。フォトレジスト・マスキングとエッチングプロセスにより、頂部金属被覆層からアンカーパッド862とオプションの識別用マーキング850を形成し、さらに底部金属被覆層から平面端子846、848の一方または両方を形成する。マスキングとエッチングプロセスは、ビア852、854を形成・メッキする前か後のどちらかで行うことができる。第1交差導体856の各導体は、上部絶縁エリア838によって上部電極834から電気的に絶縁されると同時に、下部電極836および第1端子846と物理的・電気的に接触する。同様に、第2交差導体群858の各導体は、下部絶縁エリア840によって下部電極836から絶縁されると同時に、アンカーパッド862、上部電極834および第2端子848と物理的・電気的に接触する。このように、第1端子846は、第1交差導体群856を通して、下部電極836と電気的に接触し、第2端子848は、第2交差導体群858を通して、上部電極834と電気的に接触する。露出金属エリア、特に端子846、848、交差導体856、858、アンカーパッド862、ならびに(存在する場合)オプションの識別用マーキング850は、例えば、ENIG法によるニッケルや金によるメッキ、または無電解のスズのみによるメッキなど、単層または複層のハンダ付けが可能な金属層による過剰メッキを施すのがよい。また、銅メッキを行った直後に、ニッケルと金、ニッケルとスズ、またはスズのみを電気メッキ法により過剰メッキしてもよい。
第2交差導体群858の上部末端と下部末端は、それぞれアンカーパッド862と第2端子848に接続することによって、しっかり固定される。第1交差導体群856の上部末端と下部末端は、それぞれ面取りしたビア入口穴860と第1端子846に接続することによって、しっかり固定される。
図19A、図19Bおよび図19Cは、図18A〜18Cに示す実施形態の応用例として、複数の活性層を有するデバイス870を示す。複数の活性層を有するデバイス870は、少なくとも1組の面実装端子を用いて並列に接続され、垂直に積層された導電性ポリマー素材の第1活性層872aと第2活性層872bを有する。デバイス870は、導電性ポリマー素材の第1と第2活性層872a、872bを有する。第1活性層872aは、第1積層シート構造体内の第1、第2金属箔電極874a、874bの間に積層され、第2活性層872bは、第2積層シート構造体中の第3と第4金属箔電極874c、874dの間に積層される。各シート構造体のタイプは各々、上述の通り、図1Aと図1Bに図示される。第1ビア群と第2ビア群の各ビア位置は、上述した通りに規定する。第1または上部電極874aは(フォトレジスト・マスキングとエッチングにより)、アーチ型の上部絶縁エリア876aと一緒に、第1電極874aとデバイス870の第1末端の間の第1貫通ビア892に隣接する位置に形成される。同様に、第4または下部電極874dは、アーチ型の下部絶縁エリア876bと一緒に、第4電極876dとデバイス870の第1末端の間に形成される。第2と第3(中間)電極874b、874cは同様に、中間アーチ型絶縁エリア878a、878bと一緒に、中間電極874b、874cとデバイス870の第2末端の間に形成される。次に、第1と第2の積層シート構造体は、(プレプレグ、ポリマーまたはエポキシ樹脂の)中間絶縁層880により、複数の活性層を積層した構造体を形成し、その結果、上部絶縁エリア876aと下部絶縁エリア876bが構造体の第1末端に整列され、中間絶縁エリア878a、878bは構造体の反対側の末端に整列される。中間絶縁エリア878a、878bは、中間絶縁層880によって充填される。
プレプレグ、絶縁性ポリマーまたはエポキシ樹脂などの頂部絶縁層882は、第1電極874aの露出面に形成され、材質が同じ底部絶縁層884は、第4電極874dの露出面に形成される。頂部絶縁層882は、上部絶縁エリア876aを充填し、底部絶縁層884は、下部絶縁エリア876bを充填する。底部金属被覆層(好ましくは銅箔)を底部絶縁層884の露出面に形成し、フォトレジスト・マスキングとエッチングプロセスにより、底部絶縁層884の露出面によって分離される第1と第2面実装端子886、888を形成する。同様に、頂部金属被覆層(好ましくは銅箔)を頂部絶縁層882に形成し、フォトレジスト・マスキングとエッチングプロセスにより、アンカーパッド902と(オプションの)識別用マーキング890を形成する。頂部と底部金属被覆層のフォトレジスト・マスクとエッチング工程は、後述するように、ビア892、894を形成・メッキする前か後のどちらかで行うことができる。頂部金属被覆層と頂部絶縁層882は、積層体としてあらかじめ形成して適用するか、順番に一層ずつ適用する。同様に、底部金属被覆層と底部絶縁層884は、あらかじめ形成された積層体として一緒に適用するか、順番に一層ずつ適用する。どちらの場合も、結果として、第1と第2活性ポリマー層872a、872b、第1または上部電極874a、中間第2、第3電極874b、874c、第4または下部電極874d、中間絶縁層880、頂部絶縁層882、底部絶縁層884、底部金属被覆層、ならびにオプションの頂部金属被覆層で構成される複数の活性層を有する積層体が得られる。頂部および底部金属被覆層は、アンカーパッド902、識別用マーキング890および端子886、888に成形することができる。
第1貫通ビア892は、第1ビア群の各ビア位置において(例えば、機械穿孔やレーザー穿孔により)、上述の複数の活性層を有する積層構造体の全厚みを貫通して形成され、第2貫通ビア894も同様に(かつできれば同時に)第2ビア群の各ビア位置において、積層構造体の全厚みを貫通して形成される。このようにして、各デバイス870は、第1末端に第1貫通ビア892を有し、反対側の末端に第2貫通ビア894を有する。この時、第1ビア892の頂部入口または開口部は、例えば円錐形ドリルビット(図示せず)など、適切な機械的または化学的方法により面取り加工が施され、第1ビア892用の面取り加工またはベベル加工された入口穴900を形成する。まずビア892、894を穿孔し、次に面取りした入口穴900を形成することが望ましいが、所定のビア位置に面取りした入口穴900を形成した後で、第2ビア892、894を穿孔してもよい。入口穴900は、上部絶縁層842(882)と上部絶縁エリア876aを貫通して拡張する。
構造体の頂部と底部表面、および各第1ビア892の面取り加工した入口穴900を含む貫通ビア892、894の内壁面は、好ましくは、銅などの単層または複層の導電性金属層でメッキする。これにより、第1交差導体群896を第1ビア群892の各ビアにおいて形成し、第2交差導体群898を第2ビア群894の各ビアにおいて形成する。フォトレジスト・マスキングとエッチングプロセスにより、頂部金属被覆層からアンカーパッド902およびオプションの識別用マーキング890を形成し、底部金属被覆層から平面端子886、888を形成する。マスキングとエッチングプロセスは、ビア892、894を形成・メッキする前か後のどちらかで行うことができる。第1交差導体群896の各導体は、上部絶縁エリア876aによって第1(上部)電極874aから電気的に絶縁され、下部絶縁層876bによって第4(下部)電極874dから電気的に絶縁されると同時に、第2と第3(中間)電極874b、874c、および第1平板端子886と物理的・電気的に接触する。同様に、第2交差導体群898の各導体は、中間絶縁エリア878a、878bによって第2と第3(中間)電極874b、874cから電気的に絶縁されると同時に、第1(上部)電極874a、第4(下部)電極874d、アンカーパッド902、ならびに第2平面端子888と物理的・電気的に接触する。第1端子886は、第1交差導体群896を経由して第2および第3(中間)電極874b、874cと接続し、第2端子888は、第2交差導体898を経由して第1(上部)電極874aおよび第4(下部)電極874dと電気的に接続する。
第1交差導体群896の上部末端と下部末端は、それぞれ面取り加工した入口穴900と第1平板端子886に接続することによって、しっかり固定される。第2交差導体群898の上部末端と下部末端は、それぞれアンカーパッド902と下部第2端子888に接続することによって、しっかり固定される。露出金属エリア、特に端子886、888、交差導体896、898、アンカーパッド902、(ならびに存在する場合、オプションの識別用マーキング890)は、例えば、ENIG法によるニッケルや金によるメッキ、または無電解のスズのみによるメッキなど、単層または複層のハンダ付けが可能な金属層による過剰メッキを施すのがよい。また、銅メッキを行った直後に、ニッケルと金、ニッケルとスズ、またはスズのみを電気メッキ法により過剰メッキしてもよい。
図20A、図20Bおよび図20Cは、本発明の第10実施形態に従って、導電性ポリマーデバイス970を図示したものである。複数の活性層を有するデバイス970は、少なくとも1組の面実装端子を用いて並列に接続され、垂直に積層されてなる導電性ポリマー素材の第1活性層972aと第2活性層972bを有する。デバイス970は、主に貫通ビア中に形成される交差導体に関する電極の配置に関して、前述のデバイスとは異なる。デバイス970は、導電性ポリマー素材の第1と第2活性層972a、972bを有する。第1活性層972aは、第1積層シート構造体中の第1、第2金属箔電極974a、974bの間に積層され、第2活性層972bは、第2積層シート構造体中の第3と第4金属箔電極974c、974dの間に積層される。各シート構造体のタイプは、上述した図1Aと図1Bに図示される。第1ビア群と第2ビア群の各ビア位置は、上述した通りに規定する。第1または上部電極974aおよび第3電極974cを形成する箔層は、(例えば、フォトレジスト・マスキングとエッチングにより)エッチングされ、第1と第3電極974a、974cとデバイス970の第1末端の間の第1貫通ビア992位置に隣接する場所に、それぞれアーチ型の上部絶縁エリア976aおよび第1中間絶縁エリア978aを形成する。同様に、第2電極974bおよび第4(下部)電極974dを形成する箔は、第2と第4電極974b、974dおよびデバイス970の第2末端との間の第2貫通ビア994位置に隣接する場所に、それぞれアーチ型の第2中間絶縁エリア978bとアーチ型の下部絶縁エリア976bを形成する。第1と第2積層シート構造体は、(プレプレグ、ポリマーまたはエポキシ樹脂の)中間絶縁層980により、複数の活性層を積層した構造体を形成し、上部と第1中間絶縁エリア976a、978aは、構造体の第1末端に整列され、下部および第2絶縁エリア976b、978bは構造体の反対の末端に整列される。中間絶縁エリア978a、978bは、中間絶縁層980により充填される。
プレプレグ、絶縁性ポリマーまたはエポキシ樹脂などの頂部絶縁層982は、第1電極974aの露出面に形成され、同じ材料の底部絶縁層984は第4電極974dの露出面に形成される。頂部絶縁層982は、上部絶縁エリア976aを充填し、底部絶縁層984は、下部絶縁エリア976bを充填する。底部金属被覆層(好ましくは銅箔)を底部絶縁層984の露出面に形成し、フォトレジスト・マスクとエッチングプロセスにより、底部絶縁層984の露出エリアによって分離される第1と第2面実装端子986、988を形成する。同様に、頂部金属被覆層(好ましくは銅箔)を頂部絶縁層982に形成し、フォトレジスト・マスキングとエッチングプロセスによりアンカーパッド1000と(オプションの)識別用マーキング990を形成する。頂部と底部金属被覆層のフォトレジスト・マスキングとエッチングは、後述するように、ビア992、994が形成・メッキされる前か後に実施される。頂部金属被覆層と頂部絶縁層982は、積層体としてあらかじめ形成して適用するか、順番に一層ずつ適用する。同様に、底部金属被覆層と底部絶縁層984は、あらかじめ形成された積層体として一緒に適用するか、順番に一層ずつ適用する。どちらの場合も、結果として、第1と第2活性ポリマー層972a、972b、第1または上部電極974a、中間第2と中間第3電極974b、974c、第4または下部電極974d、中間絶縁層980、頂部絶縁層982、底部絶縁層984、底部金属被覆層、ならびに頂部金属被覆層で構成される複数の活性層を有する積層体が得られる。頂部および底部金属被覆層は、アンカーパッド1000、識別用マーキング990および端子986、988に成形することができる。
第1貫通ビア992は、第1ビア群の各ビア位置において(例えば、機械穿孔やレーザー穿孔により)、上述の複数の活性層を有する積層構造体の全厚みを貫通して形成され、第2貫通ビア994も同様に(かつできれば同時に)、第2ビア群の各ビア位置において、積層構造体の全厚みを貫通して形成される。このようにして、各デバイス970は、第1末端に第1貫通ビア992を有し、反対側の末端に第2貫通ビア994を有する。この時、第2ビア994の頂部入り口・開口部を、例えば円錐形のドリルビット(図示せず)などで面取りまたはベベル加工し、第2ビア994用の面取り加工またはベベル加工された入口穴1002を形成する。面取り加工された入口穴1002は、第1または上部電極974aの末端に隣接または通り越して第2ビア994まで拡張する。まず、ビア992、994を穿孔し、続いて面取り加工された入口穴1002を形成するのが好ましいが、第2ビア992、994が穿孔される前に、所定のビア位置に面取り加工された入口穴1002を形成してもよい。入口穴1002は、上部絶縁層982を通って、第1または上部電極974aの末端に隣接もしくは付近を通って第2ビア994まで拡張する。
構造体の頂部と底部表面、および面取り加工した第2ビア994のそれぞれの入口穴1002を含む貫通ビア992、994は、好ましくは、銅などの単層または複層の導電性金属層でメッキされ、これにより、第1交差導体群996を第1ビア群992の各ビアにおいて形成し、第2交差導体群998を第2ビア群994の各ビアにおいて形成する。フォトレジスト・マスキングとエッチングプロセスにより、頂部金属被覆層からアンカーパッド1000とオプションの識別用マーキング990を形成し、底部金属被覆層から平面端子986、988を形成する。マスキングとエッチングプロセスは、ビア992、994を形成・メッキする前か後のどちらかで行うことができる。第1交差導体群996の各導体は、上部絶縁エリア976aによって第1(上部)電極974aから電気的に絶縁され、第1中間絶縁層978aによって第3(中間)電極974cから電気的に絶縁されると同時に、第2と第4電極974b、974d、アンカーパッド1000および第1平板端子986と物理的・電気的に接触する。同様に、第2交差導体群988は、第2中間絶縁層978aと下部絶縁エリア976bによって、第2と第4電極974b、974dから電気的に絶縁されると同時に、第一(上部)電極974a、第3(中間)電極974cならびに第2平面端子988と物理的・電気的に接触する。第1端子986は、第1交差導体996を経由して第2および第4電極974b、974dと電気的に接触し、第2端子988は、第2交差導体998を経由して第1(上部)電極974aおよび第3電極974cと電気的に接触する。
第1交差導体群996の上部末端と下部末端は、それぞれアンカーパッド1000および第1平面端子986と接続することによって、しっかり固定される。第2交差導体群998の上部末端と下部末端は、それぞれ上部電極974aと下部第2端子988に接続することによって、しっかり固定される。露出金属エリア、特に端子986、988、交差導体996、998およびアンカーパッド1000は、例えば、ENIG法によるニッケルや金によるメッキ、または無電解のスズのみによるメッキなど、単層または複層のハンダ付けが可能な金属層による過剰メッキを施すのがよい。また、銅メッキを行った直後に、ニッケルと金、ニッケルとスズ、またはスズのみを電気メッキ法により過剰メッキしてもよい。
図21A、図21Bおよび図21Cは、図20A〜20Cに示す実施形態の応用例として、複数の活性層を有するデバイス1070を示す。ここでは、三層の積層シート構造体を用いて三層の活性層を有するデバイスを形成している。複数の活性層を有するデバイス1070は、少なくとも1組の面実装端子のみ用いて並列に接続され、垂直に積層した導電性ポリマー素材の第1活性層1072a、第2活性層1072bおよび第3活性層1072cで構成される。4層以上の積層シート構造体を用いて、4層以上の活性層を有するデバイスを形成できれば良い。デバイス1070は、導電性ポリマー素材の第1、第2、第3活性層1072a、1072b、1072cを有する。第1活性層1072aは、第1積層シート構造体の第1と第2金属箔電極1074a、1074bの間に積層され、第2活性層1072bは、第2積層シート構造体の第3と第4金属箔電極1074c、1074dの間に積層され、第3活性層1072cは、第3積層シート構造体の第5と第6金属箔電極1074eと1074fの間に積層される。各シート構造体のタイプは、そ上記通り、図1Aと図1Bに図示される。第1ビア群と第2ビア群の各ビア位置は、上述した通りに規定する。第1または上部電極1074aは(フォトレジスト・マスキングとエッチングにより)アーチ型の上部絶縁エリア1076aと一緒に、第1電極1074aとデバイス1070の第1末端の間の第1貫通ビア1092と隣接する位置に形成される。同様に、第6または下部電極1074fはアーチ型の下部絶縁エリア1076bと一緒に、第6電極1074fとデバイス1070の第1末端の間に形成される。第2と第3(中間)電極1074b、1074cも同様に、アーチ型の中間絶縁エリア1078a、1078bと一緒に、中間電極1074b、1074cとデバイス1070の第2末端の間に形成される。第4と第5(中間)電極1074d、1074eも同様に、アーチ型の中間絶縁エリア1078c、1078dと一緒に、中間電極1074d、1074eとデバイス1070の第1末端の間に形成される。次に、第1、第2および第3積層シート構造体は、(プレプレグ、ポリマーまたはエポキシ樹脂)の中間絶縁層1080a、1080bを用いて積層され、複数の活性層を積層した構造体を形成する。その結果、絶縁エリア1076a、1078c、1078dが構造体の第1末端に整列され、中間絶縁エリア1078a、1078b、1076dが構造体の反対の末端に整列される。中間絶縁エリア1078a、1078bは、中間絶縁層1080aで充填され、中間絶縁エリア1078c、1078dは中間絶縁層1080bによって充填される。
プレプレグ、絶縁性ポリマーまたはエポキシ樹脂などの頂部絶縁層1082を第1電極1074aの露出面に形成し、同じ材料の底部絶縁層1084を第6電極1074fの露出面に形成する。頂部絶縁層1082は、上部絶縁エリア1076aを充填し、底部絶縁層1084は、下部絶縁エリア1076bを充填する。底部金属被覆層(好ましくは銅箔)を底部絶縁層1084の露出面に形成し、フォトレジスト・マスクとエッチングプロセスにより、底部絶縁層1084の露出エリアによって分離される第1と第2面実装端子1086、1088を形成する。同様に、頂部金属被覆層(好ましくは銅箔)を頂部絶縁層1082に形成し、フォトレジスト・マスキングとエッチングプロセスによりアンカーパッド1100と(オプションの)識別用マーキング1090を形成する。頂部と底部金属被覆層のフォトレジスト・マスキングとエッチングは、後述するように、ビア1092、1094が形成・メッキされる前か後に実施される。頂部金属被覆層と頂部絶縁層1082は、積層体としてあらかじめ形成して適用するか、順番に一層ずつ適用する。同様に、底部金属被覆層と底部絶縁層1084は、あらかじめ形成された積層体として一緒に適用するか、順番に一層ずつ適用する。いずれの場合も、結果として、第1、第2および第3活性ポリマー層1072a、1072b、1072c、第1または上部電極1074a、中間第2、第3、第4および第5電極1074b、1074c、1074d、1074e、第6または下部電極1074f、中間絶縁層1080a、1080b、頂部絶縁層1082、底部絶縁層1084、底部金属被覆層、ならびに頂部金属被覆層で構成される複数の活性層を有する積層体が形成される。頂部および底部金属被覆層は、アンカーパッド1100、識別用マーキング1090および端子1086、1088に成形することができる。
第1貫通ビア1092は、第1ビア群の各ビア位置において(例えば、機械穿孔やレーザー穿孔により)、上述の複数の活性層を有する積層構造体の全厚みを貫通して形成され、第2貫通ビア1094も同様に(かつできれば同時に)、第2ビア群の各ビア位置において、積層構造体の全厚みを貫通して形成される。このようにして、各デバイス1070は、第1末端に第1貫通ビア1092を有し、反対側の末端に第2貫通ビア1094を有する。この時、第2ビア1094の頂部入口または開口部には、例えば円錐形ドリルビット(図示せず)など、適切な機械的または化学的手段により面取り加工かベベル加工を施し、第2ビア1094用の面取りまたはベベル加工された入口穴1102を形成する。面取り加工された入口穴1102は、第1または上部電極1074aの末端に隣接または貫通して第2ビア1094まで拡張する。まず、ビア1092、1094を穿孔し、続いて面取り加工された入口穴1102を形成するのが好ましいが、第2ビア1092、1094が穿孔される前に、所定のビア位置に面取り加工された入口穴1102を形成してもよい。
構造体の頂部と底部表面、および第2ビア1094のそれぞれの面取り加工された入口穴1102を含む貫通ビア1092、1094の内壁面を、好ましくは、銅などの単層または複層の導電性金属層でメッキし、これにより、第1交差導体群1096を第1ビア群1092の各ビアにおいて形成し、第2交差導体群1098を第2ビア群1094の各ビアにおいて形成する。フォトレジスト・マスキングとエッチングプロセスを用いて、頂部金属被覆層からアンカーパッド1100とオプションの識別用マーキング1090を形成し、底部金属被覆層から平面端子1086、1088を形成する。マスキングとエッチングプロセスは、ビア1092、1094を形成・メッキする前か後のどちらかで行うことができる。第1交差導体群1096は、上部絶縁エリア1076aによって第2(上部)電極1074aから電気的に絶縁され、絶縁層1078cによって第4電極1074dから、さらに絶縁層1078dによって第5電極1074eから電気的に絶縁されると同時に、第2、第3および第6電極1074b、1074c、1074f、アンカーパッド1100および第1平面端子1086と物理的・電気的に接触する。同様に、第2交差導体群1098は、それぞれ中間絶縁エリア1078a、1078bによって第2および第3(中間)電極1074b、1074cから電気的に絶縁され、絶縁層1076bによって第6(下部)電極1074fから電気的に絶縁されると同時に、第1(上部)電極1074a、第4および第5電極1074d、1074e、および第2平面端子1088と物理的・電気的に接触する。第1端子1086は、第1交差導体1096を経由して第2、第3および第6電極1074b、1074c、1074fと接続し、第2端子1088は、第2交差導体1098を通して第1(上部)電極1074a、および第4と第5(中間)電極1074d、1074eと電気的に接触する。
第1交差導体群1096の上部末端と下部末端は、それぞれアンカーパッド1100および第1平面端子1086と接続することによって、しっかり固定される。第2交差導体1098の上部末端と下部末端は、それぞれ上部電極1074aと下部第2端子1088に接続することによって、しっかり固定される。露出金属エリア、特に端子1086、1088、交差導体1096、1098およびアンカーパッド1100は、例えば、ENIG法によるニッケルや金によるメッキ、または無電解のスズのみによるメッキなど、単層または複層のハンダ付けが可能な金属層による過剰メッキを施すのがよい。また、銅メッキを行った直後に、ニッケルと金、ニッケルとスズ、またはスズのみを電気メッキ法により過剰メッキしてもよい。
図22は本発明の1つの態様に従って(例えば、図10A〜10Cに例示したデバイス430などの)、ポリマーデバイスを生産するための方法2200を例示したフローチャートである。図22、および図1A、図1B、図10A、図10Bならびに図10Cに従い、ステップS2202においてプロセスが開始し、導電性ポリマー基板16(図1Aと図1B)が提供される。ステップS2204では、ポリマー基板16が上部金属層12と下部金属層14(図1Aと図1B)の間に積層される。ステップS2206において、金属層12と14がマスキングおよびエッチングされ、上部電極434と下部電極436(図10B)を形成する。ステップS2208では、上部絶縁層442と下部絶縁層444が上部電極434と下部電極436の上にそれぞれ形成される。ステップS2210で、底部金属被覆層22および頂部金属被覆層24(図1A、図1B)が下部絶縁層444と上部絶縁層442にそれぞれ形成される。ステップS2212では、貫通ビア452、454およびベベル加工された入口穴462(図10B)が形成される。当該技術分野の一般の当業者は、ある種の実施形態では、貫通ビア452、454がベベル加工した入口穴を必ずしも含めないと理解するべきである。ステップS2214において、頂部金属被覆層と底部金属被覆および(ベベル加工した入口穴462を含む)ビア452、454を(好ましくは、厚みが約25ミクロンの)銅で電気メッキし、交差導体456、458(図10A、図10B)を与える。ステップS2216では、下部金属被覆層をマスキング、およびエッチングし、面実装平板端子パッド446、448(図10B、図10C)を形成し、また、上部金属被覆層をマスキング、およびエッチングし、アンカーパッド462とオプションの識別用マーキング450(図10A、図10B)を形成する。このステップで、端子パッドが形成される下部金属被覆層の一部と、アンカーパッド462とオプションの識別用マーキング450が形成される上部金属被覆層と、メッキされたビアの内壁面(すなわち交差導体456、458)にマスキングを行う。エッチングの後、マスキングが除去され、ステップS2218で、露出金属エリア(端子パッド446、448。交差導体456、458。アンカーパッド462。および識別用マーキング450)を1つまたは複数のハンダ付け可能な金属で過剰メッキする。第1実施形態例では、ENIG法によりニッケルと金で過剰メッキを行い、厚さ約3.4ミクロンのニッケル層と厚さ約0.1ミクロンの金層を得る。また、無電解メッキのスズをメッキし、厚さ約3.5から6ミクロンのスズ層を得ても良い。最後に、ステップS2220において、デバイス430は、グリッド線26(図1B)に沿って積層構造体10から単一化される。
図23は本発明に従い、例えば、図10A〜10Cに図示されるデバイス430などのデバイスを別の方法で作成するフローチャートを示す。図23、および図1A、図1B、図10A、図10Bならびに図10Cに従い、ステップS2302においてプロセスが開始し、導電性ポリマー基板16(図1Aと図1B)が提供される。ステップS2304では、ポリマー基板16が上部金属層12と下部金属層14(図1Aと図1B)の間に積層される。ステップS2306において、金属層12と14がマスキングおよびエッチングされ、上部電極434と下部電極436(図10B)を形成する。ステップS2308では、上部絶縁層442と下部絶縁層444が上部電極434と下部電極436の上にそれぞれ形成される。ステップS2310では、底部金属被覆層22および頂部金属被覆層24(図1A、図1B)が、下部絶縁層444と上部絶縁層442にそれぞれ形成される。ステップS2312では、貫通ビア452、454およびベベル加工された入口穴462(図10B)が形成される。当該技術分野の一般の当業者は、ある種の実施形態では、貫通ビア452、454がベベル加工した入口穴を必ずしも含めないと理解するべきである。ステップS2314において、頂部金属被覆層と底部金属被覆および(ベベル加工した入口穴462を含む)ビア452、454を(好ましくは、厚みが約25ミクロンの)銅で電気メッキし、交差導体456、458(図10A、図10B)を与える。ステップS2316では、端子446、448、アンカーパッド462ならびにオプションの識別用マーキング450が形成されるエリアに、ハンダ付けが可能な金属層で電気メッキ蒸着による過剰メッキを行うために、銅メッキした頂部、および底部金属被覆層にフォトレジスト・マスキングを行う。ハンダ付け可能な金属による過剰メッキは、銅メッキされたビアの内壁面(すなわち交差導体456、458)を含むマスキングされていない部分に適用される。ニッケルの上に金を電気メッキする場合は、ニッケル層は、例えば、厚さ約3.4ミクロンにし、その上に厚さ約0.1ミクロンの金をメッキする。ニッケルの上にスズを電気メッキする場合は、ニッケル層は、例えば、厚さ約3.5ミクロンにし、スズの厚さを約2.5ミクロンにする。スズだけで電気メッキを行う場合、スズ層の厚さは約3.5から6.0ミクロンにする。ステップS2318において、(過剰メッキされていない)銅メッキエリアからフォトレジスト・マスクキングを除去し、銅が露出した部分に、金属被覆層を通って絶縁層442、444に到達するまでエッチングを行い、端子446、448(図10B、図10C)、アンカーパッド462およびオプションの識別用マーキング450(図10A、図10B)を形成する。最後に、ステップS2320において、デバイス430は、グリッド線26(図1B)に沿って積層構造体10から単一化される。
本発明には幾つかの実施形態が記載されているが、これらの例は他を排除するものではない。従って、ここに開示されかつ主張される発明の範囲には、いかなる他の実施形態、応用例、改善例も、本明細書に記載される具体的な実施形態と同等であると理解される。
ここに与えられるフローチャートは、本発明の実施形態例を図示したものである。実施形態の中には、これらの図に示されたステップの順序が異なる場合があるかもしれない。例えば、連続して行うように示される二段階のステップが、実質的に同時に実行される場合や、時には逆の順序で実行される場合があるかもしれない。当該技術分野の当業者は、本発明の範囲は下記に記載される請求範囲によってのみ規定されことを理解し、すべての実施形態が本発明で提供される図で示されるすべてのステップを含んでいると理解してはならない。
10 単層積層シート構造体
12 上部積層金属層
14 下部積層金属層
16 導電性ポリマー基板
18 頂部金属被覆層
20 底部金属被覆層
22 底部金属被覆層
24 頂部金属被覆層
26 グリッド線
28 デバイス
30 導電性ポリマーデバイス
32 単層活性ポリマー層
34 上部金属箔電極
36 下部箔電極
38 上部絶縁エリア
40 下部絶縁エリア
42 上部絶縁層
44 底部絶縁層
46 平面実装端子
48 平面実装端子
50 識別用マーキング
52 第1貫通ビア
54 第2貫通ビア
56 交差導体
58 交差導体
70 デバイス
72a 活性ポリマー層
72b 活性ポリマー層
74a 上部電極
74b 電極
74c 金属箔電極
74d 下部電極
76a 上部絶縁エリア
76b 下部絶縁エリア
78a 中間絶縁エリア
80 中間絶縁層
82 上部絶縁層
84 下部絶縁層
86 面実装端子
88 面実装端子
90 識別用マーキング
92 第1貫通ビア
94 第2貫通ビア
96 交差導体
98 交差導体
130 デバイス
132 単層活性ポリマー層
134 上部金属泊電極
136 下部箔電極
138 上部絶縁エリア
139 上部残存箔エリア
140 下部絶縁エリア
141 下部残存箔エリア
142 上部絶縁層
144 下部絶縁層
146 面実装端子
148 面実装端子
150 識別用マーキング
152 第1貫通ビア
154 第2貫通貫通ビア
156 交差導体
158 交差導体
161 活性ポリマー素材
170 デバイス
172a 活性ポリマー層
172b 活性ポリマー層
174a 金属箔電極
174b 金属泊電極
174c 金属箔電極
174d 金属箔電極
176a 上部絶縁エリア
176b 下部絶縁エリア
177a 上部残存箔エリア
177b 下部残存箔エリア
178a 中間絶縁エリア
180 中間絶縁層
181a 中間残存箔エリア
182 上部絶縁層
184 下部絶縁層
186 面実装端子
188 面実装端子
190 識別用マーキング
192 第1貫通貫通ビア
194 第2貫通貫通ビア
196 交差導体
198 交差導体
230 導電性ポリマーデバイス
232 単層活性ポリマー層
234 上部金属泊電極
236 下部箔電極
238 上部絶縁エリア
240 下部絶縁エリア
242 上部絶縁層
244 底部絶縁層
246 面実装端子
248 面実装端子
250 識別用マーキング
252 第1貫通貫通ビア
254 第2貫通ビア
256 交差導体
260 入口穴
262 入口穴
270 デバイス
272a 活性ポリマー層
272b 活性ポリマー層
274a 金属箔電極
274b 中間電極
274c 金属箔電極
274d 下部電極
276a 上部絶縁エリア
276b 下部絶縁層
278a 中間絶縁エリア
278c 中間アーチ型絶縁エリア
280 中間絶縁層
282 上部絶縁層
284 下部絶縁層
286 面実装端子
288 面実装端子
290 識別用マーキング
292 第1貫通貫通ビア
294 第2貫通貫通ビア
296 交差導体
298 交差導体
300 入口穴
302 入口穴
330 導電性ポリマーデバイス
332 ポリマー層
334 上部金属箔電極
336 下部箔電極
338 上部絶縁エリア
340 下部絶縁エリア
342 上部絶縁層
344 下部絶縁層
346 面実装端子
348 面実装端子
350 識別用マーキング
352 第1貫通ビア
354 第2貫通ビア
356 交差導体
358 交差導体群
360 アンカーパッド
362 アンカーパッド
370 デバイス
372a 活性ポリマー層
372b 活性ポリマー層
374a 金属箔電極
374b 電極
374c 金属箔電極
374d 下部電極
376a 上部絶縁エリア
376b 下部絶縁エリア
378a 中間絶縁エリア
380 中間絶縁層
382 上部絶縁層
384 底部絶縁層
386 平板端子
388 端子
390 識別用マーキング
392 第1貫通ビア
394 第2貫通ビア
396 交差導体
398 交差導体
400 アンカーパッド
402 アンカーパッド
430 導電性ポリマーデバイス
432 活性層
434 上部金属箔電極
436 下部箔電極
438 アーチ型上部絶縁エリア
440 アーチ型下部絶縁エリア
442 上部絶縁層
444 下部絶縁層
446 面実装平板端子パッド
448 面実装端子
450 識別用マーキング
452 第1貫通ビア
454 第2貫通ビア
456 交差導体
458 交差導体
460 アンカーパッド
462 入口穴
470 デバイス
472a 活性ポリマー層
472b 活性ポリマー層
474a 金属箔電極
474b 中間電極
474c 金属箔電極
474d 下部電極
476a 上部絶縁エリア
476b 下部絶縁エリア
476d 電極
478a 中間絶縁エリア
480 中間絶縁層
482 上部絶縁層
484 底部絶縁層
486 面実装端子
488 平面端子
490 識別用マーキング
492 第1貫通ビア
494 第2貫通ビア
496 交差導体
498 交差導体
500 アンカーパッド
502 入口穴
530 導電性ポリマーデバイス
532 ポリマー活性層
534 上部金属泊電極
536 下部箔電極
538 アーチ型上部絶縁エリア
540 下部絶縁エリア
542 上部絶縁層
544 底部絶縁層
546 面実装端子
548 端子
550 識別用マーキング
552 第1貫通ビア
554 第2貫通ビア
556 交差導体
558 交差導体
560 アンカーパッド
562 アンカー部
564 露出アンカー面
570 デバイス
572a 活性ポリマー層
572b 活性ポリマー層
574a 金属箔電極
574b 金属箔電極
574c 金属箔電極
574d 金属箔層
576a 上部絶縁エリア
576b 下部絶縁エリア
578a 中間アーチ型絶縁エリア
580 中間絶縁層
582 頂部絶縁層
584 底部絶縁層
586 面実装端子
588 平板端子
590 識別用マーキング
592 第1貫通ビア
594 第2貫通ビア
596 交差導体
598 交差導体
600 アンカーパッド
602 アンカー部
604 露出アンカー面
630 デバイス
632 活性ポリマー層
634 上部金属箔電極
636 下部箔電極
638 上部絶縁エリア
640 下部絶縁エリア
642 上部絶縁層
644 下部絶縁層
646 面実装端子
648 面実装端子
650 識別用マーキング
652 第1貫通ビア
654 第2貫通ビア
656 交差導体
658 交差導体群
660 アンカーパッド
670 デバイス
672a 活性ポリマー層
672b 活性層
674a 金属箔電極
674b 電極
674c 金属箔電極
674d 下部電極
676a 上部絶縁エリア
676b 下部絶縁エリア
678a 中間絶縁エリア
680 中間絶縁層
682 頂部絶縁層
684 底部絶縁層
686 平板端子
688 端子
690 識別用マーキング
692 第1貫通ビア
694 第2貫通ビア
696 交差導体
698 交差導体
700 アンカーパッド
730 導電性ポリマーデバイス
732 活性ポリマー層
734 上部金属箔電極
736 下部箔電極
738 上部絶縁エリア
740 下部絶縁エリア
742 上部絶縁層
744 下部絶縁層
746 面実装端子
748 面実装端子
750 識別用マーキング
752 第1貫通ビア
754 第2貫通ビア
756 交差導体
762 アンカーパッド
770 デバイス
772a 活性ポリマー層
772b 活性層
774a 上部電極
774b 電極
774c 金属箔電極
774d 下部電極
776a 上部絶縁エリア
776b 下部絶縁エリア
778a 中間絶縁エリア
780 中間絶縁層
782 頂部絶縁層
784 底部絶縁層
786 面実装端子
788 金属被覆層
790 識別用マーキング
792 第1貫通ビア
794 第2貫通ビア
796 交差導体
798 交差導体群
802 アンカーパッド
830 導電性ポリマーデバイス
832 活性ポリマー層
834 上部金属箔電極
836 下部箔電極
838 アーチ型上部絶縁エリア
840 アーチ型下部絶縁エリア
842 上部絶縁層
844 底部絶縁層
846 面実装端子
848 面実装端子
850 識別用マーキング
852 第1貫通ビア
854 第2貫通ビア
856 交差導体
858 交差導体
860 入口穴
862 アンカーパッド
870 デバイス
872a 活性ポリマー層
872b 活性層
874a 金属箔電極
874b 中間電極
874c 金属箔電極
874d 下部電極
876a 上部絶縁エリア
876b 下部絶縁エリア
876d 電極
878a 中間アーチ型絶縁エリア
880 中間絶縁層
882 頂部絶縁層
884 底部絶縁層
886 面実装端子
888 平面端子
890 識別用マーキング
892 第1貫通ビア
894 第2貫通ビア
896 交差導体
898 交差導体
900 入口穴
902 アンカーパッド
970 デバイス
972a 活性ポリマー層
972b 活性層
974a 金属箔電極
974b 電極
974c 金属箔電極
974d 下部電極
976a 上部絶縁エリア
976b 下部絶縁エリア
978a 中間絶縁エリア
978b 中間絶縁エリア
980 中間絶縁層
982 上部絶縁層
984 底部絶縁層
986 面実装端子
988 交差導体群
990 識別用マーキング
992 第1貫通ビア
994 第2貫通ビア
996 交差導体
998 交差導体
1000 アンカーパッド
1002 入口穴
1070 デバイス
1072a 活性ポリマー層
1072b 活性層
1072c 活性層
1074a 金属箔電極
1074b 中間電極
1074c 金属箔電極
1074d 中間電極
1074e 金属箔電極
1074f 下部電極
1076a 上部絶縁エリア
1076b 下部絶縁エリア
1078a 中間絶縁エリア
1078c 中間絶縁エリア
1078d 絶縁層
1080a 中間絶縁層
1080b 中間絶縁層
1082 頂部絶縁層
1084 底部絶縁層
1086 面実装端子
1088 平面端子
1090 識別用マーキング
1092 第1貫通ビア
1094 第2貫通ビア
1096 交差導体
1098 交差導体
1100 アンカーパッド
1102 入口穴

Claims (6)

  1. 面実装可能な導電性ポリマーPTCデバイス(330)であって、
    上部電極(334)と下部電極(336)との間に積層され、活性層積層シート構造体を構成する活性層(332)と、
    上部電極(334)の上に形成した上部絶縁層(342)と、
    下部電極(336)の下に形成した下部絶縁層(344)と、
    下部絶縁層(344)の下に形成した第1面実装端子(346)及び第2面実装端子(348)と、
    下部電極(336)及び第1面実装端子(346)に接続し、上部絶縁層(342)の一部(338)により上部電極(334)から絶縁され且つ第1面実装端子(346)以外の端子とは接続されない第1交差導体(356)と、
    上部電極(334)及び第2面実装端子(348)に接続し、下部絶縁層(344)の一部(340)により下部電極(336)から絶縁され且つ第2面実装端子(348)以外の端子とは接続されない第2交差導体(358)と、
    を含み、
    上部絶縁層(342)は、その上面に接触する端子を有さず、
    第1交差導体(356)が、上部絶縁層(342)の上の金属の第1アンカーパッド(360)と物理的に接触し、第2交差導体(358)が、上部絶縁層(342)の上の金属の第2アンカーパッド(362)と物理的に接触し、
    前記各アンカーパッド(360、362)の占有表面エリアが前記各面実装端子(346、348)の占有表面エリアより比較的小さく且つハンダ付け可能な金属でメッキされた面実装可能な導電性ポリマーPTCデバイス。
  2. 面実装可能な導電性ポリマーPTCデバイス(130)であって、
    上部電極(134)と下部電極(136)との間に積層され、第1活性層積層シート構造体を構成する活性層(132)と、
    上部電極(134)の上に形成した上部絶縁層(142)と、
    下部電極(136)の下に形成した下部絶縁層(144)と、
    下部絶縁層(144)の下に形成した第1面実装端子(146)及び第2面実装端子(148)と、
    下部電極(136)と、第1面実装端子(146)とに接続し、上部絶縁層(142)の一部(138)により上部電極(134)から絶縁され、且つ第1面実装端子以外の端子とは接続されない第1交差導体(156)と、
    上部電極(134)と、第2面実装端子(148)とに接続し、下部絶縁層(144)の一部(140)により下部電極(136)から絶縁され、且つ第2面実装端子以外の端子とは接続されない第2交差導体(158)と、
    を含み、
    上部絶縁層(142)は、その上面に接触する端子を有さず、
    上部電極から第1交差導体を絶縁する上部絶縁層の一部(138)が第1絶縁エリアを含み、下部電極から第2交差導体を絶縁する下部絶縁層の一部(140)が第2絶縁エリアを含み、
    第1絶縁エリアが、第1交差導体(156)から離間し且つ第1交差導体の周囲を同中心状態で伸延する弧状エリアであり、第2絶縁エリアが、第2交差導体(158)から離間し且つ第2交差導体の周囲を同中心状態で伸延する弧状エリアである面実装可能な導電性ポリマーPTCデバイス。
  3. 面実装可能な導電性ポリマーPTCデバイス(370)であって、
    上部電極(374a)と第1中間電極(374b)との間に積層され、第1活性層積層シート構造体を構成する第1活性層(372a)と、
    第2中間電極(374c)と下部電極(374d)との間に積層され、第2活性層積層シート構造体を構成する第2活性層(372b)と、
    第1中間電極(374b)及び第2中間電極(374c)の各表面に接触する中間絶縁層(380)と、
    上部電極(374a)の上に形成した上部絶縁層(382)と、
    下部電極(374d)の下に形成した下部絶縁層(384)と、
    下部絶縁層(384)の下に形成した第1面実装端子(386)及び第2面実装端子(388)と、
    第1中間電極(374b)、第2中間電極(374c)、第1面実装端子(386)、に接続し、上部絶縁層(382)の一部(376a)により上部電極から絶縁され、且つ下部絶縁層(384)の一部(376b)により下部電極から絶縁され、且つ第1面実装端子(386)以外の端子とは接続されない第1交差導体(396)と、
    上部電極(374a)、下部電極(374d)、第2面実装端子(388)、に接続し、中間絶縁層(380)の一部(378a、378b)により第1及び第2中間電極(374b、374c)から絶縁され、且つ、第2面実装端子(388)以外の端子とは接続されない第2交差導体(398)と、
    を含み、
    上部絶縁層(382)はその上面に接触する端子を有さず、
    第1交差導体(396)が、上部絶縁層(382)の上に金属の第1交差導体アンカーパッド(400)と物理的に接触し、
    第2交差導体(398)が、上部絶縁層(382)の上に金属の第2交差導体アンカーパッド(402)と物理的に接触し、
    前記各アンカーパッド(400、402)の占有表面エリアが前記各面実装端子(386、388)の占有表面エリアより比較的小さく且つハンダ付け可能な金属でメッキされた面実装可能な導電性ポリマーPTCデバイス。
  4. 面実装可能な導電性ポリマーPTCデバイス(170)であって、
    上部電極(174a)と第1中間電極(174b)との間に積層され、第1活性層積層シート構造体を構成する第1活性層(172a)と、
    第2中間電極(174c)と下部電極(174d)との間に積層され、第2活性層積層シート構造体を形成する第2活性層(172b)と、
    第1及び第2中間電極(174b、174c)の各表面と接触する中間絶縁層(180)と、
    上部電極(174a)の上に形成した上部絶縁層(182)と、
    下部電極(174d)の下に形成した下部絶縁層(184)と、
    下部絶縁層(184)の下に形成した第1面実装端子(186)及び第2面実装端子(188)と、
    第1及び第2中間電極(174b、174c)、第1面実装端子(186)、に接続し、上部絶縁層(182)の一部(176a)により上部電極から絶縁され、且つ下部絶縁層(184)の一部(176b)により下部電極から絶縁され、且つ第1面実装端子(186)以外の端子とは接続しない第1交差導体(196)と、
    上部電極(174a)、下部電極(174d)、第2面実装端子(188)、に接続し、中間絶縁層(180)の一部(178a、178b)により第1及び第2中間電極(174b、174c)から絶縁され、且つ第2面実装端子(188)以外の端子とは接続しない第2交差導体(198)と、
    を含み、
    上部絶縁層(182)はその上面に接触する端子を有さず、
    上部電極(174a)から第1交差導体(196)を絶縁する上部絶縁層(182)の一部(176a)が第1絶縁エリアを含み、第1交差導体を下部電極(174d)から絶縁する下部絶縁層(184)の一部(176b)が第3絶縁エリアを含み、第2交差導体を第1及び第2中間電極(174b、174c)から絶縁する中間絶縁層(180)の一部(178a、178b)が第2絶縁エリアを含み、
    第1及び第3絶縁エリアが、第1交差導体(196)から離間し且つ第1交差導体の周囲を同中心状態で伸延する弧状エリアであり、第2絶縁エリアが、第2交差導体(198)から離間し且つ第2交差導体の周囲を同中心状態で伸延する弧状エリアである面実装可能な導電性ポリマーPTCデバイス。
  5. 面実装可能な導電性ポリマーPTCデバイス(330)の製造方法であって、
    第1金属箔層と第2金属箔層との間に活性層(332)を積層する工程、
    第1金属箔層の一部を除去して上部電極(334)を形成し、第2金属箔層の一部を除去して下部電極(336)を形成する工程、
    上部電極(334)の上に上部絶縁層(342)を形成し、下部電極(336)の下に下部絶縁層(344)を形成する工程、
    上部絶縁層(342)の上に第1金属被覆層を形成する工程、
    下部絶縁層(344)の下に第2金属被覆層を形成する工程、
    貫通ビア(352、354)のアレーを形成・メッキし、下部電極(336)を第1及び第2金属被覆層に接続する第1交差導体(356)及び、上部電極(334)を第1及び第2金属被覆層に接続する第2交差導体(358)を形成する工程、
    第2金属被覆層の一部を除去し、下部電極(336)及び上部電極(334)を夫々第1及び第2金属被覆層の1つに結合し、且つ前記絶縁層(342、344)の1つの一部により上部電極及び下部電極の他方から絶縁される、第1交差導体(356)に接続する第1面実装端子(346)と、第2交差導体(358)に接続する第2面実装端子(348)とを形成する工程、
    第1金属被覆層の少なくとも一部を除去し、上部絶縁層(342)の上に、第1交差導体(356)と物理的に接触する金属の第1アンカーパッド(360)及び、第2交差導体(358)と物理的に接触する金属の第2アンカーパッド(362)を残す工程、
    を更に含み、
    前記第1及び第2のアンカーパッド(360、362)の占有表面エリアが前記各面実装端子(346、348)の占有表面エリアより比較的小さく且つハンダ付け可能な金属でメッキされた面実装可能な導電性ポリマーPTCデバイスの製造方法。
  6. 面実装可能な導電性ポリマーPTCデバイス(370)の製造方法であって、
    上部金属箔層と第1中間金属箔層との間に第1活性層(372a)を積層する工程、
    上部金属箔層の一部を除去して上部電極(374a)を形成し、第1中間金属箔層の一部を除去して第1中間電極(374b)を形成し、かくして第1活性層積層シート構造体を構成する第1活性層を形成する工程、
    第2中間金属箔層と下部金属箔層との間に第2活性層(372b)を積層する工程、
    第2中間金属箔層の一部を除去して第2中間電極(374c)を形成し、下部金属箔層の一部を除去して下部電極(374d)を形成し、かくして第2活性層積層シート構造体を構成する第2活性層を形成する工程、
    第1活性層積層シート構造体と第2活性層積層シート構造体とを中間絶縁層(380)と一緒に積層し、かくして多層の活性層を有する積層構造体を形成する工程、
    上部電極(374a)の上に上部絶縁層(382)を形成し、下部電極(374d)の下に下部絶縁層(384)を形成する工程、
    上部絶縁層(382)の上に第1金属被覆層を形成する工程、
    下部絶縁層(384)の下に第2金属被覆層を形成する工程、
    貫通ビア(392、394)のアレーを形成・メッキし、第1及び第2中間電極(374b、374c)を第1及び第2金属被覆層に接続する第1交差導体(396)と、上部電極及び下部電極(374a、374d)を第1及び第2金属被覆層に接続する第2交差導体(398)とを形成する工程、
    第2金属被覆層の一部を除去し、第1交差導体(396)に接続された第1面実装端子(386)及び第2交差導体(398)に接続された第2面実装端子(388)にして、前記電極の2つに接続され、且つ上部及び下部絶縁層の一部により前記電極の他の2つから絶縁された第1及び第2の各面実装端子を形成する工程、
    第1金属被覆層の少なくとも一部を除去し、第1交差導体(396)と物理的に接触する金属の第1アンカーパッド(400)と、第2交差導体(398)と物理的に接触する金属の第2アンカーパッド(402)とを上部絶縁層(382)上に残す工程を更に含み、
    前記第1及び第2のアンカーパッド(400、402)の占有表面エリアが前記各面実装端子(386、388)の占有表面エリアより比較的小さく且つハンダ付け可能な金属でメッキされた面実装可能な導電性ポリマーPTCデバイスの製造方法。
JP2014096199A 2006-04-14 2014-05-07 面実装が可能な導電性ポリマーptcデバイスとその製造方法 Active JP5822980B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US74489706P 2006-04-14 2006-04-14
US60/744,897 2006-04-14

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013154774A Division JP5647305B2 (ja) 2006-04-14 2013-07-25 面実装が可能な導電性ポリマー電子デバイスとその製造方法

Publications (2)

Publication Number Publication Date
JP2014140083A true JP2014140083A (ja) 2014-07-31
JP5822980B2 JP5822980B2 (ja) 2015-11-25

Family

ID=38610425

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2009505656A Active JP5368296B2 (ja) 2006-04-14 2007-04-16 面実装が可能な導電性ポリマー電子デバイスとその製造方法
JP2013154774A Active JP5647305B2 (ja) 2006-04-14 2013-07-25 面実装が可能な導電性ポリマー電子デバイスとその製造方法
JP2014096199A Active JP5822980B2 (ja) 2006-04-14 2014-05-07 面実装が可能な導電性ポリマーptcデバイスとその製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2009505656A Active JP5368296B2 (ja) 2006-04-14 2007-04-16 面実装が可能な導電性ポリマー電子デバイスとその製造方法
JP2013154774A Active JP5647305B2 (ja) 2006-04-14 2013-07-25 面実装が可能な導電性ポリマー電子デバイスとその製造方法

Country Status (5)

Country Link
US (3) US8542086B2 (ja)
EP (1) EP2014143B1 (ja)
JP (3) JP5368296B2 (ja)
TW (1) TWI427646B (ja)
WO (1) WO2007121412A2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI427646B (zh) * 2006-04-14 2014-02-21 Bourns Inc 具表面可裝設配置之傳導聚合物電子裝置及其製造方法
JP6152342B2 (ja) * 2011-06-17 2017-06-21 Littelfuseジャパン合同会社 Ptcデバイス
KR20140062470A (ko) * 2011-07-29 2014-05-23 타이코 일렉트로닉스 저팬 지.케이. Ptc 디바이스
CN102426888A (zh) * 2012-01-09 2012-04-25 上海长园维安电子线路保护有限公司 一种新型表面贴装ptc热敏电阻及其制作方法
US8995104B2 (en) 2012-03-20 2015-03-31 Apple Inc. Electrical over-current protection device
US9450401B2 (en) 2012-03-20 2016-09-20 Apple Inc. Controlling a thermally sensitive over-current protector
TWI469158B (zh) * 2012-07-31 2015-01-11 Polytronics Technology Corp 過電流保護元件
CN102969100A (zh) * 2012-12-13 2013-03-13 上海长园维安电子线路保护有限公司 薄型表面贴装高分子ptc热敏电阻及其制造方法
EP3160045B1 (en) * 2015-10-22 2023-12-20 Littelfuse France SAS Electromagnetic interference suppression component and protection component assembly for a motor
FR3060846B1 (fr) * 2016-12-19 2019-05-24 Institut Vedecom Procede d’integration de puces de puissance et de bus barres formant dissipateurs thermiques
US10541065B2 (en) * 2017-12-21 2020-01-21 The Boeing Company Multilayer stack with enhanced conductivity and stability
CN109637764B (zh) * 2018-12-29 2022-05-17 广东爱晟电子科技有限公司 高精度高可靠多层低阻热敏芯片及其制作方法
DE102022126526A1 (de) * 2022-10-12 2024-04-18 Tdk Electronics Ag Sensorelement und Verfahren zur Herstellung eines Sensorelements

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09320808A (ja) * 1996-05-30 1997-12-12 Matsushita Electric Ind Co Ltd Ptcサーミスタ
JP2003297604A (ja) * 2002-03-29 2003-10-17 Tdk Corp チップ型過電流保護素子
JP2004165343A (ja) * 2002-11-12 2004-06-10 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
JP2004247544A (ja) * 2003-02-14 2004-09-02 Tdk Corp ポリマーptc素子の製造方法
JP2005513763A (ja) * 2001-12-12 2005-05-12 タイコ・エレクトロニクス・コーポレイション 電気デバイス及びそのデバイスを製造する方法
JP2006510204A (ja) * 2002-12-11 2006-03-23 ブアンズ・インコーポレイテッド 導電性高分子素子及びその製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4311768A (en) * 1977-12-22 1982-01-19 Gould Inc. Printed circuit board having mutually etchable copper and nickel layers
US5852397A (en) * 1992-07-09 1998-12-22 Raychem Corporation Electrical devices
JPH06302404A (ja) * 1993-04-16 1994-10-28 Murata Mfg Co Ltd 積層型正特性サ−ミスタ
US5454929A (en) * 1994-06-16 1995-10-03 National Semiconductor Corporation Process for preparing solderable integrated circuit lead frames by plating with tin and palladium
DE19516487C1 (de) * 1995-05-05 1996-07-25 Fraunhofer Ges Forschung Verfahren zur vertikalen Integration mikroelektronischer Systeme
WO1997006660A2 (en) 1995-08-15 1997-02-27 Bourns, Multifuse (Hong Kong), Ltd. Surface mount conductive polymer devices and method for manufacturing such devices
US5884391A (en) * 1996-01-22 1999-03-23 Littelfuse, Inc. Process for manufacturing an electrical device comprising a PTC element
JPH10229004A (ja) * 1997-02-17 1998-08-25 Murata Mfg Co Ltd チップ型バリスタ
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
US6380839B2 (en) * 1998-03-05 2002-04-30 Bourns, Inc. Surface mount conductive polymer device
JPH11288803A (ja) 1998-04-01 1999-10-19 Murata Mfg Co Ltd 表面実装サーミスタ部品
US6307160B1 (en) * 1998-10-29 2001-10-23 Agilent Technologies, Inc. High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method
US6838972B1 (en) * 1999-02-22 2005-01-04 Littelfuse, Inc. PTC circuit protection devices
TW415624U (en) * 1999-04-26 2000-12-11 Polytronics Technology Corp Surface mounted electric apparatus
JP4423707B2 (ja) * 1999-07-22 2010-03-03 Tdk株式会社 積層セラミック電子部品の製造方法
US7446030B2 (en) * 1999-08-27 2008-11-04 Shocking Technologies, Inc. Methods for fabricating current-carrying structures using voltage switchable dielectric materials
JP2001167908A (ja) * 1999-12-03 2001-06-22 Tdk Corp 半導体電子部品
JP2001237106A (ja) * 2000-02-21 2001-08-31 Murata Mfg Co Ltd チップ型抵抗素子及びその製造方法
JP2003282306A (ja) * 2002-03-22 2003-10-03 Shin Etsu Polymer Co Ltd 表面実装用ptc素子
US20060055501A1 (en) * 2002-12-10 2006-03-16 Bourns., Inc Conductive polymer device and method of manufacturing same
US20060176675A1 (en) * 2003-03-14 2006-08-10 Bourns, Inc. Multi-layer polymeric electronic device and method of manufacturing same
US20060132277A1 (en) * 2004-12-22 2006-06-22 Tyco Electronics Corporation Electrical devices and process for making such devices
JP4715248B2 (ja) * 2005-03-11 2011-07-06 パナソニック株式会社 積層セラミック電子部品
WO2006099538A2 (en) * 2005-03-15 2006-09-21 Nanodynamics, Inc. Devices with ultrathin structures and method of making same
DE102005012395A1 (de) * 2005-03-17 2006-09-21 Epcos Ag Durchführungsfilter und elektrisches Mehrschicht-Bauelement
KR20060103864A (ko) 2005-03-28 2006-10-04 타이코 일렉트로닉스 코포레이션 Pptc 층들 사이에 능동 소자를 갖는 표면 장착식 다층전기 회로 보호 장치
TWI427646B (zh) * 2006-04-14 2014-02-21 Bourns Inc 具表面可裝設配置之傳導聚合物電子裝置及其製造方法
US7932806B2 (en) * 2007-03-30 2011-04-26 Tdk Corporation Varistor and light emitting device
US7609143B2 (en) * 2008-01-11 2009-10-27 Inpaq Technology Co., Ltd. Multi-layer type over-current and over-temperature protection structure and method for manufacturing the same
JP5163228B2 (ja) * 2008-03-28 2013-03-13 Tdk株式会社 バリスタ
JP5176775B2 (ja) * 2008-06-02 2013-04-03 株式会社村田製作所 セラミック電子部品及びその製造方法
TWI469158B (zh) * 2012-07-31 2015-01-11 Polytronics Technology Corp 過電流保護元件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09320808A (ja) * 1996-05-30 1997-12-12 Matsushita Electric Ind Co Ltd Ptcサーミスタ
JP2005513763A (ja) * 2001-12-12 2005-05-12 タイコ・エレクトロニクス・コーポレイション 電気デバイス及びそのデバイスを製造する方法
JP2003297604A (ja) * 2002-03-29 2003-10-17 Tdk Corp チップ型過電流保護素子
JP2004165343A (ja) * 2002-11-12 2004-06-10 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
JP2006510204A (ja) * 2002-12-11 2006-03-23 ブアンズ・インコーポレイテッド 導電性高分子素子及びその製造方法
JP2004247544A (ja) * 2003-02-14 2004-09-02 Tdk Corp ポリマーptc素子の製造方法

Also Published As

Publication number Publication date
EP2014143A2 (en) 2009-01-14
US20110175700A1 (en) 2011-07-21
US9697934B2 (en) 2017-07-04
TWI427646B (zh) 2014-02-21
JP5368296B2 (ja) 2013-12-18
JP2013254971A (ja) 2013-12-19
US20170098495A1 (en) 2017-04-06
US20140077923A1 (en) 2014-03-20
EP2014143B1 (en) 2022-10-26
WO2007121412A2 (en) 2007-10-25
US9552909B2 (en) 2017-01-24
WO2007121412A3 (en) 2008-06-19
JP5822980B2 (ja) 2015-11-25
WO2007121412B1 (en) 2008-08-07
EP2014143A4 (en) 2015-03-11
JP2009533880A (ja) 2009-09-17
JP5647305B2 (ja) 2014-12-24
TW200807456A (en) 2008-02-01
US8542086B2 (en) 2013-09-24

Similar Documents

Publication Publication Date Title
JP5822980B2 (ja) 面実装が可能な導電性ポリマーptcデバイスとその製造方法
US8484829B2 (en) Methods for manufacturing magnetic components having low probile layered coil and cores
US9107313B2 (en) Method of manufacturing a hybrid heat-radiating substrate
US20070287281A1 (en) Circuit carrier and manufacturing process thereof
JPH11162708A (ja) 多層導電性ポリマ正温度係数デバイス
WO2011079549A1 (zh) 表面贴装型过电流保护元件
JP4839824B2 (ja) コンデンサ内蔵基板およびその製造方法
US6910264B2 (en) Method for making a multilayer circuit board having embedded passive components
KR100651474B1 (ko) 칩 내장형 인쇄회로기판의 제조방법
KR101854626B1 (ko) 인쇄회로기판의 제조방법 및 그에 따라서 제조된 인쇄회로기판
JP2008098487A (ja) 固体電解コンデンサおよび固体電解コンデンサ内蔵基板と、それらの製造方法
US7342804B2 (en) Ball grid array resistor capacitor network
EP2934073A1 (en) Printed circuit board and method of manufacturing same
JP4558257B2 (ja) 固体電解コンデンサ
CN1805068A (zh) 过电流保护装置及其制作方法
JP2008010616A (ja) 部品内蔵配線板
CN109950017B (zh) 电子部件以及电子部件的制造方法
US20030064325A1 (en) Method of manufacturing printed circuit board having wiring layers electrically connected via solid cylindrical copper interconnecting bodies
CN1367992A (zh) 改进的电路板制造方法
JPH11111551A (ja) 積層型電子部品の製造方法
JP2004200439A (ja) 基板
CN1434465A (zh) 表面黏着型可复式过电流保护元件及制造方法
JP2004311604A (ja) 多層基板の製造方法
JP2007281111A (ja) 固体電解コンデンサおよび固体電解コンデンサ内蔵基板と、それらの製造方法
JP2003031943A (ja) 多層配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151006

R150 Certificate of patent or registration of utility model

Ref document number: 5822980

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250