KR20140062470A

KR20140062470A - Ptc 디바이스

Info

Publication number: KR20140062470A
Application number: KR20147004683A
Authority: KR
Inventors: 히사시 우스이
Original assignee: 타이코 일렉트로닉스 저팬 지.케이.
Priority date: 2011-07-29
Filing date: 2012-07-27
Publication date: 2014-05-23
Also published as: US9142949B2; TWI552172B; TW201314711A; US20150029630A1; WO2013018719A1; CN103843079B; JP6382514B2; JPWO2013018719A1; CN103843079A

Abstract

본 발명은, 대향하는 주표면에 의해 규정되는 층상 PTC 요소 및 주표면 상에서 연장되는 층상 전극을 포함하는 PTC 소자, 및 각 층상 전극을 개재하여 각 주표면 상에 위치하는 절연층을 갖고, 절연층, PTC 소자 및 절연층이 이 순서로 적층된 적층체를 포함하는 PTC 디바이스로서, 적층체는 제1 단부 및 제2 단부를 갖고, 또한 제1 단부 및 제2 단부에는 제1 측방 전극 및 제2 측방 전극이 각각 배치되며, PTC 소자의 한쪽의 층상 전극은 제1 측방 전극 및 제2 측방 전극으로부터 이격된 상태에서 연장되고, PTC 소자의 다른 쪽의 층상 전극은 제1 단부로부터 이격되며, 제2 단부까지 연장되어 제2 측방 전극에 전기적으로 접속되고, 적어도 제1 측방 전극은 제1 단부에서 적층체의 두께 방향 전체를 따라, 또한 한쪽의 절연층의 제1 에지 부분 상에서 연장되고, 제1 에지 부분은 상기 한쪽의 층상 전극에 도달하는 관통 구멍을 가지며, 관통 구멍은 상기 한쪽의 층상 전극과 제1 측방 전극을 전기적으로 접속하는 도전성 요소를 갖는 PTC 디바이스를 제공한다.

Description

PTC 디바이스{PTC DEVICE}

본 발명은 PTC 소자의 양측에 절연층이 적층된 적층체를 포함하는 PTC 디바이스, 상세하게는 표면 실장 가능한, 그러한 PTC 디바이스에 관한 것이다.

상술한 바와 같은 PTC 디바이스는, 다양한 전기 장치에 과전류가 흘렀을 경우, 그것을 구성하는 전기 요소, 예를 들어 2차 전지 셀 또는 전기 장치를 구성하는 회로를 보호하기 위해서, 보호 소자로서 널리 사용되고 있다. 또한, 그러한 전기 요소가 고장을 일으키고, 그 결과, 비정상적으로 높은 온도가 되었을 경우에 전기 장치를 흐르는 전류를 차단하기 위해서도, 보호 소자로서 널리 사용되고 있다.

그러한 PTC 디바이스는, 예를 들어 하기 특허문헌 1에 개시되고, 그 일례를 그 모식적 단면도로 도 8에 도시하였다. PTC 디바이스(200)는 PTC 소자(212) 및 그 양측에 배치된 제1 절연층(214a) 및 제2 절연층(214b)을 포함한다. PTC 소자(212)는 PTC 요소(210) 및 그 양측에 배치된 제1 층상(層狀) 전극(212a) 및 제2 층상 전극(212b)을 포함한다. 층상 전극(212a)은 제1 측방 전극(220)에, 층상 전극(212b)은 제2 측방 전극(222)에 접속되어 있다. 이러한 PTC 디바이스에 있어서, 제1 측방 전극(220) 및 제2 측방 전극(222)은 금속 도금층으로 형성되어 있다.

제1 측방 전극(220)은 PTC 요소(210)의 한쪽의 단부(end)에서 그 두께 방향의 전극 부분에 더하여, 제1 절연층(214a)의 상기 한쪽의 단부 부분 상에 위치하는 전극 부분(216) 및 제2 절연층(214b)의 상기 한쪽의 단부 부분 상에 위치하는 전극 부분(216)이 일체로 구성되어 있다. 제2 측방 전극(222)은 PTC 요소(210)의 다른 쪽의 단부에서 그 두께 방향의 전극 부분에 더하여, 제1 절연층(214a)의 상기 다른 쪽의 단부 부분 상에 위치하는 전극 부분(218) 및 제2 절연층(214b)의 상기 다른 쪽의 단부 부분 상에 위치하는 전극 부분(218)이 일체로 구성되어 있다. 전극 부분(216 및 218)의 중간 영역은, 땜납 마스크(224a 및 224b)(절연체)로 피복되어 있다.

미국 특허 제6,377,467호 명세서

상술한 PTC 디바이스를 사용하는 경우, 사용 시간이 경과함에 따라서, 디바이스가 적절하게 작동하지 않는 문제가 발생하는 일이 있는 것을 발견하였다. 이 문제에 대해서 검토를 진행한 결과, PTC 소자의 층상 전극과 측방 전극으로서의 금속 도금층 사이의 접속부에 있어서, 금속 도금층이 박리하기 쉬운 점에 문제의 원인이 있다는 결론에 도달하였다. 따라서, 상술한 바와 같은 PTC 디바이스를 대신해서 새로운 구조를 갖는 PTC 디바이스를 제공함으로써, 금속 도금층에 기인하는 박리의 문제를 피하는 것이 바람직하다는 생각에 이르렀다.

상술한 과제를 고려하면서, 상술한 구조를 갖는 PTC 디바이스에 대해서 예의 검토를 진행한 결과, 절연층의 단부 부분 상에 위치하는 전극 부분과 PTC 소자의 층상 전극을 직접 전기적으로 접속함으로써, 상술한 문제를 억제할 수 있는 것을 알아내어, 본 발명을 완성하기에 이르렀다. 이 직접적인 전기 접속은, 전극 부분과 층상 전극을 직접 접속하는 관통 구멍을 절연층에 형성하고, 그 관통 구멍에 도전성 요소를 형성함으로써 실시해도 좋다. 보다 구체적으로는, 도전성 금속의 층(예를 들어 도금층)을 관통 구멍을 규정하는 벽에 형성함으로써 실시해도 좋고, 다른 형태에서는, 도전성 페이스트와 같은 도전성 재료를 관통 구멍에 충전함으로써 실시해도 좋다.

따라서, 제1 요지에 있어서, 본 발명은

대향하는 제1 주표면 및 제2 주표면에 의해 규정되는 층상 PTC 요소, 및 제1 주표면 상에서 연장되는 제1 층상 전극 및 제2 주표면 상에서 연장되는 제2 층상 전극을 포함하는 PTC 소자, 및

제1 층상 전극을 개재하여 제1 주표면 상에 위치하는 제1 절연층 및 제2 층상 전극을 개재하여 제2 주표면 상에 위치하는 제2 절연층을 갖고,

제1 절연층, PTC 소자 및 제2 절연층이 이 순서로 적층된 적층체를 포함하는 PTC 디바이스로서,

적층체는 적층 방향(즉, 상하 방향)에 대하여 수직인 방향에서 제1 단부 및 제2 단부를 가지며, 또한 제1 단부 및 제2 단부에는 제1 측방 전극 및 제2 측방 전극이 각각 배치되고,

PTC 소자의 제1 층상 전극은 제1 측방 전극 및 제2 측방 전극으로부터 이격된 상태에서 연장되고,

PTC 소자의 제2 층상 전극은 제1 단부로부터 이격되며, 제2 단부까지 연장되어 제2 측방 전극에 전기적으로 접속되고,

적어도 제1 측방 전극은 제1 단부에서 적층체의 두께 방향 전체를 따라, 또한 제1 절연층의 제1 에지 부분(edge portion) 상에서 연장되고,

제1 에지 부분은 제1 층상 전극에 도달하는 관통 구멍(비아 홀이라고도 함)을 가지며, 관통 구멍은 제1 층상 전극과 제1 측방 전극을 전기적으로 접속하는 도전성 요소를 갖는

것을 특징으로 하는 PTC 디바이스를 제공한다.

제2 요지에 있어서, 본 발명은 상술 및 후술하는 본 발명의 PTC 디바이스를 포함하는 전기 장치를 제공한다. 그러한 전기 장치에는 전지 팩, USB, HDMI 등의 사용자 인터페이스 등이 포함되고, 본 발명의 PTC 디바이스는 회로 보호 소자, 과열 보호 소자 등으로서 기능한다.

본 발명의 PTC 디바이스에서는, 절연층에 형성한 관통 구멍 및 거기에 위치하는 도전성 요소에 의해 PTC 소자의 층상 전극이 측방 전극과 전기적으로 접속되어 있고, 층상 전극에 있어서의 접속부는 관통 구멍의 저면부와의 접촉면이 된다. 그 결과, 접속부가 실질적으로 선상이 되는, 층상 전극이 측방 전극에 직접 접속되어 있는 경우와 비교하여, 접속이 면 접촉에 의해 달성되는 본 발명의 PTC 디바이스는 접속부의 면적이 커진다. 접속부의 면적은 관통 구멍의 직경을 크게 하는 것, 및/또는 관통 구멍의 수를 증가시키는 것에 의해, 더욱 크게 할 수 있다. 또한, 접속부의 면적이 큰 것에 더하여, 도전성 요소가 PTC 요소로부터 격리되어 있기 때문에, 과전류나 과열에 의한 PTC 소자의 동작 시의 PTC 요소의 체적 팽창 수축으로부터 발생하는 기계적 응력을 완화하는 것이 가능하므로, 이들 전기적 접속부의 보다 적절한 유지가 확보된다고 생각된다.

도 1은 본 발명의 PTC 디바이스의 일 형태의 사시도를 모식적으로 도시한다.
도 2는 도 1에 도시한 PTC 디바이스의 단면도를 모식적으로 도시한다.
도 3은 본 발명의 다른 형태의 PTC 디바이스의 단면도를 모식적으로 도시한다.
도 4는 본 발명의 다른 형태의 PTC 디바이스의 단면도를 모식적으로 도시한다.
도 5는 본 발명의 다른 형태의 PTC 디바이스의 단면도를 모식적으로 도시한다.
도 6은 본 발명의 다른 형태의 PTC 디바이스의 단면도를 모식적으로 도시한다.
도 7은 본 발명의 다른 형태의 PTC 디바이스의 단면도를 모식적으로 도시한다.
도 8은 종래 기술의 PTC 디바이스의 단면도를 모식적으로 도시한다.

이어서, 도면을 참조하여, 본 발명의 PTC 디바이스를 더욱 상세하게 설명한다. 도 1에 본 발명의 PTC 디바이스의 바람직한 일 형태의 사시도를, 또한 도 2에 도 1의 PTC 디바이스의 일점쇄선으로 나타내는 중심선을 포함하는 수직 단면으로 절단했을 때 생기는 단면을, 각각 모식적으로 도시한다.

도 1에 도시하는 PTC 디바이스(10)는 PTC 소자(12) 및 그 상측에 위치하는 제1 절연층(14) 및 하측에 위치하는 제2 절연층(16)을 포함한다. PTC 소자(12)는 대향하는 제1 주표면(18) 및 제2 주표면(20)에 의해 규정되는 층상 PTC 요소(22), 및 제1 주표면(18) 상에서 연장되는 제1 층상 전극(24) 및 제2 주표면(20) 상에서 연장되는 제2 층상 전극(26)을 포함한다. 따라서, PTC 디바이스(10)는 제1 절연층(14), PTC 소자(12) 및 제2 절연층(16)이 이 순서로 적층된 적층체(28)를 포함하고, 제1 절연층(14)은 제1 층상 전극(24)을 개재하여 제1 주표면(18) 상에 위치하며, 제2 절연층(16)은 제2 층상 전극(26)을 개재하여 제2 주표면(20) 상에 위치한다.

적층체(28)는 적층 방향(즉, 도 2에서 화살표 A로 나타내는 상하 방향)에 대하여 수직인 방향에 대해서 제1 단부(30) 및 제2 단부(32)를 갖고, 또한 제1 단부(30) 및 제2 단부(32)에는 제1 측방 전극(34) 및 제2 측방 전극(36)이 각각 배치되어 있다.

도시한 바와 같이, PTC 소자(12)의 제1 층상 전극(24)은 제1 측방 전극(34) 및 제2 측방 전극(36)으로부터 이격된 상태에 있고, 또한 PTC 소자(12)의 제2 층상 전극(26)은 제1 측방 전극(34)으로부터 이격된 상태에 있지만, 제2 단부(32)까지 연장되어 제2 측방 전극(36)(보다 구체적으로는, 후술하는 적층체의 두께 방향 부분)에 전기적으로 접속되어 있다.

제1 측방 전극(34)은 제1 단부(30)에서 적층체(28)의 두께 방향 전체를 따라, 또한 제1 절연층(14)의 제1 에지 부분(38) 상에서 연장되고, 제1 에지 부분(38)은 제1 층상 전극(24)에 도달하는 관통 구멍(40)(비아 홀이라고도 함)을 가지며, 비아 홀(40)은 제1 층상 전극(24)과 제1 측방 전극(34)을 전기적으로 접속하는 도전성 요소(42)를 갖는다. 도전성 요소(42)는 비아 홀(40)을 규정하는 내벽 상에 형성된 금속 도금층이어도 좋다. 다른 형태에서는, 도전성 요소(42)는 비아 홀(40) 내에 충전된 도전성 조성물, 예를 들어 땜납 접착제, 땜납 페이스트, 도전성 접착제 등이어도 좋다.

도시한 형태에서 PTC 디바이스(10)는, 제1 측방 전극(34)은 적층체의 두께 방향을 따라서 연장될 뿐만 아니라, 그 일부분(44)이 제1 절연층(14)의 제1 에지 부분(38)을 따라 연장되고, 또한 다른 일부분(46)이 제2 절연층(16)의 제1 에지 부분(48)을 따라 연장되어 있다. 제2 측방 전극(36)도 제1 측방 전극과 마찬가지로, 적층체의 두께 방향을 따라서 연장될 뿐만 아니라, 그 일부분(50)이 제1 절연층(14)의 제2 에지 부분(52)을 따라 연장되고, 또한 다른 일부분(54)이 제2 절연층(16)의 제2 에지 부분(56)을 따라 연장되어 있다.

측방 전극은 모두, 절연층의 에지 부분에 대해서는, 그 위에 열 압착된 금속박(58) 및 그것에 도금한 구리층(60)으로 구성되고, 적층체의 두께 방향을 따르는 부분(62)에 대해서는, 적층체에 도금한 구리층으로 구성되어 있다. 도시한 형태에서는, 그러한 측방 전극은 그대로 노출되지 않도록, 예를 들어 도금함으로써, Ni/Sn층(64)으로 덮여 있다. 단, 적층체의 두께 방향에 대해서는, 단부에서 오목부를 형성하고 있는 부분에만 도금층이 형성되어 있다. 따라서, 도시한 형태에서는, 측방 전극은 모두 적층체의 두께 방향 부분(62)(단, 오목부만), 부분(44) 및 부분(46)으로 구성되어 있다.

도시한 PTC 디바이스는, 1개의 비아 홀(40)을 갖지만, 비아 홀의 수는 특별히 한정되는 것이 아니라, 복수 개, 예를 들어 2개 또는 그 이상을 형성해도 좋다. 또한, 비아 홀을 형성하는 위치도 특별히 한정되는 것은 아니지만, PTC 소자의 정격 전류를 크게 한다는 관점에서는, 측방 전극에 가까운 지점에 형성하는 것이 바람직하다. 예를 들어, 도 1에 있어서, 일점쇄선의 전방측과 대향하는 측에 1군데씩, 즉, 2군데에 형성해도 좋다.

도시한 PTC 디바이스(10)는 그것을 구성하는 요소를 순서대로 형성하여 도시한 바와 같이 구성할 수 있는 어느 적당한 방법에 의해 제조해도 좋다. 또한, 본 발명의 PTC 디바이스를 구성하는 요소는 모두 알려져 있으며, 당업자라면 적절한 재료 및 적절한 방법을 선택하여 각 요소를 형성할 수 있다.

예를 들어, 도시하는 PTC 디바이스가 (도 1에 있어서 파선으로 나타내는 바와 같이) 종횡으로 다수 연접(連接)한 상태의 PTC 디바이스 집합체를 형성하여, 그것을 X1으로 나타내는 직선을 포함하는 평면으로 절단하고, 다음으로 X2로 나타내는 직선을 포함하는 평면으로 절단하고, 다음으로 Y1으로 나타내는 직선을 포함하는 평면으로 절단하고, 마지막으로 Y2로 나타내는 직선을 포함하는 평면으로 절단함으로써 개별로 분할된 본 발명의 PTC 디바이스를 복수 제조하는 것이 바람직하다.

보다 상세하게는, 예를 들어 다음과 같이 해서 PTC 디바이스 집합체를 형성할 수 있다.

먼저, 층상 PTC 요소(22)를 구성하는 PTC 조성물의 압출 시트의 양측의 주표면에 층상 전극(24 및 26)을 구성하는 금속박을 겹치고, 이들을 일체로 열압착하여 PTC 소자 전구체 시트(「플라크」 또는 「플락」(plaque)이라고도 함)를 준비한다. PTC 집합체에 있어서의 제1 층상 전극 및 제2 층상 전극의 집합체를 형성하도록, 전구체 시트 양측의 금속박을 각각 소정한 바대로 에칭 제거하여, 층상 PTC 요소(22)의 소정의 지점을 노출시킨다. 즉, 도 2에 도시하는 바와 같이, 제1 층상 전극(24)에 대해서는 층상 PTC 요소(22)의 제1 단부(30)측 및 제2 단부(32)측을 노출시키고, 제2 층상 전극(26)에 대해서는 층상 PTC 요소(22)의 제1 단부(30)측만을 노출시킨다.

그 후, 전구체 시트의 각 측에 제1 절연층(14) 및 제2 절연층(16)을 구성하는 프리프레그(prepreg) 시트를 각각 적층하여 적층체의 집합체를 구성하고, 그 위에 적층체의 제1 절연층 및 제2 절연층의 단부에서 제1 측방 전극의 일부분(부분(44 및 46)) 및 제2 측방 전극의 일부분(부분(50 및 54))을 각각 최종적으로 구성하는 금속박을 겹치고, 이것을 가열하여 프리프레그 시트를 용융·경화시켜서 일체로 열압착한다.

이어서, 적층체의 두께 방향을 따라서 연장되는 제1 측방 전극(34) 및 제2 측방 전극(36)을 형성해야 할 벽 부분을 형성하도록, 예를 들어 기계적 드릴에 의해 원형의 단면을 갖는 관통부(45)(도 1 참조)를 형성한다. 또한, 예를 들어 레이저 CO₂ 조사를 사용하여 프리프레그층을 용융함으로써 소정의 지점에 비아 홀(40)을 형성하여 디스미어(desmear) 처리(잔류물 처리)를 실시한다. 그 후, 전구체 시트 전체를, 예를 들어 구리 도금하고, 금속박 상에 구리층을 형성한다. 이에 의해, 적층체의 양단부에서 적층체의 두께 방향을 따라서 연장되는 제1 측방 전극의 일부분(62) 및 제2 측방 전극의 일부분(62)이 구리층으로 형성된다. 또한, 구리층은 전구체 시트의 최외부에도 형성되고(이들이 최종적으로 부분(44, 46, 50 및 54)을 구성하게 됨), 또한 비아 홀(40)을 규정하는 벽부분 상에도 형성되며, 이것이 도전성 요소(42)로서 기능한다. 또한, 도전성 요소(42)는 비아 홀의 크기에 따라서는, 비아 홀이 구리에 의해 충전된 상태로 되는 경우도 있다.

이어서, PTC 디바이스의 제1 절연층 및 제2 절연층의 제1 에지 부분 및 제2 에지 부분 상에 위치하는, 제1 측방 전극 및 제2 측방 전극의 일부분의 소정의 형상에 따라, 구리 도금층 및 그 아래의 금속박을 에칭 제거하여 절연층이 소정의 형상으로 노출되어 있는 전구체 시트를 얻는다. 마지막으로, 필요에 따라 얻어진 전구체 시트 전체를, 예를 들어 Ni/Sn 도금 처리하고, 도 2로부터 이해할 수 있는 바와 같이, 노출되어 있는 구리 도금층의 표면에 Ni/Sn막(64)을 형성한 제1 측방 전극 및 제2 측방 전극을 얻어, PTC 디바이스 집합체가 완성된다. 이렇게 도금 처리함으로써, 땜납에 의한 기판 실장이 용이해지고, 특히 본 발명의 디바이스는 자동 실장 및 리플로우 납땜을 행하는 것이 가능하게 되기 때문에, 땜납에 의한 접속 신뢰성이 높은 데다가, 기판 실장의 비용 삭감에도 공헌할 수 있다. 또한, 노출되어 있는 절연층에는, 노출 면적이 넓기 때문에 도금층은 실질적으로 형성되지 않는다. 완성된 PTC 디바이스 집합체를, 상술한 바와 같이 도 1에 도시하는 파선 X1을 포함하는 면, X2를 포함하는 면, Y1을 포함하는 면 및 Y2를 포함하는 면을 따라 분할함으로써 개개의 본 발명의 PTC 디바이스를 얻는다.

도 3에, 본 발명의 다른 형태의 PTC 디바이스(70)를 도 2와 마찬가지로 모식적으로 도시한다. 도 3에는, 부호가 붙여져 있지 않은 요소가 있는데, 그러한 요소는 도 2에 있어서의 대응하는 요소와 실질적으로 동일한 것이다. 도 3에 도시한 형태에서는, 도 2에 도시하는 PTC 디바이스와 비교한 경우, PTC 소자(12)의 하방에 1개의 다른 PTC 소자(72) 및 그 하방에서 인접하는 제3 절연층(74)이 배치되고, 이것들도 적층체(28)를 구성하는 점에서 본질적으로 상이하다. 이 다른 PTC 소자(72)는 PTC 소자(12)와 마찬가지로, PTC 요소(76) 및 그 대향하는 제3 주표면(77) 및 제4 주표면(79)에 각각 배치된 제3 층상 전극(78) 및 제4 층상 전극(80)을 포함한다. 명백한 바와 같이 이 적층체(28)에 있어서, 제1 절연층(14), PTC 소자(12) 및 제2 절연층(16) 및 제2 절연층 상에 위치하는 다른 PTC 소자(72) 및 그것에 인접하는 제3 절연층(74)이 이 순서로 적층되고, 그 결과, 모든 PTC 소자가 절연층에 의해 끼워진 상태로 되어 있다.

단, 도 3에 도시한 형태에서는, 제1 측방 전극(34)이 도면의 좌측에 위치하며, 제2 측방 전극(36)이 도면의 우측에 위치하고, 다른 PTC 소자(72)의 제4 층상 전극(80)은 적층체의 제1 단부(30)까지 연장되어 제1 측방 전극(34)에 전기적으로 접속되며, 한편, 제2 단부(32)로부터 이격되고, 제3 층상 전극(78)은 적층체의 제1 단부(30)로부터 이격되며, 한편, 제2 단부(32)까지 연장되어 제2 측방 전극(36)에 전기적으로 접속되어 있다. 그 결과, 2개의 PTC 소자(12 및 72)는 전기적으로 병렬로 접속되어 있다.

상술한 바와 같은 다른 PTC 소자의 수는, 도 3에 도시하는 형태에서는 1이지만, 2 또는 그 이상(예를 들어 3, 4 또는 그 이상)이어도 좋고, 그 경우, 그러한 다른 PTC 소자에 인접하여 절연층이 존재하며, 그 결과, 모든 PTC 소자가 절연층에 끼워진 상태로 되어 있다. 예를 들어, PTC 소자(12)와 다른 PTC 소자(72) 사이에 적어도 1개의 PTC 소자를 배치하여, 모든 PTC 소자가 절연층에 의해 끼워지도록 구성한다.

모든 PTC 소자에 대해서, 그 층상 전극의 한쪽은 제1 측방 전극에, 다른 쪽은 제2 측방 전극에 전기적으로 접속되고, 그것에 의하여, 이들 PTC 소자는 전기적으로 병렬로 접속되어 있다. 이와 같이, PTC 소자를 병렬로 접속함으로써, PTC 디바이스의 정격 전류/정격 전압값은, 각 PTC 소자의 정격 전류/정격 전압값이 접속하는 PTC 소자의 수의 배수가 된다. 또한, 상술한 본질적으로 상이한 점을 제외하고는, 도 3에 도시하는 형태는 도 2에 도시하는 PTC 소자와 마찬가지이다.

도 4에, 본 발명의 다른 형태의 PTC 디바이스(90)를 도 2와 마찬가지로 모식적으로 도시한다. 도 4에는, 부호가 붙여져 있지 않은 요소가 있는데, 그러한 요소는, 도 2에 있어서의 대응하는 요소와 실질적으로 동일한 것이다. 도 4에 도시한 형태에서는, 도 2에 도시하는 PTC 디바이스와 비교한 경우, PTC 소자(12)의 층상PTC 요소(22)는 적층체(28)의 제1 단부(30)에서 절연부(92)에 의해 제1 측방 전극(34)으로부터 이격되어 있는 점에서 본질적으로 상이하다.

또한, PTC 소자 전구체 시트를 형성한 후에, 절연부(92)에 대응하는 부분에 관통부를 설치한 후, 전구체 시트의 양측에 제1 절연층(14) 및 제2 절연층(16)을 구성하는 프리프레그 시트를 각각 적층하여 적층체의 집합체를 구성하여, 그 위에 금속박을 겹치고, 이들을 가열하여 프리프레그 시트를 용융·경화시켜서 일체로 열 압착하면, 프리프레그 시트의 용융 수지가 관통부에 인입함으로써, 절연부(92)를 형성할 수 있다.

도 5에, 본 발명의 다른 형태의 PTC 디바이스(100)를 도 3과 마찬가지로 모식적으로 도시한다. 도 5에는, 부호가 붙여져 있지 않은 요소가 있는데, 그러한 요소는, 도 3에 있어서의 대응하는 요소와 실질적으로 동일한 것이다. 도 5에 도시한 형태에서는, 도 3에 도시하는 PTC 디바이스와 비교한 경우, PTC 소자(12)의 층상PTC 요소(22)는 적층체(28)의 제1 단부(30)에서 절연부(92)에 의해 제1 측방 전극(34)으로부터 이격되어 있는 점에서 본질적으로 상이하다. 이 절연부(92)는 도 4를 참조하여 앞서 설명한 것과 같아도 좋다.

도 6에, 본 발명의 다른 형태의 PTC 디바이스(110)를 도 2와 마찬가지로 모식적으로 도시한다. 도 6에는, 부호가 붙여져 있지 않은 요소가 있는데, 그러한 요소는, 도 2에 있어서의 대응하는 요소와 실질적으로 동일한 것이다. 도 6에 도시한 형태에서는, 도 2에 도시하는 PTC 디바이스와 비교한 경우, 제2 층상 전극(26)은 제2 측방 전극(36)으로부터 이격되어 있고, 제2 측방 전극(36)은 적층체(28)의 제2 단부(32)에서 적층체의 두께 방향 전체를 따라, 또한 제2 절연층(16)의 제2 에지 부분(56) 상에서 연장되고, 제2 에지 부분(56)은 제2 층상 전극(26)에 도달하는 제2 관통 구멍(41)(비아 홀이라고도 함)을 가지며, 비아 홀은 제2 층상 전극(26)과 제2 측방 전극(36)을 전기적으로 접속하는 도전성 요소(43)를 갖는 점에서 본질적으로 상이하다. 다시 말해, 제2 측방 전극(36)은 제1 측방 전극(34)과 실질적으로 동일하도록 구성되어 있다.

도 6에 도시한 형태에서는, 제1 절연층(14)의 제1 에지 부분(38) 상의 전극 부분(44) 및 제2 에지 부분(52) 상의 전극 부분(50), 및 제2 절연층(16)의 제1 에지 부분(48) 상의 전극 부분(46) 및 제2 에지 부분(56) 상의 전극 부분(54)의 길이는 실질적으로 동일하기 때문에, PTC 디바이스의 외관으로부터는, 표리의 판별이 용이하지 않은 경우가 있다. 이 판별을 용이하게 하기 위해서, 표시(마킹)를 절연층의 한쪽의 노출 표면에 형성하는 것이 유효하다. 도 6에 도시한 형태에서는, 그러한 마킹(112)을 제1 절연층(14)의 노출 표면에 형성하고 있다. 또한, 도 2 내지 도 5에 도시하는 PTC 소자에도 마킹(112)을 형성하고 있는데, 이들 형태에서는, 제1 절연층(14)의 제1 에지 부분(38) 상의 전극 부분(44) 및 제2 에지 부분(52) 상의 전극 부분(50)이 제2 절연층(16)(또는 최외측에 위치하는 다른 PTC 소자(72)에 인접하는 외측의 절연층(74))의 제1 에지 부분(48(또는 49)) 상의 전극 부분(46(또는 47)) 및 제2 에지 부분(56(또는 57)) 상의 전극 부분(54(또는 55))의 길이보다 명백하게 길기 때문에, 이들의 길이를 고려하면, PTC 디바이스의 표리의 판별이 용이하지만, 확실히 하기 위해, 이들 PTC 디바이스에도 마킹(112)을 표시하고 있다.

도 7에, 본 발명의 다른 형태의 PTC 디바이스(120)를 도 3과 마찬가지로 모식적으로 도시한다. 도 7에는, 부호가 붙여져 있지 않은 요소가 있는데, 그러한 요소는 도 3에 있어서의 대응하는 요소와 실질적으로 동일한 것이다. 도 7에 도시한 형태에서는, 도 3에 도시하는 PTC 디바이스와 비교한 경우, 다른 PTC 소자(72)의 외측에 제3 층상 전극(78)을 이격하여 절연층(74)이 존재하고, 제3 층상 전극(78)은 비아 홀(41)에 형성한 도전성 요소(43)를 통해서 제1 측방 전극(34)에 접속되어 있는 점에서 본질적으로 상이하다. 이 제3 층상 전극(78)은 제1 층상 전극(24)과 마찬가지로, 제1 측방 전극(34) 및 제2 측방 전극(36)으로부터 이격되고, 다른 PTC 소자(72) 내측의 제4 층상 전극(80)은 제2 층상 전극(26)과 마찬가지로, 제1 측방 전극(34)으로부터 이격된 상태에서, 제2 단부(32)까지 연장되어 제2 측방 전극(36)에 전기적으로 접속되어 있다. 그 결과, 제1 층상 전극(24) 및 제3 층상 전극(78)은 각각 도전성 요소(42 및 43)를 통해서 제1 측방 전극(34)에 접속되고, 한편, 제2 층상 전극(26) 및 제4 층상 전극(80)은 제2 측방 전극(36)에 접속되어 있다.

도 7에 도시한 형태에서는, 관통 구멍(41) 및 도전성 요소(43)를 제3 절연층(74)의 제1 에지 부분에 형성함으로써, 제3 층상 전극(78)은 제1 측방 전극(34)에 접속되어 있지만, 이 형태 대신에, 관통 구멍(41) 및 도전성 요소(43)를 제3 절연층(74)의 제2 에지 부분에 형성해도 좋다. 그 경우, 최외측의 PTC 소자의 제3 층상 전극(78)은 제2 측방 전극(36)에 접속되게 된다. 이 경우, 제4 층상 전극(80)은 제2 측방 전극(36)으로부터 이격되어, 제1 측방 전극(34)에 접속할 필요가 있다.

또한, 다른 PTC 소자는 2개 이상 존재해도 좋고, 그 경우, 상술한 제3 층상 전극(78)의 특징은 최외측에 위치하는 다른 PTC 소자에 적합하며, 나머지 다른 PTC 소자 각각에 대해서는, 한쪽의 층상 전극은 제2 단부로부터 이격되어, 제1 단부까지 연장되어 제1 측방 전극에 전기적으로 접속되고, 다른 쪽의 층상 전극은 제1 단부로부터 이격되어, 제2 단부까지 연장되어 제2 측방 전극에 전기적으로 접속되어 있다.

10: PTC 디바이스
12: PTC 소자
14: 제1 절연층
16: 제2 절연층
18: 제1 주표면
20: 제2 주표면
22: 층상 PTC 요소
24: 제1 층상 전극
26: 제2 층상 전극
28: 적층체
30: 제1 단부
32: 제2 단부
34: 제1 측방 전극
36: 제2 측방 전극
38: 제1 에지 부분
40: 관통 구멍
41: 제2 관통 구멍
42: 도전성 요소
43: 도전성 요소
44: 전극 부분
45: 관통부
46, 47: 전극 부분
48, 49: 제1 에지 부분
50: 전극 부분
52: 제2 에지 부분
54, 55: 전극 부분
56: 제2 에지 부분
58: 금속박
60: 구리층
62: 적층체의 두께 방향을 따르는 부분
64: Ni/Sn층
70: PTC 디바이스
72: PTC 소자
74: 제3 절연층
76: PTC 요소
77: 제3 주표면
78: 제3 층상 전극
79: 제4 주표면
80: 제4 층상 전극
90: PTC 디바이스
92: 절연부
100: PTC 디바이스
110: PTC 디바이스
112: 마킹
120: PTC 디바이스
200: PTC 디바이스
210: PTC 요소
212: PTC 소자
212a: 제1 층상 전극
212b: 제2 층상 전극
214a: 제1 절연층
214b: 제2 절연층
216: 전극 부분
218: 전극 부분
220: 제1 측방 전극
222: 제2 측방 전극
224a, 224b: 땜납 마스크

Claims

대향하는 제1 주표면 및 제2 주표면에 의해 규정되는 층상(層狀) PTC 요소, 및 제1 주표면 상에서 연장되는 제1 층상 전극 및 제2 주표면 상에서 연장되는 제2 층상 전극을 포함하는 PTC 소자, 및
제1 층상 전극을 개재하여 제1 주표면 상에 위치하는 제1 절연층 및 제2 층상 전극을 개재하여 제2 주표면 상에 위치하는 제2 절연층을 갖고,
제1 절연층, PTC 소자 및 제2 절연층이 이 순서로 적층된 적층체를 포함하는 PTC 디바이스로서,
적층체는 적층 방향(즉, 상하 방향)에 대하여 수직인 방향에서 제1 단부(end) 및 제2 단부를 가지며, 또한 제1 단부 및 제2 단부에는 제1 측방 전극 및 제2 측방 전극이 각각 배치되고,
PTC 소자의 제1 층상 전극은 제1 측방 전극 및 제2 측방 전극으로부터 이격된 상태에서 연장되고,
PTC 소자의 제2 층상 전극은 제1 단부로부터 이격되며, 제2 단부까지 연장되어 제2 측방 전극에 전기적으로 접속되고,
적어도 제1 측방 전극은 제1 단부에서 적층체의 두께 방향 전체를 따라, 또한 제1 절연층의 제1 에지 부분(edge portion) 상에서 연장되고,
제1 에지 부분은 제1 층상 전극에 도달하는 관통 구멍을 가지며, 관통 구멍은 제1 층상 전극과 제1 측방 전극을 전기적으로 접속하는 도전성 요소를 갖는 것을 특징으로 하는 PTC 디바이스.
제1항에 있어서,
대향하는 제3 주표면 및 제4 주표면에 의해 규정되는 다른 층상 PTC 요소, 및 제3 주표면 상에서 연장되는 제3 층상 전극 및 제4 주표면 상에서 연장되는 제4 층상 전극을 각각이 포함하는 적어도 1개의 다른 PTC 소자를 더 포함하고,
제1 절연층, PTC 소자 및 제2 절연층, 및 제2 절연층 상에 위치하는 적어도 1개의 다른 PTC 소자 및 적어도 1개의 다른 PTC 소자의 각각에 인접하는 다른 절연층이 이 순서로 적층되며, 그 결과, 모든 PTC 소자가 절연층에 끼워진 상태에 있는 적층체를 포함하고,
상기 적어도 1개의 다른 PTC 소자 각각의 제3 층상 전극은, 제1 단부로부터 이격되며, 제2 단부까지 연장되어 제2 측방 전극에 전기적으로 접속되고,
상기 적어도 1개의 다른 PTC 소자 각각의 제4 층상 전극은, 제2 단부로부터 이격되며, 제1 단부까지 연장되어 제1 측방 전극에 전기적으로 접속되어 있는 것을 특징으로 하는 PTC 디바이스.
제1항 또는 제2항에 있어서,
상기 PTC 소자의 층상 PTC 요소는, 적층체의 제1 단부에서 절연부에 의해 제1 측방 전극으로부터 이격되어 있는 것을 특징으로 하는 PTC 디바이스.
제1항에 있어서,
PTC 소자의 제2 층상 전극은, 제1 측방 전극 및 제2 측방 전극으로부터 이격된 상태에서 연장되고,
제2 측방 전극은, 제2 단부에서 적층체의 두께 방향 전체를 따라, 또한 제2 절연층의 제2 에지 부분 상에서 연장되고,
제2 에지 부분은 제2 층상 전극에 도달하는 제2 관통 구멍을 가지며, 관통 구멍은 제2 층상 전극과 제2 측방 전극을 전기적으로 접속하는 도전성 요소를 갖는 것을 특징으로 하는 PTC 디바이스.
제1항에 있어서,
대향하는 제3 주표면 및 제4 주표면에 의해 규정되는 다른 층상 PTC 요소, 및 제3 주표면 상에서 연장되는 제3 층상 전극 및 제4 주표면 상에서 연장되는 제4 층상 전극을 각각이 포함하는 적어도 1개의 다른 PTC 소자를 더 포함하고,
제1 절연층, PTC 소자 및 제2 절연층, 및 제2 절연층 상에 위치하는 적어도 1개의 다른 PTC 소자 및 적어도 1개의 다른 PTC 소자의 각각에 인접하는 다른 절연층이 이 순서로 적층되어, 그 결과, 모든 PTC 소자가 절연층에 끼워진 상태에 있는 적층체를 포함하고,
상기 적어도 1개의 다른 PTC 소자 중, 적층체의 최외측에 위치하는 PTC 소자이외의 각각의 PTC 소자의 제3 층상 전극은 제1 단부로부터 이격되며, 제2 단부까지 연장되어 제2 측방 전극에 전기적으로 접속되고,
상기 적어도 1개의 다른 PTC 소자 중, 적층체의 최외측에 위치하는 PTC 소자이외의 각각의 PTC 소자의 제4 층상 전극은 제2 단부로부터 이격되며, 제1 단부까지 연장되어 제1 측방 전극에 전기적으로 접속되고,
적층체의 최외측에 위치하는 PTC 소자는 그 PTC 요소의 외측에 제3 층상 전극을 이격하여 제3 절연층을 가지며, 제3 층상 전극은 제1 측방 전극 및 제2 측방 전극으로부터 이격되고,
적층체의 최외측에 위치하는 PTC 소자의 내측의 제4 층상 전극은 제1 측방 전극으로부터 이격된 상태에서, 제2 단부까지 연장되어 제2 측방 전극에 전기적으로 접속되고,
제1 측방 전극은 제1 단부에서 적층체의 두께 방향 전체를 따라, 또한 제1 절연층 및 제3 절연층의 제1 에지 부분 상에서 연장되고,
제3 절연층의 제1 에지 부분은, 적층체의 최외측에 위치하는 PTC 소자의 외측의 제3 층상 전극에 도달하는 관통 구멍을 가지며, 관통 구멍은 상기 제3 층상 전극과 제1 측방 전극을 전기적으로 접속하는 도전성 요소를 갖는 것을 특징으로 하는 PTC 디바이스.
제1항에 있어서,
대향하는 제3 주표면 및 제4 주표면에 의해 규정되는 다른 층상 PTC 요소, 및 제3 주표면 상에서 연장되는 제3 층상 전극 및 제4 주표면 상에서 연장되는 제4 층상 전극을 각각이 포함하는 적어도 1개의 다른 PTC 소자를 더 포함하고,
제1 절연층, PTC 소자 및 제2 절연층, 및 제2 절연층 상에 위치하는 적어도 1개의 다른 PTC 소자 및 적어도 1개의 다른 PTC 소자의 각각에 인접하는 다른 절연층이 이 순서로 적층되어, 그 결과, 모든 PTC 소자가 절연층에 끼워진 상태에 있는 적층체를 포함하고,
상기 적어도 1개의 다른 PTC 소자 중, 적층체의 최외측에 위치하는 PTC 소자이외의 각각의 PTC 소자의 제3 층상 전극은 제1 단부로부터 이격되며, 제2 단부까지 연장되어 제2 측방 전극에 전기적으로 접속되고,
상기 적어도 1개의 다른 PTC 소자 중, 적층체의 최외측에 위치하는 PTC 소자이외의 각각의 PTC 소자의 제4 층상 전극은 제2 단부로부터 이격되며, 제1 단부까지 연장되어 제1 측방 전극에 전기적으로 접속되고,
적층체의 최외측에 위치하는 PTC 소자는, 그 PTC 요소의 외측에 제3 층상 전극을 이격하여 제3 절연층을 가지며, 제3 층상 전극은 제1 측방 전극 및 제2 측방 전극으로부터 이격되고,
적층체의 최외측에 위치하는 PTC 소자의 내측의 제4 층상 전극은, 제2 측방 전극으로부터 이격된 상태에서, 제1 단부까지 연장되어 제1 측방 전극에 전기적으로 접속되고,
제2 측방 전극은 제2 단부에서 적층체의 두께 방향 전체를 따라, 또한 제3 절연층의 제2 에지 부분 상에서 연장되고,
제3 절연층의 제1 에지 부분은, 적층체의 최외측에 위치하는 PTC 소자의 외측의 제3 층상 전극에 도달하는 관통 구멍을 갖고, 관통 구멍은 상기 제3 층상 전극과 제1 측방 전극을 전기적으로 접속하는 도전성 요소를 갖는 것을 특징으로 하는 PTC 디바이스.
제5항 또는 제6항에 있어서, 상기 PTC 소자 및 다른 PTC 소자 중 적어도 1개의 층상 PTC 요소는, 적층체의 제1 단부 또는 제2 단부에서, 절연부에 의해 제1 측방 전극 또는 제2 측방 전극으로부터 이격되어 있는 것을 특징으로 하는 PTC 디바이스.