JP2003297604A - チップ型過電流保護素子 - Google Patents

チップ型過電流保護素子

Info

Publication number
JP2003297604A
JP2003297604A JP2002097820A JP2002097820A JP2003297604A JP 2003297604 A JP2003297604 A JP 2003297604A JP 2002097820 A JP2002097820 A JP 2002097820A JP 2002097820 A JP2002097820 A JP 2002097820A JP 2003297604 A JP2003297604 A JP 2003297604A
Authority
JP
Japan
Prior art keywords
layer
overcurrent protection
chip
resistance
protection device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002097820A
Other languages
English (en)
Inventor
Hisashi Kobuke
恆 小更
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2002097820A priority Critical patent/JP2003297604A/ja
Publication of JP2003297604A publication Critical patent/JP2003297604A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】リフロー時に有機ポリマーの融点を越える温度
の熱が加わった時に生じる熱変形により生じる抵抗値の
上昇を低減することができ、かつ少ない工程で製造でき
るチップ型過電流保護素子を提供する。 【解決手段】有機ポリマー中に導電性物質が分散された
正の抵抗温度特性を持つ抵抗層1と、該抵抗層1を挟む
少なくとも一対の電極2a、2bを有する正特性サーミ
スタ3からなる。正特性サーミスタ層3の両主面にシー
ト状の熱硬化型樹脂でなる補強層4a、4bを固着す
る。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、有機ポリマー中に
導電性物質を分散混合して正の抵抗温度特性(PTC特
性)を持たせたサーミスタにより構成されるチップ型過
電流保護素子に関する。
【0002】
【従来の技術】昨今のデジタル家電化、マルチメディア
化等により、パソコンを中心に各種機器が多く接続され
る傾向にある。特に、USBやIEEE1394等のイ
ンターフェイスは、今後の主力となるインターフェイス
として注目されている。それらのインターフェイスにお
いては、周辺機器に信号だけでなく、電源をも供給して
いる。一般的には、インターフェイスには一対の信号ラ
インと電源供給ラインとグランドラインとが接続され
る。よって、それらのシステムにおいては、従来からの
ノイズ伝播、輻射の対策だけではなく、各種の誤動作に
よる過電流に対しても対策が必要となっている。そのた
め、過電流保護素子を設けて対策している。また、この
ような過電流保護素子の形状は、一般的には、面実装が
可能なようにチップタイプをなし、リフロー半田付けに
より基板上に装着されている。
【0003】
【発明が解決しようとする課題】上述のように、リフロ
ーにより過電流保護素子を基板に表面実装する場合、過
電流保護素子はおおよそ230〜250℃程度の温度に
さらされる。このため、過電流保護素子は有機ポリマー
の融点以上の温度にさらされてしまい、その結果、熱変
形を起こして抵抗値がアップしてしまい、本来の性能を
劣化させてしまうという問題点がある。近年の鉛フリー
化の動きの中では半田のリフロー温度が上昇するので、
いままで以上に抵抗値がアップしてしまうおそれがあ
る。このような抵抗値アップを防ぐために樹脂に架橋処
理を施すことにより、耐熱性の向上を図っているが、ま
だ完全なものではない。
【0004】また、特開平9−320808号公報に
は、図4(C)に示すように、有機ポリマー中に導電性
物質が分散された正の抵抗温度特性を持つ抵抗層20を
挟む電極21a、21bにより正特性サーミスタを構成
し、その両側をアルミナでなる基板23a、23bで挟
んだ構成のものが開示されている。しかしながら、この
ようなアルミナのようなセラミックを用いた場合には、
基板23a、23bと抵抗層20との間に接着のための
樹脂層22a、22bを設けることが必要であり、工程
数が多くなる上、アルミナ等は加工が容易ではなく、製
造コストがかかるという問題点がある。
【0005】本発明は、このような従来技術の問題点に
鑑み、リフロー時に有機ポリマーの融点を越える温度の
熱が加わった時に生じる熱変形により生じる抵抗値の上
昇を抑制することができ、かつ少ない工程で製造できる
チップ型過電流保護素子を提供することを目的とする。
【0006】
【課題を解決するための手段】 本発明のチップ型過電
流保護素子は、有機ポリマー中に導電性物質が分散され
た正の抵抗温度特性を持つ抵抗層と、該抵抗層を挟む一
対の電極とを有する少なくとも1つの正特性サーミスタ
層を有するチップ型過電流保護素子であって、前記正特
性サーミスタ層の両主面にシート状の熱硬化型樹脂でな
る補強層を固着した層構造を少なくとも1つ有すること
を特徴とする。
【0007】本発明において、前記補強層の厚みは50
〜500μm(より好ましくは100〜200μm)と
することが好ましい。前記厚みが前記範囲未満であると
補強層としての働きが期待できず、一方、前記範囲を超
えると過電流保護素子の厚みが大きくなる。
【0008】このように、正特性サーミスタ層の両面を
熱硬化型樹脂でなる補強層で挟んだ構造とすることによ
り、リフロー時における変形を抑えることができ、リフ
ローによる抵抗値の上昇を抑制することができる。ま
た、本発明による補強層は、熱硬化型樹脂でなるため、
ポリマーでなる抵抗層をプリプレグとした状態で直接加
熱圧着させることが可能であり、アルミナ等のセラミッ
クでなる場合に比較して接着層が不要となり、工程数が
少なくてすむ上、加工も容易となる。
【0009】本発明において、前記抵抗層にガラスクロ
スを埋設することにより、前記リフローによる変形をよ
り良く抑えることができる。
【0010】また、本発明において、前記補強層にガラ
スクロスを埋設することにより、前記補強層のリフロー
による熱変形度合を小さくでき、製品寸法高さを低くす
るために、補強層を薄くした場合に、製造工程における
補強層の強度を確保することが容易となる。
【0011】また、本発明において、前記電極と前記抵
抗層との間に、正の抵抗温度特性を持たない導電性樹脂
層を介在させれば、電極と抵抗層との接触抵抗を小さく
することができ、その結果、チップとしての抵抗値を小
さくすることができる上、リフローによる抵抗値の増大
をより良く抑制することができる。
【0012】また、本発明において、前記補強層の前記
抵抗層との固着面を粗面化することにより、接触抵抗を
下げると共に、補強層と抵抗層との固着強度を大とする
ことができる。また、抵抗層のリフローによる変形をよ
り良く抑えることができる。
【0013】また、電極の前記抵抗層または導電性樹脂
層との固着面が粗面化することにより、接触抵抗を下
げ、電極と抵抗層または導電性樹脂層との固着強度を大
とする。また、抵抗層のリフローによる変形をより良く
抑えることができる。
【0014】また、本発明において、前記サーミスタ層
を複数層有し、補強層とサーミスタ層とが交互に形成さ
れ、かつ最上層、最下層にも補強層が形成された構造と
することにより、抵抗値が低く、かつリフローによる抵
抗値の増大が良好に抑えられた過電流保護素子が提供で
きる。
【0015】
【発明の実施の形態】 図1(A)、(B)はそれぞれ
本発明による過電流保護素子の一実施の形態を示す断面
図および平面図である。1は有機ポリマー中に導電性物
質が分散された正の抵抗温度特性を持つ抵抗層、2a、
2bはその両主面に固着して設けられた電極であり、こ
れらによりサーミスタ層3が形成される。4a、4bは
該サーミスタ層3の両主面に固着して設けられた補強
層、5a、5bは前記電極2a、2bの各一端に接続し
て設けられた外部接続用端子である。
【0016】前記抵抗層1は、有機ポリマーとして熱可
塑性の結晶性高分子(樹脂)が用いられ、例えばポリエ
チレン樹脂、ポリフッ化ビニリデン(PVDF)樹脂、
ポリプロピレン樹脂、エチレン酢酸ビニル共重合体、ア
イオノマ−のいずれかまたはこれらの共重合体である結
晶性樹脂の1種以上のもの等が用いられる。特にPVD
Fは自消性がある点において、着火の可能性のある箇所
において使用するものに適している。この抵抗層1の厚
みは好ましくは50μm〜2000μm、より好ましく
は100μm〜500μmである。
【0017】また、導電性物質としては、例えば銅、ニ
ッケル、アルミニウム、銀、パラジウム、チタン、タン
グステン等の金属やこれらの合金、導電性を有するホウ
化物、チッ化物、炭化物およびカーボンブラックが用い
られる。また、導電性物質の混合率は、所定値以上の導
電性を得るためにはこれらの導電材の添加量が20体積
%以上であることが好ましく、また、PTC特性を得る
ためには、50体積%以下であることが好ましい。前記
電極2a、2bの厚みは好ましくは5μm〜70μm、
より好ましくは18μm〜35μmである。
【0018】前記補強層4a、4bに用いる熱硬化型樹
脂としては、エポキシ樹脂、フェノール樹脂、ポリイミ
ド樹脂、ポリフェニレンオキサイド樹脂、ビスマレイミ
ドトリアジン樹脂、ポリビニルベンジルエーテル化合物
樹脂、ポリブタジエン樹脂等を1種以上含むものを用い
る。前記補強層4a、4bの厚みは好ましくは前記した
理由から50μm〜500μm、より好ましくは100
μm〜200μmである。勿論有機ポリマーおよび補強
層に用いる樹脂あるいは導電性物質として上記以外の他
の材質のものを用いることもできる。
【0019】図1(C)に示すように、抵抗層1に図示
のように双方にガラスクロス6aを埋設することによ
り、リフローによる変形をより良く抑えることができ
る。
【0020】また、補強層4a、4bにガラスクロス6
bを埋設することにより、前記補強層4a、4bのリフ
ローによる熱変形度合を小さくできる上、製品寸法高さ
を低くするために、補強層4a、4bを薄くした場合
に、製造工程における補強層4a、4bの強度を容易に
確保することができる。
【0021】図2(A)は前記抵抗層1用のシートを製
造する工程を示す図である。図示のように、粉末状の導
電性物質7と樹脂8とを混合してその混合物9から加熱
プレスにより抵抗層1用のシート1Aを作製する。図2
(A)ではシート1Aのうち、1個分については実線で
示し、他の部分を仮想線で示す。ガラスクロス6aを埋
設する場合には、導電性物質7と樹脂8と溶剤とを混合
して液状とし、その中に帯状のガラスクロスを浸漬し、
ロールに通した後、乾燥し、その後、加熱プレスにより
シート1Aを作製する。
【0022】図2(B)は補強層4a、4bおよび電極
2a、2bを形成するためのシート4の形成工程を示
す。4は片面に電極となる電解銅箔2を固着したガラス
エポキシ基板であり、この基板の銅箔2の面にフォトリ
ソ技術およびエッチングにより前記電極2aまたは2b
となるパターンを縦横に形成したものを得る。図2
(B)においてもチップ1個分について実線で示し、他
の部分を仮想線で示す。
【0023】図2(A)、(B)に示すようにして得た
シート1A、4を図1(A)の断面図で示すように電極
2a、2bの引き出し方向が交互配置となり、かつ電極
2a、2b間で抵抗層1となるシート1Aを挟むように
重ね、加熱加圧により接着する。その後、端子5a、5
bとなる箇所にドリルまたレーザによりスルーホールを
開け、無電解めっきにより銅を付け、さらに電解めっき
により端子5a、5bとなる金属膜を付着させる。その
後、スルーホールの中心を通る線と、それに直交する線
に沿って縦横に切断することにより、図1(A)、
(B)または図1(C)に示すチップ型過電流保護素子
を得る。
【0024】図3は抵抗層1と電極2a(2b)と、補
強層となるシート4との密着のための粗面構造を説明す
る図である。図3(A)に示すように、電極2a、2b
となる電解銅箔2の前記シート4との固着面には、電解
により粗面10が形成されているので、電解銅箔2はシ
ート4に強く固着されている。
【0025】次に図3(B)に示すように、銅箔2にフ
ォトリソ技術およびエッチングを施すことにより、電極
2a(2b)のパターンを形成する。これにより、銅箔
2が除去された部分に前記粗面10が露出する。
【0026】次に図3(C)に示すように電極2a、2
bの抵抗層1の固着面を、例えばプリント基板の工程に
用いられる黒化処理するように酸処理することにより粗
面11とする。そして、図3(D)に示すように、抵抗
層となる導電性物質を含む有機ポリマー(またはさらに
ガラスクロスを埋設した)からなるプリプレグとしての
シート1Aの両面をガラスエポキシ基板4で挟み、加熱
圧着する。
【0027】このように、抵抗層1(シート1A)と補
強層4a、4b(シート4)とを粗面10を介して固着
することにより、電極2a、2bの周囲が強く固着さ
れ、固着強度が上がる。また、電極2a、2bも粗面1
1に形成して抵抗層1を固着しているので、電極2a、
2bに対する抵抗層1の固着強度が上がる。このため、
リフローによる抵抗値の変化を小さくすることができ
る。
【0028】図4(A)は本発明による過電流保護素子
の他の実施の形態を示す断面図であり、前記電極2a、
2bと前記抵抗層1との間に、正の抵抗温度特性を持た
ない導電性樹脂層12a、12bを介在させたものであ
る。一般的に、導電性物質の添加量を60体積%以上と
することによってPTC特性を示さなくなる。該導電性
樹脂層12a、12bを形成する樹脂は抵抗層1を構成
するものと同じあるいは異なる前記した抵抗層1を構成
する樹脂でよく、また導電性材料としては、抵抗層1を
構成する導電性物質と同じかまたは異なる前記した導電
性物質が用いられる。
【0029】これらの導電性樹脂層12a、12bの形
成は、樹脂と導電性物質と有機溶剤により塗料化したも
のをスプレーや印刷等により塗布したり、樹脂と導電性
物質との混練物をシート状に成形した後、加熱加圧接着
により成形することにより行うことができる。
【0030】このような導電性樹脂層12a、12bを
設けることにより、有機ポリマーでなる抵抗層1と電極
2a、2bとの界面抵抗が小さくなり、しかもリフロー
による抵抗増大をより良く抑えることができる。
【0031】図5は本発明の過電流保護素子の他の実施
の形態を示すもので、(A)は層構造図、(B)は断面
図である。本実施の形態は、複数の抵抗層1a〜1cお
よび電極2a〜2fにより複数のサーミスタ層3a〜3
cを設け、これらのサーミスタ層3a〜3cを補強層4
a〜4dにより挟む構造としたものである。
【0032】このように、サーミスタを多層構造とする
ことにより、低い抵抗値の過電流保護素子を得ることが
できる。また、この場合も補強層4a〜4dにより、リ
フローによる抵抗値の増大を抑えることができる。図5
において、中間の補強層4b、4cを省略し、最上下層
の補強層4a、4dを設けた構造も実現できる。また、
前記導電性樹脂層12a、12bを電極2a〜2fと抵
抗層1a〜1cとの間に介在させた構造としてもよい。
【0033】
【実施例1】(単層タイプ) (1)PCT挙動を示す抵抗層の成形 図1(C)に示す構造の過電流保護素子を下記の工程によ
り得た。有機ポリマーとしてのPVDF(呉羽化学株式
会社製 KF1000)に対し、有機ポリマーと導電性
物質とのぬれ性向上のためのシランカップリング剤(信
越化学工業株式会社製 KBC1003)を、PVDF
100重量部に対して10重量部を加え、また、架橋反
応を促進させて耐熱性を向上させるための有機過酸化物
である2、5−ジメチル−2、5−ジ(t−ブチルパー
オキシン)ヘキシン−3を1重量部加えてNMP(N−
メチル−ピロリドン)溶液中に溶解させ、さらに導電性
物質としてのWC粉(日本新金属株式会社製 WC−
F、平均粒径0.65μm)を、そのポリマーとの混合
物中の含有率が最終的に30体積%となるように、攪拌
槽にて秤量混合し、さらに、スチールボールがメディア
として混入したボールミルによって塗料化を行った。
【0034】上述のような工程によって導電性物質を上
記混合物に適度に分散させた後、塗工槽に前記塗料化混
合物を入れておき、リールから繰り出されるガラスクロ
スを前記混合物中に浸漬し、その後、膜厚制御用ローラ
に通して膜厚を一定に制御する。その後、乾燥炉に通し
て前記NMP溶液を飛ばしてPVDFの乾燥を行うこと
により、PTC特性を有する導電性ポリマー(抵抗層)
用シートを得る。そしてこの導電性ポリマーを冷却後、
巻き取りリールに巻き取る。
【0035】次にリールに巻かれた導電性ポリマーを繰
り出しながらカッターにより一定幅に切断する。次にこ
のようにして得たシートを、200℃に加熱されたプレ
ス板にて、上下より、2MPaの圧力にて15分の間加
圧・加熱して0.2mmの厚みのシートに成形する。
【0036】(2)電極および補強層の形成 図1(B)、(C)に示すような電極2a、2bのパタ
ーニングを行ったガラスエポキシ基板4(通常のプリン
ト基板工程により作製したもの)を作製する。その後、
プリント基板工程により一般的に行われる黒化処理(酸
処理による粗面化)を行う。
【0037】(3)積層 前記(1)に記載したように切断、加熱、加圧成形した
抵抗層用シート1Aを、前記電極パターン2a、2b付
きのガラスエポキシ基板4による挟み込み、加熱加圧プ
レスにより(必要ならば真空プレスとする)、200℃
で、5MPaの圧力にて10分の間加圧・加熱して固着
した。
【0038】(4)端子の形成 さらにチップ両端の端子5a、5bとなるべき部分にド
リルによりスルーホールを形成し、めっき処理を行うこ
とにより、端子5a、5bとなるべき導体を形成した。
この場合のめっき構成としては、銅、ニッケル、金をこ
の順に形成した。
【0039】(5)切断 次に、スルーホールに金属をめっきした積層体を、カッ
ターにより、スルーホールの中心を通る切断線と、それ
に直交する切断線により、3216形状(縦3.2m
m、横1.6mm)のチップサイズに切り出した。
【0040】
【実施例2】(多層タイプ) 図5に示す3層のサーミスタ3a〜3cを有する構造の
過電流保護素子を下記の工程により作製した。前記実施
例1における前記(1)のPCT挙動を示す抵抗層の成
形、(2)の電極および補強層の形成、(3)積層、
(4)端子の形成、(5)切断の工程は、層数が異なる
点以外は、実施例1と同様にして行い、3216形状の
チップを作製した。
【0041】
【実施例3】(多層タイプ+導電性樹脂層)図5に示す
3層のサーミスタ3a〜3cを有する構造の過電流保護
素子において、図4(A)に示した導電性樹脂層13
a、13bを有するものを、導電性樹脂層12a、12
bを設ける点以外は実施例2と同様に作製した。導電性
樹脂層12a、12bを構成する樹脂としては、PVD
Fを用い、導電性物質としてはカーボンブラック(ケッ
チェンブラックEC600)を用い、その組成をPVD
F70体積%、カーボンブラック30体積%とした。そ
の導電性物質素体の比抵抗は0.001Ω・cmであっ
た。他の工程、組成は実施例3と同様とした。
【0042】
【実施例4】(単層タイプ)実施例1において、抵抗層
1の導電性物質としてWC粉の代わりにカーボンブラッ
ク(東海カーボン(株)製トーカブラック#4500)
を用い、その組成をカーボンブラック25体積%とした
以外は実施例1と同様に単層構造で過電流保護素子を作
製した。
【0043】
【比較例1】(単層タイプ+補強層なし)図4(B)に
示すように、抵抗層1の両側に電極2a、2bでなるサ
ーミスタ層の両側に絶縁用の20μm厚の保護膜14
a、14bを設けたものを作製した。この場合、前記実
施例1における(1)PCT挙動を示す抵抗層1の成形
は実施例1と同様に行った。また、電極2a、2bは、
抵抗層1と電解銅箔を200℃、3MPaで10分加熱
加圧することにより固着した後、パターニングすること
により形成した。保護膜14a、14bの形成は、パタ
ーニングした電極を有するシートの両面に、エポキシ樹
脂でなるレジストを印刷、硬化することにより形成し
た。切断は前記実施例と同様に3216形状で行った。
【0044】[評価]前記実施例1〜4、比較例1の初
期抵抗値とリフローによる抵抗変化率を求めた。リフロ
ー試験の条件は、予熱温度が150℃で100秒、ピー
ク温度230℃で50秒とした。リフロー抵抗変化率r
は下記の(1)式により算出した。 r=(R2-R1)/R1 …(1) ただしR2:リフロー後の抵抗値、R1:初期抵抗値 表1に前記実施例1〜4、比較例1における組成、初期
抵抗値、リフローによる抵抗変化率を示す。
【0045】表1に示すように、本発明による実施例1
〜4の場合、比較例1の場合に比較して、リフローによ
る抵抗の変化率が大幅に低下する(すなわちリフローに
よる抵抗値の増大が抑制される)ことが分かる。また、
実施例2、3の多層構造の場合、実施例1、4の単層構
造に比較して初期抵抗値が大幅に低くなった。また、実
施例3のように導電性樹脂層12a、12bを設けた場
合、これを有しない場合に比較してリフローによる抵抗
変化率が小さくなった。
【0046】
【表1】
【0047】
【発明の効果】本発明によれば、サーミスタ層の両側
に、リフロー時に抵抗層を構成する有機ポリマーの融点
を越える温度の熱が加わった時に生じる熱変形により生
じる抵抗値の上昇を低減することができる。また、多層
型チップの場合には、リフローにより大きな応力が発生
すると、電極引き出し部に断線が生じやすくなるが、熱
硬化型樹脂でサーミスタ層を挟むことにより、サーミス
タ層に変形応力が発生しにくくなり、信頼性の高い過電
流保護素子の実現が可能となる。
【0048】また、補強層として熱硬化性樹脂を用いて
いるので、セラミックを使用する場合に比較し、加工が
容易であり、しかもサーミスタ層をプリプレグの状態で
加熱圧着することにより、サーミスタ層と補強層との間
に接着層を塗布する工程を要することなく補強層の付設
工程を実施することができ、工程数が低減され、コスト
低減に寄与できる。
【図面の簡単な説明】
【図1】(A)は本発明による過電流保護素子の一実施
の形態を示す断面図、(B)はその平面図、(C)は本
発明による過電流保護素子の他の実施の形態を示す断面
図である。
【図2】(A)、(B)はそれぞれ図1(A)、(B)
の過電流保護素子の抵抗層用シート、補強層用シートの
製造工程の一例を示す図である。
【図3】(A)〜(D)は前記実施の形態の過電流保護
素子の接合部の断面構造を工程毎に示す断面図である。
【図4】(A)は本発明による過電流保護素子の他の実
施の形態を示す断面図、(B)は比較例の過電流保護素
子を示す断面図、(C)は従来の過電流保護素子を示す
断面図である。
【図5】(A)、(B)はそれぞれ本発明による過電流
保護素子の他の実施の形態を示す層構造図、断面図であ
る。
【符号の説明】
1、1a〜1c:抵抗層、2:銅箔、2a、2b:電
極、3、3a〜3c:サーミスタ層、4:補強層用シー
ト、4a〜4d:補強層、5a、5b:端子、6a、6
b:ガラスクロス、7:導電性物質、8:樹脂、9:混
練物、10、11:粗面、12a、12b:導電性樹脂

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】有機ポリマー中に導電性物質が分散された
    正の抵抗温度特性を持つ抵抗層と、該抵抗層を挟む一対
    の電極とを有する少なくとも1つの正特性サーミスタ層
    を有するチップ型過電流保護素子であって、 前記正特性サーミスタ層の両主面にシート状の熱硬化型
    樹脂でなる補強層を固着した層構造を少なくとも1つ有
    することを特徴とするチップ型過電流保護素子。
  2. 【請求項2】請求項1に記載のチップ型過電流保護素子
    において、 前記補強層が50〜500μmの厚みを有することを特
    徴とするチップ型過電流保護素子。
  3. 【請求項3】請求項1または2に記載のチップ型過電流
    保護素子において、 前記抵抗層にガラスクロスが埋設されていることを特徴
    とするチップ型過電流保護素子。
  4. 【請求項4】請求項1から3までのいずれかに記載のチ
    ップ型過電流保護素子において、 前記補強層にガラスクロスが埋設されていることを特徴
    とするチップ型過電流保護素子。
  5. 【請求項5】請求項1から4までのいずれかに記載のチ
    ップ型過電流保護素子において、 前記電極と前記抵抗層との間に、正の抵抗温度特性を持
    たない導電性樹脂層を介在させたことを特徴とするチッ
    プ型過電流保護素子。
  6. 【請求項6】請求項1から5までのいずれかに記載のチ
    ップ型過電流保護素子において、 前記補強層の前記抵抗層との固着面が粗面化されている
    ことを特徴とするチップ型過電流保護素子。
  7. 【請求項7】請求項1から6までのいずれかに記載のチ
    ップ型過電流保護素子において、 前記電極の前記抵抗層または導電性樹脂層との固着面が
    粗面化されていることを特徴とするチップ型過電流保護
    素子。
  8. 【請求項8】請求項1から7までのいずれかに記載のチ
    ップ型過電流保護素子において、 前記サーミスタ層を複数層有し、補強層とサーミスタ層
    とが交互に形成され、かつ最上層、最下層にも補強層が
    形成されていることを特徴とするチップ型過電流保護素
    子。
JP2002097820A 2002-03-29 2002-03-29 チップ型過電流保護素子 Pending JP2003297604A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002097820A JP2003297604A (ja) 2002-03-29 2002-03-29 チップ型過電流保護素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002097820A JP2003297604A (ja) 2002-03-29 2002-03-29 チップ型過電流保護素子

Publications (1)

Publication Number Publication Date
JP2003297604A true JP2003297604A (ja) 2003-10-17

Family

ID=29387775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002097820A Pending JP2003297604A (ja) 2002-03-29 2002-03-29 チップ型過電流保護素子

Country Status (1)

Country Link
JP (1) JP2003297604A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121049A (ja) * 2004-09-03 2006-05-11 Tyco Electronics Corp 酸素バリアコーティングを有する電気デバイス
EP2014143A2 (en) * 2006-04-14 2009-01-14 Bourns, Inc. Conductive polymer electronic devices with surface mountable configuration and methods for manufacturing same
JPWO2013018719A1 (ja) * 2011-07-29 2015-03-05 タイコエレクトロニクスジャパン合同会社 Ptcデバイス
WO2018131588A1 (ja) * 2017-01-13 2018-07-19 Littelfuseジャパン合同会社 Ptc素子により保護された機器
JP2022524185A (ja) * 2019-03-22 2022-04-28 リテルヒューズ エレクトロニクス (シャンハイ) カンパニー リミテッド ポリスイッチを含むptcデバイス

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015553A (ja) * 2004-09-03 2012-01-19 Tyco Electronics Corp 酸素バリアコーティングを有する電気デバイス
JP2006121049A (ja) * 2004-09-03 2006-05-11 Tyco Electronics Corp 酸素バリアコーティングを有する電気デバイス
US9697934B2 (en) 2006-04-14 2017-07-04 Bourns, Inc. Conductive polymer electronic devices with surface mountable configuration and methods for manufacturing same
EP2014143A2 (en) * 2006-04-14 2009-01-14 Bourns, Inc. Conductive polymer electronic devices with surface mountable configuration and methods for manufacturing same
JP2009533880A (ja) * 2006-04-14 2009-09-17 ブアンズ・インコーポレイテッド 面実装が可能な導電性ポリマー電子デバイスとその製造方法
US8542086B2 (en) 2006-04-14 2013-09-24 Bourns, Inc. Conductive polymer electronic devices with surface mountable configuration and methods for manufacturing same
JP2013254971A (ja) * 2006-04-14 2013-12-19 Bourns Inc 面実装が可能な導電性ポリマー電子デバイスとその製造方法
TWI427646B (zh) * 2006-04-14 2014-02-21 Bourns Inc 具表面可裝設配置之傳導聚合物電子裝置及其製造方法
JP2014140083A (ja) * 2006-04-14 2014-07-31 Bourns Inc 面実装が可能な導電性ポリマーptcデバイスとその製造方法
EP2014143A4 (en) * 2006-04-14 2015-03-11 Bourns Inc CONDUCTIVE POLYMER ELECTRONIC DEVICES HAVING SURFACE MOUNTING CONFIGURATION AND METHODS OF MANUFACTURING THE SAME
US9552909B2 (en) 2006-04-14 2017-01-24 Bourns, Inc. Conductive polymer electronic devices with surface mountable configuration and methods for manufacturing same
JPWO2013018719A1 (ja) * 2011-07-29 2015-03-05 タイコエレクトロニクスジャパン合同会社 Ptcデバイス
WO2018131588A1 (ja) * 2017-01-13 2018-07-19 Littelfuseジャパン合同会社 Ptc素子により保護された機器
CN110366762A (zh) * 2017-01-13 2019-10-22 力特电子(日本)有限责任公司 被ptc元件保护的机器
JPWO2018131588A1 (ja) * 2017-01-13 2019-11-07 Littelfuseジャパン合同会社 Ptc素子により保護された機器
US11309106B2 (en) 2017-01-13 2022-04-19 Liffelfuse Japan G. K. Device protected by PTC element
JP2022524185A (ja) * 2019-03-22 2022-04-28 リテルヒューズ エレクトロニクス (シャンハイ) カンパニー リミテッド ポリスイッチを含むptcデバイス

Similar Documents

Publication Publication Date Title
JP3051700B2 (ja) 素子内蔵多層配線基板の製造方法
JP3312723B2 (ja) 熱伝導シート状物とその製造方法及びそれを用いた熱伝導基板とその製造方法
CN108364786B (zh) 积层陶瓷电容器及其制造方法
JP2003110243A (ja) プリント基板およびその製造方法
JP2008544551A (ja) 受動的電気物品
WO2018072292A1 (zh) 电路保护组件
JP2008103640A (ja) 多層配線基板
JP3199664B2 (ja) 多層配線基板の製造方法
JP2003297604A (ja) チップ型過電流保護素子
JP2001160509A (ja) 複合電子部品
JP3416594B2 (ja) Ptcサーミスタおよびその製造方法
CN212570572U (zh) 一种可有效提高长期环境稳定性的ptc过流保护器件
WO2018113059A1 (zh) 具有外部电气测试点的电路保护组件
JP4720194B2 (ja) プリント配線板の製造方法
JP4752281B2 (ja) 抵抗素子内蔵プリント配線板
JP4354047B2 (ja) ビア充填用導電ペースト組成物
JP2000077849A (ja) 配線基板とその製造方法
JP4453325B2 (ja) 電子部品内蔵基板の製造方法
JP2003297605A (ja) チップ型過電流保護素子
WO2024139788A1 (zh) 一种表面贴装过流保护元件
JP2000277922A (ja) 多層プリント配線板及びその製造方法
JPH10178249A (ja) 配線基板およびその製造方法
JP7409512B2 (ja) 配線基板及び多層配線基板
JP2004179362A (ja) 配線基板およびこれを用いた電子装置
JPS63278396A (ja) 回路保護機能を有するプリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050323

A977 Report on retrieval

Effective date: 20070810

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20070904

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080108