CN104853518A - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN104853518A
CN104853518A CN201510085004.9A CN201510085004A CN104853518A CN 104853518 A CN104853518 A CN 104853518A CN 201510085004 A CN201510085004 A CN 201510085004A CN 104853518 A CN104853518 A CN 104853518A
Authority
CN
China
Prior art keywords
insulating barrier
pad
path
pcb
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510085004.9A
Other languages
English (en)
Other versions
CN104853518B (zh
Inventor
朴忠植
金材华
申铉乾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020140018131A external-priority patent/KR102172678B1/ko
Priority claimed from KR1020140020573A external-priority patent/KR102163289B1/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN104853518A publication Critical patent/CN104853518A/zh
Application granted granted Critical
Publication of CN104853518B publication Critical patent/CN104853518B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

本发明涉及一种印刷电路板及其制造方法。根据本发明实施方案的印刷电路板包括：绝缘层；绝缘层的顶表面上的第一焊盘；绝缘层的底表面上的第二焊盘；以及通路，通路形成在绝缘层中并且具有连接至第一焊盘的一个表面和连接至第二焊盘的与所述一个表面相反的表面，其中通路包括至少部分彼此交叠的多个通路部。

Description

印刷电路板及其制造方法
相关申请的交叉引用
本申请要求韩国专利申请第10-2014-0018131号(2014年2月17日提交)和第10-2014-0020573号(2014年2月21日提交)的优先权。二者的全部内容通过引用合并到本文中。
技术领域
本公开内容涉及印刷电路板及其制造方法。
背景技术
印刷电路板(PCB)是通过使用导电材料(例如铜(Cu))在电绝缘基板上印刷电路图案而形成的，并且指的是电子部件即将安装在其上之前的板。换言之，PCB指的是这样的电路板：电子部件的安装位置已确定，并且在平板的表面上固定地印刷将电子部件彼此连接的电路图案，以便在平板上密集安装数种类型的许多电子器件。
近来，随着电子行业的发展，对具有价格竞争力和短的交货周期的高功能和小尺寸电子元件的需求有所增加。为此，PCB制造商采用半加成法(SAP)以满足PCB的轻薄化和高紧密性的趋势。
同时，在PCB中形成有用于层之间的导电的导电通路(via)。此外，近来，通过考虑PCB的散热性能已经开发了具有比标准条的尺寸大的尺寸的大通路(也被称为条通路)。
也就是说，在无芯基板的情况下，根据散热性能可以确定RF值、CW增益、CW输出和CW效率。在PCB的情况下，从封装件的最上层到最下层形成堆叠通路(stack via)以容易地散热。
图1至图3是示出了根据相关技术的PCB的通路结构的截面图。图1示出了根据相关技术的标准堆叠通路结构，图2示出了根据相关技术的棒型通路结构，并且图3示出了根据相关技术的棱锥型通路结构。
参照图1，PCB包括：彼此连接的多个绝缘层1；设置在两个不同绝缘层之间的层内焊盘(inner layer pad)2；形成在最上面的绝缘层和最下面的绝缘层的表面上的层外焊盘3；以及分别形成在绝缘层1中的多个通路。
通路包括以预定间隔彼此间隔开的第一通路4、第二通路5、第三通路6和第四通路7。第一通路4至第四通路7通常连接至层内焊盘2和层外焊盘3。
参照图2，PCB包括：彼此连接的多个绝缘层1；设置在两个不同绝缘层之间的层内焊盘12；形成在最上面的绝缘层和最下面的绝缘层的表面上的层外焊盘13；以及分别形成在绝缘层11中的通路14。
通路14具有比标准通路的宽度更宽的宽度。例如，通路14可以具有与图1所示的第一通路4至第四通路7的宽度的总和相对应的宽度。
如图2的下部所示，通过用金属材料镀覆具有宽的圆柱形状的通孔，通路14可以具有与通孔相对应的形状。
参照图3，PCB包括：彼此连接的多个绝缘层21；设置在两个不同绝缘层之间的层内焊盘22；形成在最上面的绝缘层和最下面的绝缘层的表面上的层外焊盘23；以及分别形成在绝缘层21中的通路24。
形成在绝缘层21中的通路24可以具有相互不同的宽度。
例如，形成在中部绝缘层中的通路可以具有第一宽度，形成在上部绝缘层中的通路可以具有比第一宽度更宽的第二宽度，并且形成在下部绝缘层中的通路可以具有比第一宽度更宽的第三宽度。此时，第三宽度可以比第二宽度更宽。
然而，棒型通路或棱锥型通路具有比标准堆叠通路的体积相对大的体积和长的长度，所以在镀覆过程中可能发生凹陷。
图4示出了根据相关技术的通路。
参照图4，通路可以具有中心区域比外围区域低的凹形D，并且凹形被称为凹陷现象。
根据相关技术，执行数次镀覆过程以消除凹陷现象。然而，如果执行数次镀覆过程，则产品的订货至交货的时间(lead time)可能增加。
发明内容
本发明实施方案提供了一种具有新颖结构的印刷电路板和制造该印刷电路板的方法。
此外，本发明实施方案提供了具有新颖结构的通孔、通路和包括该通路的印刷电路板以及制造该印刷电路板的方法。
本发明实施方案的技术目的可以不限于上述目的，并且从下面的描述中本发明实施方案的其他技术目的对于本领域技术人员而言将是明显的。
根据本发明实施方案的印刷电路板包括：绝缘层；绝缘层的顶表面上的第一焊盘；绝缘层的底表面上的第二焊盘；以及通路，该通路形成在绝缘层中并且具有连接至第一焊盘的一个表面和连接至第二焊盘的与所述一个表面相反的表面，其中通路包括至少部分彼此交叠的多个通路部。
绝缘层可以包括多个绝缘层并且通路可以形成为穿过多个绝缘层。
包括通路部的通路的上部截面可以具有连环形状(loop shape)。
通路可以包括形成为穿过绝缘层的第一通路部；和与第一通路部相邻并且形成为穿过绝缘层的第二通路部。
第一通路部和第二通路部的上部截面可以具有圆形形状。
第一通路部的至少一部分可以与第二通路部的至少一部分交叠。
绝缘层可以包括：基础绝缘层；基础绝缘层上的至少一个上部绝缘层；以及基础绝缘层下的至少一个下部绝缘层，其中可以在基础绝缘层的顶表面和底表面的至少之一上形成基础焊盘。
通路可以包括形成为穿过上部绝缘层的上部通路和形成为穿过下部绝缘层的下部通路，其中上部通路的顶表面可以直接接触第一焊盘，上部通路的底表面可以直接接触基础焊盘，下部通路的顶表面可以直接接触基础焊盘，并且下部通路的底表面可以直接接触第二焊盘。
上部绝缘层和下部绝缘层的至少之一可以包括多个层，并且上部通路或下部通路可以形成为穿过多个层。
第一焊盘可以形成在至少一个上部绝缘层中的最上面的绝缘层的顶表面上，第二焊盘可以形成在至少一个下部绝缘层中的最下面的绝缘层的底表面上，上部通路和下部通路可以基于基础焊盘的位置来区分，并且除了第一焊盘、第二焊盘和基础焊盘以外，基础绝缘层、上部绝缘层和下部绝缘层可以不具有与上部通路和下部通路连接的焊盘。
此外，根据本发明实施方案的制造印刷电路板的方法包括：制备绝缘层；形成穿过绝缘层的顶表面和底表面的通孔；以及通过用金属材料填充通孔来形成通路，其中通孔包括至少部分彼此交叠的多个通孔，并且通路包括分别填充在通孔中并且与通孔对应的多个通路部。
制备绝缘层可以包括制备具有堆叠结构的多个绝缘层，并且可以通过同时打开绝缘层来形成通孔。
形成通孔可以包括形成穿过绝缘层的顶表面和底表面的第一通孔；以及形成与第一通孔相邻的第二通孔，其中第二通孔与第一通孔可以至少部分地交叠。
第一通孔和第二通孔可以分别具有圆形截面形状。
该方法还可以包括：在绝缘层上形成连接至通路的顶表面的第一焊盘；以及在绝缘层下形成连接至通路的底表面的第二焊盘。
制备绝缘层可以包括：制备基础绝缘层，在基础绝缘层的至少一个表面上具有基础焊盘；在基础绝缘层上层叠上部绝缘层；以及在基础绝缘层下层叠下部绝缘层，其中所述通路可以包括形成为穿过上部绝缘层的上部通路和形成为穿过下部绝缘层的下部通路。
上部绝缘层可以包括多个上部绝缘层并且上部通路可以形成为穿过多个上部绝缘层。
下部绝缘层可以包括多个下部绝缘层并且下部通路可以形成为穿过多个下部绝缘层。
上部通路的顶表面可以直接接触第一焊盘，上部通路的底表面可以直接接触基础焊盘，下部通路的顶表面可以直接接触基础焊盘，并且下部通路的底表面可以直接接触第二焊盘。
第一焊盘可以形成在至少一个上部绝缘层中的最上面的绝缘层的顶表面上，第二焊盘可以形成在至少一个下部绝缘层中的最下面的绝缘层的底表面上，上部通路和下部通路可以基于基础焊盘的位置来区分，并且除了第一焊盘、第二焊盘和基础焊盘以外，基础绝缘层、上部绝缘层和下部绝缘层可以不具有与上部通路和下部通路连接的焊盘。
根据本发明实施方案，可以开发具有新颖形状的通孔并且可以制造具有通路的PCB，使得可以减少订货至交货的时间并且可以节省生产成本。
此外，根据本发明实施方案，可以在多个层中同时形成通路，所以可以改进形成在层中的通路的对准。
另外，根据本发明实施方案，可以借助具有新颖形状的通路消除凹陷现象，所以可以提高PCB的可靠性。
此外，根据本发明实施方案，除了基础焊盘之外的另外的焊盘可以不是必需的，所以在设计PCB时可以增加自由度。
另外，根据本发明实施方案，可以通过同时打开多个层来形成通孔，并且可以通过填充通孔来形成通路，所以可以减少订货至交货的时间并且可以节省生产成本。
此外，根据本发明实施方案，由于可以在多个层中同时形成通路，所以可以改进形成在层中的通路的对准。
附图说明
图1至图3是示出了根据相关技术的PCB的通路结构的截面图。
图4是示出了根据相关技术的通路的图。
图5是示出了根据第一实施方案的PCB的截面图。
图6是图5所示的通路的截面图。
图7是图5所示的通路的示图。
图8至图17是依次示出了根据第一实施方案的PCB的制造方法的截面图。
图18是示出了根据第二实施方案的PCB的截面图。
图19至图21是依次示出了根据第二实施方案的PCB的制造方法的截面图。
图22是示出了根据第三实施方案的PCB的截面图。
图23至图27是依次示出了根据第三实施方案的图22所示的PCB的制造方法的截面图。
图28是示出了根据第四实施方案的PCB的截面图。
图29至图31是依次示出了根据第四实施方案的图28所示的PCB的制造方法的截面图。
图32是示出了根据第五实施方案的PCB的截面图。
图33至图35是依次示出了根据第五实施方案的图32所示的PCB的制造方法的截面图。
具体实施方式
下文中，将参照附图详细描述实施方案，以使本领域技术人员可以容易地利用实施方案。然而，实施方案不限于上述内容，而是可以具有各种变型。
在下面的描述中，当预定部分“包括”预定元件时，预定部分不排除其他元件，而是还可以包括其他元件，除非存在具体的相反描述。
为了方便或清楚的目的，附图中所示的各个层的厚度和尺寸可以放大、省略或示意性绘制。此外，元件的尺寸不完全反映实际尺寸。整个附图中相同的附图标记将指代相同的元件。
在对实施方案的描述中，应理解，当层、膜、区域或板被称为在另一层、另一膜、另一区域或另一板“上”或“下”时，其可以“直接”或“间接”在其它层、膜、区域、板上，或者也可以存在一个或更多个中间层。相反，如果一个部分直接位于另一部分上，这指的是在该部分和另一部分之间不存在中间部分。
图5是示出了根据第一实施方案的印刷电路板(PCB)的截面图。
参照图5，PCB 100可以包括：绝缘基板，其具有第一绝缘层110、第二绝缘层120、第三绝缘层130、第四绝缘层140、第五绝缘层150和第六绝缘层160；形成在最上面的绝缘层的表面上的第一焊盘170；形成在最下面的绝缘层的表面上的第二焊盘180；以及通路190，该通路填充在形成为穿过最上面的绝缘层和最下面的绝缘层的通孔中。
第一绝缘层110、第二绝缘层120、第三绝缘层130、第四绝缘层140、第五绝缘层150和第六绝缘层160可以构成绝缘板并且可以包括热固性或热塑性聚合基板、陶瓷基板、有机无机复合基板或玻璃纤维浸渍基板。如果绝缘层包括聚合树脂，则绝缘层可以包括环氧绝缘树脂，例如FR-4、双马来酰亚胺三嗪(BT)或味之素构建膜(Ajinomoto Build up Film，ABF)。可替代地，绝缘层可以包括聚酰亚胺基树脂，但实施方案不限于此。
第一绝缘层110、第二绝缘层120、第三绝缘层130、第四绝缘层140、第五绝缘层150和第六绝缘层160可以包括相同的材料，并且优选地，可以包括仅由树脂形成的绝缘片。
第一绝缘层110可以为基础绝缘层。基础绝缘层可以指在包括第一绝缘层110、第二绝缘层120、第三绝缘层130、第四绝缘层140、第五绝缘层150和第六绝缘层160的堆叠结构中首先形成的绝缘层。
虽然在附图中未示出，但是可以在第一绝缘层110、第二绝缘层120、第三绝缘层130、第四绝缘层140、第五绝缘层150和第六绝缘层160的至少之一的表面上形成电路图案。
电路图案可以通过制造印刷电路板的典型方法(例如，加成法、减成法、改性半加成法(MSAP)和半加成法)来形成，并且将省略其细节。
此外，虽然在附图中未示出，但是可以形成层间导电通路以连接形成在第一绝缘层110、第二绝缘层120、第三绝缘层130、第四绝缘层140、第五绝缘层150和第六绝缘层160中的至少之一的表面上的电路图案。
电路图案和层间导电通路可以通过本领域公知技术来形成，并且电路图案和层间导电通路基本上可以是PCB的必需的元件，所以将省略其详细的说明和描述。
在作为绝缘层中的最上面的层的第四绝缘层140的顶表面上形成第一焊盘。第一焊盘170可以连接至通路190的一个表面。
此外，第一焊盘170可以具有比通路190的宽度更宽的宽度。优选地，第一焊盘170可以扩展至第四绝缘层140的表面。
在第一焊盘170上可以附接热元件，并且由热元件产生的热可以通过第一焊盘170和通路190传导至形成在最下面的层上的第二焊盘180。
在作为绝缘层中的最下面的层的第六绝缘层160的底表面上可以形成第二焊盘180。与第一焊盘170类似，第二焊盘180可以连接至通路190。优选地，通路190的一个表面可以连接至第一焊盘170，并且通路190的另一表面可以连接至第二焊盘180。
通路190可以形成在绝缘层中。
通路190可以通过在形成为穿过绝缘层的通孔(稍后描述)中填充金属材料来形成。
通路190可以具有彼此连接的多个部分。
此外，除了图7所示的通路的圆形形状外，通路190的顶表面和底表面可以具有预定形状。
优选地，通路190可以具有连环形状(雪人、花生或数字8)，这可以通过交叠多个圆形来获得。
换言之，在绝缘层中具有圆形形状的多个通孔可以彼此交叠，并且交叠的通孔可以具有连环形状。
可以将金属材料填充在具有上述形状的通孔中，并且可以以将金属材料填充在通孔中的方式形成通路190。
下文中，将参照附图更详细地描述通路190的形状。
图6是图5所示的通路的截面图，并且图7是图5所示的通路的示图。
参照图6，通路190可以包括第一通路部191、第二通路部192、第三通路部193、第四通路部194和第五通路部195。
虽然在附图中示出了通过交叠五个通路部形成的通路190，但是实施方案不限于此。通路部的数目可以增加或减少。也就是说，通路部的数目可以根据各个通路部的宽度和最终制造的通路190的宽度是可调整的。
第一通路部191、第二通路部192、第三通路部193、第四通路部194和第五通路部195可以具有圆形截面形状。
此外，第一通路部191可以具有与第二通路部192交叠的第一区域。换言之，第一通路部191可以与第二通路部192部分交叠。
另外，第二通路部192可以具有与第一通路部191交叠的一个区域和与第三通路部193交叠的另一区域。也就是说，第二通路部192可以具有与第三通路部193交叠的第二区域197。
此外，第三通路部193可以具有与第二通路部192交叠的一个区域和与第四通路部194交叠的另一区域。也就是说，第三通路部193可以具有与第四通路部194交叠的第三区域198。
另外，第四通路部194可以具有与第三通路部193交叠的一个区域和与第五通路部195交叠的另一区域。也就是说，第四通路部194可以具有与第五通路部195交叠的第四区域199。
因此，第一通路部191可以具有不与其他通路部交叠的第一截面和与第二通路部192交叠的第二截面。
此外，第二通路部192可以具有不与其他通路部交叠的第一截面、与第一通路部191交叠的第二截面和与第三通路部193交叠的第三截面。
另外，第三通路部193可以具有不与其他通路部交叠的第一截面、与第二通路部192交叠的第二截面和与第四通路部194交叠的第三截面。
此外，第四通路部194可以具有不与其他通路部交叠的第一截面、与第三通路部193交叠的第二截面和与第五通路部195交叠的第三截面。
另外，第五通路部195可以具有不与其他通路部交叠的第一截面和与第四通路部194交叠的第二截面。
由于彼此部分交叠的第一通路部191至第五通路部195可以具有圆形截面形状，所以包括第一通路部191至第五通路部195的通路190可以具有连环形状。
同时，第一通路部191至第五通路部195可以包括形成在第一绝缘层110中的第一截面、形成在第二绝缘层120中的第二截面、形成在第三绝缘层130中的第三截面、形成在第四绝缘层140中的第四截面以及形成在第五绝缘层150中的第五截面。
在这种情况下，第一通路部191至第五通路部195的第一截面至第五截面可以在彼此直接接触的同时彼此一体形成。
根据本发明实施方案，通路190具有连环截面形状，所以可以消除在镀覆过程中出现的凹陷现象，使得可以减少订货至交货的时间并且可以节省生产成本。
图8至图17是依次示出了根据第一实施方案的制造PCB的方法的截面图。
参照图8，关于多个绝缘层进行成层(lay-up)处理。
优选地，首先制备第一绝缘层110。然后，在第一绝缘层110上层叠第二绝缘层120，在第二绝缘层120上层叠第三绝缘层130，在第三绝缘层130上层叠第四绝缘层140，在第四绝缘层140上层叠第五绝缘层150，并且在第五绝缘层150上层叠第六绝缘层160。
此时，虽然在附图中未示出，但是在绝缘层的成层处理期间可以形成多个电路图案和层间导电通路，层间导电通路将形成在互不相同的层上的电路图案彼此连接。
电路图案可以通过制造印刷电路板的典型方法(如加成法、减成法、改性半加成法(MSAP)和半加成法)来形成，并且将省略其细节。
此外，层间导电通路可以通过在通孔中填充金属材料来形成，通孔可以通过机械法、激光法和化学法中的至少一种来形成。
然后，参照图9，形成穿过包括第一绝缘层110至第六绝缘层160的绝缘基板的顶表面和底表面的通孔200。
形成通孔200的过程可以分成多个步骤。下文中，将更加详细地描述形成通孔200的过程。
参照图10，形成穿过包括第一绝缘层110至第六绝缘层160的绝缘基板的顶表面和底表面的第一通孔210。
可以通过借助使用圆形钻(drill)的机械法形成第一通孔210。
由此，第一通孔210可以具有形成在第四绝缘层140中的一个表面和延伸至第六绝缘层160的另一端。
参照图11，形成穿过包括第一绝缘层110至第六绝缘层160的绝缘基板的顶表面和底表面的第二通孔220。
在形成第二通孔220时，第二通孔220的一部分可以与之前形成的第一通孔210交叠。
换言之，将用于形成第二通孔220的圆形钻置于第四绝缘层140的顶表面上，并且圆形钻的一部分可以与之前形成的第一通孔210交叠。也就是说，圆形钻的一部分可以置于之前打开的第一通孔210上。
因此，可以在第二通孔220与第一通孔210之间的交叠区域处形成第一区域215。
参照图12，形成穿过包括第一绝缘层110至第六绝缘层160的绝缘基板的顶表面和底表面的第三通孔230。
在形成第三通孔230时，第三通孔230的一部分可以与之前形成的第二通孔220交叠。
换言之，将用于形成第三通孔230的圆形钻置于第四绝缘层140的顶表面上，并且圆形钻的一部分可以与之前形成的第二通孔220交叠。也就是说，圆形钻的一部分可以置于之前打开的第二通孔220上。
因此，可以在第三通孔230与第二通孔220之间的交叠区域处形成第二区域225。
参照图13，形成穿过包括第一绝缘层110至第六绝缘层160的绝缘基板的顶表面和底表面的第四通孔240。
在形成第四通孔240时，第四通孔240的一部分可以与之前形成的第三通孔230交叠。
因此，可以在第四通孔240与第三通孔230之间的交叠区域处形成第三区域235。
参照图14，形成穿过包括第一绝缘层110至第六绝缘层160的绝缘基板的顶表面和底表面的第五通孔250。
在形成第五通孔250时，第五通孔250的一部分可以与之前形成的第四通孔240交叠。
因此，可以在第五通孔250与第四通孔240之间的交叠区域处形成第四区域245。
将通过上述方法形成的第一通孔210、第二通孔220、第三通孔230、第四通孔240和第五通孔250彼此结合以形成一个通孔200。在这种情况下，通孔200可以具有连环截面形状。
参照图15，在通孔200中填充金属材料以形成通路190。此外，在第四绝缘层140的顶表面上形成第一焊盘170，并且在第六绝缘层160的底表面上形成第二焊盘180。
通路190可以包括选自Cu、Ag、Sn、Au、Ni和Pd中的任意一种，并且可以通过化学镀方案、电镀方案、丝网印刷方案、溅射方案、蒸镀方案、喷墨方案和点胶方案(dispensing scheme)中的任意一种或其组合来形成。
优选地，通路190可以通过电镀方案形成。
如果通过电镀方案形成通路190，则可以在形成通路190之前先形成镀覆层(未示出)。镀覆层可以形成在最上面的绝缘层的顶表面上、形成在通孔200的内壁上以及形成在最下面的绝缘层的底表面上。
此外，镀覆层的一部分可以构成第一焊盘170和第二焊盘180。
同时，由于通孔200具有大的面积，所以通路190可以如下配置：
参照图16，当在通孔200中进行镀覆时，对图16中所示的A部分进行镀覆。换言之，当在通孔200中进行镀覆时，可以从每个通孔的边缘区域进行镀覆。
如果在具有上述形状的通孔200中进行镀覆，则与其他部分相比，通孔之间的接触部分会变窄(突出)，所以与其他部分相比，在接触部分上会集中更多的电子，使得与其他部分相比，镀覆生长速率会增加。
此外，如图17所示，如果镀覆继续，则可以在图16的B部分和A部分中填充金属材料，使得可以最终形成通路190。
图18是示出了根据第二实施方案的PCB的截面图。
参照图18，PCB 300可以包括第一绝缘层310、第二绝缘层320、第三绝缘层330、第四绝缘层340、第五绝缘层350、第六绝缘层360、第一焊盘312、第二焊盘314、第三焊盘322、第四焊盘332、第五焊盘342、第六焊盘352、第七焊盘362、第一通路316、第二通路324、第三通路334、第四通路344、第五通路354和第六通路364。
除了焊盘和通路部外，图18所示的PCB 300与图5所示的PCB 100相同，所以下面的描述将专注于不同的部分上。
根据第二实施方案的通路可以形成在各个绝缘层中。
也就是说，与在层叠所有的绝缘层之后一次形成通路的第一实施方案不同，第二实施方案可以关于各个绝缘层形成通路。
由此，虽然在第一实施方案中仅形成一个通路，但是在第二实施方案中可以对于每个绝缘层形成通路，并且通路的数目可以对应于绝缘层的数目。
第一通路316至第六通路364的形状可以与形成在根据第一实施方案的PCB中的通路190的形状相同，所以将省略其具体描述。
图19至图21是依次示出了根据第二实施方案的制造PCB的方法的截面图。
参照图19，制备第一绝缘层310，并且在第一绝缘层310中形成第一通路316、第一焊盘312和第二焊盘314。
根据第二实施方案，形成第一通路316、第一焊盘312和第二焊盘314的方法可以与形成通路190、第一焊盘170和第二焊盘180的方法相同，所以将省略其具体描述。
然后，参照图20，在第一绝缘层310上形成第二绝缘层320，并且在第一绝缘层310下面形成第五绝缘层350。
此外，形成关于第二绝缘层320和第五绝缘层350的第三焊盘322、第六焊盘352、第二通路324和第五通路354。
然后，参照图21，分别形成第三绝缘层330、第四绝缘层340、第六绝缘层360、第四焊盘332、第五焊盘352、第七焊盘362、第三通路334、第四通路344和第六通路364。
此外，虽然已经描述了通路包括第一通路316至第六通路364，但这仅为了说明性目的。通路可以包括形成在基础绝缘层上方的上部通路和形成在基础绝缘层下面的下部通路。
稍后将更详细地描述通路。
根据本发明实施方案，可以开发具有新颖形状的通孔并且可以制造具有通路的PCB，使得可以减少订货至交货的时间并且可以节省生产成本。
此外，根据实施方案，可以在多个层中同时形成通路，所以可以改进形成在层中的通路的对准。
另外，根据实施方案，可以借助具有新颖形状的通路消除凹陷现象，所以可以提高PCB的可靠性。
图22是示出了根据第三实施方案的PCB的截面图。
参照图22，PCB 100可以包括第一绝缘层410、第二绝缘层420、第三绝缘层430、第四绝缘层440、第五绝缘层450、第六绝缘层460、基础焊盘415、第一通路470、第二通路480、第一层外焊盘490和第二层外焊盘495。第一层外焊盘490可以是第一焊盘并且第二层外焊盘495可以是第二焊盘。
此外，基于第一焊盘，第一绝缘层410、第二绝缘层420、第三绝缘层430、第四绝缘层440、第五绝缘层450和第六绝缘层460可以分为基础绝缘层、上部绝缘层和下部绝缘层，稍后将更详细地描述。
第一绝缘层410、第二绝缘层420、第三绝缘层430、第四绝缘层440、第五绝缘层450和第六绝缘层460可以构成绝缘板并且可以包括热固性或热塑性聚合物基板、陶瓷基板、有机无机复合基板或玻璃纤维浸渍基板。如果绝缘层包括聚合树脂，则绝缘层可以包括环氧绝缘树脂，例如FR-4、双马来酰亚胺三嗪(BT)或味之素构建膜(ABF)。可替代地，绝缘层可以包括聚酰亚胺基树脂，但实施方案不限于此。
第一绝缘层410、第二绝缘层420、第三绝缘层430、第四绝缘层440、第五绝缘层450和第六绝缘层460可以包括相同的材料，并且优选地，可以包括仅由树脂形成的绝缘片。
第一绝缘层410可以为基础绝缘层。基础绝缘层可以指在包括第一绝缘层410、第二绝缘层420、第三绝缘层430、第四绝缘层440、第五绝缘层450和第六绝缘层460的叠层结构中首先形成的绝缘层。
可以在第一绝缘层410的一个表面上形成基础焊盘415。
基础焊盘415可以通过制造印刷电路板的典型方法(例如，加成法、减成法、改性半加成法(MSAP)和半加成法)来形成，并且将省略其细节。
基础焊盘415可以由包括铜的金属形成。
可以在第一绝缘层410上依次层叠第二绝缘层420、第三绝缘层430和第四绝缘层440。
可以在第一绝缘层410下依次层叠第五绝缘层450和第六绝缘层460。
此外，可以在形成在基础焊盘415上方的绝缘层中形成第一通孔475，并且可以在形成在基础焊盘415下面的绝缘层中形成第二通孔485。
第一通孔475形成在第二绝缘层420、第三绝缘层430和第四绝缘层440中。
第一通孔475可以通过同时打开第二绝缘层420、第三绝缘层430和第四绝缘层440来形成。
也就是说，第一绝缘层410可以为基础绝缘层，并且第二绝缘层420、第三绝缘层430和第四绝缘层440可以为上部绝缘层。
由此，形成在第二绝缘层420、第三绝缘层430和第四绝缘层440中的第一通孔475的宽度可以与上部绝缘层的通孔的宽度和下部绝缘层的通孔的宽度相对应。
换言之，形成在第二绝缘层420中的通孔的上部宽度与形成在第三绝缘层430中的通孔的下部宽度相同。
另外，形成在第三绝缘层430中的通孔的上部宽度与形成在第四绝缘层440中的通孔的下部宽度相同。
另外，在第二绝缘层420、第三绝缘层430和第四绝缘层440中形成第一通路470。也就是说，用金属材料填充第一通孔475以形成第一通路470。
第一通路470可以在第二绝缘层420、第三绝缘层430和第四绝缘层440中一次形成。
也就是说，第一通路470可以形成为穿过第二绝缘层420、第三绝缘层430和第四绝缘层440，所以形成在第二绝缘层420、第三绝缘层430和第四绝缘层440中的通路可以是一体的。
此外，形成在第二绝缘层420中的第一通路470的底表面可以直接接触基础焊盘415的顶表面，并且形成在第二绝缘层420中的第一通路470的顶表面直接接触形成在第三绝缘层430中的第一通路470的底表面。
此外，形成在第二绝缘层420中的第一通路470的上部宽度与形成在第三绝缘层430中的第一通路470的下部宽度相等。
形成在第三绝缘层430中的第一通路470的顶表面直接接触形成在第四绝缘层440中的第一通路470的底表面。
此外，形成在第三绝缘层430中的第一通路470的上部宽度与形成在第四绝缘层440中的第一通路470的下部宽度相等。
另外，接触第一通路470的顶表面的第一层外焊盘490形成在第四绝缘层440的顶表面上。
也就是说，根据实施方案，在包括多个绝缘层的堆叠结构中不存在除了基础焊盘415之外的焊盘。此外，上述层外焊盘可以形成在最外面的绝缘层的露出的表面上。
在第一绝缘层410、第五绝缘层450和第六绝缘层460中形成第二通孔485。
也就是说，第一绝缘层410、第五绝缘层450和第六绝缘层460可以设置在基础焊盘415下，并且第二通孔485可以形成在第一绝缘层410、第五绝缘层450和第六绝缘层460中。
可以通过同时打开第一绝缘层410、第五绝缘层450和第六绝缘层460形成第二通孔485。
由此，形成在第一绝缘层410、第五绝缘层450和第六绝缘层460中的第二通孔485的宽度可以与上部绝缘层的通孔的宽度和下部绝缘层的通孔的宽度相对应。
换言之，形成在第一绝缘层410中的通孔的下部宽度与形成在第五绝缘层450中的通孔的上部宽度相同。
另外，形成在第五绝缘层450中的通孔的下部宽度与形成在第六绝缘层460中的通孔的上部宽度相同。
此外，第二通路480形成在第一绝缘层410、第五绝缘层450和第六绝缘层460中。也就是说，用金属材料填充第二通孔485以形成第二通路480。
第二通路480可以在第一绝缘层410、第五绝缘层450和第六绝缘层460中一次形成。
也就是说，第二通路480可以形成为穿过第一绝缘层410、第五绝缘层450和第六绝缘层460，所以形成在第一绝缘层410、第五绝缘层450和第六绝缘层460中的通路可以是一体的。
此外，形成在第一绝缘层410中的第二通路480的顶表面直接接触基础焊盘415的底表面，并且形成在第五绝缘层450中的第二通路480的顶表面直接接触形成在第一绝缘层410中的第二通路480的底表面。
此外，形成在第五绝缘层450中的第二通路480的上部宽度与形成在第一绝缘层410中的第二通路480的下部宽度相等。
形成在第六绝缘层460中的第二通路480的顶表面直接接触形成在第五绝缘层450中的第二通路480的底表面。
此外，形成在第六绝缘层460中的第二通路480的上部宽度与形成在第五绝缘层450中的第二通路480的下部宽度相等。
另外，接触第二通路480的底表面的第二层外焊盘495形成在第六绝缘层460的底表面上。
同时，第一通路470的宽度可以从接触基础焊盘415的一个表面到其另一表面逐渐增加。也就是说，第一通路470可以具有上部宽度大于下部宽度的梯形形状。
第二通路480的宽度可以从接触基础焊盘415的一个表面到其另一表面逐渐增加。也就是说，第二通路480可以具有下部宽度大于上部宽度的梯形形状。
鉴于整体结构，第二通路480可以具有比第一通路470的宽度更宽的宽度。
第一通路170和第二通路180可以包括选自Cu、Ag、Sn、Au、Ni和Pd中的任意一种，并且可以通过化学镀方案、电镀方案、丝网印刷方案、溅射方案、蒸镀方案、喷墨方案和点胶方案中的任意一种或其组合来形成。
同时，形成在基础焊盘415上方的绝缘层可以为上部绝缘层并且形成在基础焊盘415下面的绝缘层可以为下部绝缘层。
由于基础焊盘415形成在用作基础绝缘层的第一绝缘层410上，所以第一绝缘层410可以包括在下部绝缘层中。
此时，第一层外焊盘490形成在至少一个上部绝缘层的最上面的绝缘层(即，第四绝缘层)上，第二层外焊盘495形成在至少一个下部绝缘层的最下面的绝缘层(即，第六绝缘层)上，并且作为上部通路和下部通路的第一通路470和第二通路480基于基础焊盘415的位置来区分。
此外，除了第一层外焊盘、第二层外焊盘和基础焊盘外，不存在与基础绝缘层、上部绝缘层和下部绝缘层上的第一通路和第二通路连接的焊盘。
此外，虽然上面没有描述，但是第一通路170和第二通路180可以具有与图5所示的通路190的形状相同的形状。
也就是说，第一通路470可以具有与图5所示的通路190相同的柱形形状，所以第一通路470可以包括彼此部分交叠的多个通路部。
与第一通路470类似，第二通路480可以包括彼此部分交叠的多个通路部。
根据实施方案，除了基础焊盘之外的另外的焊盘可以不是必需的，所以在设计PCB时可以增加自由度。
另外，根据实施方案，可以通过一次打开多个层来形成通孔，并且可以通过填充通孔来形成通路，所以可以减少订货至交货的时间并且可以节省生产成本。
此外，根据实施方案，由于可以在多个层中同时形成通路，所以可以改进形成在层中的通路的对准。
图23至图27是依次示出了根据第三实施方案的图22所示的PCB的制造方法的截面图。
参照图23，制备作为PCB的芯元件的第一绝缘层410，并且在第一绝缘层410的顶表面上形成基础焊盘415。
然后，参照图24，在第一绝缘层410的顶表面上依次形成多个绝缘层(上部绝缘层)，并且在第一绝缘层410的底表面上依次形成多个绝缘层(下部绝缘层)。
换言之，当形成基础焊盘415时，在第一绝缘层410上层叠第二绝缘层420。此外，在层叠有第二绝缘层420的情况下，在第二绝缘层420上层叠第三绝缘层430。另外，在层叠有第三绝缘层430的情况下，在第三绝缘层430上层叠第四绝缘层440。
此外，在第一绝缘层410下面层叠第五绝缘层450。另外，在层叠有第五绝缘层450的情况下，在第五绝缘层450下面层叠第六绝缘层460。
然后，参照图25，同时打开形成在基础焊盘415上方的绝缘层以形成第一通孔475。
也就是说，同时打开形成在基础焊盘415上方的第二绝缘层420、第三绝缘层430和第四绝缘层440以露出基础焊盘415的顶表面。
可以通过机械法、激光法和化学法中的至少一种来形成第一通孔475。
如果通过机械法形成第一通孔475，则可以使用铣削方案(millingscheme)、钻孔方案(drill scheme)或镂铣方案(routing scheme)。如果通过激光法形成第一通孔475，则可以使用UV激光器方案或CO2激光器方案。如果通过化学法形成第一通孔475，则可以通过使用化学制品如氨基硅烷或酮来同时打开第二绝缘层420、第三绝缘层430和第四绝缘层440。
同时，根据激光法，将光能量集中在材料的表面上，使得可以通过熔化和蒸镀材料的一部分而将材料的一部分切割成期望的形状，并且可以通过计算机程序容易地对复杂形状进行处理。
此外，根据激光法，可以将材料切割成0.005mm的直径并且用于加工的厚度范围可以是宽的。
优选使用CO2激光器作为激光处理钻。CO2激光器可以仅处理绝缘层并且基础焊盘415可以用作阻挡器，所以可以同时打开第二绝缘层420、第三绝缘层430和第四绝缘层440，使得可以使基础焊盘415的顶表面暴露于外部。
然后，通过同时打开形成在基础焊盘415下面的绝缘层来形成第二通孔485。
也就是说，同时打开形成在基础焊盘415下面的第一绝缘层410、第五绝缘层450和第六绝缘层460以露出基础焊盘415的底表面。
可以通过机械法、激光法和化学法中的至少一种来形成第二通孔485。
如果通过机械法形成第二通孔485，则可以使用铣削方案、钻孔方案或镂铣方案。如果通过激光法形成第二通孔485，则可以使用UV激光器方案或CO2激光器方案。如果通过化学法形成第二通孔485，则可以通过使用化学制品如氨基硅烷或酮来同时打开第一绝缘层410、第五绝缘层450和第六绝缘层460。
然后，参照图26，在已经形成第一通孔475和第二通孔485的情况下，在第四绝缘层440的顶表面上和在第六绝缘层460的底表面上形成外部电路图案(未示出)。此时，在第四绝缘层440的顶表面上形成第一层外焊盘490以露出第一通孔475并且在第六绝缘层460的底表面上形成第二层外焊盘495以露出第二通孔485。
之后，如图27所示，在第一通孔475中填充金属糊料以形成填充在第一通孔475中的第一通路470。
形成穿过第二绝缘层420、第三绝缘层430和第四绝缘层440的第一通路470。作为形成为穿过第二绝缘层420、第三绝缘层430和第四绝缘层440的第一通路470可以是一体的。
此外，在第二通孔485中填充金属糊料以形成填充在第二通孔485中的第二通路480。
形成穿过第一绝缘层410、第五绝缘层450和第六绝缘层460的第二通路480。作为形成为穿过第一绝缘层410、第五绝缘层450和第六绝缘层460的第二通路480可以是一体的。
图28是示出了根据第四实施方案的PCB的截面图。
参照图28，PCB 500可以包括第一绝缘层510、第二绝缘层520、第三绝缘层530、第四绝缘层540、第五绝缘层550、第六绝缘层560、基础焊盘515、第一通路570、第二通路580、第一层外焊盘590和第二层外焊盘595。
除基础焊盘515的位置以外，根据第四实施方案的PCB与根据第三实施方案的PCB大体相同。
此外，取决于根据第四实施方案的PCB的基础焊盘515的位置，第一通路570和第二通路580的形状可以与形成在第三实施方案的PCB中的第一通路470和第二通路480的形状不同。
也就是说，基础焊盘515形成在PCB 500的第一绝缘层510的底表面上。
此外，第二绝缘层520、第三绝缘层530、第四绝缘层540和第五绝缘层550依次层叠在第一绝缘层510上。
此外，仅第六绝缘层560形成在第一绝缘层510下面。
由此，可以形成穿过第一绝缘层510、第二绝缘层520、第三绝缘层530、第四绝缘层540和第五绝缘层550的第一通路570。
此外，仅在第六绝缘层560上形成第二通路580。
图29至图31是依次示出了根据第四实施方案的图28所示的PCB的制造方法的截面图。
参照图29，制备作为PCB的芯元件的第一绝缘层510并且在第一绝缘层510的底表面上形成基础焊盘515。
然后，参照图30，在第一绝缘层510的顶表面上依次形成多个绝缘层，并且在第一绝缘层510的底表面上形成一个绝缘层。
换言之，在形成基础焊盘515时，在第一绝缘层510上层叠第二绝缘层520。此外，在层叠有第二绝缘层520的情况下，在第二绝缘层520上层叠第三绝缘层530。另外，在层叠有第三绝缘层530的情况下，在第三绝缘层530上层叠第四绝缘层540。此外，在层叠有第四绝缘层540的情况下，在第四绝缘层540上层叠第五绝缘层550。
此外，在第一绝缘层510下面层叠第六绝缘层560。
然后，同时打开形成在基础焊盘515上方的绝缘层以形成第一通孔575。
也就是说，同时打开作为形成在基础焊盘515上方的上部绝缘层的第一绝缘层510、第二绝缘层520、第三绝缘层530、第四绝缘层540和第五绝缘层550以露出基础焊盘515的顶表面。
此外，打开形成在基础焊盘515下面的第六绝缘层560以形成露出基础焊盘515的底表面的第二通孔585。
然后，参照图31，在已形成第一通孔575和第二通孔585的情况下，在第一通孔575中填充金属糊料以形成填充在第一通孔575中的第一通路570。此时，在第一通路570的上端处形成延伸至第五绝缘层550的表面的第一层外焊盘590。
此外，在第二通孔585中填充金属糊料以形成填充在第二通孔585中的第二通路580。
图32是示出了根据第五实施方案的PCB的截面图。
参照图32，PCB 600可以包括第一绝缘层610、第二绝缘层620、第三绝缘层630、第四绝缘层640、第五绝缘层650、第六绝缘层660、基础焊盘515、第一通路670、第二通路680、第一层外焊盘690和第二层外焊盘695。
除基础焊盘615的位置以外，根据第五实施方案的PCB与根据第三实施方案和第四实施方案的PCB大体相同。
此外，取决于根据第五实施方案的PCB的基础焊盘615的位置，第一通路670和第二通路680的形状可以不同于形成在第三实施方案和第四实施方案的PCB中的第一通路和第二通路的形状。
也就是说，基础焊盘615形成在PCB 600的第一绝缘层610的顶表面上。
此外，仅第二绝缘层620层叠在第一绝缘层610上。
此外，第三绝缘层630、第四绝缘层640、第五绝缘层650和第六绝缘层660形成在第一绝缘层610下面。
由此，第一通路670独自地(exclusively)形成在第二绝缘层620中并且第二通路680形成为穿过第一绝缘层610、第三绝缘层630、第四绝缘层640、第五绝缘层650和第六绝缘层660。
图33至图35是依次示出了根据第五实施方案的图32所示的PCB的制造方法的截面图。
参照图33，制备作为PCB的芯元件的第一绝缘层610并且在第一绝缘层610的顶表面上形成基础焊盘615。
然后，参照图34，在第一绝缘层610的顶表面上形成一个上部绝缘层，并且在第一绝缘层610的底表面上依次形成多个绝缘层。
换言之，当形成基础焊盘615时，在第一绝缘层610上层叠第二绝缘层620。
此外，在第一绝缘层610下面层叠第三绝缘层630。另外，在层叠有第三绝缘层630的情况下，在第三绝缘层630下面层叠第四绝缘层640。此外，在层叠有第四绝缘层640的情况下，在第四绝缘层640下面层叠第五绝缘层650。另外，在层叠有第五绝缘层650的情况下，在第五绝缘层650的下面层叠第六绝缘层660。
此外，打开形成在基础焊盘515上方的第二绝缘层620以形成第一通孔675。
然后，通过同时打开形成在基础焊盘615下面的第一绝缘层610、第三绝缘层630、第四绝缘层640、第五绝缘层650和第六绝缘层660来露出基础焊盘615的底表面。
之后，参照图35，在已形成第一通孔675和第二通孔685之后，在第一通孔675中填充金属糊料以形成填充在第一通孔675中的第一通路670。此时，在第一通路670的上端处形成延伸至第五绝缘层650的表面的第一层外焊盘690。
此外，在第二通孔685中填充金属糊料以形成填充在第二通孔685中的第二通路680。
根据实施方案，除了基础焊盘之外的另外的焊盘可以不是必需的，所以在设计PCB时可以增加自由度。
另外，根据实施方案，可以通过一次打开多个层来形成通孔，并且可以通过填充通孔来形成通路，所以可以减少订货至交货的时间并且可以节省生产成本。
此外，根据实施方案，由于可以在多个层中同时形成通路，所以可以改进形成在层中的通路的对准。
在本说明书中任何对“实施方案”等的提及指的是结合实施方案所描述的特定特征、结构或特性包括在本发明的至少一个实施方案中。这样的表述短语出现在说明书中不同位置不一定全部是指同一实施方案。此外，当结合任意实施方案来描述具体的特征、结构或特性时，应该指出的是，结合实施方案中的其他特征、结构或特性来实现这样的特征、结构或特性在本领域技术人员的能力范围内。
虽然参考多个示例性实施方案描述了实施方案，但是应理解的是，本领域技术人员可以设想到落在本公开的原理的精神和范围内的大量其他变形和实施方案。更具体地，可以在本公开、附图和所附权利要求的范围之内对主题组合布置的部件和/或布置进行各种改变和修改。除部件和/或布置的改变和修改之外，替代性用途对于本领域技术人员也是明显的。

Claims (10)

1.一种印刷电路板，包括：
绝缘层；
在所述绝缘层的顶表面上的第一焊盘；
在所述绝缘层的底表面上的第二焊盘；以及
通路，所述通路形成在所述绝缘层中并且具有连接至所述第一焊盘的一个表面和连接至所述第二焊盘的与所述一个表面相反的表面，
其中所述通路包括至少部分彼此交叠的多个通路部。
2.根据权利要求1所述的印刷电路板，其中所述绝缘层包括多个绝缘层并且所述通路形成为穿过所述多个绝缘层。
3.根据权利要求1所述的印刷电路板，其中包括所述通路部的所述通路的上部截面具有连环形状。
4.根据权利要求2所述的印刷电路板，其中所述通路包括：
形成为穿过所述绝缘层的第一通路部；和
相邻于所述第一通路部并且形成为穿过所述绝缘层的第二通路部。
5.根据权利要求4所述的印刷电路板，其中所述第一通路部和所述第二通路部的上部截面具有圆形形状。
6.根据权利要求4所述的印刷电路板，其中，所述第一通路部的至少一部分与所述第二通路部的至少一部分交叠。
7.根据权利要求1所述的印刷电路板，其中所述绝缘层包括：
基础绝缘层；
在所述基础绝缘层上的至少一个上部绝缘层；以及
在所述基础绝缘层下的至少一个下部绝缘层，
其中在所述基础绝缘层的顶表面和底表面的至少之一上形成有基础焊盘。
8.根据权利要求7所述的印刷电路板，其中所述通路包括：
形成为穿过所述上部绝缘层的上部通路；和
形成为穿过所述下部绝缘层的下部通路，
其中所述上部通路的顶表面直接接触所述第一焊盘，
所述上部通路的底表面直接接触所述基础焊盘，
所述下部通路的顶表面直接接触所述基础焊盘，并且
所述下部通路的底表面直接接触所述第二焊盘。
9.根据权利要求8所述的印刷电路板，其中所述上部绝缘层和所述下部绝缘层中的至少之一包括多个层并且所述上部通路或所述下部通路形成为穿过所述多个层。
10.根据权利要求8所述的印刷电路板，其中所述第一焊盘形成在所述至少一个上部绝缘层中的最上面的绝缘层的顶表面上，所述第二焊盘形成在所述至少一个下部绝缘层中的最下面的绝缘层的底表面上，所述上部通路和所述下部通路基于所述基础焊盘的位置来区分，并且除了所述第一焊盘、所述第二焊盘和所述基础焊盘以外，所述基础绝缘层、所述上部绝缘层和所述下部绝缘层不具有与所述上部通路和所述下部通路连接的焊盘。
CN201510085004.9A 2014-02-17 2015-02-16 印刷电路板及其制造方法 Active CN104853518B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2014-0018131 2014-02-17
KR1020140018131A KR102172678B1 (ko) 2014-02-17 2014-02-17 인쇄회로기판 및 이의 제조 방법
KR1020140020573A KR102163289B1 (ko) 2014-02-21 2014-02-21 인쇄회로기판 및 이의 제조 방법
KR10-2014-0020573 2014-02-21

Publications (2)

Publication Number Publication Date
CN104853518A true CN104853518A (zh) 2015-08-19
CN104853518B CN104853518B (zh) 2019-04-05

Family

ID=52469753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510085004.9A Active CN104853518B (zh) 2014-02-17 2015-02-16 印刷电路板及其制造方法

Country Status (4)

Country Link
US (1) US9801275B2 (zh)
EP (1) EP2911485B1 (zh)
CN (1) CN104853518B (zh)
TW (1) TWI683603B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109714887A (zh) * 2019-03-14 2019-05-03 维沃移动通信有限公司 一种印制电路板及其制备方法和电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11208317B2 (en) * 2019-08-05 2021-12-28 The Boeing Company Flexible packaging for temperature sensitive materials
EP4106499A1 (en) * 2021-06-18 2022-12-21 Rohde & Schwarz GmbH & Co. KG Method for manufacturing a carrier material and a carrier material with deheating properties

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020061629A1 (en) * 2000-09-19 2002-05-23 Murata Manufacturing Co., Ltd. Method of manufacturing multilayered ceramic substrate and green ceramic laminate
CN1360464A (zh) * 2000-12-14 2002-07-24 株式会社电装 多层基体的制造方法和用该制造方法制出的多层基体
US20090188703A1 (en) * 2008-01-25 2009-07-30 Ibiden Co., Ltd. Multilayer wiring board and method of manufacturing the same
US20100212947A1 (en) * 2009-02-25 2010-08-26 Kyocera Corporation Circuit Board and Structure Using the Same
WO2013141339A1 (ja) * 2012-03-23 2013-09-26 株式会社村田製作所 多層配線基板およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3601671B2 (ja) 1998-04-28 2004-12-15 株式会社村田製作所 複合積層体の製造方法
JP2002353588A (ja) 2001-05-29 2002-12-06 Mitsubishi Electric Corp 配線基板及び配線基板の製造方法
KR100651414B1 (ko) 2004-02-13 2006-11-29 삼성전기주식회사 동축 비아홀을 구비한 인쇄회로기판
KR100725363B1 (ko) * 2005-07-25 2007-06-07 삼성전자주식회사 회로 기판 및 그 제조 방법
KR100875625B1 (ko) 2005-11-14 2008-12-24 티디케이가부시기가이샤 복합 배선 기판 및 그 제조 방법
JP2010027654A (ja) * 2008-07-15 2010-02-04 Nec Corp 配線基板、配線基板のビア形成方法、及び配線基板の製造方法
US8488329B2 (en) 2010-05-10 2013-07-16 International Business Machines Corporation Power and ground vias for power distribution systems
US9269593B2 (en) * 2012-05-29 2016-02-23 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with integral stepped stacked structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020061629A1 (en) * 2000-09-19 2002-05-23 Murata Manufacturing Co., Ltd. Method of manufacturing multilayered ceramic substrate and green ceramic laminate
CN1360464A (zh) * 2000-12-14 2002-07-24 株式会社电装 多层基体的制造方法和用该制造方法制出的多层基体
US20090188703A1 (en) * 2008-01-25 2009-07-30 Ibiden Co., Ltd. Multilayer wiring board and method of manufacturing the same
US20100212947A1 (en) * 2009-02-25 2010-08-26 Kyocera Corporation Circuit Board and Structure Using the Same
WO2013141339A1 (ja) * 2012-03-23 2013-09-26 株式会社村田製作所 多層配線基板およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109714887A (zh) * 2019-03-14 2019-05-03 维沃移动通信有限公司 一种印制电路板及其制备方法和电子设备

Also Published As

Publication number Publication date
EP2911485A1 (en) 2015-08-26
EP2911485B1 (en) 2019-09-18
US9801275B2 (en) 2017-10-24
TWI683603B (zh) 2020-01-21
TW201547337A (zh) 2015-12-16
CN104853518B (zh) 2019-04-05
US20150237728A1 (en) 2015-08-20

Similar Documents

Publication Publication Date Title
US7279412B2 (en) Parallel multi-layer printed circuit board having improved interconnection and method for manufacturing the same
US20060121255A1 (en) Parallel multilayer printed circuit board having interlayer conductivity due to via ports and method of fabricating same
CN104576596B (zh) 半导体基板及其制造方法
CN104869748A (zh) 印刷电路板及其制造方法
CN101193502A (zh) 电路板结构及其制作方法
KR101883046B1 (ko) 코일 전자 부품
US20150156883A1 (en) Printed circuit board and manufacturing method thereof
CN104284514A (zh) 印刷电路板及其制造方法
CN104853518A (zh) 印刷电路板及其制造方法
US7869222B2 (en) Embedded electronic component structure and fabrication method thereof
CN1980540A (zh) 电路板结构及其制法
CN102118919A (zh) 电子器件和电子器件的制造方法
CN107211538A (zh) 配线板的制造方法和配线板
US7473099B2 (en) Printed circuit board and manufacturing method thereof
KR100657410B1 (ko) 다층 인쇄회로기판 제조방법
TWI293237B (en) Method for manufacturing a substrate embedded with an electronic component and device from the same
KR20150003505A (ko) 인쇄회로기판 및 이의 제조방법
KR102152875B1 (ko) 인쇄회로기판 및 이의 제조 방법
US9736939B2 (en) Printed circuit board and method of manufacturing printed circuit board
CN101295698A (zh) 倒装基板的结构及其制作方法
KR102381266B1 (ko) 인쇄회로기판
CN102647853A (zh) 高精度贯孔电阻印制板及其制作方法
KR102172678B1 (ko) 인쇄회로기판 및 이의 제조 방법
CN101959374A (zh) 一种多层印制电路板的制造方法
KR100657419B1 (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant