KR100657419B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100657419B1
KR100657419B1 KR1020060014564A KR20060014564A KR100657419B1 KR 100657419 B1 KR100657419 B1 KR 100657419B1 KR 1020060014564 A KR1020060014564 A KR 1020060014564A KR 20060014564 A KR20060014564 A KR 20060014564A KR 100657419 B1 KR100657419 B1 KR 100657419B1
Authority
KR
South Korea
Prior art keywords
printed circuit
bump
insulating
conductive
conductive layer
Prior art date
Application number
KR1020060014564A
Other languages
English (en)
Inventor
오융
류창섭
박동진
목지수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060014564A priority Critical patent/KR100657419B1/ko
Application granted granted Critical
Publication of KR100657419B1 publication Critical patent/KR100657419B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

인쇄회로기판 및 그 제조방법이 개시된다. (a) 도전층 양면에 절연층을 적층한 코어층을 형성하는 단계, (b) 금속판 사이에 코어층과 절연 범프를 개재하여 절연 범프가 도전층을 관통하도록 적층하는 단계, 및 (c) 금속판을 제거하여 회로 패턴을 형성하고, 상기 회로 패턴을 전기적으로 연결하는 비아홀을 형성하는 단계를 포함하는 인쇄회로기판 제조 방법으로 방열성 및 휨 강도가 우수한 인쇄회로기판이 제조될 수 있다.
인쇄회로기판, 비아홀, 코어층, 도전층, 도전성 얀(yarn)

Description

인쇄회로기판 및 그 제조방법{PCB and manufacturing method thereof}
도 1은 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판 제조 방법의 순서도.
도 2는 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 제조 공정도.
도 3은 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판의 제조 공정도.
도 4는 본 발명의 바람직한 제3 실시예에 따른 인쇄회로기판의 단면도.
도 5는 본 발명의 바람직한 제4 실시예에 따른 인쇄회로기판의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
30: 인쇄회로기판 31: 금속판
32: 절연 범프 33: 코어층
33a: 도전층 33b: 절연층
35: 비아홀 35a: 관통홀(35a)
35b: BVH 36: 금속층
37: 회로 패턴
본 발명은 인쇄회로기판 및 그 제조 방법에 관한 것이다. 최근 전자제품이 소형화, 고밀도화, 박판화, 패키지화 됨에 따라 인쇄회로기판(Printed Circuit Board)의 박판화 및 미세 패턴화가 진행되고 있다. 이러한 추세를 반영하기 위하여 종래와는 차별화된 인쇄회로기판의 구조 및 제조방법이 요구되는 실정이다.
즉, 인쇄회로기판의 제조에 있어서, 공정단축 및 이를 통한 원가절감 뿐만 아니라, 차세대 플립칩 인쇄회로기판(Flip-Chip BGA)의 필수조건인 박판화에 대응하기 위해서 두께가 얇으면서도 높은 강성(Stiffness)을 갖는 기판 소재에 대한 연구가 활발한 상황이며, 이 중 하나로서 금속기판을 인쇄회로기판의 코어부재로 사용한 메탈코어 인쇄회로기판이 대두되었다.
본 발명은 방열성 및 휨 강도가 우수한 인쇄회로기판 및 그 제조 방법을 제공하고자 한다.
본 발명의 일 측면에 따르면, (a) 도전층 양면에 절연층을 적층한 코어층을 형성하는 단계, (b) 금속판 사이에 코어층과 절연 범프를 개재하여 절연 범프가 도전층층을 관통하도록 적층하는 단계, 및 (c) 금속판을 제거하여 회로 패턴을 형성하는 단계를, 회로 패턴을 전기적으로 연결하는 비아홀을 형성하는 단계를 포함하 는 인쇄회로기판 제조 방법이 제공된다.
(c) 단계 이후에, (d) 2장의 인쇄회로기판 사이에 범프 기판을 사이에 두고 적층하는 단계를 더 포함할 수 있다. 범프 기판은 절연판과, 비아홀 또는 회로 패턴에 대응되는 도전 범프를 포함할 수 있다.
도전층은 도전성이 있는 섬유가 다발형식으로 얽혀서 형성된 도전성 얀을 포함할 수 있다. 이러한 도전성 얀은 기판의 휨 강도를 개선한다.
본 발명의 다른 측면은, 도전층과, 도전층 양면에 적층된 절연층과, 절연층 표면에 형성된 회로 패턴과, 도전층을 관통하여 형성된 절연성 범프와, 회로 패턴을 전기적으로 연결하는 비아홀을 포함하는 인쇄회로기판이 제공된다.
본 발명의 다른 측면은, 2장의 인쇄회로기판 사이에 범프 기판이 적층된 구조를 포함할 수 있다.비아홀은 절연성 범프를 관통하는 관통홀과, 회로 패턴과 도전층을 연결하는 BVH를 포함할 수 있다. 도전층은 도전성이 있는 섬유가 다발형식으로 얽혀서 형성된 도전성 얀을 포함할 수 있다.
이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판 제조 방법의 순서도이며, 도 2는 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 제조 공정도이다. 도 2를 참조하면, 인쇄회로기판(30), 금속판(31), 절연 범프(32), 코어층(33), 도전층(33a), 절연층(33b), 비아홀(35), 관통홀(35a), BVH(Blind Via Hole, 35b), 금속층(36), 회로 패턴(37)이 도시되어 있다.
도 1의 S21 단계는 코어층(33)을 형성하는 단계이다. 코어층(33)은 도 2의 (a)에서와 같이 도전층(33a) 양면에 절연층(33b)이 적층된 형태이다. 도전층(33a)은 전기적인 전도성이 좋을 뿐만 아니라 열을 방출하는 기능도 한다. 이러한 도전층(33a)은 주석(Sn)과 같은 경도가 비교적 낮은 재료를 사용하는 것이 바람직하다. 한편, 도전층(33a)을 도전성 얀(yarn)을 사용할 수도 있다. 도전성 얀은 도전성 섬유가 다발로 얽혀 있는 형태이다. 따라서, 전도 및 방열효과가 뛰어날 뿐만 아니라, 섬유 다발의 신축성에 의해 코어층(33)의 휨 강도가 개선되는 특징이 있다. 또한 도전성 얀은 후에 절연 범프(32)가 쉽게 관통하도록 한다. 절연층(33b)은 프리프레그를 일반적으로 사용한다.
도 1의 S22 단계는 금속판 사이에 메탈 코어와 절연 범프를 개재하여 적층하는 단계이다. 도 2의 (a)와 같이 금속판(31) 사이에 코어층(33)과 절연 범프(32)가 개재되어 있으며, 도 2의 (b)는 이들이 적층된 상태이다. 절연 범프(32)는 금속판(31) 상면에 형성되는 것이 바람직하다. 일측의 금속판(31)에 부착된 상태로 적층될 수도 있고, 양측의 금속판(31)에 부착된 상태로 적층될 수도 있다. 절연 범프(32)는 전기적 전도성은 없지만, 열전도성은 좋은 재료를 사용하는 것이 바람직하 다. 이는 회로 패턴(37)에서 발생하는 열을 쉽게 도전층(33a)으로 전달하기 때문이다. 이러한 전기 재료로는 구리 또는 은을 성분으로 하는 절연성 페이스트가 존재한다. 절연 범프(32)는 이러한 절연성 페이스트를 금속판(31) 상면에 경화시켜 형성할 수 있다. 금속판(31)은 동박을 일반적으로 사용한다. 적층 공정 결과 도 2의 (b)에 도시된 바와 같이 절연 범프(32)가 코어층(33)을 관통하게 된다.
도 1의 S23은 비아홀과 회로 패턴을 형성하는 단계이다. 도 2의 (c)에서 (e)는 이를 나타내는 공정도이다. 비아홀(35)은 관통홀(35a)와 BVH(35b)로 나눌 수 있다. 관통홀(35a)는 일반적으로 절연 범프(32)을 관통하여 형성하되, 도전층(33a)과는 전기적으로 연결되지 않는 것이 바람직하다. 반면, BVH(35b)는 절연 범프(32)가 위치하지 않는 지점에 형성하는 것이 바람직 하다. 도 2의 (c)에서 (e)에 형성된 BVH(35b)는 절연 범프(32)와 이격된 지점에 형성된다. 관통홀(35a) 내부가 도 2의 (e)와 같이 도금될 경우 회로 패턴(37)을 도전층(33a)과는 절연되면서 수직으로 연결하게 된다. BVH(35b)는 절연층(33b)을 관통하여 도전층(33a)과 회로 패턴(37)을 연결하게 된다. 한편, 도전층(33a)과 BVH(35b)로 연결된 회로 패턴(37)은 도전층(33a)을 매개로 모두 전기적으로 연결되게 된다. 이러한 회로 패턴(37)의 연결방식은 다양한 회로의 설계를 가능하게 한다.
도 2의 (c)에서 (e)에 도시된 공정도는 서브트렉티브(subtractive) 공법으로 비아홀(35) 내부를 도금하고, 회로 패턴(37)을 형성하는 예이지만, 세미 에디티브(semi-additive) 공법을 사용할 수도 있다. 이러한 회로 패턴(37)을 형성하는 공법은 당업계에 널리 알려진 공법이므로 이에 대한 상세한 설명은 생략한다.
도 3은 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판의 제조 공정도이다. 도 3을 참조하면, 인쇄회로기판(50), 절연 범프(52), 도전층(53a), 절연층(53b), 비아홀(55), 관통홀(55a), BVH(Blind Via Hole, 55b), 회로 패턴(57), 범프 기판(500), 도전 범프(501), 절연판(502)이 도시되어 있다.
도 3의 (a)는 제1 실시예의 방법으로 만들어진 2장의 인쇄회로기판(50) 사이에 범프 기판(500)을 개재하여 적층하는 과정이다. 본 실시예는 일괄적층의 예를 보여주는 것이나 이에 한정할 것은 아니다.
범프 기판(500)은 절연판(501)과 이를 관통하여 형성된 도전 범프(502)로 구성된다. 도전 범프(502)는 비아홀(55)에 대응하거나 회로 패턴(57)에 대응하여 정렬될 수도 있다. 이후 일괄적층으로 다층의 인쇄회로기판이 제조된다. 결과적으로 회로 패턴(57)과 도전층(53a)을 포함하여 6층의 인쇄회로기판이 된다. 또한 도전층(53a)는 층간 회로 패턴(57)을 매개하는 층의 역할을 하게된다. 또한, 비아홀(55)을 이용하여, 상하 층의 회로 패턴(57)을 다양하게 전기적으로 연결할 수 있게 된다. 예를 들어 두개의 관통홀(55a)이 도 3의(b)와 같이 연될 경우, 4개의 층( 도 3의 (b)의 위에서부터 순서를 정하면 도전층(52a) 2개를 제외한 1층, 3층, 4층, 6층의 회로 패턴)의 회로 패턴(57)이 한 번에 전기적으로 연결된다.
도 4는 본 발명의 바람직한 제3 실시예에 따른 인쇄회로기판의 단면도이다.
도 4를 참조하면 인쇄회로기판(60), 절연 범프(62), 도전층(63a), 절연층(63b), 비아홀(65), 관통홀(65a), BVH(Blind Via Hole, 65b), 회로 패턴(67)이 도 시되어 있다.
인쇄회로기판(60)은 도전층(63a) 양면에 절연층(63b)이 적층되어 있으며, 절연층(63b) 표면에는 회로 패턴(67)이 형성되어 있다. 한편, 도전층(63a)과 절연층(63b)을 관통하여 절연 범프(62)가 내재해 있다. 회로 패턴(57)을 전기적으로 연결하기 위하여 비아홀(65)이 형성되는데, 비아홀(65)은 절연 범프(62)를 관통하여 형성된 관통홀(65a)과 도전층(63a)과 회로 패턴(67)을 연결하기 위한 BVH(65b)로 분류된다.
도전층(63a)은 전기 전도 및 열전달 효율이 우수한 성질이 있으며, 절연 범프(62)보다 경도가 작은 것이 바람직하다. 이는 절연 범프(62)를 적층할 경우 쉽게 도전층(63a)를 관통할 수 있게 하기 위함이다. 한편, 도전층(63a)의 재료로 도전성 얀(yarn)을 사용하는 것이 바람직하다. 도전성 얀은 전기 전도성이 있는 섬유가 다발로 얽혀있는 형태이다. 이런 전도성이 있는 섬유를 사용할 경우, 인쇄회로기판(60)은 휨 강도가 좋아진다. 절연층(63b)은 프리프레그를 일반적으로 사용한다.
절연 범프(62)는 도전성은 없으나 열전도성이 우수한 것을 택하는 것이 좋다. 이는 방열효과를 높이기 위함이다. 절연 범프(62) 내부에 관통홀(65a)을 형성할 수 있는데, 관통홀(65a)은 인쇄회로기판(60) 표면의 회로 패턴(67)을 직접 전기적으로 연결하기 위한 방법이다. 또한 회로 패턴(67)과 도전층(63a)을 전기적으로 연결하는 BVH(63b)를 형성할 수도 있다. BVH(63b)와 회로 패턴(67)이 연결된 회로 패턴(67)은 모두 전기적으로 연결된다.
도 5는 본 발명의 바람직한 제4 실시예에 따른 인쇄회로기판의 단면도 이다.
도 6을 참조하면, 인쇄회로기판(60), 절연 범프(72), 코어층(73), 도전층(73a), 절연층(73b), 비아홀(75), 관통홀(75a), BVH(Blind Via Hole, 75b), 회로 패턴(77), 범프 기판(700), 도전 범프(701), 절연판(702)이 도시되어 있다.
도 5는 도 4의 인쇄회로기판(60)과 동일한 인쇄회로기판(70)을 범프 기판(700)을 사이에 두고 적층한 구조이다. 따라서, 도전층(73a)을 포함하여 총 6개의 층으로 이루어진 인쇄회로기판이 형성된다. 범프 기판(700)의 도전 범프(701)는 비아홀(75)과 대응되도록 위치 할 수 있다. 도 6과 같이 도전 범프(701)가 일측의 인쇄회로기판(70)의 관통홀(75a)과 타측의 인쇄회로기판(70)의 관통홀(75a)을 연결할 경우, 1층, 3층, 4층, 6층의 회로 패턴(77)이 모두 연결될 수 있다. 또한, 일측의 인쇄회로기판(70)의 관통홀(75a)과 타측의 인쇄회로기판(70)의 BVH(75b)가 전기적으로 연결되거나, 일측 인쇄회로기판(70)의 회로 패턴(77)과 타측 인쇄회로기판(70)의 관통홀(75a)이 연결됨에 따라 다양한 층의 회로 패턴(77)을 자유롭게 연결할 수 있게 된다.
본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같은 구성을 갖는 본 발명에 의하면, 열전도성이 우수한 절연 범프를 이용함으로써 방열효과가 우수하고, 도전층을 도전성 얀을 사용함으로써 인쇄회로기판의 휨 강도를 높일 수 있다. 또한, 다수의 인쇄회로기판을 적층하여 다층의 인쇄회로기판 제조시 층간 회로 패턴의 전기적 연결이 용이하여 다양한 회로 설계가 가능할 뿐만 아니라, 인덕턴스 노이즈(inductance noise)도 감소된다.

Claims (10)

  1. (a) 도전층 양면에 절연층을 적층한 코어층을 형성하는 단계;
    (b) 금속판 사이에 상기 코어층과 절연 범프를 개재하여 상기 절연 범프가 상기 도전층을 관통하도록 적층하는 단계; 및
    (c) 상기 금속판을 제거하여 회로 패턴을 형성하고, 상기 회로 패턴을 전기적으로 연결하는 비아홀을 형성하는 단계를 포함하는 인쇄회로기판 제조 방법.
  2. 제1항에 있어서,
    상기 (c) 단계 이후에,
    (d) 2장의 상기 인쇄회로기판 사이에 범프 기판을 사이에 두고 적층하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
  3. 제2항에 있어서,
    상기 범프 기판은 절연판과, 상기 절연판을 관통하되 상기 비아홀 또는 상기 회로 패턴에 대응되는 도전 범프를 포함하는 인쇄회로기판 제조 방법.
  4. 제1항 내지 제3항에 있어서,
    상기 도전층은 도전성 있는 섬유가 다발로 얽혀서 형성된 도전성 얀을 포함하는 인쇄회로기판 제조 방법.
  5. 제1항에 있어서,
    상기 비아홀은 상기 절연성 범프를 관통하는 관통홀과, 상기 회로 패턴과 상기 도전층을 연결하는 BVH를 포함하는 인쇄회로기판.
  6. 도전층과;
    상기 도전층 양면에 적층된 절연층과;
    상기 절연층 표면에 형성된 회로 패턴과;
    상기 도전층을 관통하여 형성된 열전도가 가능한 절연성 범프와;
    상기 회로 패턴을 전기적으로 연결하는 비아홀을 포함하는 인쇄회로기판.
  7. 제6항에 있어서,
    2장의 상기 인쇄회로기판 사이에 범프 기판이 적층된 인쇄회로기판.
  8. 제7항에 있어서,
    상기 범프 기판은 절연판과, 상기 절연판을 관통하되 상기 비아홀 또는 상기 회로 패턴에 대응되는 도전 범프를 포함하는 인쇄회로기판.
  9. 제6항 또는 제7항에 있어서,
    상기 비아홀은 상기 절연성 범프를 관통하는 관통홀과, 상기 회로 패턴과 상기 도전층을 연결하는 BVH를 포함하는 인쇄회로기판.
  10. 제6항 또는 제7항에 있어서,
    상기 도전층은 도전성 있는 섬유가 다발로 얽혀서 형성된 도전성 얀을 포함하는 인쇄회로기판.
KR1020060014564A 2006-02-15 2006-02-15 인쇄회로기판 및 그 제조방법 KR100657419B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060014564A KR100657419B1 (ko) 2006-02-15 2006-02-15 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060014564A KR100657419B1 (ko) 2006-02-15 2006-02-15 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100657419B1 true KR100657419B1 (ko) 2006-12-14

Family

ID=37733264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060014564A KR100657419B1 (ko) 2006-02-15 2006-02-15 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100657419B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871030B1 (ko) 2007-06-01 2008-11-27 삼성전기주식회사 저항 내장형 인쇄회로기판의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0453291A (ja) * 1990-06-21 1992-02-20 Sumitomo Bakelite Co Ltd 多層配線用基板
JPH10190231A (ja) 1996-12-26 1998-07-21 Yamaichi Electron Co Ltd 多層配線板
KR19990073289A (ko) * 1999-06-30 1999-10-05 구자홍 인쇄회로기판및그제조방법
JP2002076621A (ja) 2000-08-31 2002-03-15 Elna Co Ltd 多層配線基板とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0453291A (ja) * 1990-06-21 1992-02-20 Sumitomo Bakelite Co Ltd 多層配線用基板
JPH10190231A (ja) 1996-12-26 1998-07-21 Yamaichi Electron Co Ltd 多層配線板
KR19990073289A (ko) * 1999-06-30 1999-10-05 구자홍 인쇄회로기판및그제조방법
JP2002076621A (ja) 2000-08-31 2002-03-15 Elna Co Ltd 多層配線基板とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871030B1 (ko) 2007-06-01 2008-11-27 삼성전기주식회사 저항 내장형 인쇄회로기판의 제조방법

Similar Documents

Publication Publication Date Title
US9089082B2 (en) Printed circuit board with embedded component and method for manufacturing same
JP4119205B2 (ja) 多層配線基板
JP6682741B2 (ja) 回路基板及び回路基板組立体
WO2011074283A1 (ja) キャパシタ内蔵配線基板及び部品内蔵配線基板
JP2016157928A (ja) 回路基板および回路基板の製造方法
KR101441236B1 (ko) 배선판의 제조 방법, 배선판 및 비아의 구조
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
TW200812462A (en) Multilayered printed wiring board and method for manufacturing the same
GB2437465A (en) Multilayer wiring board, method for manufacturing such multilayer wiring board, and semiconductor device, and electronic device using multilayer wiring board
KR101613388B1 (ko) 다층 배선판
GB2363257A (en) Printed circuit board
KR102262906B1 (ko) 회로기판
JP2009038241A (ja) 部品内蔵配線基板、配線基板内蔵用コンデンサ
JP2014082441A (ja) 多層型コアレス基板及びその製造方法
JP2006303364A (ja) Bga型多層回路配線板
KR20090030139A (ko) 다층 인쇄회로기판
KR20120016814A (ko) 소자 내장형 연성회로기판 및 이의 제조방법
CN101959376A (zh) 多层柔性印刷布线板的制造方法及多层电路基体材料
KR100657419B1 (ko) 인쇄회로기판 및 그 제조방법
JP4521223B2 (ja) プリント配線板
KR100699240B1 (ko) 소자 내장 인쇄회로기판 및 그 제조방법
JP6105517B2 (ja) 配線基板
JP2013073951A (ja) 貫通コンデンサ内蔵多層基板及び貫通コンデンサ内蔵多層基板の実装構造
KR101796519B1 (ko) 회로기판 및 회로기판 조립체
JP4482613B2 (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee