JP3601671B2 - 複合積層体の製造方法 - Google Patents

複合積層体の製造方法 Download PDF

Info

Publication number
JP3601671B2
JP3601671B2 JP09715599A JP9715599A JP3601671B2 JP 3601671 B2 JP3601671 B2 JP 3601671B2 JP 09715599 A JP09715599 A JP 09715599A JP 9715599 A JP9715599 A JP 9715599A JP 3601671 B2 JP3601671 B2 JP 3601671B2
Authority
JP
Japan
Prior art keywords
sheet
sheet layer
powder
laminate
composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP09715599A
Other languages
English (en)
Other versions
JP2000025157A (ja
Inventor
裕和 亀田
修也 中尾
謙次 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP09715599A priority Critical patent/JP3601671B2/ja
Priority to KR1019990015010A priority patent/KR100320719B1/ko
Priority to DE69936483T priority patent/DE69936483T2/de
Priority to EP07013044.8A priority patent/EP1838141B1/en
Priority to EP99108341A priority patent/EP0954209B1/en
Priority to US09/300,948 priority patent/US6517924B1/en
Publication of JP2000025157A publication Critical patent/JP2000025157A/ja
Application granted granted Critical
Publication of JP3601671B2 publication Critical patent/JP3601671B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64—Burning or sintering processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、複合積層体の製造方法に関するもので、特に、その一部の層が焼結状態にあり、かつこの焼結状態にある層の焼成による収縮が抑制された状態で得ることができる、複合積層体の製造方法に関するものである。
【０００２】
【従来の技術】
近年、チップ部品等の小型化および軽量化が進んでおり、これを実装する回路基板についても小型化および軽量化が望まれている。このような要望に応えるため、たとえばガラスセラミック多層回路基板が有効である。なぜなら、ガラスセラミック多層回路基板によれば、高密度配線および薄層化が可能であるからである。しかし、このようなガラスセラミック多層回路基板は、焼成工程を経て製造されるものであるが、一般に焼結時に収縮を伴うため、たとえば±０．５％程度の寸法のばらつきが生じているのが現状である。特に、適宜の電子部品を収容するためのキャビティを有するガラスセラミック多層基板の場合に、寸法のばらつきがより顕著になる。
【０００３】
そこで、寸法精度の高いガラスセラミック多層回路基板の製造方法として、たとえば特開平５−１０２６６６号公報または特開平７−３３０４４５号公報に記載されるように、さらにキャビティを有するガラスセラミック多層回路基板の製造方法として、たとえば特開平６−３２９４７６号公報に記載されるように、ガラスセラミック成形体の片面または両面にガラスセラミック成形体の焼結温度では焼結しないグリーンシートを積層した状態とし、この状態で焼成した後、グリーンシートによってもたらされた粉体層を除去する方法が提案されている。
【０００４】
しかしながら、上述したガラスセラミック多層回路基板の製造方法によれば、焼成後において、グリーンシートによる粉体層を除去しなければならないため、このような除去のための煩雑な工程が必要になるばかりでなく、焼成前のガラスセラミック成形体の表面に予め導電膜を形成しておき、これをガラスセラミック成形体の焼成工程において同時に焼成することが不可能である。また、グリーンシートによる粉体層を除去した後のガラスセラミック多層回路基板の表面粗さが大きくなる等の問題も生じる。
【０００５】
また、特開平９−２６６３６３号公報では、ガラスセラミック層とアルミナ層とを積層した状態で焼成を行ない、ガラスセラミック層のみを焼結させ、アルミナ層を未焼結の状態としながら、ガラスセラミック層に含まれるガラスをアルミナ層の内部に浸入させることにより、アルミナ層を固着させることが記載されている。この場合において、ガラスセラミック層から浸入するガラスは、アルミナ層の全域には行き届くことがなく、アルミナ層の未固着部分を除去するとともに、表面を研磨することが行なわれ、これら除去および研磨の後に、回路パターンのための導電膜の形成工程が実施される。
【０００６】
したがって、この従来技術によれば、除去および研磨工程によって表面粗さを小さくすることが可能であるが、前述した従来技術と同様、焼成工程の後に除去工程が別途必要であるとともに、回路基板の表面に形成されるべき導電膜を、ガラスセラミック層との同時焼成によって得ることができない。
【０００７】
また、特開平５−１３６５７２号公報では、前述した従来技術と同様、ガラスセラミック成形体の片面または両面に、このガラスセラミックの焼結温度では焼結しないグリーンシートを積層し、ガラスセラミック成形体のみを焼結させることが記載されている。ここでは、焼結しなかったグリーンシートによって与えられた粉体層に樹脂を充填することが行なわれる。
【０００８】
したがって、この従来技術によれば、未焼結の粉体層を除去する工程が不要であるが、未焼結の粉体層に樹脂を充填させるという工程が別途必要である。
【０００９】
【発明が解決しようとする課題】
そこで、この発明の目的は、焼成工程の後において、除去工程や樹脂充填工程などの後工程を特に必要とすることなく、使用に供せられ得る状態とすることができる複合積層体の製造方法を提供しようとすることである。
【００１９】
この発明に係る複合積層体の製造方法は、第１の粉体を含む未焼成の状態にある第１のシート層と、第１のシート層に接するように設けられ、かつ、第１の粉体の少なくとも一部を焼結させ得る温度では焼結しない第２の粉体を含む、未焼成の状態にある第２のシート層とを備える、未焼成の積層体を用意する第１のステップと、第１の粉体の少なくとも一部を焼結させるとともに、第１のシート層の材料の一部を第２のシート層の全域あるいは流動させることによって、第２の粉体を、焼結させずに、すべて互いに固着させるように、未焼成の積層体を所定の温度で焼成する第２のステップとを備えることを特徴としている。
【００２０】
上述した第１のステップにおいて用意される未焼成の積層体が、第２のシート層を介して積層される複数の第１のシート層を備えるとき、第２のシート層の各側に位置される第１のシート層の各厚みは、互いに実質的に同じであることが好ましい。
【００２１】
また、上述した第１のステップにおいて、第１のシート層は、典型的には、第１の粉体を含む第１のグリーンシートの状態で用意される。
【００２２】
この場合であって、第２のシート層も、第２の粉体を含む第２のグリーンシートの状態で用意される場合には、第１のステップは、第２のグリーンシートを第１のグリーンシートに接するように積層するステップを備えることになる。
【００２３】
他方、第１のステップにおいて、第１のグリーンシート上で第２のシート層が成形されることによって得られた複合シートが用意され、この複合シートが、未焼成の積層体を得るために、未焼成の積層体の少なくとも一部において用いられてもよい。
【００２４】
また、第１のステップにおいて、第１のシート層は、所望の厚みを得るため、その少なくとも一部において複数の第１のグリーンシートを互いに接した状態で積層して得られた部分を含んでいてもよい。
【００２６】
また、この発明に係る複合積層体の製造方法において、好ましくは、第１のステップにおいて、未焼成の積層体の最外層には、第２のシート層が位置され、最外層に位置する第２のシート層の表面上に導電膜のためのペーストが印刷されている。
上述の場合において、導電膜のためのペーストが導電性金属粉末を含むとき、第２のステップにおいて、この導電性金属粉末が第１の粉体と同時に焼結されるようにすることが好ましい。
【００２７】
また、上述した第１のステップで用意される未焼成の積層体において、第２のシート層は第１のシート層より薄いことが好ましい。
【００２８】
また、キャビティを有する複合積層体を得るため、上述した第１のステップは、未焼成の積層体の少なくとも一方の主面に沿った開口を有するキャビティを形成するステップを備えていてもよい。
【００２９】
第１のステップが、未焼成の積層体を得るため、複数のグリーンシートを積層するステップを備えている場合には、複数のグリーンシートのうちの外側に位置する特定のものに貫通孔を設けることによって、上述のようなキャビティを形成するようにすることが好ましい。
【００３０】
上述のようにグリーンシートに貫通孔を設ける場合、複数のグリーンシートを積層するステップの前に、貫通孔を設けることが好ましい。あるいは、積層されるべき複数のグリーンシートのうちの貫通孔が設けられるべきもののみを予め積層して予備積層体を得た後、この予備積層体に貫通孔を設けるようにしてもよい。
【００３１】
【発明の実施の形態】
この発明に係る製造方法によって得られた複合積層体の積層構造に関して、種々の実施形態があるが、以下に、図１ないし図４を参照して、４つの典型的な実施形態について説明する。なお、図１ないし図４に示した各実施形態は、第１の粉体の集合体を含む第１のシート層１と、第２の粉体の集合体を含む第２のシート層２とを共通して備え、また、図２ないし図４に示した各実施形態は、さらに導電膜３を共通して備えている。したがって、図１ないし図４において、これら共通する要素には同様の参照符号を付すとともに、これら共通する要素については、一括して説明することにする。
【００３２】
図１に示した第１の実施形態による複合積層体４は、複数積層された第１のシート層１を備えるとともに、第１のシート層１に接するように、第１のシート層１の各々の両面、すなわち複合積層体４の表面および内部に複数積層されて形成された、第２のシート層２を備えている。
【００３３】
図２に示した第２の実施形態による複合積層体５は、第１のシート層１を備えるとともに、第１のシート層１に接するように、第１のシート層１の両面に形成された第２のシート層２を備える。また、各第２のシート層２の表面には、導電膜３が形成されている。導電膜３は、たとえば、導電性金属粉末を含むペーストを印刷することにより形成されるもので、そこには、必要に応じて、所望のパターニングが施されている。
【００３４】
図３に示した第３の実施形態による複合積層体６は、複数積層された第１のシート層１を備えるとともに、第１のシート層１に接するように、第１のシート層１の界面に沿って延びる、すなわち複合積層体６の内部に形成されている、第２のシート層２を備えている。また、複合積層体６の表面には、導電膜３が所望のパターンをもって形成されている。
【００３５】
図４に示した第４の実施形態による複合積層体７は、複数積層された第１のシート層１を備えるとともに、第１のシート層１に接するように、複合積層体７の表面および内部に複数積層されて形成された第２のシート層２を備えている。また、複合積層体７の表面および内部には、導電膜３が所望のパターンをもって形成されている。より詳細には、複合積層体７の表面においては、導電膜３は第２のシート層２上に形成され、複合積層体７の内部においては、導電膜３は第２のシート層２に挟まれた状態で形成されている。
【００３６】
上述した各実施形態において、第２のシート層２は第１のシート層１より薄くされている。
【００３７】
また、上述した実施形態のうち、導電膜３を形成する図２ないし図４にそれぞれ示した複合積層体５、６および７は、そのまま、回路基板として用いるのに適している。
【００３８】
図１ないし図４にそれぞれ示した第１のシート層１は、第１の粉体の集合体を含んでいる。また、第２のシート層２は、第１のシート層１に接するように設けられ、かつ、第２の粉体の集合体を含んでいる。これら第１および第２の粉体のうち、第１の粉体の少なくとも一部は、焼結状態にあり、また、第１のシート層１の材料の一部が第２のシート層２に拡散あるいは流動することによって、第２の粉体は、未焼結状態にあるが、互いに固着されている。
【００３９】
このような第１および第２のシート層１および２を備える複合積層体４〜７を得るため、まず、第１の粉体を含む生の（以下において、「未焼成の」を「生の」と記載することもある。）状態にある第１のシート層１と、第１のシート層１に接するように設けられ、かつ、第１の粉体の少なくとも一部を焼結させ得る温度では焼結しない第２の粉体を含む、生の状態にある第２のシート層２とを備える、生の積層体が用意される。そして、この生の積層体を所定の温度で焼成することによって、第１の粉体の少なくとも一部を焼結させるとともに、第１のシート層１の材料の一部を第２のシート層２に拡散あるいは流動させることによって、第２の粉体を、焼結させずに、互いに固着させることが行なわれる。このようにして得られた複合積層体は、そのままの状態でたとえば回路基板または回路基板のための基材として使用に供されることができる。
【００４０】
また、図２ないし図４にそれぞれ示した複合積層体５〜７のように、導電膜３を備えるものにあっては、生の積層体を用意した段階において、このような導電膜３が生の積層体の表面および／または内部に形成した状態とされる。そして、導電膜３が導電性金属粉末を含むペースト等をもって形成される場合には、生の積層体の焼成工程において、この導電性金属粉末をも焼結させるようにする。
【００４１】
得られた複合積層体４〜７において、第１のシート層１の材料の一部は、第２のシート層２の全域に拡散あるいは流動しており、第２の粉体のすべてが第１のシート層の材料によって互いに固着されている。このような状態をより確実に得るためには、前述したように、第２のシート層２は第１のシート層１より薄い方が好ましい。
【００４２】
また、前述したように、第１の粉体の少なくとも一部のみを焼結状態とし、第２の粉体については、第１のシート層１の材料の一部を第２のシート層２に拡散あるいは流動させることによって、互いに固着されるようにすることをより容易に達成するためには、第１の粉体の少なくとも一部は、第２の粉体の焼結温度より低い融点を有していることが好ましい。
【００４３】
第１のシート層１のための第１の粉体としては、たとえば、ガラス材料を含むものが有利に用いられる。この場合、ガラス材料は、焼成により溶融してガラス化した材料を含んでいてもよい。また、ガラス材料としては、結晶化ガラス材料がより有利に用いられる。また、第１の粉体は、ガラス材料からなる粉体とセラミック材料からなる粉体とを含んでいてもよい。
【００４４】
より特定的な好ましい実施形態では、焼成前の第１のシート層１に含まれる第１の粉体としては、アノーサイト系結晶化ガラス粉末とアルミナ粉末とが用いられ、焼成後の第１のシート層１に含まれる第１の粉体の集合体は、アノーサイト系結晶化ガラスとアルミナとの混合材料を含むようにされる。
【００４５】
なお、上述のガラス材料としてのアノーサイト系結晶化ガラスは、その少なくとも一部がホウケイ酸ガラスまたはコージエライト系結晶化ガラス等の他のガラス材料に置き換えられてもよい。しかしながら、特に、アノーサイト系結晶化ガラスは、焼成中に溶融して、第２のシート層２へとより良好に拡散あるいは流動し得る点で好ましい。
【００４６】
また、生の第１のシート層１のための粉体の分散媒としては、水、トルエン、キシレン等を用いることができる。また、分散媒に加えて、結合剤を適宜添加してもよく、結合剤としては、ブチラール樹脂、アクリル樹脂、ウレタン樹脂、酢酸ビニル樹脂、ポリビニルアルコール等を用いることができる。さらに、必要に応じて、可塑剤、分散剤、消泡剤等を適宜添加することが好ましい。
【００４７】
より具体的な実施例では、粒径約５μｍのアノーサイト系結晶化ガラス粉末と粒径約０．５μｍのアルミナ粉末とを９０：１０の重量割合で混合し、これに分散媒としての水、および結合剤としてのウレタン樹脂をさらに混合して、スラリー化する。得られたスラリーから気泡を除去した後、ドクターブレード法によりシート成形し、乾燥させることにより、生の第１のシート層１を得ることができる。なお、第１のシート層１の形成方法としては、上述したドクターブレード法に代えて、押出成形法、ロール成形法、粉末プレス成形法等を用いることもできる。
【００４８】
また、たとえば、図１および図２にそれぞれ示した複合積層体４および５のための第１のシート層１にあっては、生の状態で、６５０μｍの厚みとされ、図３および図４にそれぞれ示した複合積層体６および７のための第１のシート層１にあっては、生の状態で２５０μｍの厚みとされる。
【００４９】
このような第１のシート層１の厚みに関して、図１、図３および図４にそれぞれ示した複合積層体４、６および７において見られるように、複数の第１のシート層１が第２のシート層２を介して積層されている場合、第２のシート層２の各側に位置される第１のシート層１の各厚みは、互いに実質的に同じであることが好ましい。このような関係をもって第１のシート層１の各厚みが設定されると、焼成ステップにおいて、第１のシート層１の各々の収縮量を互いに実質的に等しくすることができ、そのため、焼結後の複合積層体４、６および７において反りが生じることを有利に抑制することができる。
【００５０】
前述したアノーサイト系結晶化ガラスとアルミナとの混合比率に関して、アルミナを１０重量％未満にまで減らしても、あるいは、１０重量％を超え５０重量％程度にまで増やしてもよい。
【００５１】
また、生の積層体を得るため、通常、生の第１のシート層１となるべきグリーンシートがまず用意され、このグリーンシートに接するように第２のシート層２が形成される。
【００５２】
第２のシート層２のための第２の粉末としては、セラミック粉末が有利に用いられる。より具体的な実施例では、アルミナ粉末が有利に用いられる。このアルミナ粉末を用いて、固形分濃度１０〜５０重量％のアルミナスラリーを作製し、この中に、上述のように作製された生の第１のシート層１となるべきグリーンシートをディップし、乾燥することにより、このグリーンシートの片面または両面に、第２のシート層２を形成することができる。第２のシート層２の、この生の状態での厚みは、たとえば、５〜５０μｍとされる。
【００５３】
なお、第２のシート層２に含まれる第２の粉体としては、上述したアルミナ粉末のほか、たとえば、ＭｇＯ、ＺｒＯ２ 、ＳｉＯ２ 、ＴｉＯ２ 、ＢａＴｉＯ３ 、ＳｒＴｉＯ３ 、ＭｇＴｉＯ３ 、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３ 、Ｂ４ Ｃ、ＳｉＣ、ＷＣ等の粉末であってもよく、好ましくは、第１の粉体との間での濡れ性の良好な材料が選ばれる。
【００５４】
また、生の積層体を得るため、第１のシート層１となるべきグリーンシートに接するように第２のシート層２を形成する方法としては、上述したディップ法に代えて、たとえば、スプレー法、ロール塗布法、薄膜形成法、シート転写法（ホットスタンプ法）、シート圧着法を用いてもよい。
【００５５】
導電膜３は、たとえばＡｇペーストを用いてスクリーン印刷により形成される。なお、Ａｇペーストに代えて、Ａｇ−Ｐｄペースト、Ａｇ−Ｐｔペースト、Ｃｕペースト、Ｎｉペースト等を用いてもよい。
【００５６】
このように、生の状態にある第１および第２のシート層１および２、ならびに、必要に応じて導電膜３を形成し、かつ所望の態様で積層することによって、複合積層体４〜７の各々のための生の積層体が得られる。これら生の積層体は、たとえば、プレス機で１００ｋｇ／ｃｍ２ の圧力を付与することによって積層体を構成する各要素が互いに密着され、かつ各要素自身が緻密な状態とされる。次いで、これら生の積層体は、たとえば、空気中、７００〜１０００℃、たとえば８５０℃の温度で２時間焼成される。
【００５７】
この焼成ステップにおいて、第１のシート層１に含まれる第１の粉体の少なくとも一部は焼結するが、第２のシート層２に含まれる第２の粉体は焼結せず、そのため、第２のシート層２は、第１のシート層１の面方向での収縮を抑制する。実験によれば、複合積層体４〜７の各々について、焼成による収縮率は０．５％未満に抑制することができた。
【００５８】
また、この焼成ステップにおいて、第１のシート層１の材料の一部、たとえば、アノーサイト系結晶化ガラスの一部は、第２のシート層２に拡散あるいは流動し、それによって、第２の粉体が互いに固着される。特に、第１のシート層１のための第１の粉体として、このようなアノーサイト系結晶化ガラス粉末を用いると、前述したように、第２のシート層２の全域に拡散あるいは流動することが容易であり、そのため、第２の粉体のすべてをこれによって良好に固着させることができる。
【００５９】
このようにして得られた複合積層体４〜７において、その表面粗さＲａは、実験によれば約０．２μｍと非常に良好であった。
【００６０】
上述した焼成ステップを終えた段階の複合積層体４〜７は、たとえば第２のシート層２を除去するなどの処理を施すことなく、そのまま使用に供することができる。
【００６１】
このようなそのままでの使用が可能であることを確認するため、浸透試験（レッドチェック）を行なった。まず、複合積層体４〜７を赤に着色された溶剤中に浸漬させ、次いで、これら複合積層体４〜７を溶剤から取り出した後、水で洗浄した。乾燥後、複合積層体４〜７を目視し、赤に着色された溶剤が残留していないかどうかを確認した。その結果、複合積層体４〜７のいずれについても、赤に着色された溶剤の残留は認められなかった。このことから、第２のシート層２の表面はポーラスではなく十分に緻密かつ平滑であり、溶剤がその内部に浸入することが不可能であることがわかる。
【００６２】
前述の説明では、生の積層体を得るため、生の第１のシート層１となるべきグリーンシートをまず用意し、このグリーンシートに接するように第２のシート層２を形成するとしたが、このような生の積層体を得るため、以下に示すように、種々の手順を採用することができる。
【００６３】
たとえば、第１のシート層１となるべき第１の粉体を含む第１のグリーンシートを用意するとともに、第２のシート層２となるべき第２の粉体を含む第２のグリーンシートを用意し、第１のグリーンシートと第２のグリーンシートとを所望の順序で積層することによって、生の積層体を得ることができる。
【００６４】
また、第１のシート層１となるべき第１の粉体を含む第１のグリーンシートを用意した上で、この第１のグリーンシート上で第２のシート層２を成形することによって、第１および第２のシート層１および２を与える複合シートを作製し、この複合シートを用いて、生の積層体を得る方法も採用することができる。
【００６５】
また、第１のシート層１において比較的大きな厚みを得ようとするときには、複数の第１のグリーンシートを互いに接する状態で積層することを行なえばよく、この場合において、第２のシート層２に関しては、第２のグリーンシートを所望の箇所に積層するようにしても、上述の複合シートを所望の箇所に積層するようにしてもよい。
【００６６】
この発明は、積層体の少なくとも一方の主面に沿った開口を有するキャビティを備える、複合積層体に対して特に有利に適用される。
【００６７】
キャビティを形成している複合積層体を製造しようとする場合、通常、生の積層体の段階でキャビティが形成される。より具体的には、生の積層体を得るため、前述のように、複数のグリーンシート、あるいは複合シートを含む複数のグリーンシートを積層することが行なわれる場合、複数のグリーンシートのうちの外側に位置する特定のものに対して打ち抜き等を適用して貫通孔を設けるようにすれば、所望のキャビティを形成することができる。
【００６８】
また、上述の貫通孔をグリーンシートに設けるステップは、複数のグリーンシートを積層するステップの前に実施されることが通常であるが、積層されるべき複数のグリーンシートのうちの貫通孔が設けられるべきもののみを予め積層して予備積層体を得るようにされる場合には、この予備積層体に貫通孔を設け、貫通孔が設けられた予備積層体を、最終的な積層ステップに供するようにしてもよい。
【００６９】
上述したようなキャビティを備える複合積層体に関して反り等の特性を評価するために実施した実験例について、以下に説明する。
【００７０】
第１の粉体として、粒径５μｍのＳｉＯ２ −ＣａＯ−Ａｌ２ Ｏ３ −ＭｇＯ−Ｂ２ Ｏ３ 系ガラス粉末と粒径０．５μｍのアルミナ粉末とを準備し、これらを前者が６０重量部、後者が４０重量部となるように混合し、この混合物に、分散媒としての水を４０重量部、分散剤としてのポリオキシエチレンノニルフェニルエーテルを１重量部、および結合剤としてのウレタン樹脂を５重量部添加し、混合し、かつ分散処理することによって、第１の粉体を含むスラリーを得た。
【００７１】
このスラリーから気泡を除去した後、スラリーにドクターブレード法を適用することによって、シートを成形し、これを乾燥させることによって、厚み１８０μｍの第１のシート層となるべき複数のグリーンシートを得た。
【００７２】
他方、第２の粉体として、粒径０．５μｍのアルミナ粉末を準備し、このアルミナ粉末５０重量部に対して、テルピン油とエチルセルロースとを容量比で９２：８の割合で混合した溶剤を５０重量部添加し、混合し、かつ分散処理することによって、第２の粉体を含むペーストを得た。
【００７３】
次いで、上述のグリーンシートの特定のものの主面上にペーストを塗布することによって、第２のシート層となるべき厚み１０μｍのペースト層を成形し、それによって、複合シートを得た。
【００７４】
次いで、キャビティを与えるため、いくつかのグリーンシートおよび複合シートにおいて、３５ｍｍ角の断面正方形の貫通孔を形成した。
【００７５】
次いで、上述したように、貫通孔が設けられたものも含めて、所望の数のグリーンシートおよび複合シートを種々の順序で積層した後、６８ｍｍ角の主面寸法を有しかつ主面中央にキャビティを備える種々の生の積層体を得るべく切断工程を実施し、次いで、プレス工程を実施した。
【００７６】
このプレス工程後の各試料の形態が図５ないし図１６に断面図でそれぞれ示されている。
図５ないし図１６において、共通して、１１は前述した第１の粉体を含む生の第１のシート層、１２は第２の粉体を含む生の第２のシート層、および１３は主面に沿った開口を有するキャビティを示している。
【００７７】
図５ないし図７は、それぞれ、試料１ないし３を示し、これら試料１ないし３では、１つの第２のシート層１２が形成されている。図８ないし図１０は、それぞれ、試料４ないし６を示し、これら試料４ないし６では、２つの第２のシート層１２が形成されている。図１１ないし図１３は、それぞれ、試料７ないし９を示し、これら試料７ないし９では、５つの第２のシート層１２が形成されている。図１４ないし図１６は、試料１０ないし１２を示し、これら試料１０ないし１２では、第２のシート層を何ら備えていない。
【００７８】
また、試料１ないし１２は、それぞれ、全体として約７２０μｍの厚みを有するようにされたが、図５、図８、図１１および図１４にそれぞれ示した試料１、４、７および１０では、キャビティ１３の深さが３６０μｍに設定され、図６、図９、図１２および図１５にそれぞれ示した試料２、５、８および１１では、キャビティ１３の深さが１８０μｍに設定され、図７、図１０、図１３および図１６にそれぞれ示した試料３、６、９および１２では、キャビティ１３の深さが５４０μｍに設定された。
【００７９】
次いで、各試料に係る生の積層体を８５０℃で２時間焼成した。そして、これら焼成後の各積層体について、反り、収縮率、外形寸法のばらつき、およびキャビティ部分における歪み量をそれぞれ求めた。図１７は、各試料に係る積層体の評価方法を説明するためのもので、積層体の、キャビティ１３が形成された一方主面を示す平面図である。
【００８０】
収縮率については、図１７に示す６箇所における寸法Ｌ１、Ｌ２、Ｌ３、Ｗ１、Ｗ２およびＷ３をそれぞれ測定し、これら６つの寸法Ｌ１、Ｌ２、Ｌ３、Ｗ１、Ｗ２およびＷ３を平均することによって平均寸法を求めながら、「収縮率＝（焼成前の平均寸法−焼成後の平均寸法）／（焼成前の平均寸法）」の式に基づいて算出したものである。
【００８１】
また、外形寸法のばらつきについては、「ばらつき＝（焼成後の寸法Ｌ１、Ｌ２、Ｌ３、Ｗ１、Ｗ２およびＷ３の標準偏差の３倍の値）／（焼成後の平均寸法）」に式に基づいて算出したものである。
【００８２】
また、キャビティ部分の歪み量については、キャビティ１３の平面形状における４つの頂点Ｐ１、Ｐ２、Ｐ３およびＰ４の各座標、すなわち、（ｘ１，ｙ１）、（ｘ２，ｙ２）、（ｘ３，ｙ３）および（ｘ４，ｙ４）をそれぞれ測定し、頂点Ｐ１を基準点としながら頂点Ｐ１および頂点Ｐ４間を結ぶ線分を基準線とすることによって、すなわち、ｘ１＝０、ｙ１＝０およびｙ４＝０とすることによって、「歪み量＝〔（ｘ３−ｘ４）２ ＋（ｙ３−ｙ２）２ ／２〕１／２ ／〔（ｘ３＋ｘ４＋ｙ２＋ｙ３）／４〕」の式に基づいて算出したものである。
【００８３】
上述のように、各試料について求められた反り、収縮率、外形寸法のばらつき、およびキャビティ部分における歪み量が、以下の表１に示されている。また、表１には、総合的な評価が、「◎」（極めて良好）、「○」（良好）および「×」（不良）の各記号をもって示されている。
【００８４】
【表１】
Figure 0003601671
【００８５】
表１を参照して、試料１〜９がこの発明の範囲内に属するものであるが、特に、試料１および４〜９については、反りが０であり、また、収縮率が０．３４〜１．１２％、外形寸法のばらつきが０．０８８〜０．２２％、およびキャビティ部分の歪み量が０．０１４〜０．２１％というようにそれぞれ極めて小さく、総合的に極めて良好な評価結果が得られている。
【００８６】
これに対して、この発明の範囲内にある試料１〜９のうち、試料２および３については、不所望にも、２ｍｍの反りが生じている。この原因は、これら試料２および３をそれぞれ示す図６および図７と試料１を示す図５とを比較すれば容易に理解できるように、試料２および３では、第２のシート層１２が積層方向に関して一方側に片寄った位置にあるため、言い換えると、第２のシート層１２の各側に位置される第１のシート層１１の各厚みが互いに異なっているためであると考えられる。
【００８７】
このことから、図５ないし図７ならびに図１１ないし図１３に示すように、複数の第１のシート層１１が第２のシート層１２を介して積層されている構造を有する場合には、図５ならびに図１１ないし図１３において見られるように、第２のシート層１２の各側に位置される第１のシート層１１の各厚みを互いに実質的に同じにすることが好ましいということができる。
【００８８】
他方、この発明の範囲外にある試料１０、１１および１２については、図１４ないし図１６に示すように、第２のシート層を備えていないので、それぞれ、収縮率が８．２１％、７．９８％および８．７６％と大きく、外形寸法のばらつきも１．１０％、０．９１％および１．１３％と大きく、また、キャビティ部分の歪み量も０．８４％、０．４６％および０．５２％と大きくなっている。これら収縮率、外形寸法のばらつきおよびキャビティ部分の歪み量の各値は、いずれも、この発明の範囲内にある試料１〜９、特に試料１および４〜９における対応の値と比較して大きい。このことから、試料１０〜１２は、試料１〜９、特に試料１および４〜９と比較して、劣ることがわかる。
【００８９】
【発明の効果】
以上のように、この発明によれば、第１のシート層とこれに接する第２のシート層とを備える複合積層体が得られ、第１のシート層に含まれる第１の粉体の少なくとも一部は、焼結状態にあり、他方、第２のシート層に含まれる第２の粉体は、未焼結状態にあるが、第１のシート層の材料の一部が第２のシート層の全域に拡散あるいは流動することによって、すべて互いに固着されているので、第２のシート層を後で除去したり、ここに樹脂を充填したりするといった処理を施すことなく、そのままの状態で使用に供することができる。
【００９０】
また、上述のように、第２のシート層を除去したり、ここに樹脂を充填したりする処理を行なう必要がないので、表面に形成されるべき導電膜の焼成を第１のシート層の焼成と同時に行なうことが可能となる。
【００９１】
また、複合積層体において表面に位置するシート層に含まれる粉体の粒径を小さくすることにより、表面粗さの小さい複合積層体を得ることができる。
【００９２】
また、第２のシート層に含まれる第２の粉体としては、絶縁性、誘電性、圧電性、磁性等の任意の性質を有するものを比較的自由に用いることができるので、得られた複合積層体に対して特定の電磁気的機能を容易に付与することができる。また、これらの性質を任意に組み合わせることにより、たとえば、Ｌ−Ｃ−Ｒ複合基板等を容易に作製することができる。また、第２の粉体として、高い耐摩耗性、高い靭性を有するものを用いるようにすれば、複合積層体を機械的強度の高いものとすることができる。また、光反射性、赤外線反射性等の性質を有する粉体を第２の粉体として用いるようにすれば、複合積層体に対して、特定の光学的機能を付与することができる。
【００９３】
また、第１のシート層のための第１の粉体がアノーサイト系結晶化ガラス粉末を含むようにすると、焼成ステップにおいて、このようなアノーサイト系結晶化ガラスが第２のシート層の全域に拡散あるいは流動することが容易であり、そのため、第２の粉体のすべてをこれによって良好に固着させることができる。
【００９４】
同様に、第２のシート層が第１のシート層より薄くされると、第１のシート層の材料の一部が、第２のシート層の全域に拡散あるいは流動することがより容易になり、したがって、この場合にも、第２の粉体のすべてが第１のシート層の材料によって互いに良好に固着されることがより容易になる。
【００９５】
また、この発明によれば、焼成ステップにおいて、第２の粉体を焼結させないので、この第２の粉体を含む第２のシート層が第１のシート層の収縮を抑制するように作用し、焼成による複合積層体全体としての収縮を抑制することができ、結果として、得られた複合積層体の寸法のばらつきを低減することができる。
【００９６】
このような寸法のばらつきは、特にキャビティを有する複合積層体において生じやすいので、この発明は、キャビティを有する複合積層体およびその製造方法に対して、より有利に適用することができる。このことから、また、この発明がキャビティを有する複合積層体に関して適用されると、キャビティの部分における歪みも低減することができる。
【００９７】
また、この発明に係る複合積層体の製造方法において用意される生の積層体が、第２のシート層を介して積層される複数の第１のシート層を備えるときには、第２のシート層の各側に位置される第１のシート層の各厚みを、互いに実質的に同じとなるように設定すれば、焼成ステップにおいて、第１のシート層の各々の収縮量を互いに実質的に等しくすることができ、そのため、焼結後の複合積層体において反りが生じることを有利に抑制することができる。
【図面の簡単な説明】
【図１】この発明に係る製造方法によって得られた第１の実施形態による複合積層体４を図解的に示す断面図である。
【図２】この発明に係る製造方法によって得られた第２の実施形態による複合積層体５を図解的に示す断面図である。
【図３】この発明に係る製造方法によって得られた第３の実施形態による複合積層体６を図解的に示す断面図である。
【図４】この発明に係る製造方法によって得られた第４の実施形態による複合積層体７を図解的に示す断面図である。
【図５】この発明に係る製造方法によって得られたキャビティを備える複合積層体に関して反り等の特性を評価するために実施した実験例において作製された試料１に係る生の積層体を図解的に示す断面図である。
【図６】図５に示した試料１の場合と同様の実験例において作製された試料２に係る生の積層体を図解的に示す断面図である。
【図７】図５に示した試料１の場合と同様の実験例において作製された試料３に係る生の積層体を図解的に示す断面図である。
【図８】図５に示した試料１の場合と同様の実験例において作製された試料４に係る生の積層体を図解的に示す断面図である。
【図９】図５に示した試料１の場合と同様の実験例において作製された試料５に係る生の積層体を図解的に示す断面図である。
【図１０】図５に示した試料１の場合と同様の実験例において作製された試料６に係る生の積層体を図解的に示す断面図である。
【図１１】図５に示した試料１の場合と同様の実験例において作製された試料７に係る生の積層体を図解的に示す断面図である。
【図１２】図５に示した試料１の場合と同様の実験例において作製された試料８に係る生の積層体を図解的に示す断面図である。
【図１３】図５に示した試料１の場合と同様の実験例において作製された試料９に係る生の積層体を図解的に示す断面図である。
【図１４】図５に示した試料１の場合と同様の実験例において作製された試料１０に係る生の積層体を図解的に示す断面図である。
【図１５】図５に示した試料１の場合と同様の実験例において作製された試料１１に係る生の積層体を図解的に示す断面図である。
【図１６】図５に示した試料１の場合と同様の実験例において作製された試料１２に係る生の積層体を図解的に示す断面図である。
【図１７】図５ないし図１６にそれぞれ示した試料１ないし１２に係る積層体の評価方法を説明するためのもので、積層体の、キャビティが形成された一方主面を示す平面図である。
【符号の説明】
１，１１ 第１のシート層
２，１２ 第２のシート層
３ 導電膜
４〜７ 複合積層体
１３ キャビティ

Claims (13)

  1. 第１の粉体を含む未焼成の状態にある第１のシート層と、前記第１のシート層に接するように設けられ、かつ、前記第１の粉体の少なくとも一部を焼結させ得る温度では焼結しない第２の粉体を含む、未焼成の状態にある第２のシート層とを備える、未焼成の積層体を用意する第１のステップと、
    前記第１の粉体の少なくとも一部を焼結させるとともに、前記第１のシート層の材料の一部を前記第２のシート層の全域に拡散あるいは流動させることによって、前記第２の粉体を、焼結させずに、すべて互いに固着させるように、前記未焼成の積層体を所定の温度で焼成する第２のステップと
    を備えることを特徴とする、複合積層体の製造方法。
  2. 前記未焼成の積層体は、前記第２のシート層を介して積層される複数の前記第１のシート層を備え、かつ、前記第２のシート層の各側に位置される前記第１のシート層の各厚みは、互いに実質的に同じであることを特徴とする、請求項１に記載の複合積層体の製造方法。
  3. 前記第１のステップにおいて、前記第１のシート層は、前記第１の粉体を含む第１のグリーンシートの状態で用意されることを特徴とする、請求項１または２に記載の複合積層体の製造方法。
  4. 前記第１のステップにおいて、前記第２のシート層は、前記第２の粉体を含む第２のグリーンシートの状態で用意され、前記第１のステップは、前記第２のグリーンシートを前記第１のグリーンシートに接するように積層するステップを備えることを特徴とする、請求項３に記載の複合積層体の製造方法。
  5. 前記第１のステップにおいて、前記第１のグリーンシート上で前記第２のシート層が成形されることによって得られた複合シートが用意され、前記未焼成の積層体は、その少なくとも一部において前記複合シートを含むことを特徴とする、請求項３に記載の複合積層体の製造方法。
  6. 前記第１のステップにおいて、前記第１のシート層は、その少なくとも一部において複数の前記第１のグリーンシートを互いに接した状態で積層して得られた部分を含むことを特徴とする、請求項３ないし５のいずれかに記載の複合積層体の製造方法。
  7. 前記第１のステップにおいて、前記未焼成の積層体の最外層には、前記第２のシート層が位置され、最外層に位置する前記第２のシート層の表面上に導電膜のためのペーストが印刷されていることを特徴とする、請求項１ないし６のいずれかに記載の複合積層体の製造方法。
  8. 前記導電膜のためのペーストは導電性金属粉末を含み、前記第２のステップにおいて、前記導電性金属粉末が焼結されることを特徴とする、請求項７に記載の複合積層体の製造方法。
  9. 前記未焼成の積層体において、前記第２のシート層は前記第１のシート層より薄いことを特徴とする、請求項１ないし８のいずれかに記載の複合積層体の製造方法。
  10. 前記第１のステップは、前記未焼成の積層体の少なくとも一方の主面に沿った開口を有するキャビティを形成するステップを備えることを特徴とする、請求項１ないし９のいずれかに記載の複合積層体の製造方法。
  11. 前記第１のステップは、前記未焼成の積層体を得るため、複数のグリーンシートを積層するステップを備え、かつ、前記キャビティを形成するステップは、複数の前記グリーンシートのうちの外側に位置する特定のものに貫通孔を設けるステップを備えることを特徴とする、請求項１０に記載の複合積層体の製造方法。
  12. 前記貫通孔を設けるステップは、複数の前記グリーンシートを積層するステップの前に実施されることを特徴とする、請求項１１に記載の複合積層体の製造方法。
  13. 前記積層するステップは、積層されるべき複数の前記グリーンシートのうちの前記貫通孔が設けられるべきもののみを予め積層して予備積層体を得る予備積層ステップを含み、前記貫通孔を設けるステップは、前記予備積層体に貫通孔を設けるステップを含むことを特徴とする、請求項１１に記載の複合積層体の製造方法。
JP09715599A 1998-04-28 1999-04-05 複合積層体の製造方法 Expired - Lifetime JP3601671B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP09715599A JP3601671B2 (ja) 1998-04-28 1999-04-05 複合積層体の製造方法
KR1019990015010A KR100320719B1 (ko) 1998-04-28 1999-04-27 복합적층체 및 그 제조방법
DE69936483T DE69936483T2 (de) 1998-04-28 1999-04-28 Laminierte Leiterplatte und Herstellungsverfahren
EP07013044.8A EP1838141B1 (en) 1998-04-28 1999-04-28 Laminated body and method for producing the same
EP99108341A EP0954209B1 (en) 1998-04-28 1999-04-28 Laminated circuit board and method for producing the same
US09/300,948 US6517924B1 (en) 1998-04-28 1999-04-28 Laminated body and method for producing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-118229 1998-04-28
JP11822998 1998-04-28
JP09715599A JP3601671B2 (ja) 1998-04-28 1999-04-05 複合積層体の製造方法

Publications (2)

Publication Number Publication Date
JP2000025157A JP2000025157A (ja) 2000-01-25
JP3601671B2 true JP3601671B2 (ja) 2004-12-15

Family

ID=26438356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09715599A Expired - Lifetime JP3601671B2 (ja) 1998-04-28 1999-04-05 複合積層体の製造方法

Country Status (5)

Country Link
US (1) US6517924B1 (ja)
EP (2) EP1838141B1 (ja)
JP (1) JP3601671B2 (ja)
KR (1) KR100320719B1 (ja)
DE (1) DE69936483T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781065B2 (en) 2005-07-01 2010-08-24 Murata Manufacturing Co., Ltd. Multilayer ceramic substrate, method for making the same, and composite green sheet for making multilayer ceramic substrate
EP2404754A2 (en) 2010-07-05 2012-01-11 Murata Manufacturing Co. Ltd. Multilayer ceramic substrate

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3656484B2 (ja) * 1999-03-03 2005-06-08 株式会社村田製作所 セラミック多層基板の製造方法
JP3554962B2 (ja) * 1999-10-28 2004-08-18 株式会社村田製作所 複合積層体およびその製造方法
JP3633435B2 (ja) * 2000-04-10 2005-03-30 株式会社村田製作所 多層セラミック基板、その製造方法および設計方法、ならびに電子装置
JP3669255B2 (ja) 2000-09-19 2005-07-06 株式会社村田製作所 セラミック多層基板の製造方法および未焼成セラミック積層体
JP4610066B2 (ja) * 2000-09-27 2011-01-12 京セラ株式会社 多層配線基板およびその製造方法
JP3757788B2 (ja) * 2000-11-27 2006-03-22 株式会社村田製作所 多層セラミック基板およびその製造方法
JP2002368422A (ja) * 2001-04-04 2002-12-20 Murata Mfg Co Ltd 多層セラミック基板及びその製造方法
JP4160901B2 (ja) * 2001-10-01 2008-10-08 ヘラエウス インコーポレイテッド マイクロエレクトロニクス用自己拘束型非焼結低温ガラスセラミックテープ及びその製法ならびに用途
US6668920B2 (en) * 2001-11-09 2003-12-30 Weatherford/Lamb, Inc. Wellscreen having helical support surface
JP3445262B2 (ja) * 2001-11-22 2003-09-08 松下電器産業株式会社 圧電体の製造方法、圧電体、超音波探触子、超音波診断装置および非破壊検査装置
JP4426805B2 (ja) * 2002-11-11 2010-03-03 日本特殊陶業株式会社 配線基板およびその製造方法
DE10252636A1 (de) * 2002-11-11 2004-05-19 Epcos Ag Keramisches Vielschichtsubstrat und Verfahren zu dessen Herstellung
JP2005268692A (ja) * 2004-03-22 2005-09-29 Mitsubishi Electric Corp 多層基板の製造方法
JP4574369B2 (ja) * 2004-08-26 2010-11-04 京セラ株式会社 配線基板およびその製造方法
JP4565383B2 (ja) * 2004-10-07 2010-10-20 日立金属株式会社 キャビティを備えた多層セラミック基板およびその製造方法
JP4557003B2 (ja) 2005-07-01 2010-10-06 株式会社村田製作所 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
JP2008030995A (ja) * 2006-07-28 2008-02-14 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
JP2008031005A (ja) * 2006-07-31 2008-02-14 Murata Mfg Co Ltd 多層セラミック基板および多層セラミック基板作製用複合グリーンシート
CN101874429B (zh) 2007-11-30 2013-04-03 株式会社村田制作所 陶瓷复合多层基板及其制造方法以及电子元器件
JP5024064B2 (ja) * 2008-01-15 2012-09-12 株式会社村田製作所 多層セラミック基板およびその製造方法
KR101101489B1 (ko) * 2008-10-23 2012-01-03 삼성전기주식회사 세라믹 적층체 및 세라믹 소결체의 제조방법
US7998561B2 (en) 2008-10-23 2011-08-16 Samsung Electro-Mechanics Co., Ltd. Ceramic laminate and method of manufacturing ceramic sintered body
KR100983125B1 (ko) * 2008-10-28 2010-09-17 삼성전기주식회사 다층 세라믹 기판의 제조방법
DE102011003481A1 (de) * 2011-02-02 2012-08-02 Robert Bosch Gmbh Elektronisches Bauteil umfassend einen keramischen träger und Verwendung eines keramischen Trägers
KR20130049362A (ko) * 2011-11-04 2013-05-14 삼성전기주식회사 적층 세라믹 커패시터 제조 방법
JP6068164B2 (ja) * 2013-01-28 2017-01-25 京セラ株式会社 セラミック積層体の製造方法
JP6139970B2 (ja) * 2013-05-13 2017-05-31 クアーズテック株式会社 電極埋め込み石英部材及びその製造方法
US9801275B2 (en) * 2014-02-17 2017-10-24 Lg Innotek Co., Ltd. Printed circuit board and method of manufacturing the same
WO2016208851A1 (ko) * 2015-06-23 2016-12-29 주식회사 베이스 Led용 유리의 제조 방법
WO2017010730A1 (ko) * 2015-07-14 2017-01-19 주식회사 베이스 유리 프릿을 활용한 색변환 소재를 포함하는 led 칩 스케일 패키지 및 그 제조방법
JP6887618B2 (ja) * 2018-05-30 2021-06-16 日本電気硝子株式会社 調光機能付き積層体

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102720A (en) * 1989-09-22 1992-04-07 Cornell Research Foundation, Inc. Co-fired multilayer ceramic tapes that exhibit constrained sintering
US5085720A (en) * 1990-01-18 1992-02-04 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of green ceramic bodies
EP0511301B1 (en) * 1990-01-18 1994-12-28 E.I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of green ceramic bodies
US5102730A (en) 1990-02-20 1992-04-07 Andrews Paper & Chemical Co., Inc. Erasable reproduction material
US5254191A (en) * 1990-10-04 1993-10-19 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of ceramic bodies
EP0535711A3 (en) * 1991-10-04 1993-12-01 Matsushita Electric Ind Co Ltd Method for producing multilayered ceramic substrate
JP2785544B2 (ja) * 1991-10-04 1998-08-13 松下電器産業株式会社 多層セラミック基板の製造方法
US5264399A (en) * 1992-04-28 1993-11-23 International Business Machines Corporation Ceramic composite body
JP3003413B2 (ja) * 1992-09-21 2000-01-31 松下電器産業株式会社 多層セラミック基板の製造方法
JP2955442B2 (ja) * 1993-05-25 1999-10-04 株式会社住友金属エレクトロデバイス セラミックス回路基板の製造方法
JP2973820B2 (ja) * 1994-06-10 1999-11-08 住友金属工業株式会社 セラミックス基板の製造方法
US5708570A (en) * 1995-10-11 1998-01-13 Hughes Aircraft Company Shrinkage-matched circuit package utilizing low temperature co-fired ceramic structures
JP3780386B2 (ja) * 1996-03-28 2006-05-31 株式会社村田製作所 セラミック回路基板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781065B2 (en) 2005-07-01 2010-08-24 Murata Manufacturing Co., Ltd. Multilayer ceramic substrate, method for making the same, and composite green sheet for making multilayer ceramic substrate
EP2404754A2 (en) 2010-07-05 2012-01-11 Murata Manufacturing Co. Ltd. Multilayer ceramic substrate
US8420209B2 (en) 2010-07-05 2013-04-16 Murato Manufacturing Co., Ltd. Multilayer ceramic substrate

Also Published As

Publication number Publication date
EP1838141B1 (en) 2013-04-24
JP2000025157A (ja) 2000-01-25
EP0954209A1 (en) 1999-11-03
EP1838141A1 (en) 2007-09-26
KR19990083525A (ko) 1999-11-25
US6517924B1 (en) 2003-02-11
KR100320719B1 (ko) 2002-01-19
DE69936483T2 (de) 2008-03-13
DE69936483D1 (de) 2007-08-23
EP0954209B1 (en) 2007-07-11

Similar Documents

Publication Publication Date Title
JP3601671B2 (ja) 複合積層体の製造方法
JP3716832B2 (ja) セラミック多層基板の製造方法および未焼成の複合積層体
US20060046040A1 (en) Composite laminate and method for manufacturing the same
KR100462289B1 (ko) 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법
KR20010049529A (ko) 세라믹 기판의 제조방법 및 소성되지 않은 세라믹 기판
JPWO2007004415A1 (ja) 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
KR101124277B1 (ko) 다층 세라믹 기판 및 그 제조 방법
JPH08139230A (ja) セラミック回路基板とその製造方法
EP0535711A2 (en) Method for producing multilayered ceramic substrate
JP6624282B2 (ja) 多層セラミック基板
US6896953B2 (en) Wiring board and process of producing the same
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
JPH08245268A (ja) ガラスセラミックス積層体の焼結方法
JP3898489B2 (ja) 多層配線基板の製造方法
JP2005203723A (ja) ガラスセラミック基板およびその製造方法
JP2003273515A (ja) セラミックの低温焼結の間の収縮を低減するための方法および抑制層
KR100289959B1 (ko) 저온동시소성세라믹의 내장 커패시터 제조방법
JP2001072473A (ja) セラミック基板の製造方法
JP4610185B2 (ja) 配線基板並びにその製造方法
JPH09249460A (ja) セラミック多層基板の製造方法
JP2004207543A (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040720

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040915

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071001

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081001

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 9

EXPY Cancellation because of completion of term