KR100320719B1 - 복합적층체 및 그 제조방법 - Google Patents

복합적층체 및 그 제조방법 Download PDF

Info

Publication number
KR100320719B1
KR100320719B1 KR1019990015010A KR19990015010A KR100320719B1 KR 100320719 B1 KR100320719 B1 KR 100320719B1 KR 1019990015010 A KR1019990015010 A KR 1019990015010A KR 19990015010 A KR19990015010 A KR 19990015010A KR 100320719 B1 KR100320719 B1 KR 100320719B1
Authority
KR
South Korea
Prior art keywords
sheet layer
powder
green
sheet
composite laminate
Prior art date
Application number
KR1019990015010A
Other languages
English (en)
Other versions
KR19990083525A (ko
Inventor
가메다히로카즈
나카오슈야
다나카겐지
Original Assignee
무라타 야스타카
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라타 야스타카, 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 무라타 야스타카
Publication of KR19990083525A publication Critical patent/KR19990083525A/ko
Application granted granted Critical
Publication of KR100320719B1 publication Critical patent/KR100320719B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64—Burning or sintering processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 소성에 의한 수축이 억제되면서 제조할 수 있고, 소성 후의 상태에서 그대로 사용될 수 있는 복합적층체의 제조방법을 제공하는 것을 목적으로 한다.
본 발명에 따르면, 아노사이트(anorthite)계 결정화 유리 분말 및 알루미나분말과 같은 제 1 분체를 포함하는 제 1 시트층(1)과; 이에 접하도록 형성되고 아울러 제 1 분체의 일부인 아노사이트계 결정화 유리를 소성시킬 수 있는 온도에서는 소결하지 않는, 알루미나분말과 같은 제 2 분체를 포함하는 제 2 시트층(2);을 구비하는 그린(green) 적층체를 준비하고, 계속해서 이를 소정 온도에서 소성하고, 그로써 제 1 분체를 소결시킴과 함께, 아노사이트계 결정화 유리를 제 2 시트층(2)의 전역으로 확산 혹은 유동시켜 제 2 분체를 서로 고착시킴으로써 목적으로 하는 복합적층체(4)를 얻을 수 있다. 이 제조방법은 캐버티를 구비하는 복합적층체를 얻고자 하는 경우에 특히 유익하다.

Description

복합적층체 및 그 제조방법{Composite laminate and method for producing the same}
본 발명은 복합적층체 및 그 제조방법에 관한 것으로서, 특히 그 일부층이 소결상태에 있고, 아울러 이 소결상태에 있는 층의 소성에 의한 수축이 억제된 상태에서 얻을 수 있는 복합적층체 및 그 제조방법에 관한 것이다.
최근, 칩 부품 등의 소형화 및 경량화가 진행되고 있고, 이를 실장하는 회로기판에 대해서도 소형화 및 경량화가 요구된다. 이와 같은 요구에 부응하기 위해, 예를 들면 유리세라믹다층회로기판이 효과적이다. 왜냐하면, 유리세라믹다층회로기판에 의하면 고밀도 배선 및 박층화가 가능하기 때문이다. 하지만, 이와 같은 유리세라믹다층회로기판은 소성공정을 거쳐 제조되지만, 일반적으로 소결시 수축을 동반하기 때문에, 예를 들면 ±0.5% 정도의 치수변화가 일어나는 것이 현상(現狀)이다. 특히, 적절한 전자부품을 수용하기 위한 캐버티를 갖는 유리세라믹다층기판의 경우, 치수변화가 보다 현저해진다.
따라서, 치수 정밀도가 높은 유리세라믹다층회로기판의 제조방법으로서는 일본국 특허공개공보 5-102666호 또는 7-330445호, 더욱이 캐버티를 갖는 유리세라믹 다층회로기판의 제조방법으로서는 일본국 특허공개공보 6-329476호에 기재된 바와 같이, 유리세라믹 성형체의 한 면 또는 양면에 유리세라믹 성형체의 소결온도에서는 소결하지 않는 그린시트를 적층한 상태로 하고, 이 상태에서 소성한 후, 그린시트에 의해 초래된 분체층을 제거하는 방법이 제안되고 있다.
하지만, 상술한 유리세라믹다층회로기판의 제조방법에 따르면, 소성 후, 그린시트에 의한 분체층을 제거해야 하므로, 이와 같은 제거하기 위한 번잡한 공정이 필요해질 뿐만 아니라, 소성전의 유리세라믹 성형체 표면에 미리 도전막을 형성해 두고 이를 유리세라믹 성형체의 소성공정에서 동시에 소성하는 것이 불가능하다. 또 그린시트에 의한 분체층을 제거한 후, 유리세라믹다층회로기판 표면의 거칠기가 커지는 등의 문제도 발생한다.
또, 일본국 특허공개공보 9-266363호에는, 유리세라믹층과 알루미나층을 적층한 상태에서 소성하고, 유리세라믹층만 소결시키고 알루미나층은 미소결 상태로 하면서, 유리세라믹층에 포함되는 유리를 알루미나층의 내부로 침입시켜 알루미나층을 고착시키는 것이 기재되어 있다. 이 경우, 유리세라믹층에서 침입하는 유리는 알루미나층의 전역으로 두루 미치지 않고, 알루미나층의 미고착부분을 제거함과 함께 표면이 연마되며, 이들 제거 및 연마 후, 회로패턴을 위한 도전막의 형성공정이 실시된다.
따라서, 이 종래기술에 따르면, 제거 및 연마 공정에 의해 표면의 거칠기를 작게할 수 있지만, 상술한 종래기술과 마찬가지로, 소성공정 후에 제거공정이 별도로 필요하며, 아울러 회로기판의 표면에 형성될 도전막을 유리세라믹층과의 동시 소성에 의해 얻을 수 없다.
또, 일본국 특허공개공보 5-136572호에는, 상술한 종래기술과 마찬가지로, 유리세라믹 성형체의 한 면 또는 양면에, 이 유리세라믹의 소결온도에서는 소결하지 않는 그린시트를 적층하고, 유리세라믹 성형체만을 소결시키는 것이 기재되어 있다. 여기서는, 소결되지 않은 그린시트에 의해 제공된 분체층에 수지가 충전된다.
따라서, 이 종래기술에 따르면, 미소결 분체층을 제거하는 공정이 불필요하지만, 미소결 분체층에 수지를 충전시키는 공정이 별도로 필요하다.
따라서, 본 발명의 목적은, 소성공정 후에, 제거공정이나 수지충전공정 등의 후공정을 특별히 필요로 하지 않고, 사용될 수 있는 상태로 할 수 있는 복합적층체 및 그 제조방법을 제공하고자 하는 것이다.
도 1은 본 발명의 제 1 실시형태에 따른 복합적층체(4)를 도해적으로 나타내는 단면도이다.
도 2는 본 발명의 제 2 실시형태에 따른 복합적층체(5)를 도해적으로 나타내는 단면도이다.
도 3은 본 발명의 제 3 실시형태에 따른 복합적층체(6)를 도해적으로 나타내는 단면도이다.
도 4는 본 발명의 제 4 실시형태에 따른 복합적층체(7)를 도해적으로 나타내는 단면도이다.
도 5는 본 발명의 다른 실시형태에 따른 캐버티를 구비하는 복합적층체에 관하여 휘어짐(warpage) 등의 특성을 평가하기 위해 실시한 실험예에서 제작된 시료 1에 관계되는 그린(green) 적층체를 도해적으로 나타내는 단면도이다.
도 6은 도 5에 도시한 시료 1의 경우와 동일한 실험예에서 제작된 시료 2에 관계되는 그린 적층체를 도해적으로 나타내는 단면도이다.
도 7은 도 5에 도시한 시료 1의 경우와 동일한 실험예에서 제작된 시료 3에 관계되는 그린 적층체를 도해적으로 나타내는 단면도이다.
도 8은 도 5에 도시한 시료 1의 경우와 동일한 실험예에서 제작된 시료 4에 관계되는 그린 적층체를 도해적으로 나타내는 단면도이다.
도 9는 도 5에 도시한 시료 1의 경우와 동일한 실험예에서 제작된 시료 5에 관계되는 그린 적층체를 도해적으로 나타내는 단면도이다.
도 10은 도 5에 도시한 시료 1의 경우와 동일한 실험예에서 제작된 시료 6에 관계되는 그린 적층체를 도해적으로 나타내는 단면도이다.
도 11은 도 5에 도시한 시료 1의 경우와 동일한 실험예에서 제작된 시료 7에 관계되는 그린 적층체를 도해적으로 나타내는 단면도이다.
도 12는 도 5에 도시한 시료 1의 경우와 동일한 실험예에서 제작된 시료 8에 관계되는 그린 적층체를 도해적으로 나타내는 단면도이다.
도 13은 도 5에 도시한 시료 1의 경우와 동일한 실험예에서 제작된 시료 9에 관계되는 그린 적층체를 도해적으로 나타내는 단면도이다.
도 14는 도 5에 도시한 시료 1의 경우와 동일한 실험예에서 제작된 시료 10에 관계되는 그린 적층체를 도해적으로 나타내는 단면도이다.
도 15는 도 5에 도시한 시료 1의 경우와 동일한 실험예에서 제작된 시료 11에 관계되는 그린 적층체를 도해적으로 나타내는 단면도이다.
도 16은 도 5에 도시한 시료 1의 경우와 동일한 실험예에서 제작된 시료 12에 관계되는 그린 적층체를 도해적으로 나타내는 단면도이다.
도 17은 도 5 내지 도 16에 각각 도시한 시료 1 내지 시료 12에 관계되는 적층체의 평가 방법을 설명하기 위한 것으로서, 적층체의, 캐버티가 형성된 한쪽 주면을 나타내는 평면도이다.
(도면의 주요 부호에 대한 설명)
1, 11 … 제 1 시트층 1, 12 … 제 2 시트층
3 … 도전막 4∼7 … 복합적층체
13 … 캐버티
본 발명은 제 1 분체의 집합체를 포함하는 제 1 시트층과, 제 1 시트층에 접하도록 형성되고 아울러 제 2 분체의 집합체를 포함하는 제 2 시트층을 구비하는 복합적층체에 관한 것으로서, 상술한 기술적 과제를 해결하기 위해, 제 1 분체의 적어도 일부는 소결 상태에 있고, 한편 제 2 분체는 미소결 상태에 있지만, 제 1 시트층의 재료의 일부가 제 2 시트층으로 확산 혹은 유동함으로써 서로 고착되어 있는 것을 특징으로 한다.
본 발명에 관한 복합적층체에서, 바람직하게는 제 1 시트층의 재료의 일부가 제 2 시트층 전역으로 확산 혹은 유동하여 있고, 제 2 분체 전부가 제 1 시트층의 재료에 의해 서로 고착된다.
또, 본 발명에 관한 복합적층체에서, 바람직하게는 제 1 분체의 적어도 일부가 제 2 분체의 소결온도보다 낮은 융점을 갖는다.
더욱이, 본 발명에 관한 복합적층체에서, 바람직하게는 제 1 분체의 집합체는 유리 재료를 포함한다. 이 경우, 유리 재료는 소성에 의해 용융하여 유리화한 재료이어도 된다. 또 유리 재료는 결정화 유리 재료인 것이 보다 바람직하다. 또한 제 1 분체의 집합체는 유리 재료와 세라믹 재료의 혼합 상태가 되어 있어도 된다. 이 경우, 제 1 분체의 집합체는 아노사이트(anorthite)계 결정화 유리, 붕규산유리 및 코디어라이트(cordierite)계 결정화 유리 중의 적어도 1종과 알루미나의 혼합상태인 것이 바람직하며, 보다 바람직하게는 유리 재료로서 아노사이트계 결정화 유리를 포함한다.
한편, 본 발명에 관한 복합적층체에서 제 2 분체의 집합체는 세라믹 재료를 포함하는 것이 바람직하다.
또 본 발명에 관한 복합적층체는 복수의 제 1 시트층 및/또는 제 2 시트층을 구비하고 있어도 된다. 이 경우, 복수의 제 1 시트층이 제 2 시트층을 사이에 두고 적층되어 있거나, 복수의 제 2 시트층이 제 1 시트층을 사이에 두고 적층되어 있다. 전자와 같이, 복수의 제 1 시트층이 제 2 시트층을 사이에 두고 적층되어 있는 경우, 제 2 시트층의 각측에 위치되는 제 1 시트층의 각 두께는, 서로 실질적으로동일한 것이 바람직하다.
또 본 발명에 관한 복합적층체는, 표면 및/또는 내부에 형성되는 도전막을 더 구비하고 있는 것이 바람직하다. 이 경우, 본 발명에 관한 복합적층체는, 제 1 시트층, 제 2 시트층 및 도전막을 이용하여 회로기판을 구성한다.
또 본 발명에 관한 복합적층체에서, 제 2 시트층은 제 1 시트층보다 얇은 것이 바람직하다.
또 본 발명은, 그 적어도 한쪽 주면을 따라 개구부를 위치시키고 있는 캐버티를 더 구비하는 복합적층체에 유리하게 적용된다.
본 발명은, 또 상술한 바와 같은 복합적층체를 제조하는 방법에도 관계된다. 본 제조방법은 제 1 분체를 포함하는 그린 상태에 있는 제 1 시트층과, 제 1 시트층에 접하도록 형성되고, 아울러 제 1 분체의 적어도 일부를 소결시킬 수 있는 온도에서는 소결하지 않는 제 2 분체를 포함하는 그린 상태에 있는 제 2 시트층을 구비하는 그린 적층체를 준비하는 제 1 단계와, 제 1 분체의 적어도 일부를 소결시킴과 함께, 제 1 시트층의 재료 일부를 제 2 시트층으로 확산 혹은 유동시킴으로써, 제 2 분체를 소결시키지 않고, 서로 고착시키도록, 그린 적층체를 소정의 온도에서 소성하는 제 2 단계를 구비하는 것을 특징으로 하고 있다.
상술한 제 1 단계에서 준비되는 그린 적층체가, 제 2 시트층을 사이에 두고 적층되는 복수의 제 1 시트층을 구비할 때, 제 2 시트층의 각 측에 위치되는 제 1 시트층의 각 두께는, 서로 실질적으로 동일한 것이 바람직하다.
또, 상술한 제 1 단계에서, 제 1 시트층은, 전형적으로는 제 1 분체를 포함하는 제 1 그린시트 상태로 준비된다.
이 경우로서, 제 2 시트층도 제 2 분체를 포함하는 제 2 그린시트 상태로 준비되는 경우에는, 제 1 단계는, 제 2 그린시트를 제 1 그린시트에 접하도록 적층하는 단계를 구비하게 된다.
한편, 제 1 단계에서, 제 1 그린시트 위에서 제 2 시트층이 성형됨으로써 얻어진 복합시트가 준비되고, 이 복합시트가, 그린 적층체를 얻기 위해, 그린 적층체의 적어도 일부에서 이용되어도 된다.
또, 제 1 단계에서, 제 1 시트층은, 원하는 두께를 얻기 위해, 그 적어도 일부에서 복수의 제 1 그린시트를 서로 접한 상태에서 적층하여 얻어진 부분을 포함하고 있어도 된다.
또 상술한 제 2 단계에서, 바람직하게는 제 1 시트층의 재료 일부는, 제 2 시트층의 전역으로 확산 혹은 유동하고, 제 2 분체 전부를 서로 고착시키는 것이 행해진다.
또, 본 발명에 관한 복합적층체의 제조방법에서, 바람직하게는, 제 1 단계는, 그린 적층체의 표면 및/또는 내부에 도전막을 형성하는 단계를 구비한다. 이 경우, 도전막이 도전성 금속분말을 포함할 때, 제 2 단계에서 이 도전성 금속분말이 제 1 분체와 동시에 소결되도록 하는 것이 바람직하다.
또 상술한 제 1 단계에서 준비되는 그린 적층체에서, 제 2 시트층은 제 1 시트층보다 얇은 것이 바람직하다.
또 캐버티를 갖는 복합적층체를 얻기 위해, 상술한 제 1 단계는 그린 적층체를 적어도 한쪽 주면을 따라 개구부를 위치시키도록 캐버티를 형성하는 단계를 구비하고 있어도 된다.
제 1 단계가, 그린 적층체를 얻기 위해, 복수의 그린시트를 적층하는 단계를 구비하고 있는 경우에는, 복수의 그린시트 중 외측에 위치하는 특정한 것에 관통구멍을 형성함으로써, 상술한 바와 같은 캐버티를 형성하도록 하는 것이 바람직하다.
상술한 바와 같이, 그린시트에 관통구멍을 형성하는 경우, 복수의 그린시트를 적층하는 단계 전에, 관통구멍을 형성하는 것이 바람직하다. 혹은 적층될 복수의 그린시트 중의 관통구멍이 형성될 것만을 미리 적층하여 예비 적층체를 얻은 후, 이 예비 적층체에 관통구멍을 형성하도록 하여도 된다.
본 발명에 관한 복합적층체의 적층구조에 관하여 여러 실시형태가 있지만, 이하, 도 1 내지 도 4를 참조하여, 4개의 전형적인 실시형태에 대해 설명한다. 또한, 도 1 내지 도 4에 도시한 각 실시형태는, 제 1 분체의 집합체를 포함하는 제 1 시트층(1)과, 제 2 분체의 집합체를 포함하는 제 2 시트층(2)을 공통으로 구비하며, 또, 도 2 내지 도 4에 도시한 각 실시형태는 더욱이 도전막(3)을 공통으로 구비하고 있다. 따라서, 도 1 내지 도 4에서, 이들 공통 요소에는 동일 참조부호를 붙이고, 이들 공통 요소에 대해서는 일괄적으로 설명하기로 한다.
도 1에 도시한 제 1 실시형태에 따른 복합적층체(4)는, 복수 적층된 제 1 시트층(1)과, 제 1 시트층(1)에 접하도록 제 1 시트층(1)의 각각의 양면, 즉 복합적층체(4)의 표면 및 내부에 복수 적층되어 형성된 제 2 시트층(2)을 구비하고 있다.
도 2에 도시한 제 2 실시형태에 따른 복합적층체(5)는, 제 1 시트층(1)과,제 1 시트층(1)에 접하도록 그 양면에 형성된 제 2 시트층(2)을 구비한다. 또한 각각의 제 2 시트층(2) 표면에는 도전막(3)이 형성되어 있다. 도전막(3)은, 예를 들면 도전성 금속분말을 포함하는 페이스트를 인가함으로써 형성되는 것으로서, 필요에 따라 원하는 패터닝이 실시되고 있다.
도 3에 도시한 제 3 실시형태에 따른 복합적층체(6)는, 복수 적층된 제 1 시트층(1)과, 제 1 시트층(1)에 접하도록 그 계면을 따라 연장되는 즉, 복합적층체(6)의 내부에 형성되는 제 2 시트층(2)을 구비하고 있다. 또, 복합적층체(6)의 표면에는 원하는 패턴을 이용하여 도전막(3)이 형성되어 있다.
도 4에 도시한 제 4 실시형태에 따른 복합적층체(7)는, 복수 적층된 제 1 시트층(1)과, 제 1 시트층(1)에 접하도록 복합적층체(7)의 표면 및 내부에 복수 적층되어 형성된 제 2 시트층(2)을 구비하고 있다. 또 복합적층체(7)의 표면 및 내부에는 원하는 패턴을 이용하여 도전막(3)이 형성되어 있다. 보다 상세하게는, 복합적층체(7)의 표면에서는 도전막(3)이 제 2 시트층(2)상에 형성되고, 복합적층체(7)의 내부에서는 도전막(3)이 제 2 시트층(2)에 끼워진 상태로 형성되어 있다.
상술한 각 실시형태에서, 제 2 시트층(2)은 제 1 시트층(1)보다 얇게 형성되어 있다.
또 상술한 실시형태 중, 도전막(3)을 형성하는 도 2 내지 도 4에 각각 도시한 복합적층체(5, 6, 7)는 그대로 회로기판으로서 이용하는데 적합하다.
도 1 내지 도 4에 각각 도시한 제 1 시트층(1)은, 제 1 분체의 집합체를 포함하고 있다. 또, 제 2 시트층(2)은 제 1 시트층(1)에 접하도록 형성되며, 아울러제 2 분체의 집합체를 포함하고 있다. 이들 제 1 분체 및 제 2 분체 중, 제 1 분체의 적어도 일부는 소결상태에 있고, 또 제 1 시트층(1)의 재료의 일부가 제 2 시트층(2)으로 확산 혹은 유동함으로써, 제 2 분체는 미소결 상태에 있지만, 서로 고착되어 있다.
이와 같은 제 1 시트층(1) 및 제 2 시트층(2)을 구비하는 복합적층체(4∼7)를 얻기 위해, 먼저, 제 1 분체를 포함하는 그린 상태의 제 1 시트층(1)과, 제 1 시트층(1)에 접하도록 형성되며, 아울러 제 1 분체의 적어도 일부를 소결시킬 수 있는 온도에서는 소결하지 않는 제 2 분체를 포함하는 그린 상태의 제 2 시트층(2)을 구비하는 그린 적층체를 준비한다. 그리고, 이 그린 적층체를 소정의 온도에서 소성하여 제 1 분체의 적어도 일부를 소결시키고, 아울러 제 1 시트층(1)의 재료 일부를 제 2 시트층(2)으로 확산 혹은 유동시켜, 제 2 분체를 소결시키지 않고 서로 고착시키게 된다. 이와 같이 하여 얻어진 복합적층체는, 그대로의 상태에서, 예를 들면 회로기판 또는 회로기판을 위한 기재로서 사용될 수 있다.
또, 도 2 내지 도 4에 각각 도시한 복합적층체(5∼7)와 같이 도전막(3)을 구비한 것은, 그린 적층체를 준비한 단계에서, 이러한 도전막(3)을 그린 적층체의 표면 및/또는 내부에 형성한 상태가 된다. 그리고 도전막(3)이 도전성 금속분말을 함유하는 페이스트 등으로 형성되는 경우에는, 그린 적층체의 소성 공정에서 이 도전성 금속분말도 소결시키도록 한다.
복합적층체(4∼7)에서, 제 1 시트층(1)의 재료 일부는 제 2 시트층(2)의 전역으로 확산 혹은 유동하여 있고, 제 2 분체 전부가 제 1 시트층의 재료에 의해 서로 고착되어 있는 것이 바람직하다. 이와 같은 상태를 보다 확실히 얻기 위해서는, 상술한 바와 같이, 제 2 시트층(2)은 제 1 시트층(1)보다 얇은 편이 바람직하다.
또, 상술한 바와 같이, 제 1 분체의 적어도 일부만을 소결 상태로 하고, 제 2 분체에 대해서는, 제 1 시트층(1)의 재료 일부를 제 2 시트층(2)으로 확산 혹은 유동시킴으로써, 보다 용이하게 서로 고착시키기 위해서는, 제 1 분체의 적어도 일부는 제 2 분체의 소결 온도보다 낮은 융점을 가지고 있는 것이 바람직하다.
제 1 시트층(1)을 위한 제 1 분체로서는, 예를 들면 유리 재료를 포함하는 것이 유리하게 이용된다. 이 경우, 유리 재료는 소성에 의해 용융하여 유리화한 재료를 포함하고 있어도 된다. 또, 유리 재료로서는 결정화 유리 재료가 보다 유리하게 이용된다. 또, 제 1 분체는 유리 재료로 이루어지는 분체와 세라믹재료로 이루어지는 분체를 포함하고 있어도 된다.
보다 특정적인 바람직인 실시형태로서, 소성 전의 제 1 시트층(1)에 포함되는 제 1 분체로는 아노사이트계 결정화 유리 분말과 알루미나분말이 이용되고, 소성후의 제 1 시트층(1)에 포함되는 제 1 분체의 집합체로는 아노사이트계 결정화 유리와 알루미나의 혼합재료를 포함하게 된다.
또한, 상술한 유리 재료로서의 아노사이트계 결정화 유리는, 그 적어도 일부가 붕규산유리 또는 코디어라이트계 결정화 유리 등의 다른 유리 재료로 치환되어도 된다. 하지만, 특히 아노사이트계 결정화 유리는, 소성중에 용융하여, 제 2 시트층(2)으로 보다 양호하게 확산 혹은 유동할 수 있는 점에서 바람직하다.
게다가 그린 상태의 제 1 시트층(1)을 위한 분체의 분산매로서는, 물, 톨루엔, 크실렌 등을 이용할 수 있다. 또 분산매에 덧붙여서 결합제를 적절히 첨가하여도 되며, 결합제로서는 부티랄수지, 아크릴수지, 우레탄수지, 초산비닐수지, 폴리비닐알코올 등을 이용할 수 있다. 더욱이, 필요에 따라, 가소제, 분산제, 소포제 등을 적절히 첨가하는 것이 바람직하다.
보다 구체적인 실시예에서, 입자지름이 약 5㎛인 아노사이트계 결정화 유리 분말과 입자지름이 약 0.5㎛인 알루미나분말을 90:10의 중량비율로 혼합하고, 여기에 분산매로서의 물 및 결합제로서의 우레탄수지를 더 혼합하여 슬러리화한다. 얻어진 슬러리에서 기포를 제거한 후, 닥터 블레이드(Doctor Blade)법으로 시트 성형하고, 건조시킴으로써, 그린 상태의 제 1 시트층(1)을 얻을 수 있다. 또한 제 1 시트층(1)의 형성방법으로서는 상술한 닥터 블레이드법 대신, 압출성형법, 롤러성형법, 분말프레스성형법 등을 이용할 수도 있다.
또, 예를 들면 도 1 및 도 2에 각각 도시한 복합적층체(4, 5)의 제 1 시트층(1)은 그린 상태에서 650㎛의 두께가 되고, 도 3 및 도 4에 각각 도시한 복합적층체(6, 7)의 제 1 시트층(1)은 그린 상태에서 250㎛의 두께가 된다.
이와 같은 제 1 시트층(1)의 두께에 관하여, 도 1, 도 3 및 도 4에 각각 도시한 복합적층체(4, 6, 7)에서 보여지는 바와 같이, 복수의 제 1 시트층(1)이 제 2 시트층(2)을 사이에 두고 적층되어 있는 경우, 제 2 시트층(2)의 각 측에 위치한 제 1 시트층(1)의 각 두께는 서로 실질적으로 동일함이 바람직하다. 이와 같은 관계를 가지고 제 1 시트층(1)의 각 두께가 설정되면, 소성 단계에서, 제 1 시트층(1)의 각각의 수축량을 서로 실질적으로 동일하게 할 수 있고, 따라서 소성후의 복합적층체(4, 6, 7)에서 휘어짐(warpage)이 발생하는 것을 효과적으로 억제할 수 있다.
상술한 아노사이트계 결정화 유리와 알루미나의 혼합비율에 관하여, 알루미나를 10중량% 미만까지 줄여도 되고, 혹은 10중량%를 넘겨 50중량% 정도까지 증가시켜도 된다.
또, 그린 적층체를 얻기 위해, 통상, 그린 상태의 제 1 시트층(1)이 될 그린시트를 먼저 준비하고, 이 그린시트에 접하도록 제 2 시트층(2)을 형성한다.
제 2 시트층(2)을 위한 제 2 분말로서는 세라믹분말이 유리하게 이용된다. 보다 구체적인 실시예에서는 알루미나분말이 유리하게 이용된다. 이 알루미나분말을 이용하여, 고형분 농도가 10∼50중량%인 알루미나 슬러리를 제작하고, 그 안에, 상술한 바와 같이 제작된 그린 상태의 제 1 시트층(1)이 될 그린시트를 침지하고, 건조함으로써, 이 그린시트의 한 면 또는 양면에 제 2 시트층(2)을 형성할 수 있다. 제 2 시트층(2)의 이 그린 상태에서의 두께는, 예를 들면 5∼50㎛이 된다.
또한, 제 2 시트층(2)에 포함되는 제 2 분체로서는 상술한 알루미나분말 외에, 예를들면 MgO, ZrO2, SiO2, TiO2, BaTiO3, SrTiO3, MgTiO3, Pb(Zr, Ti)O3, B4C, SiC, WC 등의 분말이어도 좋고, 바람직하게는 제 1 분체와의 사이에서 양호한 습윤성을 갖는 재료가 선택된다.
또, 그린 적층체를 얻기 위해, 제 1 시트층(1)이 될 그린시트에 접하도록 제 2 시트층(2)을 형성하는 방법으로는, 상술한 침지법 대신, 예를 들면 스프레이법, 롤러 도포법, 박막 형성법, 시트 전사법(핫 스탬프법), 시트 압착법을 이용하여도된다.
도전막(3)은, 예를 들면 Ag페이스트를 이용하여 스크린 인쇄에 의해 형성된다. 또한, Ag페이스트 대신 Ag-Pd페이스트, Ag-Pt페이스트, Cu페이스트, Ni페이스트 등을 이용하여도 된다.
이와 같이, 그린 상태에 있는 제 1 시트층(1)과 제 2 시트층(2), 및 필요에 따라 도전막(3)을 형성하고, 아울러 원하는 상태로 적층함으로써 복합적층체(4∼7) 각각의 그린 적층체가 얻어진다. 이들 그린 적층체는, 예를 들면 프레스기로 100㎏/㎠의 압력을 부여함으로써, 적층체를 구성하는 각 요소가 서로 밀착되고, 아울러 각 요소 자체는 치밀한 상태가 된다. 계속해서 이들 그린 적층체는, 예를 들면 대기중, 700∼1000℃, 예를 들면 850℃의 온도에서 2시간 소성된다.
이 소성 단계에서, 제 1 시트층(1)에 포함되는 제 1 분체의 적어도 일부는 소결하지만, 제 2 시트층(2)에 포함되는 제 2 분체는 소결하지 않으며, 그 때문에 제 2 시트층(2)은 제 1 시트층(1)의 면 방향에서의 수축을 억제한다. 실험에 따르면, 복합적층체(4∼7)의 각각에 대해, 소성에 의한 수축률은 0.5% 미만으로 억제할 수 있었다.
또, 이 소성 단계에서, 제 1 시트층(1)의 재료의 일부, 예를 들면 아노사이트계 결정화 유리의 일부는 제 2 시트층(2)으로 확산 혹은 유동하고, 그에 따라 제 2 분체가 서로 고착된다. 특히, 제 1 시트층(1)을 위한 제 1 분체로서 이와 같은 아노사이트계 결정화 유리 분말을 이용하면, 상술한 바와 같이, 제 2 시트층(2)의 전역으로 확산 혹은 유동하는 것이 용이하고, 그로써 제 2 분말 전부를 이에 따라양호하게 고착시킬 수 있다.
이렇게 하여 얻어진 복합적층체(4∼7)에서 그 표면의 거칠기(Ra)는, 실험에 의하면 약 0.2㎛로 매우 양호했다.
상술한 소성 단계를 마친 단계의 복합적층체(4∼7)는, 예를 들면 제 2 시트층(2)을 제거하는 등의 처리를 하지 않고 그대로 사용할 수 있다.
이와 같이 그대로 사용하는 것이 가능함을 확인하기 위해, 침투시험(레드 체크; Red Check)을 하였다. 먼저, 복합적층체(4∼7)를 빨갛게 착색된 용제 속에 침지시키고, 계속해서 이들 복합적층체(4∼7)를 용제에서 꺼낸 후, 물로 세정하였다. 건조 후, 복합적층체(4∼7)를 눈으로 보아 빨갛게 착색된 용제가 잔류하고 있는지 여부를 확인하였다. 그 결과, 복합적층체(4∼7)의 어느쪽에 대해서도 빨갛게 착색된 용제의 잔류는 인지되지 않았다. 이로써 제 2 시트층(2)의 표면은 다공질이 아닌 충분히 치밀하고 평활하여, 용제가 그 내부로 침입하는 것이 불가능하다는 것을 알 수 있다.
상술한 설명에서는, 그린 적층체를 얻기 위해, 그린 상태의 제 1 시트층(1)이 될 그린시트를 먼저 준비하고, 이 그린시트에 접하도록 제 2 시트층(2)을 형성하게 하였지만, 이와 같은 그린 적층체를 얻기 위해서는, 이하와 같은 여러가지 순서를 채택할 수도 있다.
예를 들면, 제 1 시트층(1)이 될 제 1 분체를 포함하는 제 1 그린시트와, 제 2 시트층(2)이 될 제 2 분체를 포함하는 제 2 그린시트를 준비하고, 제 1 그린시트와 제 2 그린시트를 원하는 순서로 적층하여, 그린 적층체를 얻을 수 있다.
또, 제 1 시트층(1)이 될 제 1 분체를 포함하는 제 1 그린시트를 준비한 후, 이 제 1 그린시트상에 제 2 시트층(2)을 형성함으로써, 제 1 시트층(1) 및 제 2 시트층(2)을 갖는 복합시트를 제작하고, 이 복합시트를 이용하여 그린 적층체를 얻는 방법도 채택할 수 있다.
또한, 제 1 시트층(1)에서 비교적 큰 두께를 얻으려고 할 때에는, 복수의 제 1 그린시트가 서로 접하는 상태로 적층될 수 있으면 된다. 이 경우, 제 2 시트층(2)은, 제 2 그린시트를 원하는 부분에 적층하도록 하여도 되고, 상술한 복합시트를 원하는 부분에 적층하도록 하여도 된다.
본 발명은, 주면을 따라 개구부가 위치해 있는 캐버티를 구비하는 복합적층체에 대해 특히 유리하게 적용된다.
캐버티를 형성하고 있는 복합적층체를 제조하고자 하는 경우, 통상, 그린 적층체의 단계에서 캐버티가 형성된다. 보다 구체적으로는, 그린 적층체를 얻기 위해, 상술한 바와 같이, 복수의 그린시트, 혹은 복합시트를 포함하는 복수의 그린시트가 적층되는 경우, 복수의 그린시트 중 외측에 위치하는 특정한 것에 대해 펀칭 등을 적용하여 관통구멍을 형성하도록 하면 원하는 캐버티를 형성할 수 있다.
또, 상술한 관통구멍을 그린시트에 형성하는 단계는, 복수의 그린시트를 적층하는 단계 전에 실시되는 것이 통상이지만, 적층될 복수의 그린시트 중 관통구멍이 형성될 것만을 미리 적층하여 예비 적층체를 얻도록 하는 경우에는, 이 예비 적층체에 관통구멍을 형성하여, 관통구멍이 형성된 예비 적층체를 최종적인 적층단계에 제공하도록 하여도 된다.
상술한 캐버티를 구비하는 복합적층체에 관하여 휘어짐 등의 특성을 평가하기 위해 실시한 실험예에 대해, 이하에 설명한다.
제 1 분체로서, 입자지름이 5㎛인 SiO2-CaO-Al2O3-MgO-B2O3계 유리 분말과, 입자지름이 0.5㎛인 알루미나분말을 준비하고, 이들을 전자가 60중량부, 후자가 40중량부가 되도록 혼합하고, 이 혼합물에 분산매로서의 물을 40중량부, 분산제로서의 폴리옥시에틸렌노닐페닐에테르를 1중량부, 및 결합제로서의 우레탄수지를 5중량부 첨가, 혼합하고, 아울러 분산처리함으로써, 제 1 분체를 포함하는 슬러리를 얻었다.
이 슬러리에서 기포를 제거한 후, 슬러리에 닥터 블레이드법을 적용하여 시트를 성형하고, 이를 건조시켜, 두께가 180㎛인 제 1 시트층이 될 복수의 그린시트를 얻었다.
한편, 제 2 분체로서, 입자지름이 0.5㎛인 알루미나분말을 준비하고, 이 알루미나분말 50중량부에 대해, 테르핀(terpine)유와 에틸셀룰로우즈를 용량비 92:8의 비율로 혼합한 용제를 50중량부 첨가, 혼합하고, 아울러 분산처리함으로써, 제 2 분체를 포함하는 페이스트를 얻었다.
계속해서, 상술한 그린시트 중 특정한 것의 주면상에 페이스트를 도포하여, 제 2 시트층이 될 두께가 10㎛인 페이스트층을 성형하고, 그에 따라 복합시트를 얻었다.
다음으로 캐버티를 제공하기 위해, 몇개의 그린시트 및 복합시트에서, 35㎜각(角)의 단면 정방형 관통구멍을 형성하였다.
계속해서, 상술한 바와 같이, 관통구멍이 형성된 것도 포함하여, 원하는 수의 그린시트 및 복합시트를 여러 순서로 적층한 후, 68㎜각의 주면 치수를 가지며 아울러 주면 중앙에 캐버티를 구비하는 여러 그린 적층체를 얻기 위한 절단공정을 실시하고, 계속해서, 프레스 공정을 실시하였다.
이 프레스 공정 후의 각 시료의 형태가 도 5 내지 도 16에 단면도로 각각 도시되어 있다. 도 5 내지 도 16에서, 공통적으로 '11'은 상술한 제 1 분체를 포함하는 그린 상태의 제 1 시트층, '12'는 제 2 분체를 포함하는 그린 상태의 제 2 시트층, '13'은 주면을 따라 개구부가 위치하여 있는 캐버티를 나타낸다.
도 5 내지 도 7은, 각각 시료 1 내지 3을 나타내며, 이들 시료 1 내지 3에서는 하나의 제 2 시트층(12)이 형성되어 있다. 도 8 내지 도 10은, 각각 시료 4 내지 6을 나타내며, 이들 시료 4 내지 6에서는 두 개의 제 2 시트층(12)이 형성되어 있다. 도 11 내지 도 13은, 각각 시료 7 내지 9를 나타내며, 이들 시료 7 내지 9에서는 5개의 제 2 시트층(12)이 형성되어 있다. 도 14 내지 도 16은, 시료 10 내지 12를 나타내며, 이들 시료 10 내지 12에서는 제 2 시트층을 전혀 구비하고 있지 않다.
또, 시료 1 내지 12는, 각각 전체로서 약 720㎛의 두께를 가지도록 되어 있지만, 도 5, 도 8, 도 11 및 도 14에 각각 나타낸 시료 1, 4, 7, 10에서는 캐버티(13)의 깊이가 360㎛로 설정되고, 도 6, 도 9, 도 12 및 도 15에 각각 나타낸 시료 2, 4, 8, 11에서는 캐버티(13)의 깊이가 180㎛로 설정되고, 도 7 도 10, 도 13 및 도 16에 각각 나타낸 시료 3, 6, 9, 12에서는 캐버티(13)의 깊이가 540㎛로 설정되었다.
계속해서, 각 시료에 관한 그린 적층체를 850℃에서 2시간 소성하였다. 그리고 이들 소성후의 각 적층체에 대해, 휘어짐, 수축률, 외형치수의 변화율 및 캐버티 부분의 변형량을 각각 구하였다. 도 17은 각 시료에 관한 적층체의 평가 방법을 설명하기 위한 것으로, 적층체의, 캐버티(13)가 형성된 한쪽 주면을 나타내는 평면도이다.
수축률에 대해서는, 도 17에 나타내는 6부분의 치수 L1, L2, L3, W1, W2, W3을 각각 측정하고, 이들 6개의 치수 L1, L2, L3, W1, W2, W3을 평균하여 평균 치수를 구하면서, 「수축률=(소성전의 평균치수-소성후의 평균치수)/(소성전의 평균치수)」의 식으로 산출한 것이다.
또, 외형치수의 변화율에 대해서는, 「변화율=(소성후의 치수 L1, L2, L3, W1, W2 및 W3의 표준편차의 3배값)/(소성후의 평균치수)」의 식으로 산출한 것이다.
또, 캐버티 부분의 변형량에 대해서는, 캐버티(13)의 평면 형상의 4개 정점(P1, P2, P3, P4)의 각 좌표, 즉, (x1, y1), (x2, y2), (x3, y3), (x4, y4)를 각각 측정하고, 정점(P1)을 표준점으로 하면서 정점(P1) 및 정점(P4) 사이를 연결하는 선분을 기준선으로 하여, 즉, x1=0, y1=0, y4=0 으로 하여, 「변형량=〔(x3-x4)2+(y3-y2)2/2〕1/2/〔(x3+x4+y2+y3)/4〕」의 식으로 산출한 것이다.
상술한 바와 같이, 각 시료에 대해 구해진 휘어짐, 수축률, 외형치수의 변화율 및 캐버티 부분의 변형량이 이하의 표 1에 나타나 있다. 또, 표 1에는, 총합적인 평가가, 「◎」(매우 양호), 「○」(양호) 및 「×」(불량)의 각 기호를 이용하여 나타나 있다.
시료 참조도면 휘어짐(㎜) 수축률(%) 외형치수의변화율 (%) 캐버티부분변형량 (%) 평가
1 도 5 0 1.12 0.21 0.16 ◎
2 도 6 2 1.34 0.32 0.16 ○
3 도 7 2 1.27 0.28 0.24 ○
4 도 8 0 0.84 0.13 0.21 ◎
5 도 9 0 0.76 0.21 0.12 ◎
6 도 10 0 0.65 0.16 0.11 ◎
7 도 11 0 0.35 0.088 0.076 ◎
8 도 12 0 0.34 0.22 0.014 ◎
9 도 13 0 0.36 0.18 0.045 ◎
10 도 14 0 8.21 1.10 0.84 ×
11 도 15 0 7.98 0.91 0.46 ×
12 도 16 0 8.76 1.13 0.52 ×
표 1을 참조하면, 시료 1∼9는 본 발명의 범위내에 속하는 것이지만, 특히, 시료 1 및 시료 4∼9는, 휘어짐이 0이고, 수축률이 0.34∼1.12%, 외형치수의 변화율이 0.088∼0.22%, 캐버티 부분의 변형량이 0.014∼0.21%인 각각 매우 작고, 총합적으로 매우 양호한 평가결과가 얻어지고 있다.
이에 대해, 본 발명의 범위내에 있는 시료 1∼9 가운데, 시료 2 및 시료 3에 대해서는 원하지 않는데도 2㎜의 휘어짐이 발생되어 있다. 그 원인은, 이들 시료 2 및 시료 3을 각각 도시하는 도 6 및 도 7과, 시료 1을 도시하는 도 5를 비교하면 용이하게 이해할 수 있듯이, 시료 2 및 시료 3에서는 제 2 시트층(12)이 적층방향에 대해 한쪽으로 치우친 위치에 있기 때문에, 다시 말하면, 제 2 시트층(12)의 각측에 위치되는 제 1 시트층(11)의 각 두께가 서로 다르기 때문이라고 생각된다.
이 사실에서, 도 5 내지 도 7 및 도 11 내지 도 13에 나타내는 바와 같이,복수의 제 1 시트층(11)이 제 2 시트층(12)을 사이에 두고 적층되어 있는 구조를 갖는 경우에는, 도 5 및 도 11 내지 도 13에서 볼 수 있는 바와 같이, 제 2 시트층(12)의 각측에 위치되는 제 1 시트층(11)의 각 두께를 서로 실질적으로 동일하게 하는 것이 바람직하다고 할 수 있다.
한편, 본 발명의 범위 밖에 있는 시료 10, 시료 11 및 시료 12는, 도 14 내지 도 16에 나타내는 바와 같이 제 2 시트층을 구비하고 있지 않기 때문에, 각각의 수축률이 8.21%, 7.98%, 8.76%로 크고, 외형치수의 변화율도 1.10%, 0.91%, 1.13%로 크고, 또한 캐버티 부분의 변형량도 0.84%, 0.46%, 0.52%로 커져 있다. 이들 수축률, 외형치수의 변화율 및 캐버티 부분의 변형량의 각 값은, 모두 본 발명의 범위내에 있는 시료 1∼9, 특히 시료 1 및 시료 4∼9의 대응하는 값과 비교하여 크다. 이 사실에서, 시료 10∼12는 시료 1∼9, 특히 시료 1 및 시료 4∼9와 비교하여 뒤떨어지는 것을 알 수 있다.
이상과 같이, 본 발명에 따르면, 제 1 시트층과 이에 접하는 제 2 시트층을 구비하는 복합적층체를 얻을 수 있고, 제 1 시트층에 포함되는 제 1 분체의 적어도 일부는 소결 상태에 있고, 한편 제 2 시트층에 포함되는 제 2 분체는 미소결 상태에 있지만, 제 1 시트층의 재료의 일부가 제 2 시트층으로 확산 혹은 유동함으로써 서로 고착되어 있으므로, 제 2 시트층을 나중에 제거하거나, 여기에 수지를 충전하는 처리를 하지 않고, 그대로의 상태에서 사용할 수 있다.
또, 상술한 바와 같이, 제 2 시트층을 제거하거나, 여기에 수지를 충전하는처리를 할 필요가 없으므로, 표면에 형성될 도전막과 제 1 시트층을 동시에 소성할 수 있게 된다.
또, 복합적층체에서 표면에 위치하는 시트층에 포함되는 분체의 입자지름을 작게 하여, 표면 거칠기가 작은 복합적층체를 얻을 수 있다.
또, 제 2 시트층에 포함되는 제 2 분체로서는, 절연성, 유전성, 압전성, 자성 등의 임의의 성질을 갖는 것을 비교적 자유롭게 이용할 수 있으므로, 얻어진 복합적층체에 대해 특정한 전자기적 기능을 용이하게 부여할 수 있다. 또, 이들 성질을 임의로 조합하여, 예를 들면 L-C-R 복합기판 등을 용이하게 제작할 수 있다. 또한, 제 2 분체로서 내마모성 및 인성(靭性)이 높은 것을 이용하도록 한다면, 복합적층체의 기계적 강도를 높일 수 있다. 또, 광반사성, 적외선반사성 등의 성질을 갖는 분체를 제 2 분체로서 이용하도록 하면, 복합적층체에 대해 특정한 광학적 기능을 부여할 수 있다.
또, 제 1 시트층을 위한 제 1 분체가 아노사이트계 결정화 유리 분말을 포함하도록 하면, 소성단계에서, 이와 같은 아노사이트계 결정화 유리가 제 2 시트층의 전역으로 확산 혹은 유동하는 것이 용이하고, 그 때문에, 제 2 분체 모두를 이로써 양호하게 고착시킬 수 있다.
마찬가지로, 제 2 시트층이 제 1 시트층보다 얇게 되면, 제 1 시트층의 재료 일부가 제 2 시트층의 전역으로 확산 혹은 유동하는 것이 보다 용이해지고, 따라서 이 경우에도 제 2 분체 전부가 제 1 시트층의 재료에 의해 서로 양호하게 고착되는 것이 보다 용이해진다.
또, 특히 본 발명에 관한 복합적층체의 제조방법에 따르면, 소성 단계에서 제 2 분체를 소결시키지 않으므로, 이 제 2 분체를 포함하는 제 2 시트층이 제 1 시트층의 수축을 억제하도록 작용하고, 소성에 의한 복합적층체 전체로서의 수축을 억제할 수 있으며, 결과적으로, 얻어진 복합적층체의 치수 변화율을 저감시킬 수 있다.
이와 같은 치수의 변화율은, 특히 캐버티를 갖는 복합적층체에서 발생하기 쉬우므로, 본 발명은 캐버티를 갖는 복합적층체 및 그 제조방법에 대해 보다 유리하게 적용할 수 있다. 이 사실에서, 또, 본 발명이 캐버티를 갖는 복합적층체에 관해 적용되면 캐버티 부분의 변형도 저감될 수 있다.
또, 본 발명에 관한 복합적층체의 제조방법에서 준비되는 그린 적층체가, 제 2 시트층을 사이에 두고 적층되는 복수의 제 1 시트층을 구비할 때에는, 제 2 시트층의 각측에 위치되는 제 1 시트층의 각 두께가 서로 실질적으로 동일해지도록 설정하면, 소성단계에서, 제 1 시트층의 각각의 수축량을 서로 실질적으로 동일하게 할 수 있고, 따라서 소성후의 복합적층체에서 휘어짐이 발생하는 것을 효과적으로 억제할 수 있다.

Claims (29)

  1. 제 1 분체의 집합체를 포함하는 제 1 시트층과, 상기 제 1 시트층에 접하도록 형성되고 아울러 제 2 분체의 집합체를 포함하는 제 2 시트층을 구비하는 복합적층체로서,
    상기 제 1 분체의 일부는 소결 상태에 있고, 아울러 상기 제 2 분체는 미소결 상태에 있지만, 상기 제 1 시트층의 재료의 일부가 상기 제 2 시트층으로 확산 혹은 유동하여 서로 고착되어 있는 것을 특징으로 하는 복합적층체.
  2. 제 1 항에 있어서, 상기 제 1 시트층의 재료의 일부는, 상기 제 2 시트층의 전역으로 확산 혹은 유동하고 있고, 상기 제 2 분체의 전부가 상기 제 1 시트층의 재료에 의해 서로 고착되어 있는 것을 특징으로 하는 복합적층체.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 분체의 일부는 상기 제 2 분체의 소결 온도보다 낮은 융점을 갖는 것을 특징으로 하는 복합적층체.
  4. 제 1 항에 있어서, 상기 제 1 분체의 집합체는 유리 재료를 포함하는 것을 특징으로 하는 복합적층체.
  5. 제 4 항에 있어서, 상기 유리 재료는 소성에 의해 용융하여 유리화한 재료를포함하는 것을 특징으로 하는 복합적층체.
  6. 제 4 항 또는 제 5 항에 있어서, 상기 유리 재료는 결정화 유리 재료를 포함하는 것을 특징으로 하는 복합적층체.
  7. 제 4 항에 있어서, 상기 제 1 분체의 집합체는 세라믹 재료를 더 포함하는 것을 특징으로 하는 복합적층체.
  8. 제 7 항에 있어서, 상기 제 1 분체의 집합체는 아노사이트(anorthite)계 결정화 유리, 붕규산유리 및 코디어라이트(cordierite)계 결정화 유리 중의 1종, 및 알루미나의 혼합재료를 포함하는 것을 특징으로 하는 복합적층체.
  9. 제 1 항에 있어서, 상기 제 2 분체의 집합체는 세라믹재료를 포함하는 것을 특징으로 하는 복합적층체.
  10. 제 1 항에 있어서, 복수의 상기 제 1 시트층을 구비하고, 복수의 상기 제 1 시트층은 상기 제 2 시트층을 사이에 두고 적층되어 있는 것을 특징으로 하는 복합적층체.
  11. 제 10 항에 있어서, 상기 제 2 시트층의 각 측에 위치되는 상기 제 1 시트층의 각 두께는 서로 실질적으로 동일함을 특징으로 하는 복합적층체.
  12. 제 1 항에 있어서, 복수의 상기 제 2 시트층을 구비하며, 복수의 상기 제 2 시트층은 상기 제 1 시트층을 사이에 두고 적층되어 있는 것을 특징으로 하는 복합적층체.
  13. 제 1 항에 있어서, 표면과 내부 혹은 표면 또는 내부에 형성되는 도전막을 더 구비하며, 상기 제 1 시트층, 상기 제 2 시트층 및 상기 도전막을 이용하여 회로기판을 구성하는 것을 특징으로 하는 복합적층체.
  14. 제 1 항에 있어서, 상기 제 2 시트층은 상기 제 1 시트층보다 얇은 것을 특징으로 하는 복합적층체.
  15. 제 1 항에 있어서, 한쪽 주면 또는 양쪽 주면을 따라 개구부를 위치시키고 있는 캐버티를 더 구비하는 것을 특징으로 하는 복합적층체.
  16. 제 1 분체를 포함하는 그린 상태에 있는 제 1 시트층과, 상기 제 1 시트층에 접하도록 형성되고 아울러 상기 제 1 분체의 일부를 소결시킬 수 있는 온도에서는 소결하지 않는 제 2 분체를 포함하는 그린 상태의 제 2 시트층을 구비하는 그린 적층체를 준비하는 제 1 단계: 및
    상기 제 1 분체의 일부를 소결시킴과 함께, 상기 제 1 시트층의 재료의 일부를 상기 제 2 시트층으로 확산 혹은 유동시킴으로써, 상기 제 2 분체를, 소결시키지 않고, 서로 고착시키도록, 상기 그린 적층체를 소정의 온도에서 소성하는 제 2 단계; 를 구비하는 것을 특징으로 하는 복합적층체의 제조방법.
  17. 제 16 항에 있어서, 상기 그린 적층체는 상기 제 2 시트층을 사이에 두고 적층되는 복수의 상기 제 1 시트층을 구비하며, 아울러 상기 제 2 시트층의 각 측에 위치되는 상기 제 1 시트층의 각 두께는 서로 실질적으로 동일함을 특징으로 하는 복합적층체의 제조방법.
  18. 제 16 항 또는 제 17 항에 있어서, 상기 제 1 단계의 상기 제 1 시트층은, 상기 제 1 분체를 포함하는 제 1 그린시트의 상태로 준비되는 것을 특징으로 하는 복합적층체의 제조방법.
  19. 제 18 항에 있어서, 상기 제 1 단계의 상기 제 2 시트층은, 상기 제 2 분체를 포함하는 제 2 그린시트의 상태로 준비되고, 상기 제 1 단계는 상기 제 2 그린시트를 상기 제 1 그린시트에 접하도록 적층하는 단계를 구비하는 것을 특징으로 하는 복합적층체의 제조방법.
  20. 제 18 항에 있어서, 상기 제 1 단계에 있어서, 상기 제 1 그린시트상에서 상기 제 2 시트층이 형성되어 얻어진 복합시트가 준비되고, 상기 그린 적층체는 일부에서 상기 복합시트를 포함하는 것을 특징으로 하는 복합적층체의 제조방법.
  21. 제 18 항에 있어서, 상기 제 1 단계의 상기 제 1 시트층은 일부에서 복수의 상기 제 1 그린시트를 서로 접한 상태로 적층하여 얻어진 부분을 포함하는 것을 특징으로 하는 복합적층체의 제조방법.
  22. 제 16 항에 있어서, 상기 제 2 단계의 상기 제 1 시트층의 재료의 일부는, 상기 제 2 시트층의 전역으로 확산 혹은 유동하고, 상기 제 2 분체 전부를 서로 고착시키는 것을 특징으로 하는 복합적층체의 제조방법.
  23. 제 16 항에 있어서, 상기 제 1 단계는 상기 그린 적층체의 표면과 내부 혹은 표면 또는 내부에 도전막을 형성하는 단계를 구비하는 것을 특징으로 하는 복합적층체의 제조방법.
  24. 제 23 항에 있어서, 상기 도전막은 도전성 금속분말을 포함하고, 상기 제 2 단계에서 상기 도전성 금속분말이 소결되는 것을 특징으로 하는 복합적층체의 제조방법.
  25. 제 16 항에 있어서, 상기 그린 적층체의 상기 제 2 시트층은 상기 제 1 시트층보다 얇은 것을 특징으로 하는 복합적층체의 제조방법.
  26. 제 16 항에 있어서, 상기 제 1 단계는 상기 그린 적층체의 한쪽 주면 또는 양쪽 주면을 따라 개구부를 위치시키도록 캐버티를 형성하는 단계를 구비하는 것을 특징으로 하는 복합적층체의 제조방법.
  27. 제 26 항에 있어서, 상기 제 1 단계는, 상기 그린 적층체를 얻기 위해 복수의 그린시트를 적층하는 단계를 구비하며, 아울러 상기 캐버티를 형성하는 단계는, 복수의 상기 그린시트 중 외측에 위치하는 특정의 것에 관통구멍을 형성하는 단계를 구비하는 것을 특징으로 하는 복합적층체의 제조방법.
  28. 제 27 항에 있어서, 상기 관통구멍을 형성하는 단계는, 복수의 상기 그린시트를 적층하는 단계 전에 실시되는 것을 특징으로 하는 복합적층체의 제조방법.
  29. 제 27 항에 있어서, 상기 적층하는 단계는, 적층될 복수의 상기 그린시트 중 상기 관통구멍이 형성될 것만을 미리 적층하여 예비 적층체를 얻는 예비적층단계를 포함하며, 상기 관통구멍을 형성하는 단계는, 상기 예비 적층체에 관통구멍을 형성하는 단계를 포함하는 것을 특징으로 하는 복합적층체의 제조방법.
KR1019990015010A 1998-04-28 1999-04-27 복합적층체 및 그 제조방법 KR100320719B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11822998 1998-04-28
JP10-118229 1998-04-28
JP11-97155 1999-04-05
JP09715599A JP3601671B2 (ja) 1998-04-28 1999-04-05 複合積層体の製造方法

Publications (2)

Publication Number Publication Date
KR19990083525A KR19990083525A (ko) 1999-11-25
KR100320719B1 true KR100320719B1 (ko) 2002-01-19

Family

ID=26438356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990015010A KR100320719B1 (ko) 1998-04-28 1999-04-27 복합적층체 및 그 제조방법

Country Status (5)

Country Link
US (1) US6517924B1 (ko)
EP (2) EP0954209B1 (ko)
JP (1) JP3601671B2 (ko)
KR (1) KR100320719B1 (ko)
DE (1) DE69936483T2 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3656484B2 (ja) * 1999-03-03 2005-06-08 株式会社村田製作所 セラミック多層基板の製造方法
JP3554962B2 (ja) * 1999-10-28 2004-08-18 株式会社村田製作所 複合積層体およびその製造方法
JP3633435B2 (ja) * 2000-04-10 2005-03-30 株式会社村田製作所 多層セラミック基板、その製造方法および設計方法、ならびに電子装置
JP3669255B2 (ja) 2000-09-19 2005-07-06 株式会社村田製作所 セラミック多層基板の製造方法および未焼成セラミック積層体
JP4610066B2 (ja) * 2000-09-27 2011-01-12 京セラ株式会社 多層配線基板およびその製造方法
JP3757788B2 (ja) * 2000-11-27 2006-03-22 株式会社村田製作所 多層セラミック基板およびその製造方法
JP2002368422A (ja) * 2001-04-04 2002-12-20 Murata Mfg Co Ltd 多層セラミック基板及びその製造方法
AU2002327799A1 (en) * 2001-10-01 2003-04-14 Heraeus, Incorporated Self-constrained low temperature glass-ceramic unfired tape for microelectronics and methods for making and using the same
US6668920B2 (en) * 2001-11-09 2003-12-30 Weatherford/Lamb, Inc. Wellscreen having helical support surface
JP3445262B2 (ja) * 2001-11-22 2003-09-08 松下電器産業株式会社 圧電体の製造方法、圧電体、超音波探触子、超音波診断装置および非破壊検査装置
JP4426805B2 (ja) * 2002-11-11 2010-03-03 日本特殊陶業株式会社 配線基板およびその製造方法
DE10252636A1 (de) * 2002-11-11 2004-05-19 Epcos Ag Keramisches Vielschichtsubstrat und Verfahren zu dessen Herstellung
JP2005268692A (ja) * 2004-03-22 2005-09-29 Mitsubishi Electric Corp 多層基板の製造方法
JP4574369B2 (ja) * 2004-08-26 2010-11-04 京セラ株式会社 配線基板およびその製造方法
JP4565383B2 (ja) * 2004-10-07 2010-10-20 日立金属株式会社 キャビティを備えた多層セラミック基板およびその製造方法
WO2007004414A1 (ja) 2005-07-01 2007-01-11 Murata Manufacturing Co., Ltd. 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
JP4557003B2 (ja) 2005-07-01 2010-10-06 株式会社村田製作所 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
JP2008030995A (ja) * 2006-07-28 2008-02-14 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
JP2008031005A (ja) * 2006-07-31 2008-02-14 Murata Mfg Co Ltd 多層セラミック基板および多層セラミック基板作製用複合グリーンシート
CN101874429B (zh) 2007-11-30 2013-04-03 株式会社村田制作所 陶瓷复合多层基板及其制造方法以及电子元器件
JP5024064B2 (ja) * 2008-01-15 2012-09-12 株式会社村田製作所 多層セラミック基板およびその製造方法
US7998561B2 (en) 2008-10-23 2011-08-16 Samsung Electro-Mechanics Co., Ltd. Ceramic laminate and method of manufacturing ceramic sintered body
KR101101489B1 (ko) * 2008-10-23 2012-01-03 삼성전기주식회사 세라믹 적층체 및 세라믹 소결체의 제조방법
KR100983125B1 (ko) * 2008-10-28 2010-09-17 삼성전기주식회사 다층 세라믹 기판의 제조방법
JP5263226B2 (ja) 2010-07-05 2013-08-14 株式会社村田製作所 多層セラミック基板およびその製造方法
DE102011003481A1 (de) * 2011-02-02 2012-08-02 Robert Bosch Gmbh Elektronisches Bauteil umfassend einen keramischen träger und Verwendung eines keramischen Trägers
KR20130049362A (ko) * 2011-11-04 2013-05-14 삼성전기주식회사 적층 세라믹 커패시터 제조 방법
JP6068164B2 (ja) * 2013-01-28 2017-01-25 京セラ株式会社 セラミック積層体の製造方法
JP6139970B2 (ja) * 2013-05-13 2017-05-31 クアーズテック株式会社 電極埋め込み石英部材及びその製造方法
US9801275B2 (en) * 2014-02-17 2017-10-24 Lg Innotek Co., Ltd. Printed circuit board and method of manufacturing the same
WO2016208851A1 (ko) * 2015-06-23 2016-12-29 주식회사 베이스 Led용 유리의 제조 방법
WO2017010730A1 (ko) * 2015-07-14 2017-01-19 주식회사 베이스 유리 프릿을 활용한 색변환 소재를 포함하는 led 칩 스케일 패키지 및 그 제조방법
JP6887618B2 (ja) * 2018-05-30 2021-06-16 日本電気硝子株式会社 調光機能付き積層体

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102720A (en) * 1989-09-22 1992-04-07 Cornell Research Foundation, Inc. Co-fired multilayer ceramic tapes that exhibit constrained sintering
DE69106345T2 (de) 1990-01-18 1995-05-18 Du Pont Verfahren zur verminderung des schrumpfens beim brennen von keramischen grünkörpern.
US5085720A (en) * 1990-01-18 1992-02-04 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of green ceramic bodies
US5102730A (en) 1990-02-20 1992-04-07 Andrews Paper & Chemical Co., Inc. Erasable reproduction material
US5254191A (en) * 1990-10-04 1993-10-19 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of ceramic bodies
EP0535711A3 (en) * 1991-10-04 1993-12-01 Matsushita Electric Ind Co Ltd Method for producing multilayered ceramic substrate
JP2785544B2 (ja) * 1991-10-04 1998-08-13 松下電器産業株式会社 多層セラミック基板の製造方法
US5264399A (en) * 1992-04-28 1993-11-23 International Business Machines Corporation Ceramic composite body
JP3003413B2 (ja) 1992-09-21 2000-01-31 松下電器産業株式会社 多層セラミック基板の製造方法
JP2955442B2 (ja) * 1993-05-25 1999-10-04 株式会社住友金属エレクトロデバイス セラミックス回路基板の製造方法
JP2973820B2 (ja) * 1994-06-10 1999-11-08 住友金属工業株式会社 セラミックス基板の製造方法
US5708570A (en) * 1995-10-11 1998-01-13 Hughes Aircraft Company Shrinkage-matched circuit package utilizing low temperature co-fired ceramic structures
JP3780386B2 (ja) * 1996-03-28 2006-05-31 株式会社村田製作所 セラミック回路基板及びその製造方法

Also Published As

Publication number Publication date
JP2000025157A (ja) 2000-01-25
EP0954209A1 (en) 1999-11-03
DE69936483D1 (de) 2007-08-23
KR19990083525A (ko) 1999-11-25
EP0954209B1 (en) 2007-07-11
US6517924B1 (en) 2003-02-11
EP1838141A1 (en) 2007-09-26
JP3601671B2 (ja) 2004-12-15
DE69936483T2 (de) 2008-03-13
EP1838141B1 (en) 2013-04-24

Similar Documents

Publication Publication Date Title
KR100320719B1 (ko) 복합적층체 및 그 제조방법
US7691469B2 (en) Ceramic multilayer substrate and method for manufacturing the same
US7569162B2 (en) Electrically conductive paste and multilayer ceramic substrate
KR20010049529A (ko) 세라믹 기판의 제조방법 및 소성되지 않은 세라믹 기판
KR20020070483A (ko) 세라믹 다층 기판의 제조방법 및 미소성의 복합 적층체
KR100462289B1 (ko) 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법
JP3554962B2 (ja) 複合積層体およびその製造方法
US20140041912A1 (en) Method for manufacturing multilayer ceramic substrate and composite sheet
CN101663924B (zh) 用于通路孔的导电组合物
US6896953B2 (en) Wiring board and process of producing the same
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
KR100511063B1 (ko) 세라믹 적층체의 제조방법
EP1967504B1 (en) Slurry composition for ceramic green sheet and method for producing the same, and multilayer ceramic electronic component and method for manufacturing the same
JP2003273515A (ja) セラミックの低温焼結の間の収縮を低減するための方法および抑制層
JP4084696B2 (ja) 低温焼成多層セラミック配線基板の製法
JP2001072473A (ja) セラミック基板の製造方法
JP4416342B2 (ja) 回路基板およびその製造方法
JP5051513B2 (ja) 多層セラミック集合基板の製造方法
US20070218259A1 (en) Laminate, method for manufacturing the laminate and method for manufacturing wiring board
JPH1075031A (ja) セラミック回路基板及びその製造方法
JP2004289093A (ja) ガラスセラミック多層配線基板の製造方法
KR20040092574A (ko) 다층 세라믹 구성물

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121220

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131219

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141219

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20161223

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20181220

Year of fee payment: 18

EXPY Expiration of term