KR20040092574A - 다층 세라믹 구성물 - Google Patents

다층 세라믹 구성물 Download PDF

Info

Publication number
KR20040092574A
KR20040092574A KR1020030026057A KR20030026057A KR20040092574A KR 20040092574 A KR20040092574 A KR 20040092574A KR 1020030026057 A KR1020030026057 A KR 1020030026057A KR 20030026057 A KR20030026057 A KR 20030026057A KR 20040092574 A KR20040092574 A KR 20040092574A
Authority
KR
South Korea
Prior art keywords
layer
dielectric material
dielectric
multilayer ceramic
ceramic
Prior art date
Application number
KR1020030026057A
Other languages
English (en)
Other versions
KR100607119B1 (ko
Inventor
리웬-시
수체-이
링이-정
Original Assignee
야게오 코오포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야게오 코오포레이션 filed Critical 야게오 코오포레이션
Priority to KR1020030026057A priority Critical patent/KR100607119B1/ko
Publication of KR20040092574A publication Critical patent/KR20040092574A/ko
Application granted granted Critical
Publication of KR100607119B1 publication Critical patent/KR100607119B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 적어도 하나의 유전 물질 M1층; 및 적어도 하나의 유전 물질 M2층을 포함하며, 유전물질 M1과 M2의 층 모두에 수동 소자가 매립되어 있고, 유전 물질 M1층 과 유전 물질 M2층은 각각 소결 중 X와 Y 축에서 수축을 방지하는 다층 세라믹 구성물을 제공한다. 본 발명에 따르는 다층 세라믹 구성물의 각 층은 수동 소자를 매립하는 기질로 이용할 수 있고, 다른 유전 상수를 가진 다른 층이 수축하는 것을 방지할 수 있다. 따라서, 다층 세라믹 구성물은 더욱 크기를 줄이면서 더욱 우수한 회로 정확성을 제공한다고 하는 이점을 가진다.

Description

다층 세라믹 구성물 {MULTILAYER CERAMIC COMPOSITION}
본 발명은 세라믹 구성물, 특히 전자 마이크로파 시스템 실행을 위한 다층 세라믹 구성물에 관한 것이다.
현대의 전자 제품에서 상호접속 회로 기판은 경량, 박형 및 소형이라고 하는 요구 조건을 충족시키는 데 필수적인 것이다. 상호접속 회로 기판에는 서로를 전기적으로 또는 기계적으로 상호연결하는 전자 회로 또는 배열(arrangement)에 결합된 다수의 극소형의 수동 소자 및 금속화 패턴과 같은 하부 시스템들이 있다. 이러한 수동 소자와 금속화 패턴은 단일 상호접속 회로 기판에서 서로 물리적으로 분리되고 인접하게 매립되어 있어서, 서로 전기적으로 연결되거나 및/또는 그로 인해, 상호접속 회로 기판으로부터 연장할 수도 있다. 최근, 이러한 상호접속 회로 기판에 세라믹 구성물이 통상 적용되고 있다.
이러한 세라믹 구성물에서, 복합 전자 회로는 도전층을 분리시키기 위해서 일반적으로 여러 개의 절연 유전층을 필요로 한다. 수동 소자와 금속화 패턴을 조립(fabricated)하거나 매립하기에 적합한 상이한 유전 상수(K)에 대한 요건을 만족시키기 위해, 상이한 유전 상수를 가진 일련의 유전 물질들이 필요하다. 예를 들면, 신호 처리부의 세라믹 구성물에서 빠른 처리를 위해 내부의 신호를 전달하는 속도를 향상시키기 위해서는, 낮은 유전 상수의 물질이 바람직하고; 매립된 수동 소자로서 커패시터를 조립하는 데에는 높은 유전 상수의 물질이 바람직하다. 유전층을 관통하여 수동 소자와 금속화 패턴을 상호연결하는 전기 전도성 경로를 바이어스(vias)라 칭한다. 이러한 다층 구조에 의해 회로는 더욱 조밀해지고 작은 공간을 점유하게 된다.
다양한 수동 소자와 금속화 패턴을 상호연결하기 위해 레지스터, 커패시터 또는 컨덕터와 같은 수동 소자와 금속화 패턴이 유전층을 관통하여 연장하는 금속화 바이어스로 인쇄된 다층 세라믹 구성물을 동시-소결하는 방법은 본 명세서에서 인용되고 있는 미국 특허 제4,654,095호에 기재되어 있다. 세라믹 분말은 금, 은, 및 동과 같은 높은 전도성의 금속을 사용하여, 혼화할 수 있는 온도에서 밀도를 높일 수가 있다. 구체적으로, 금의 녹는점인 1060℃에서 오차 범위를 제공하기에 충분히 떨어진 1000℃ 이하에서 고밀도화(densificatiron)가 달성된다. 유전층은 레지스트리에 축적되고 적절한 온도와 압력하에서 압력이 가해져서, 바인더와 가소제와 같은 유기물질을 그린 세라믹체(green ceramic body)에서 제거(drive off)시키기 위해서 소성시킨다. 모든 세라믹과 이질의 물질을 소결시키고 그에 의해 고밀도화시킨다. 이 방법은 한번에 소성만으로 실행하여, 제조 시간과 노동력을 절약할 수 있고 이동성 금속의 확산을 제한하여 도전층 사이의 쇼트를 방지한다는 이점이 있다.
그러나, 높은 K의 유전체와 낮은 K의 유전체를 가진 일체형 구조를 동시 소성하는 것은 문제를 야기시킨다. 이러한 문제 중 하나는 전기적 특성을 변화시킨 다는 것이고, 다른 문제는 소성 중에 발생하는 수축의 부정합이 생긴다는 것이다.
전기적 특성의 변화로는, 종래의 많은 어셈블리는 낮은 유전 상수를 가진 물질과 높은 유전 상수를 가진 물질을 사용하였는 데, 유리를 함유한 낮은 유전 상수를 가진 물질은 유전 상수의 증가와 손실율을 증가시키게 되었으며, 높은 유전 상수를 가진 물질은 납, 마그네슘 및 니오븀을 함유하고 있다. 그러나, 낮은 유전 상수를 가진 물질과 높은 유전 상수를 가진 물질이 동시 소성 중 800℃ 이상의 온도에서 서로 접촉하게 되면 계면 확산으로 인해 화학반응이 일어난다. 이러한 이유로, 낮은 유전 상수를 가진 물질과 높은 유전 상수를 가진 물질 모두의 유전 상수가 변하게 된다. 통상, 높은 유전 상수를 가진 물질의 유전 상수가 크게 떨어지게 된다.
여러 개의 버퍼층이 낮은 유전 상수를 가진 물질과 높은 유전 상수를 가진 물질 사이에 삽입되어 있는 전자 패키지가 미국 특허 제5,757,611호에 개시되어 있다. 25 내지 100%의 바륨 화합물을 함유한 버퍼층이 화학적 확산을 위한 더욱 다양한 경로를 만들어서 초기의 고밀도화 공정 동안 추가의 물리적 배리어를 제공한다. 또한, 수동 소자부와 신호처리부를 전기 전도시키기 위해 버퍼층을 통해 바이어스를 형성할 수도 있다. 첨가제 및 무기 충전제를 형성하는 유리는 수동 소자부의 높은 K를 가진 유전층 또는 신호처리부의 낮은 K를 가진 유전층 중 하나와 접촉되어 있는 버퍼층의 수축율, 열팽창 및 화학적 상용성을 조절한다. 그러나, 다른 한편으로, 버퍼층은 전자 패키지의 두께를 증가시켜, 수동 소자를 매립하기 위한 우수한 기질로서 작용할 수 없게 된다.
미국 특허 제6,055,151호에는 상이한 K를 가진 다른 종류의 다층 세라믹 그린 테이프 구조가 개시되어 있다. 이 특허는 높은 위치 정확도로, 기밀 내성(tight tolerance)을 가진 커패시터와 같은 매립된 소자를 형성하기 위해 낮은 소성 온도의 그린 테이프에 스크린 인쇄된 잉크에 초점을 맞춘 것이다. 이 캐퍼시터 층은 그린 테이프가 낮은 소성 온도 유리로 확산을 방지하기에 충분한 두께를 가진 2개의 바륨 티타네이트 배리어층 사이에 샌드위치된다. 또한, 다층 세라믹의 그린테이프 구조는 수축을 방지하기 위해 결합 유리에 의해 금속 지지판 상에 결합된다. 그러나, 낮은 소성 온도의 그린 테이프와 금속 지지판의 수축율이 다르므로, 소성 중에 파열이 발생하지 않도록 잘 조절해야만 한다. 한편, 다층 세라믹 그린 테이프 구조의 두께는 더 이상 감소시킬 수가 없다.
소결하는 경우, 소자의 수축율이 동일하지 않기 때문에, 이것을 조정하기 위해 소성 조건은 달라져야 한다. 또한, X와 Y 치수의 불확실성으로 대형의 복합 회로의 어셈블리 동안 바람직하지 않은 부정합(misregistration)이 발생할 수 있다. 그린 세라믹체의 소성 중 수축을 방지하기 위한 방법은 미국 특허 제5,085,720호에서 개시되어 있다. 그린 세라믹체의 상부와 저부 각각에는 박리층이 적용되어 "샌드위치" 구조가 형성된다. 소성 및 소결 동안, 한 방향의 압력이 박리층의 표면에 적용된다. 박리층에 다공이 형성되어 그린 세라믹체의 휘발성 성분의 탈출 경로가 된다. 박리층은 소성 중에 수축하지 않기 때문에, 그린 세라믹체의 X와 Y 축의 수축은 감소된다. 그러나, 그린 세라믹체의 상부와 저부 표면 모두를 덮는 박리층의 제거는 상부에 존재하는 컨덕터, 레지스터, 및 캐퍼시터의 소결 및 소성 후에 제거해야만 한다. 따라서, 이 방법은 비용이 상승하게 된다. 다수의 세라믹 층(예를 들면, 6 이상의 층)의 조립 시에, 그린 세라믹체의 중간층은 그린체의 상부와 저부의 박리층을 적용함으로써 힘이 균등하게 분산되지 않아서 여전히 수축하게 된다(즉, 그린체의 상부와 저부의 힘과 중간층의 힘은 상당히 차이가 있다).
미국 특허 제5,085,720호에 개시된 그린 세라믹체를 일부 수정하여, 수축을 방지하는 억제층을 그린 세라믹체의 층들 사이에 설치하였다. 이 억제층은 제거에 의한 불이익을 없애기 위해 완성품에 잔존하게 된다. 그러나, 억제층은 적합한 유전 물질이 될 수 없으므로, 제품의 두께가 두꺼워 질뿐이다.
상기 언급한 문제점을 해결하기 위해서, 본 발명은 상이한 유전상수를 가진 2개의 유전 물질을 동시 소성하는 경우, X와 Y의 축의 수축을 감소시켜 크기는 줄어들고 회로 정확도는 더 우수한 이점이 있는 새로운 다층 세라믹 구성물 및 그 속에 매립된 수동 소자를 개발하게 된다.
도 1은 본 발명에 따르는 다층 세라믹 구성물의 일 실시형태를 나타내는 간략도이다.
도 2는 여러 가지 M1층과 M2층의 두께 비율로 M1층과 M2층을 동시 소결한 경우 측정한 수축율을 나타내는 도면이다. M1은 실시예 1에 따르는 유전 물질을 의미하는 것이고, M2는 낮은 온도로 동시 소성된 종래의 세라믹(제품명 Du Pont 951 PT®)을 의미하는 것이다.
본 발명은 적어도 하나의 유전 물질 M1및 적어도 하나의 유전 물질 M2를 포함하는 다층 세라믹 구성물을 제공한다. 상기 유전 물질 M1과 M2층은 소성 중에 서로 X와 Y 축의 수축을 방지하며, 이들 층 모두에 수동 소자가 매립되어 있다. 본 발명에 따르면, 다층 세라믹 구성물의 각 층은 수동 소자를 매립하기 위한 기질로 활용될 수 있고, 상이한 유전상수를 가진 다른 층이 수축하는 것을 방지할 수 있다. 따라서, 본 발명의 다층 세라믹 구성물은 크기를 줄일 수가 있고 회로의 정확도가 우수해진다는 이점이 있다.
본 발명의 목적은
내부에 적어도 하나의 수동 소자가 매립된 유전 상수가 K1인 적어도 하나의 유전 물질 M1층; 및
상기 유전 물질 M1층의 하부에 존재하는 내부에 적어도 하나의 수동 소자가 매립된 유전 상수가 K2인 적어도 하나의 유전 물질 M2층을 포함하며,
상기 K1은 상기 K2와는 다르고, 상기 유전 물질 M1층과 유전 물질 M2층은 각 소성 중 X와 Y 축에서 수축을 방지하는
다층 세라믹 구성물을 제공하고자 하는 것이다.
본 발명은 내부에 적어도 하나의 수동 소자가 매립된 유전 상수가 K1인 적어도 하나의 유전 물질 M1층; 및
상기 유전 물질 M1층의 하부에 존재하는 내부에 적어도 하나의 수동 소자가 매립된 유전 상수가 K2인 적어도 하나의 유전 물질 M2층을 포함하며,
상기 K1은 상기 K2와는 다르고, 상기 유전 물질 M1층과 상기 유전 물질 M2층은 각각 소성 중 X와 Y 축에서 수축을 방지하는
다층 세라믹 구성물을 제공한다.
도 1에 나타난 바와 같이, 본 발명의 다층 세라믹 구성물(1)의 실시 형태는 K1의 유전 상수를 가진 복수의 유전 물질 M1층(11) 및 K2의 유전 상수를 가진 복수의 유전 물질 M2층(12)을 포함한다. K1은 K2와는 다르고, 유전 물질 M1층(11) 및 유전 물질 M2층(12) 모두는 수동 소자(15)를 매립하는 기질로 이용할 수 있다. 바람직하게, 소정량의 도전 물질을 유전 물질 M1층(11)과 유전 물질 M2층(12)에 소정의 패턴으로 적용하여 금속화 패턴(16)을 만든다. 또한, 다수의 바이어스는 층(11)(12)을 통과하는 구멍이 되도록 층(11)(12)을 관통하여 구멍을 뚫을 수도 있다. 이 바이아스 내에 비아 컨덕터(13)를 배치하여 수동 소자(15)와 금속화 패턴(16)을 전기적으로 연결시킬 수도 있다.
본 발명의 바람직한 실시 형태에 따르는 세라믹 구성물은 상부에 수동 소자또는 금속화 패턴이 인쇄되지 않은 상부(overlying)에 유전층을 포함한다.
본 명세서에서는 "매립된 수동 소자(buried passive component)"라는 용어는 유전층 및 금속화 패턴 및/또는 비아 컨덕터로 이루어진 전기 소자 및 매립된 조립된 수동 소자를 의미한다. 예를 들면, 제조된 수동 소자는 커패시터, 레지스터, 및 인덕터를 포함한다. 구체적으로, 층(11)(12)내의 금속화 패턴(16)은 층(11)(12)과 함께 다중의 마주하는 방향의 전극(14)을 포함하여, 카패시터를 형성할 수 있다. 층(11)(12) 사이의 금속화 패턴(16)은 전달/수용(T/R) 모듈 등과 같은 다양한 신호처리 장치를 형성한다.
금속화 패턴(16) 및 비아 컨덕터(13)는 금, 은, 구리 및 그의 합금과 같은 고전도성 물질을 포함하는 것이 바람직하고, 960℃의 녹는점을 가진 은을 포함하는 것이 더욱 바람직하다. 따라서, 다층 세라믹 구성물(1)의 고밀도화는 금속화 패턴(16)을 형성하는 특정 전도물질의 녹는점 이하의 온도에서 달성되어야만 한다. 또한, 회로의 디자인이 달라지면 다른 유전 상수를 가진 물질이 필요하게 된다.
본 발명에 따르는 유전층을 제조하는 데 사용될 수 있는 유전 물질은 M1및 M2로 사용하는 데 적합하다. 본 발명의 바람직한 실시 형태에 따르면, 유전 물질 M1및 M2중 적어도 하나는 세라믹 고체 및 무기 유리를 포함하여 적절한 전기적 특성을 제공한다.
본 명세서에서 "세라믹 고체(ceramic solids)"라는 용어는 고체가 시스템에서 다른 물질에 대해 화학적으로 불활성이고 유전 물질 시스템의 다른 성분에 대해다음과 같은 물리적 특성을 가진다면, 직접적으로 결정적인 것은 아닌 구성물을 의미한다. (1) 무기 유리의 소결 온도 이상의 소결 온도를 가질 것; 및 (2) 본 발명의 소성 시 소결에 견디지 않을 것. 세라믹 고체의 예로는 무기 금속, 고융점의 무기 고체 및 높은 연화점의 유리를 포함한다. 본 발명의 보다 바람직한 실시형태에서, 세라믹은 바륨 티타늄 옥사이드, 바륨 사마륨 네오디뮴 티타늄 옥사이드, 실리콘 옥사이드, 알루미늄 옥사이드, 마그네슘 알루미늄 실리콘 옥사이드 및 이들의 혼합물을 포함한다. 또한, 세라믹 고체는 이의 유전 특성 및 열팽창 특성을 고려하여 선택할 수 있다. 따라서, 이러한 물질의 혼합물은 이들이 적용하는 임의의 기질의 열팽창 특성에 맞추기 위해 선택할 수 있다.
본 명세서에서 "무기 유리(inorganic glass)"라는 용어는 시스템에서 다른 원료에 대해 화학적으로 불활성이고 다음과 같은 물리적 특성에 적합한 무기질 물질을 의미한다. (1) 세라믹의 소결 온도 이하의 소결 온도를 가질 것; 및 (2) 사용된 소성 온도에서 점성 유동 소결(viscous flow sintering)을 견딜 것. 본 발명에 적합한 무기 유리는 통상적인 유리이고, 특히 소성시에 결정질 또는 비결정질의 유리이다. 더욱 바람직한 실시형태에서 무기 유리는 약 0.5 내지 약 98 중량%의 함량 범위로, 비스무스 옥사이드, 텔루륨 옥사이드, 보론 옥사이드, 이의 전구체 및 이들의 혼합물로 이루어진 군에서 선택된다.
세라믹 고체 및 무기 유리는 폴리머 바인더에 분산된다. 폴리머 바인더는 내부에 선택적으로 가소제, 이형제, 분산제, 스트리핑제, 소포제 및 습윤제와 같은 기타 물질이 용해되어 있다. 저온의 동시 소성 세라믹을 제조하는 데 유용한 것으로 본 기술 분야에 알려져 있는 모든 폴리머 바인더는 본 발명에 적합하게 이용할 수 있다.
세라믹 고체와 무기 유리를 결합하면, 다른 유전 상수 및 소결 온도를 가진 일련의 물질이 얻어진다. 바람직하게, 본 발명에 따르는 유전 물질의 유전상수는 약 4 내지 약 2000이다. 다른 특징에서, 본 발명에 따르는 유전 물질의 소결 온도는 약 450℃ 내지 약 1200℃이고, 더욱 바람직하게는 세라믹 구성물에서 은과 동시 소성하기 위한 소결 온도는 약 960℃이하이다.
본 발명에 따르면, 유전 물질 M1및 M2층을 X와 Y 축의 수축을 방지하기 위해 서로 인접하게 위치시킨다. 따라서, 모든 수축은 Z 방향에서 일어난다. 수축을 억제하는 기전은 유전 물질 M1과 M2의 소결 온도의 차이에 따라 달라진다. 예를 들면, 유전 물질 M1의 소결 온도는 T1이고, 유전 물질 M2의 소결 온도는 T2라 하면, T1은 T2보다 높다. 유전 물질 M2층은 T2에서 소결을 시작하나, T2에서 여전히 수축하지 않은 유전 물질 M1층에 의해 X와 Y 축의 수축은 억제되고 감소된다. 이 때에, 유전 물질 M1층은 유전 물질 M2층의 수축을 억제하기 위한 억제층의 역할을 한다. 온도가 T1으로 상승하면, 유전 물질 M2층은 소결이 완결되고 더 이상 수축하지 않는다. 따라서 유전 물질 M1층의 X와 Y 축의 수축은 유전 물질 M2층에 의해 억제되고 감소된다. 수축을 방지하는 효과를 달성하기 위해 T1은 T2+50℃이상인 것이 바람직하다.
본 발명에 따르면, 결합 유리(bonding glass)가 유전 물질 M1층과 유전 물질 M2층 사이에 선택적으로 첨가될 수 있다. 결합 유리는 소성 중 Z 방향으로 힘이 가해지는 지 또는 가해지지 않는 지에 따라 이용할 수 있다. 힘은 다작용성 세라믹 구성물의 층이 서로 접하기에 충분한 것으로, 세라믹 구성물에 수직한 Z 방향에서 모든 수축이 일어나기에 실질적으로 충분한 것이다. 즉, 세라믹 구성물의 X 및 Y 축은 소성 중에 수축하지 않는다. 압력이 적용되지 않는 경우, 결합 유리가 사용되어야 한다. 결합 유리는 M1및/또는 M2물질에 바로 첨가되거나, 유전 물질 M1층과 유전 물질 M2층 사이에 결합 유리층의 형태로 존재할 수도 있다. 결합 유리층은 유리 입자를 잉크와 같은 적절한 용매에 용해시켜 제조하고, 유전 물질 M1층 및/또는 유전 물질 M2층 상에 직접 코팅, 스포터 분산 또는 증착에 의해 인쇄한다.
본 발명은 (1) 다층 세라믹 구성물의 모든 층이 종래의 버퍼층 및/또는 배리어층의 필요 없이 수동 소자를 매립하기 위한 기질로 작용할 수 있기 때문에, 세라믹 구성물의 총 사이즈는 크기 감소하여 현대 전자 제품에 요구되는 경량, 박형, 및 소형의 조건을 만족시킬 수 있다. (2) 서로의 수축을 방지하는 M1및 M2의 2개 물질층의 설계에 의해, 본 발명에 따르는 세라믹 구성물의 X 및 Y 축의 수축은 일어나지 않는다. 따라서, 그 위에 설계된 회로의 정확도는 크게 향상되고 따라서 수율은 상승된다. (3) 버퍼층, 배리어층 및/또는 금속 서포터가 없는 점에서 비용이 절감된다. (4) 세라믹 고체와 무기 유리를 결합하여, 다양한 유전 상수와 품질 계수를 가진 일련의 물질이 제조되어, 상이한 목적의 전기적 특성을 제공할 수 있다.
다음의 실시예는 본 발명을 단지 설명하고자 하는 것으로 본 발명의 범위를 한정하고자 하는 것은 아니다.
(실시예 1 내지 15)
유전 물질의 층
표 1에 도시된 바와 같이 세라믹 고체와 무기 유리의 원료 성분을 혼합하고, 폴리머 바인더와 가소제를 첨가하여 세라믹 슬립을 제조하였다. 세라믹 슬립을 약 50㎛의 두께를 가진 칼날에서 캐스트 슬러리를 통과시켜 제조하였다. 소결점(Ts),유전 상수(K), 및 품질 계수(Q)도 표 1에 나타나 있다.
(실시예 16)
다층 세라믹 구성물의 수축율
실시예 1에 따르는 유전층 및 Du Pont 951 PT®층에 비아 구멍을 뚫고 비아 충전을 하고 회로를 스크린 인쇄하였다. 이들 층을 4000 psi 및 60℃에서 10분간쌓아서 적층하고, 소성하였다. 실시예 1에 따르는 유전층 및 및 Du Pont 951 PT® 층을 다양한 비율로 제작한 세라믹 구성물의 X 및 Y 축의 수축율을 측정하여 도 2에 나타내었다.
도 2에 도시된 바와 같이, 본 발명에 따르는 다층 세라믹 구성물의 X 및 Y 축의 수축율은 상당히 낮아서, 2개의 물질층은 각각 서로의 수축을 효과적으로 방지할 수 있다.
본 발명의 실시형태가 도시되고 설명되었지만, 당업자는 다양한 변형 및 개선을 이룰 수 있을 것이다. 본 발명을 도시된 특정 형태로 제한하고자 하는 것은 아니며, 모든 본 발명의 사상 및 범 주에서 이탈되지 않는 모든 변형은 첨부된 특허청구범위에 정의된 범주 내에 있는 것으로 간주한다.
본 발명은 (1) 다층 세라믹 구성물의 모든 층이 종래의 버퍼층 및/또는 배리어층의 필요 없이 수동 소자를 매립하기 위한 기질로 작용할 수 있기 때문에, 세라믹 구성물의 총 사이즈는 크기 감소하여 현대 전자 제품에 요구되는 경량, 박형, 및 소형의 조건을 만족시킬 수 있다. (2) 서로의 수축을 방지하는 M1및 M2의 2개 물질층의 설계에 의해, 본 발명에 따르는 세라믹 구성물의 X 및 Y 축의 수축은 일어나지 않는다. 따라서, 그 위에 설계된 회로의 정확도는 크게 향상되고 따라서 수율은 상승된다. (3) 버퍼층, 배리어층 및/또는 금속 서포터가 없는 점에서 비용이 절감된다. (4) 세라믹 고체와 무기 유리를 결합하여, 다양한 유전 상수와 품질계수를 가진 일련의 물질이 제조되어, 상이한 전기적 특성을 위해 제공될 수 있다.

Claims (18)

  1. 내부에 적어도 하나의 수동 소자가 매립된 유전 상수가 K1인 적어도 하나의 유전 물질 M1층; 및
    상기 유전 물질 M1층의 하부에 존재하는 내부에 적어도 하나의 수동 소자가 매립된 유전 상수가 K2인 적어도 하나의 유전 물질 M2층을 포함하며,
    상기 K1은 상기 K2와는 다르고, 유전 물질 M1층 과 유전 물질 M2는 각각 소결 중 X와 Y 축에서 수축을 방지하는
    다층 세라믹 구성물.
  2. 제1항에 있어서,
    상기 K1및 K2가 약 4 내지 약 2000의 범주인 다층 세라믹 구성물.
  3. 제1항에 있어서,
    상기 M1및 M2중 적어도 하나가 세라믹 고체 및 무기 유리를 포함하는 다층 세라믹 구성물.
  4. 제3항에 있어서,
    상기 세라믹 고체가 무기 금속, 고융점의 무기 고체 및 고연화점의 유리로 이루어진 군으로부터 선택되는 다층 세라믹 구성물.
  5. 제4항에 있어서,
    상기 세라믹 고체가 바륨 티타늄 옥사이드, 바륨 사마륨 네오디뮴 티타늄 옥사이드, 실리콘 옥사이드, 알루미늄 옥사이드, 마그네슘 알루미늄 실리콘 옥사이드 및 이들의 혼합물로 이루어진 군으로부터 선택되는 다층 세라믹 구성물.
  6. 제3항에 있어서,
    상기 무기 유리가 비스무스 옥사이드, 텔루륨 옥사이드, 보론 옥사이드, 그의 전구체 및 그들의 혼합물로 이루어지는 군으로부터 선택되는 다층 세라믹 구성물.
  7. 제3항에 있어서,
    상기 무기 유리의 함량이 약 0.5 내지 약 98 중량%인 다층 세라믹 구성물.
  8. 제1항에 있어서,
    상기 유전 물질 M1층의 소결 온도가 T1이고 상기 유전 물질 M2층의 소결 온도가 T2이면, T1이 T2보다 큰 다층 세라믹 구성물.
  9. 제8항에 있어서,
    T1> T2+ 50℃인 다층 세라믹 구성물.
  10. 제8항에 있어서,
    상기 유전 물질 M2층이 T2에서 소결하는 경우, X와 Y 축의 수축은 T2에서 수축되지 않은 유전 물질 M1층에 의해 억제되고, 유전 물질 M1층이 T1에서 소결하는 경우, X와 Y 축의 수축은 수축이 완결된 유전 물질 M2층에 의해 억제되는 다층 세라믹 구성물.
  11. 제8항에 있어서,
    T1및 T2가 약 450℃ 내지 약 1200℃인 다층 세라믹 구성물.
  12. 제11항에 있어서,
    T1및 T2는 약 960℃ 이하인 다층 세라믹 구성물.
  13. 제1항에 있어서,
    상기 매립된 수동 소자가 적어도 하나의 유전 물질 M1층 및 적어도 하나의유전 물질 M2층 상에 인쇄된 금속화 패턴을 포함하는 다층 세라믹 구성물.
  14. 제13항에 있어서,
    상기 금속화 패턴이 유전 물질층 내에 복수의 마주하는 전극을 포함하는 다층 세라믹 구성물.
  15. 제13항에 있어서,
    상기 매립된 수동 소자 및 상기 금속화 패턴을 전기적으로 연결하기 위해 상기 유전 물질층을 관통하는 비아 컨덕터를 추가로 포함하는 다층 세라믹 구성물.
  16. 제1항에 있어서,
    상기 매립된 수동 소자가 조립된(fabricated) 수동 소자를 포함하는 다층 세라믹 구성물.
  17. 제1항에 있어서,
    상기 매립된 수동 소자가 커패시터, 레지스터, 및 인덕터로 이루어진 군으로부터 선택되는 다층 세라믹 구성물.
  18. 제1항에 있어서,
    상부에 유전층을 추가로 포함하는 다층 세라믹 구성물.
KR1020030026057A 2003-04-24 2003-04-24 다층 세라믹 구성물 KR100607119B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030026057A KR100607119B1 (ko) 2003-04-24 2003-04-24 다층 세라믹 구성물

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030026057A KR100607119B1 (ko) 2003-04-24 2003-04-24 다층 세라믹 구성물

Publications (2)

Publication Number Publication Date
KR20040092574A true KR20040092574A (ko) 2004-11-04
KR100607119B1 KR100607119B1 (ko) 2006-08-01

Family

ID=37372940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030026057A KR100607119B1 (ko) 2003-04-24 2003-04-24 다층 세라믹 구성물

Country Status (1)

Country Link
KR (1) KR100607119B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100978651B1 (ko) 2007-11-06 2010-08-30 삼성전기주식회사 버퍼층을 구비한 저온동시소성 세라믹 기판 및 그 제조방법

Also Published As

Publication number Publication date
KR100607119B1 (ko) 2006-08-01

Similar Documents

Publication Publication Date Title
KR100307078B1 (ko) 기판을지지하는세라믹회로보드용글라스결합층
KR100356678B1 (ko) 다층 세라믹 기판의 제조방법
US5757611A (en) Electronic package having buried passive components
US6337123B1 (en) Multilayered ceramic substrate and method of producing the same
KR100352780B1 (ko) 다층 세라믹 기판 및 그의 제조방법
EP0331161B1 (en) Method for fabricating multilayer circuits
EP1408520B1 (en) Co-fired ceramic capacitor and method for forming ceramic capacitors for use in printed wiring boards
KR100383378B1 (ko) 모놀리식 세라믹 기판, 이의 제조 방법 및 설계 방법, 및전자 장치
US6588097B2 (en) Method of manufacturing multilayered ceramic substrate and green ceramic laminate
EP0570855A2 (en) Method for producing multilayered ceramic substrate
US5872695A (en) Integrated electronic components having conductive filled through holes
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
US5953203A (en) Multilayer ceramic circuit boards including embedded capacitors
JP2006253117A (ja) 高誘電率セラミック材料のコアを有する多構成要素ｌｔｃｃ基板およびその開発のための方法
CA2345764C (en) Capacitance-coupled high dielectric constant embedded capacitors
JP5032772B2 (ja) 低温共焼成セラミック構造物およびその製造方法
US6893710B2 (en) Multilayer ceramic composition
KR100546471B1 (ko) 금속 다층 회로 기판상의 두꺼운 세라믹
EP0535711A2 (en) Method for producing multilayered ceramic substrate
KR100607119B1 (ko) 다층 세라믹 구성물
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
KR100289959B1 (ko) 저온동시소성세라믹의 내장 커패시터 제조방법
JPH11354924A (ja) 多層セラミック基板の製造方法
EP1471041A1 (en) Multilayer ceramic composition
TWI229351B (en) Multilayer ceramic composition

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110614

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee