CN101663924B - 用于通路孔的导电组合物 - Google Patents

用于通路孔的导电组合物 Download PDF

Info

Publication number
CN101663924B
CN101663924B CN2007800525775A CN200780052577A CN101663924B CN 101663924 B CN101663924 B CN 101663924B CN 2007800525775 A CN2007800525775 A CN 2007800525775A CN 200780052577 A CN200780052577 A CN 200780052577A CN 101663924 B CN101663924 B CN 101663924B
Authority
CN
China
Prior art keywords
electrically conductive
conductive composition
composition
hole
conducting metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800525775A
Other languages
English (en)
Other versions
CN101663924A (zh
Inventor
稻叶明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of CN101663924A publication Critical patent/CN101663924A/zh
Application granted granted Critical
Publication of CN101663924B publication Critical patent/CN101663924B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Conductive Materials (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明涉及用于填充在电子电路基板中形成的通路孔的导电组合物，所述导电组合物包含导电金属和载体，其中导电金属的含量为57体积％或更高，并且组合物为塑性流体。当向组合物施加外部压力时，所述塑性流体的流动性增加。本发明的目的是消除通路孔中的空气滞留现象。

Description

用于通路孔的导电组合物
发明背景
发明领域
本发明涉及用于填充在陶瓷或玻璃基板或类似物中提供的通路孔的导电组合物。更具体地讲，本发明涉及在被印刷到通路孔中时能够防止空气滞留的导电组合物。此外，本发明还涉及使用该导电组合物的电子器件以及制造这些电子器件的方法。
技术背景
在单层的电路基板中或者在将多个电路基板进行层合而形成的层压的电路基板中形成用导电金属填充的位点来改善垂直方向(两个方向或层压方向)上的连续性或热导率，这样的位点称为通路孔。用于形成这些通路孔的典型方法的实例包括：(1)制备导电糊剂，(2)将导电糊剂填充到位点中，在所述位点处形成与通路孔对应的孔，以及(3)干燥和焙烧糊剂。
JP2003-324268是一个涉及用于通路孔的导电糊剂的技术的实例。在JP2003-324268的实施例中使用包含31.3至47.6体积％的导电金属(银)的糊剂。
通常通过丝网印刷来填充糊剂。如图1所示(常规技术)，将导电糊剂10经金属掩模30填充到基板20上的孔中。由于糊剂具有一定程度的粘度，因此当提供糊剂时，糊剂可能沿着孔的侧壁流入到孔中并且夹带空气。如果在该状态下使用刮刀40将糊剂推入到孔中，则糊剂填充到孔中并且空气仍然被夹带于其中，从而形成气隙50。在孔径大的情况下，这种空气滞留问题尤为突出。
因此，在印刷通路孔期间，导电糊剂使空气滞留在通路孔中。这样会在焙烧基板之后产生结构缺陷，例如空隙和针孔。这些缺陷对电导率和热导率以及焙烧表面的光滑度具有不利的影响。
发明概述
本发明的目的是提供用于填充基板中的通路孔的导电组合物，其中基板上已形成电子电路，所述导电组合物具有高固体含量并且包含具有高堆积密度的金属粉，其中导电组合物能够消除通路孔中空气滞留的问题。
本发明的一个方面涉及用于填充在电子电路基板中形成的通路孔的导电组合物，该导电组合物包含导电金属和载体，其中导电金属的含量为57体积％或更高，并且导电组合物为塑性流体。当向组合物施加外部压力时，所述塑性流体的流动性增加。导电金属一般为选自金、银、铜、钯、铂、镍和铝的金属、或它们的合金。
本发明的另一个方面涉及制造电子器件的方法，该方法包括以下步骤：制备其中形成有通孔的电子电路基板；将包含导电金属和载体的导电组合物填充到通孔中，所述导电金属的含量为57体积％或更高，并且导电组合物为塑性流体，当向组合物施加外部压力时，所述塑性流体的流动性增加；以及焙烧该电子电路基板。
本发明的另一个方面涉及按照上述制造电子器件的方法制造的电子器件。
本发明的导电组合物防止空气在印刷过程中滞留在通路孔中。
附图简述
图1为显示气隙形成机理的示意图(常规技术)；
图2为显示本发明的电子器件实例的纵向剖面示意图，该电子器件为低温共烧陶瓷多层电路基板的形式；
图3A至3C为用于说明本发明的电子器件的制造方法(第一步)的图，该电子器件为低温共烧陶瓷多层电路基板的形式；
图4A和4B为用于说明本发明的电子器件的制造方法(第二步)的图，该电子器件为低温共烧陶瓷多层电路基板的形式；
图5A和5B为用于说明本发明的电子器件的制造方法(第三步)的图，该电子器件为低温共烧陶瓷多层电路基板的形式；
图6为显示比较实施例1焙烧之后的表面轮廓的显微照片；
图7为显示实施例4焙烧之后的表面轮廓的显微照片；以及
图8为显示实施例6焙烧之后的表面轮廓的显微照片。
发明详述
本发明为用于填充在电子电路基板中形成的通路孔的导电组合物。该导电组合物包含导电金属和载体，所述导电金属的含量为57体积％或更高，并且组合物为塑性流体。当向组合物施加外部压力时，所述塑性流体的流动性增加。
以下对本发明的导电组合物的每种组分进行说明。
1.导电金属
导电金属优选为导电粉末。虽然对金属的类型没有具体的限制，但在施加到低温共烧结陶瓷(LTCC)基板上时，导电金属粉优选为具有高电导率的金属粉，例如选自金、银、铜、钯、铂、镍和铝的金属、或它们的合金以及它们的混合物。
虽然对导电金属粉的平均粒径没有具体的限制，但在一个实施方案中，导电金属粉的平均粒径为0.1至10μm；导电金属粉的平均粒径优选为0.8至8μm，并且更优选为1至6μm。通过使用在该范围内的粒径的导电金属粉，有效地抑制了通路孔内的空气滞留问题。
尽管导电金属粉可采用各种形状，例如球体或薄片，但优选为球形。在使用球形导电金属粉的情况下，即使糊剂中的导电金属超过57体积％，这时如果施加外部压力，则除了保持流动性外，还能增大印刷和干燥后的堆积密度。
2.载体
对载体的类型没有具体限制。可用载体的实例包括粘合剂树脂(例如乙基纤维素树脂、丙烯酸类树脂、松香改性树脂或聚乙烯醇缩丁醛树脂)与有机溶剂(例如丁基卡必醇醋酸酯(BCA)、萜品醇、酯醇、BC或TP0)的有机混合物。
本发明的导电组合物的特征在于具有高含量的导电金属，其结果就是本发明的组合物成为塑性流体。当向组合物施加外部压力时，所述塑性流体的流动性增加。此外，在本发明的说明书中，“塑性流体”是指具有塑性的流体，其中当向组合物施加外部压力时，其流动性增加。在本发明中，术语“塑性流体”尤其是指这样的塑性流体：在普通印刷等期间，组合物在电子电路基板上不受干扰的情况下不表现出流动性，但在施加外部压力时，例如施加物理压力或热能时，则表现出流动性。在是否具有流动性取决于温度的情况下，在本专利申请中将在25℃时表现出流动性定义为“具有流动性”。
根据上述定义，本发明的导电组合物为塑性流体。虽然本发明的导电组合物成为塑性流体的原因尚不清楚，但据信涉及以下因素。
当本发明的导电组合物中的导电金属含量增加时，组合物的行为变为流体行为。也就是说，在导电金属含量低的情况下，导电金属处于分散在载体中的状态。另一方面，如果导电金属的含量高，则导电金属粉周围缺乏足够量的载体。例如，包含等于或大于预定含量的导电金属的导电组合物缺少用于填充导电金属粉中的间隙的载体。在这样的状态下，组合物中导电金属粉之间相互接触的几率增加，并且在未受到干扰时失去流动性。另一方面，由于与导电金属粉之间相互接触相关的粘结强度较弱，如果施加外部压力，则组合物能轻易地变为流体，从而得到表现出流动性的组合物。因此，例如，由于本发明的导电组合物具有比普通导电组合物更高的导电金属含量，因此在将本发明的组合物填充到通路孔中时，由于例如刮刀的填充装置施加的外部压力，组合物表现出流动性。
一般来讲，当将导电组合物填充到通路孔中时，容易使空气滞留在通路孔中。然而，如果使用本发明的导电组合物，由于组合物放在基板上时为固态，在用刮刀等将组合物填充到通路孔中时因为外部压力才产生流动性，从而使得在组合物从孔的顶部填充到孔的底部的过程中，不会使空气滞留在孔中。因此，孔内滞留空气的现象显著减少。
能使本发明的导电组合物以该方式表现出塑性流体行为的导电金属含量为57体积％或更高。此外，本发明专利申请中所指的含量是基于导电组合物的总体积测定的值。
导电金属的含量优选为57至75体积％，更优选为60至72体积％，甚至更优选为63至70体积％。如果导电金属的含量过低，则减少通路孔中空气滞留的效果就会减弱；而如果导电金属的含量过高，则即使向导电组合物施加外部压力，也难以获得流动性。
在将组合物干燥的情况下，本发明的组合物的堆积密度优选为50％或更高。如果堆积密度小于50％，则焙烧期间金属粉收缩率增加并且在通路孔的孔壁与导电组合物之间形成裂缝。此外，由于焙烧收缩率大，因此不能保证焙烧之后的通路孔中有足量的导体。
除了导电粉末和有机载体之外，本发明的导电组合物还可掺入其他组分。例如，优选掺入无机氧化物、无机氧化物的复合氧化物或金属树脂酸盐。如果在本发明的组合物中包含这些化合物，则可控制导电金属的焙烧收缩率。例如，在共烧该组合物和陶瓷印刷电路基板的情况下，通过使导电金属的焙烧收缩率与陶瓷印刷电路基板的焙烧收缩率相匹配可防止出现结构缺陷，例如裂缝和分层。
无机氧化物的实例包括在900℃或更低的温度下不熔融的氧化物，其选自Al2O3、SiO2、TiO2、MnO、MgO、ZrO2、CaO、BaO和Co2O3。无机氧化物的复合氧化物的实例包括BaTiO3、CaTiO3和MgTiO3。金属树脂酸盐的实例包括铂、钯、铑、锰、钛、锆、钙和钴的金属树脂酸盐。
无机氧化物、无机氧化物的复合氧化物和金属树脂酸盐的含量按组合物的总重量计优选为0.1至10重量％，更优选为0.2至5重量％，并且导电金属的合并量为57体积％或更高。由于无机氧化物和无机氧化物的复合氧化物通常是不导电的并且抑制焙烧期间金属的烧结，因此如果其含量过高，就有可能对电导率产生不利的影响。
另一方面，即使含量为10重量％或更低，但这种情况下粒径大；抑制导电金属的烧结的效果减弱。因此，无机氧化物、无机氧化物的复合氧化物和金属树脂酸盐的平均粒径优选为0.03至5μm，并且更优选为0.03至2μm。
本发明的导电组合物的其他组分的实例为玻璃粉。掺入玻璃粉是为了改善焙烧之后的陶瓷与焙烧的组合物之间的粘结强度。玻璃粉的含量按组合物的总重量计优选为0.1至10重量％，并且更优选为0.2至5重量％。由于与上述无机氧化物等相似的原因，玻璃粉的平均粒径优选为0.1至5μm，并且更优选为0.3至3μm。
根据需要，通过三辊研磨机等将上述各组分进行混合来制备本发明的导电组合物。
以下对本发明的电子器件进行说明。
本发明的电子器件的实例在图2中示出。图2为显示作为本发明的一个实施方案的低温共烧陶瓷多层电路基板的纵向剖面示意图。此外，本发明并不限于图2中示出的实施方案，而是可应用于任何具有通路孔的电子器件中。例如，可将本发明应用于通过非LTCC法制造的电子器件中。
如图2中所示，电子器件具有多层层压的预定尺寸的基板102、104和106，并且在每个基板中的预定位置具有通路孔108和110。此外，在每个基板的一侧或两侧上形成有各种类型的电路组件例如电阻器，以及布线图案112a和112b，并且将安装组件116安装在安装面114上。通路孔108和110用通路导体118填充。该通路导体是本发明的上述导电组合物。
在本发明的这一电子器件中，除了陶瓷之外还可使用玻璃等作为基板材料。可用于陶瓷的材料的实例包括氧化铝、氮化铝、氧化锆、碳化硅和氮化硅。已知的二氧化硅基玻璃可用作玻璃。由这些材料构成的基板通常可通过焙烧印刷电路基板来获得。
在图2中示出的组合物的实例中，具有较大直径的通路孔108是用于散发从安装组件116发出的热量的热通路，而具有较小直径的通路孔110是用于互连各层之间的布线图案112a和112b的通路孔。
作为使用本发明的导电组合物的结果，由于可在抑制本发明电子器件的通路孔中空气滞留的情况下将糊剂填充到通路孔中，因此可改善填充到通路孔中的材料的电导率、热导率和表面光滑度。
接下来对制造本发明电子器件的方法进行说明。本发明的用于制造电子器件的方法包括：制备其中形成有通孔的电子电路基板的步骤；将包含导电金属和载体的导电组合物填充到通孔中的步骤；以及焙烧其中已填充该导电组合物的电子电路基板的步骤，所述导电组合物中导电金属的含量为57体积％或更高，并且导电组合物为塑性流体，当向其施加外部压力时，所述塑性流体的流动性增加。
下面结合图3至图5对制造低温共烧陶瓷多层电子电路基板的方法进行说明，该低温共烧陶瓷多层电子电路基板作为电子器件的一个实施方案。
首先说明本实施方案的制造方法的第一步(参见图3)。在第一步中，制备其中已形成通孔的电子电路基板。此外，在本发明说明书中，术语“电子电路基板”是包括焙烧之前的基板在内的概念，例如其中已形成通孔的印刷电路基板或其中已形成通孔和布线图案的印刷电路基板。
首先，通过刮涂法等将低温共烧陶瓷的浆料模制为带材形式，然后将带材切割为预定的尺寸以制成低温共烧陶瓷印刷电路基板202(图3A)。
低温共烧陶瓷的实例包括50至65重量％的CaO-SiO2-Al2O3-B2O3基的玻璃与50至35重量％的氧化铝的混合物。可用的低温共烧陶瓷材料的其他实例包括能在800至1000℃下焙烧的那些陶瓷材料，例如MgO-SiO2-Al2O3-B2O3基的玻璃与氧化铝的混合物、SiO2-B2O3基的玻璃与氧化铝的混合物、PbO-SiO2-B2O3基的玻璃与氧化铝的混合物、以及堇青石基的微晶玻璃。
接下来，在该印刷电路基板202中的预定位置处打孔，形成充当通路孔的通孔204和206(图3B)。
此外，用于形成这些充当通路孔的通孔的方法的实例包括：(i)在打孔后进行焙烧以在印刷电路基板中形成预定尺寸的通孔的方法，和(ii)通过激光成形、喷砂或电子束成形等在焙烧后的电子电路基板中形成充当通路孔的通孔的方法。
虽然就糊剂组合物而言对通孔尺寸没有具体的限制，但通孔尺寸优选使得通孔在与基板平面平行的平面中的表面积为0.25mm2或更大。更具体地讲，就圆形通孔而言，组合物优选用于1mm或以上的相对大的直径。其原因在于，在将糊剂填充到上述大直径的通孔的情况下，尤其容易发生空气滞留，而使用本发明的制备方法可有效抑制该空气滞留问题。在图3所示的构成中，大直径的通孔204是用于形成从安装组件散发热量的热通路的通孔，小直径的通孔206是用于连接层间布线图案的通路孔。
就以低温共烧陶瓷多层电路基板形式对印刷电路基板进行层压而言，打出通路孔是为了连接布线图案。因此，没有必要在各个印刷电路基板的相同位置上提供通孔。此外，从热扩散效率的角度来看，用来以热通路的形式散热的通孔优选全部在同一位置上打出。
形成其中已按上述方式形成通孔的若干印刷电路基板，形成的基板数量等于将被层压的层的数量(图3C)。图3示出了在形成三层印刷电路基板202a、202b和202c的情况下的实例。
接下来说明第二步(参见图4)。在第二步，将导电组合物填充到已形成的通孔204和206中。通常通过印刷来填充导电组合物。
就低温共烧陶瓷多层电路基板而言，从降低制造成本的角度出发，填充印刷电路基板202的通孔204和206和印刷布线图案可同时进行。此外，图4中示出了顶层布线图案208a、内层布线图案208b、底层布线图案208c、通孔204和206的已填充部分、以及组件安装面214。在此，印刷电路基板202b在层压时充当内层，布线图案208b充当内层布线图案。此外，在层压印刷电路基板202c时，位于印刷电路基板202c的与印刷电路基板202b接触的侧面上的布线图案208b也充当内层布线图案208b。
在同步印刷步骤中，将丝网掩模216安放在印刷电路基板202上，该丝网掩模中形成有用于填充通孔204和206和用于印刷布线图案208a和208b的印刷图案；然后向该丝网掩模供应导电组合物218，并且使刮刀220沿着丝网掩模的上表面滑动，以填充通孔204和206并且同时印刷布线图案208a和208b。对每个印刷电路基板202a、202b和202c实施这一步骤(图4A)。
此外，在填充通孔204和206(图4A，步骤(i))的同时，在最下层的印刷电路基板202c的上表面上印刷内层布线图案208b，之后在该最下层印刷电路基板202c的下表面上印刷底层布线图案208c(图4A，步骤(ii))。可在印刷电路基板202a、202b和202c的层压或焙烧之后来印刷该底层布线图案208c，这在下文中描述。另一方面，当在填充通孔204和206的同时印刷顶层布线图208a时，优选与此同时在最上面的印刷电路基板202a的上表面上形成不同于布线图案的导线图案，例如组件安装面214。此外，印刷顶层布线图案208a和组件安装面214等可在下文所描述的印刷电路基板202c的层压或焙烧之后来进行。在上述方法中，可将本发明的导电组合物涂覆在顶层布线图案208a、内层布线图案208b、底层布线图案208c和组件安装面214上，并且填充到通孔204和206中(图4B)。
以下对焙烧步骤形式的第三步进行说明(参见图5)。
首先，在完成第二步后，将各个所得的印刷电路基板进行层压并压到一起(图5A)。将由印刷电路基板202a、202b和202c组成的每个层进行层压，并且通过例如在60至150℃和0.1至30MPa(并且优选1至10MPa)的条件下进行热压，使该层压体整合为单一的单元。
接下来进行焙烧(图5中的箭头)。更具体地讲，可在例如在800至1000℃(并且优选900℃)下保持20分钟的条件下焙烧印刷电路基板层压体202。将印刷电路基板层压体202与填充到顶层布线图案208a以及内层布线图案208b和底层布线图案208c中的导电组合物218同时焙烧，以制成低温共烧陶瓷多层电路基板(图5B)。
在将填充到顶层布线图案208a、内层布线图案208b和底层布线图案208c中以及通孔204和206中的导电组合物218与在焙烧期间不氧化的贵金属基(如银基或金基)的导电组合物一起印刷的情况下，可在空气中(氧化气氛中)对其进行焙烧。另一方面，在用容易氧化的金属基的氧化性导电组合物(例如铜基组合物)印刷布线图案和填充通孔的情况下，优选在惰性气氛(非氧化性气氛)例如氮气中进行焙烧以防止导电组合物发生氧化。
此外，在焙烧步骤中，可通过在印刷电路基板层压体202的两侧层压氧化铝印刷电路基板并且在施加压力的情况下进行焙烧来制备低温共烧陶瓷多层电路基板。该加压焙烧方法包括：在向两侧上已层压了氧化铝印刷电路基板的层压体施加压力的情况下在800至1000℃下进行焙烧，随后通过喷砂处理等从焙烧后的基板两侧除去氧化铝印刷电路基板的残余物。该加压焙烧方法抑制了基板因焙烧而产生的收缩，具有能改善基板尺寸精度的优点。
焙烧之后，可根据需要来安装安装组件，以制造如图2所示的电子器件。
在非LTCC应用中，可根据使用的基板和具体的应用，适当地参考已知的研究成果来设置干燥条件和焙烧条件。例如，在使用陶瓷或玻璃基板作为电子电路基板的情况下，在用印刷方法填充和印刷组合物后，优选将组合物在70至200℃的温度范围内干燥5至60分钟，然后在带式炉或箱式炉等中焙烧，总的烘焙时间在20至120分钟的范围内，并且在450至900℃的范围内的顶温下保持5至30分钟。
使用本发明的导电组合物制造的电子器件可用于各种应用，其实例包括移动电话的高频电路和LED的散热片电路。
实施例
虽然以下通过本发明的实施例提供了对本发明的更加详细的说明，但是这些实施例仅仅是本发明的示例，并且不以任何方式来限制本发明。
在本发明的实施例中，使用的基板材料、导电组合物的各种材料、基板的印刷和干燥以及评价结果如下所述。
(1)基板
将具有0.6mm(Kyocera基板)厚度的2英寸Al2O3(96％)基板用作基板。
(2)通路孔的形成
通过喷砂，在上述Al2O3基板中形成方形通路孔，测得该通路孔的一个边为2.8mm，一个边为1.0mm。
(3)导电组合物
制备具有表1所示组成的每个实施例和比较实施例的导电组合物。制备导电组合物时，采用以下所示的银密度和载体密度，并且计算组合物中金属(银)组分的体积。
(a)银密度：10.5g/cm3
(b)纤维素或载体密度：1.0g/cm3
通过使用三辊研磨机捏合各个材料来制备导电组合物。
(4)印刷
将导电组合物填充到上述基板通路孔中并在以下所示的条件下干燥。
印刷：使用150μm厚的不锈钢金属掩模
使用Newlong臼动化印刷机
使用聚氨酯(硬度：70)刮刀
干燥：用箱式干燥器在80℃下干燥30分钟
在本文中，将被称为“粘稠材料”的组合物定义为包含粉末和载体的具有流变性的组合物，在没有外力的情况下，该组合物在25℃下具有流动性。
(5)基板评价方法
使用光学显微镜(放大率：20倍)观察已使用导电组合物印刷并且已干燥的基板，查看通路孔中是否存在气隙。
Figure G2007800525775D00111
实施例2-1为按100重量％的实施例2计包含1重量％的Al2O3(粒径：1μm)的样本。
实施例5-1为按100重量％的实施例5计包含1重量％的Al2O3(粒径：1μm)的样本。
Al2O3密度：4.0g/cm3
<基板评估标准>
根据以下示出的标准来评价上表中的基板。
合格：在每1mm2单位表面积上，有一个或更少的100μm或更大直径的气隙，并且没有400μm或更大直径的气隙。
勉强合格：在每1mm2单位表面积上，有大于1个但小于2个100μm或更大直径的气隙，并且没有400μm或更大直径的气隙。
不合格：在每1mm2单位表面积上，有2个或更多个100μm或更大直径的气隙和1个或更多个400μm或更大直径的气隙。
此外，在上述结果的基础上，观察到银含量等于或大于预定银含量(体积％)的那些导电组合物具有本发明的效果，而与载体的类型无关。因此，本发明的导电组合物的塑性流动性被认为是由导电颗粒的体积百分比决定的。
此外，图6至8通过金属电子显微照片示出了焙烧之后比较实施例1、实施例4和实施例6的各个组合物的表面轮廓的观察结果。
从这些显微照片示出的结果可清楚地看出，本发明的组合物能够显著地抑制气隙的形成。

Claims (10)

1.用于填充在电子电路基板中形成的通孔的导电组合物，所述通孔在与所述基板的平面平行的平面中的面积为0.25mm2或更大，所述导电组合物包含导电金属和载体，其中所述导电金属的含量为57体积％或更高，并且所述导电组合物为塑性流体；当向所述组合物施加外部压力时，所述塑性流体的流动性增加。
2.根据权利要求1的导电组合物，其中所述导电金属为选自金、银、铜、钯、铂、镍和铝的金属、或它们的合金。
3.根据权利要求1的导电组合物，其中所述导电金属为具有0.8至8μm的平均粒径的球状粉末。
4.根据权利要求1的导电组合物，其中在已干燥了所述组合物的情况下的堆积密度为50％或更高。
5.根据权利要求1的导电组合物，所述导电组合物还包含按所述组合物的总重量计0.1至10重量％的无机氧化物、所述无机氧化物的复合氧化物或金属树脂酸盐，所述无机氧化物在900℃或更低的温度下不熔融并且选自Al2O3、SiO2、TiO2、MnO、MgO、ZrO2、CaO、BaO和Co2O3。
6.根据权利要求5的导电组合物，其中所述无机氧化物或所述复合氧化物的平均粒径为0.03至5μm。
7.根据权利要求1的导电组合物，所述导电组合物还包含按所述组合物的总重量计0.1至10重量％的玻璃粉。
8.根据权利要求7的导电组合物，其中所述玻璃粉的平均粒径为0.1至5μm。
9.用于制造电子器件的方法，所述方法包括以下步骤：
制备其中形成有通孔的电子电路基板，所述通孔在与所述基板的平面平行的平面中的面积为0.25mm2或更大；
将包含导电金属和载体的导电组合物填充到所述通孔中，所述导电金属的含量为57体积％或更高，并且所述导电组合物为塑性流体，当向所述组合物施加外部压力时，所述塑性流体的流动性增加；以及
将填充有所述导电组合物的电子电路基板进行焙烧。
10.由权利要求9的方法制造的电子器件。
CN2007800525775A 2007-04-26 2007-04-26 用于通路孔的导电组合物 Expired - Fee Related CN101663924B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2007/010030 WO2008133612A1 (en) 2007-04-26 2007-04-26 Electrically conductive composition for via-holes

Publications (2)

Publication Number Publication Date
CN101663924A CN101663924A (zh) 2010-03-03
CN101663924B true CN101663924B (zh) 2012-03-28

Family

ID=38858889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800525775A Expired - Fee Related CN101663924B (zh) 2007-04-26 2007-04-26 用于通路孔的导电组合物

Country Status (5)

Country Link
EP (1) EP2140743A1 (zh)
JP (1) JP2010525544A (zh)
KR (1) KR20100005143A (zh)
CN (1) CN101663924B (zh)
WO (1) WO2008133612A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8715849B2 (en) 2007-10-05 2014-05-06 Toray Battery Separator Film Co., Ltd. Microporous polymer membrane
JP2012033876A (ja) * 2010-07-30 2012-02-16 Samsung Electro-Mechanics Co Ltd 印刷回路基板の製造方法
KR20120071921A (ko) * 2010-12-23 2012-07-03 한국전자통신연구원 실리콘 관통 홀(ｔｓｖ) 충진용 조성물, ｔｓｖ 충진방법 및 상기 조성물을 이용하여 형성된 ｔｓｖ 충진물을 포함하는 기판
CN107180665A (zh) * 2016-03-11 2017-09-19 上海卡翱投资管理合伙企业（有限合伙） 应用于低温共烧陶瓷的灌孔过渡金铂银孔浆及其制备方法
JP7262183B2 (ja) * 2018-06-06 2023-04-21 日東電工株式会社 配線回路基板およびその製造方法
JP7221609B2 (ja) * 2018-08-08 2023-02-14 日本特殊陶業株式会社 導電ペーストの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5029242A (en) * 1989-05-12 1991-07-02 International Business Machines Corporation Glass-ceramic structure and method for making same
CN1913044A (zh) * 2005-04-25 2007-02-14 E.I.内穆尔杜邦公司 用于ltcc电路和器件的厚膜导电组合物

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2761776B2 (ja) * 1989-10-25 1998-06-04 Ii Ai Deyuhon De Nimoasu Ando Co 多層回路板の製造方法
JP4226428B2 (ja) * 2003-09-29 2009-02-18 パナソニック株式会社 導電性ペースト充填方法、導電性ペースト充填装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5029242A (en) * 1989-05-12 1991-07-02 International Business Machines Corporation Glass-ceramic structure and method for making same
CN1913044A (zh) * 2005-04-25 2007-02-14 E.I.内穆尔杜邦公司 用于ltcc电路和器件的厚膜导电组合物

Also Published As

Publication number Publication date
WO2008133612A1 (en) 2008-11-06
CN101663924A (zh) 2010-03-03
EP2140743A1 (en) 2010-01-06
KR20100005143A (ko) 2010-01-13
JP2010525544A (ja) 2010-07-22

Similar Documents

Publication Publication Date Title
US7736544B2 (en) Electrically conductive composition for via-holes
US6426551B1 (en) Composite monolithic electronic component
CN101663924B (zh) 用于通路孔的导电组合物
KR100462289B1 (ko) 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법
CN101268725A (zh) 陶瓷多层基板及其制造方法
US7105070B2 (en) Method for producing ceramic substrate, and ceramic substrate
GB2361811A (en) Insulating thick film composition, ceramic electronic device and apparatus using the same.
KR100744855B1 (ko) 높은 열적 사이클 전도체 시스템
JP5857956B2 (ja) 素子搭載用基板およびその製造方法
JP2003273515A (ja) セラミックの低温焼結の間の収縮を低減するための方法および抑制層
JPH03272197A (ja) 多層ガラスセラミック回路基板の製造方法
JPS63209150A (ja) 低誘電率絶縁体基板
JP4518634B2 (ja) ガラスセラミック基板の製造方法
JP2004273426A (ja) 導電ペーストおよびそれを用いたセラミック多層基板
JP2005085995A (ja) セラミック基板の製造方法
JP4683891B2 (ja) 導体形成用シートおよび導体の形成方法ならびに電子部品の製造方法
JP3825224B2 (ja) ガラスセラミック基板の製造方法
JP3909186B2 (ja) ガラスセラミック基板の製造方法
JP2010010394A (ja) セラミック配線基板
JP4530864B2 (ja) コンデンサ内蔵配線基板
JP3850243B2 (ja) ガラスセラミック基板の製造方法
JP2004146394A (ja) ガラスセラミック配線基板
JP2005086017A (ja) セラミック基板の製造方法
JP4658465B2 (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP4497533B2 (ja) セラミック基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120328

Termination date: 20130426