CN106463468B - 薄膜电容器制造方法、集成电路安装基板及配备有该基板的半导体装置 - Google Patents

薄膜电容器制造方法、集成电路安装基板及配备有该基板的半导体装置 Download PDF

Info

Publication number
CN106463468B
CN106463468B CN201580016880.4A CN201580016880A CN106463468B CN 106463468 B CN106463468 B CN 106463468B CN 201580016880 A CN201580016880 A CN 201580016880A CN 106463468 B CN106463468 B CN 106463468B
Authority
CN
China
Prior art keywords
electrode
integrated circuit
thin film
layer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201580016880.4A
Other languages
English (en)
Other versions
CN106463468A (zh
Inventor
服部笃典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Noda Jikyou
Original Assignee
Noda Jikyou
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Noda Jikyou filed Critical Noda Jikyou
Publication of CN106463468A publication Critical patent/CN106463468A/zh
Application granted granted Critical
Publication of CN106463468B publication Critical patent/CN106463468B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/085—Vapour deposited
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

公开了一种制造电路基板中的薄膜电容器的方法，所述方法包括：第一电极形成步骤(图3(d))，用于在形成于支撑构件(31)的表面上的介电膜(12M)上以所需图案形成薄膜电容器的第一电极层(11)；基础材料形成步骤(图3(e))，用于在介电膜(12M)和第一电极层(11)上形成电路基板的绝缘基础材料(16)，以便埋设第一电极层(11)；去除步骤，用于去除支撑构件(31)，并且暴露介电膜(12M)的在与第一电极层(11)相反侧上的表面；介电图案化步骤，用于对介电膜(12M)图案化，以便留有与第一电极层(11)重叠的介电层，并且在介电层中形成第一通孔以便暴露第一电极层(11)的在介电层侧上的表面的一部分；以及第二电极形成步骤，用于形成薄膜电容器的第二电极层，以便与包括第一通孔的内部的介电层重叠。

Description

薄膜电容器制造方法、集成电路安装基板及配备有该基板的 半导体装置
技术领域
本发明涉及薄膜电容器制造方法、集成电路安装基板以及配备有这种基板的半导体装置，并且更特别地涉及用于降低集成电路的电源电路中的阻抗的薄膜电容器。
背景技术
传统上，作为上述类型的薄膜电容器的示例，已知专利文献1中公开的技术。专利文献1公开了薄膜电容器10，其为可用作中间基板的叠层电容器，并且能够通过其有效地消除能够引起电感增大的布线部分，由此能够实现较低阻抗和较宽频带。
专利文献1：日本专利申请公开号2005-33195
本发明要解决的问题
然而，在传统的薄膜电容器10中，如专利文献1的图1和4中所示，例如，集成电路2和薄膜电容器10的电极14、17通过端子阵列5的端子5a、5b连接。因而，在高频区内，关注端子阵列5的端子5a、5b对电感增大的影响。另外，在专利文献1所述的发明中，当集成电路2的焊料连接部分6被以倒装连接至端子阵列5时，没有考虑薄膜电容器10在其上形成的电容器1(中间基板)的顶部的平整性。
如根据专利文献1的技术，当在基板上制作薄膜电容器时，所得到的结构是这样的，即介电层被层压在两对或者更多对金属电极层之间。虽然为了实现更高容量，趋势是使介电层尽可能地薄，但是从降低阻抗的观点看，存在关于能够将上和下金属电极层制作地多薄的限制，因为薄化涉及阻抗的增大。因而，例如需要每层为5至10μm(微米)的厚度。这意味着以基板表面为基准在薄膜电容器部分处将产生具有最大10至20μm高度的台阶。结果，倒装连接的可靠性等降低。
由于上述情况，所以存在对薄膜电容器基板以及制造该薄膜电容器基板的方法的需求，通过这种薄膜电容器基板，能够借助于薄膜电容器进一步降低电源电路的阻抗，并且确保薄膜电容器在其中形成的、基板顶部的平整性。
发明内容
因而，本说明提供一种制造薄膜电容器的方法，其能够确保其中形成薄膜电容器的电路基板的顶部的平整性，同时降低与薄膜电容器的布线相关联的阻抗；以及一种集成电路安装基板；和一种配备有这种基板的半导体装置。
解决问题的措施
本说明中公开的薄膜电容器制造方法是一种制造电路基板中的薄膜电容器的方法，该方法包括：介电膜形成步骤，在支撑构件的表面上形成介电膜；第一电极形成步骤，以所需图案在介电膜上形成薄膜电容器的第一电极层；基础材料形成步骤，在介电膜和第一电极层上形成电路基板的绝缘基础材料，以便埋设第一电极层；去除步骤，去除支撑构件，并且暴露介电膜的在与第一电极层相反的一侧上的表面；介电图案化步骤，对介电膜图案化，以便留有与第一电极层重叠的介电层，并且在介电层中形成第一通孔以便暴露第一电极层的介电层侧上的表面的一部分；以及第二电极形成步骤，形成薄膜电容器的第二电极层，以便与包括第一通孔内部的介电层重叠。
在这种构造中，薄膜电容器的第一电极层形成为被埋设在电路基板的绝缘基础材料中。薄膜电容器的第二电极层在电路基板的绝缘基础材料的表面之上的介电层上形成。介电层包括形成为暴露第一电极层的在介电层侧上的表面的一部分的第一通孔，并且薄膜电容器的第二电极层形成为与包括第一通孔的内部的介电层重叠。在第一通孔内形成的第二电极层被连接至第一电极层。因而，通过将在第一通孔内形成的第二电极层与其它第二电极层绝缘，能够提供用于将第一电极层连接至外部电路，诸如集成电路的外部连接部分。
以这种方式，在电路基板的绝缘基础材料的表面上，能够仅由于介电层的厚度而实现在第一通孔中形成的第二电极层的上表面(第一电极层的外部连接部分的上表面)与在介电层上形成的第二电极层的上表面之间的高度差。由于与相应电极的厚度相比，介电层的厚度通常非常小，所以能够确保其中形成薄膜电容器的电路基板的顶部的平整性。另外，第一电极层的一部分(第一电极层的外部连接部分)和第二电极层被暴露在电路基板的顶部上。因而，在薄膜电容器被连接至集成电路的凸点(bump)时，薄膜电容器能够被直接地连接至凸点，不插入其它布线。因而，能够确保薄膜电容器在其中形成的电路基板的顶部的平整性，同时降低与薄膜电容器的布线相关联的电感，即阻抗。
在薄膜电容器制造方法中，电路基板可以是集成电路将被安装在其上的集成电路安装基板。第二电极形成步骤可以包括形成连接至第一电极层的第一外部连接部分，第一外部连接部分被构造成被施加集成电路的一个极性的电源电压，并且被构造成当安装集成电路时将连接至集成电路。第二电极层可以包括第二外部连接部分，第二外部连接部分被构造成被施加集成电路的另一极性的电源电压，并且被构造成当安装集成电路时将连接至集成电路。第一电极形成步骤可以包括在与第二电极层的第二外部连接部分相对的位置处形成第二电极补充部分，第二电极补充部分被连接至第二电极层。介电图案化步骤可以包括通过在与第二电极补充部分相对的位置处去除介电膜而在介电层中形成第二通孔。
根据这种构造，能够使第一电极层的第一外部连接部分的高度与第二电极层的第二外部连接部分的高度基本相同，由此能够使高度差基本为零。因而，当集成电路被安装在集成电路安装基板上时，能够进一步确保与集成电路和薄膜电容器的连接相关联的平整性，同时降低与薄膜电容器的布线相关联的阻抗。
在薄膜电容器制造方法中，第一电极形成步骤可以包括增大第一电极层的膜厚度的第一镀覆步骤，并且第二电极形成步骤可以包括增大第二电极层的膜厚度的第二镀覆步骤。
根据这种构造，通过调节薄膜电容器的第一电极层和第二电极层的厚度，能够获得薄膜电容器的第一电极和第二电极的期望电阻值。
本说明中公开的集成电路安装基板可以包括：具有集成电路将被安装在其上的安装表面的绝缘基础材料；和薄膜电容器，其在绝缘基础材料的安装表面侧上形成，并且包括第一电极层、第二电极层以及在第一电极层和第二电极层之间形成的介电层。薄膜电容器的第一电极层可以形成为从安装表面埋设在绝缘基础材料中。介电层可以包括其中形成连接至第一电极层的第一外部连接部分的第一通孔，第一外部连接部分被构造成将被施加集成电路的一个极性的电源电压，并且被构造成在安装集成电路时连接至集成电路。薄膜电容器的第二电极层可以在介电层上形成。
根据这种构造，在集成电路安装基板的安装表面上，能够仅由于介电层的厚度而实现第一电极层的暴露部分(第一电极层的第一外部连接部分)的上表面与第二电极层的上表面之间的高度差。因而，能够确保薄膜电容器在其中形成的电路基板的顶部的平整性，同时降低与薄膜电容器的布线相关联的电感，即阻抗。本文中的“安装表面”更特别地涉及如与集成电路将被直接地安装在其上的基板的表面相对而言地，集成电路将被间接地安装在其上的表面。换句话说，“安装表面”涉及在集成电路将被安装在其上的一侧上的绝缘基础材料的表面。
在集成电路安装表面中，第一外部连接部分可以由构成第二电极层的金属膜制成。第二电极层可以包括第二外部连接部分，该第二外部连接部分被构造成将被施加集成电路的另一极性的电源电压，并且被构造成在安装集成电路时连接至集成电路。介电层可以包括在其中形成第二外部连接部分的第二通孔。
根据这种构造，能够使第一电极层的第一外部连接部分的高度与第二电极层的第二外部连接部分的高度基本相同，由此能够使高度差基本为零。因而，当集成电路被安装在集成电路安装基板上时，能够进一步确保与集成电路和薄膜电容器的连接相关联的平整性，同时降低与薄膜电容器的布线相关联的阻抗。
在集成电路安装基板中，薄膜电容器可以包括由构成第一电极层的金属膜制成，并且连接至第二电极层的第二外部连接部分的第二电极补充部分。集成电路安装基板还可以包括在与安装表面相对的一侧上的用于外部连接的外部连接表面、在外部连接表面上形成的连接垫、在绝缘基础材料中形成并且连接该连接垫和第一电极层的第一过孔插塞，以及在绝缘基础材料中形成并且连接该连接垫和第二电极补充部分的第二过孔插塞。
根据这种构造，在第二电极层的第二外部连接部分处形成第二电极补充部分。因而，能够提高关于在集成电路被连接至集成电路安装基板时的应力的可靠性。另外，在集成电路被安装在集成电路安装基板上之后，能够以简单结构，通过集成电路安装基板从外部电源将电功率供应给集成电路。
本说明中公开的半导体装置可以包括任何的上述集成电路安装基板以及安装在集成电路安装基板上的集成电路。
根据这种构造，在配备有包括薄膜电容器的集成电路安装基板的半导体装置中，能够确保其中形成薄膜电容器的集成电路安装基板的安装表面的平整性，同时降低与薄膜电容器的布线相关联的阻抗。
在半导体装置中，集成电路可以是半导体芯片，并且半导体芯片可以被倒装安装在集成电路安装基板上。
根据这种构造，在其中半导体芯片被倒装安装在集成电路安装基板上的安装表面上的半导体装置中，能够以优选方式确保集成电路安装基板的安装表面的平整性。当在集成电路安装基板上倒装安装时，集成电路安装基板的安装表面的平整性，并且特别是半导体芯片的连接凸点抵靠在其上的、安装基板的抵靠部分(外部连接部分)的平整性是重要的，并且对平整性的要求很严格。能够通过这种构造以优选方式解决这种要求。
本发明的有利效果
根据本发明，能够确保其中形成薄膜电容器的电路基板的顶部的平整性，同时降低与薄膜电容器的布线相关联的阻抗。
附图说明
图1是根据实施例的半导体装置的示意性横截面图；
图2是薄膜电容器的一部分的示意性分解透视图；
图3是示出制造电路基板(薄膜电容器)的方法的示意性局部横截面图；
图4是示出制造电路基板(薄膜电容器)的方法的示意性局部横截面图；
图5是示出制造电路基板(薄膜电容器)的方法的示意性局部横截面图；
图6是示出根据另一示例的制造电路基板(薄膜电容器)的方法的示意性局部横截面图；
图7是示出根据另一示例的制造电路基板(薄膜电容器)的方法的示意性局部横截面图；
图8是示出根据另一示例的制造电路基板(薄膜电容器)的方法的示意性局部横截面图；以及
图9是根据另一示例的半导体装置的示意性横截面图。
具体实施方式
<实施例>
现在将参考图1至图5描述实施例。在图中，类似的标识符指示类似或者相应部分。
1.半导体装置的构造
如图1中所示，半导体装置100通常包括倒装安装基板(“电路基板”和“集成电路安装基板”的示例)1和LSI芯片(“集成电路”和“半导体芯片”的示例)2。图1是相应于由图2中的点划线A-A指示的位置的半导体装置100的横截面图。
在LSI芯片2的粘合侧上的表面2S上，如图1中所示，形成多个电极垫21。在每个电极垫21上，形成用于将LSI芯片2倒装安装在倒装安装基板(下文简称为“基板”)1上的凸点22。例如，根据本实施例的凸点22是Au(金)柱凸点。
如图1中所示，基板1在起基础作用的绝缘体部分(“绝缘基础材料”的示例)16的背侧表面(“外部连接表面”的示例)1R上具有多个外部连接垫(“连接垫”的示例)3。外部连接垫3被用于例如通过焊料球将半导体装置100安装至电路基板，诸如母板(未示出)。在绝缘体部分16的前侧表面(“安装表面”的示例)1S上，提供按下文所述构造的薄膜电容器10。薄膜电容器10与LSI芯片2的电源电路(未示出)并联连接。在绝缘体部分16的前侧表面1S上，也形成有穿透上述薄膜电容器10的多个(在图1的中心处有3个)信号电极15。如下文详细描述的，每个信号电极15具有相互一体的芯片连接部分15A和垫连接部分15B两个层。信号电极15通过被埋设在绝缘体部分16中的多个过孔插塞18连接至外部连接垫3。
绝缘体部分16由例如已经硬化的预浸渍片制成，并且位于安装有LSI芯片2的基板1的前侧表面与其后侧表面之间。特别地，绝缘体部分16位于薄膜电容器10的介电层12(将稍后描述)和背侧表面之间。
薄膜电容器10被设置在绝缘体部分16的前侧表面1S侧上，并且如图2的分解、分层图所示，包括三个层，即按顺序堆叠的第一电极层11、介电层12和第二电极层13。在图2中，第一电极层11相应于薄膜电容器10的第一电极；介电层12相应于薄膜电容器10的介电部分；并且第二电极层13相应于薄膜电容器10的第二电极。
第一电极层11形成为从基板1的前侧表面，或者更特别地从绝缘体部分16的前侧表面1S埋设在绝缘体部分16中。第一电极层11通过芯片连接部分11A连接至LSI芯片2。例如，LSI芯片2的正电源电压(“一个极性的电源电压”的示例)被施加给第一电极层11。如图2中所示，通过下文描述的图案化，第一电极层11中形成多个环状切口11R。如图2中所示，环状切口11R将均位于环状切口11R内的第二电极补充部分13B和垫连接部分15B布置成相对位于外侧上的另一第一电极层11处于电绝缘状态。在第二电极补充部分13B和垫连接部分15B上，如下文所述，芯片连接部分13A和15A通过介电层12分层，因而电连接相应部分(参见图1)。
介电层12在第一电极层11上形成。如图2中所示，介电层12具有：通孔12P(“第一通孔”的示例)，用以连接第一电极层11和芯片连接部分(“第一外部连接部分”的示例)11A；通孔12G(“第二通孔”的示例)，用以连接第二电极层13的芯片连接部分(“第二外部连接部分”的示例)13A和第二电极补充部分13B；以及通孔12S，用以连接信号电极15的芯片连接部分15A和垫连接部分15B。这些通孔通过图案化形成。在介电层12中形成的通孔12G、12P和12S的位置不限于图2中所示的那些位置。通孔12G、12P和12S仅需要在介电层12中的相应于LSI芯片2的凸点22位置的位置处形成。
第二电极层13在介电层12上形成。第二电极层13通过芯片连接部分13A连接至LSI芯片2。例如作为负电源电压(“另一极性的电源电压”的示例)的接地电压被施加给第二电极层13。在第二电极层13中，如图2中所示，通过图案化形成多个环状切口13R。如图2中所示，环状切口13R将均位于环状切口13R内侧的第一电极层11的芯片连接部分11A和信号电极15的芯片连接部分15A都布置成相对位于外侧上的另一第二电极层13电绝缘的状态。
信号电极15是用于将信号发送至LSI芯片2以及从LSI芯片2接收信号的电极，并且包括用于连接LSI芯片2的芯片连接部分15A，以及用于连接外部连接垫3的垫连接部分15B。芯片连接部分15A与第二电极层13的形成同时地形成。垫连接部分15B与第一电极层11的形成同时地形成。
如图1中所示，外部连接垫3以与LSI芯片2的凸点22的节距相同的节距布置在绝缘部分16(基板1)的背侧表面1R上，并且存在如凸点22那样多的外部连接垫3。然而，不存在限制。例如，基板1的面积可以大于LSI芯片2的面积，可以在绝缘体部分16的背侧表面1R上形成预定布线图案，并且外部连接垫3的节距可以大于LSI芯片2的凸点22的节距。在这种情况下，外部连接垫3的数目和LSI芯片2的凸点22的数目可以不同。
绝缘体部分16具有从基板1的背侧表面1R穿透绝缘体部分16到达薄膜电容器10的电极层(11、13)和信号电极15的多个过孔17。例如，过孔17可以通过二氧化碳激光器形成。电极层(11、13)和信号电极15通过填充过孔17的过孔插塞18而电连接外部连接垫3。例如，过孔18通过镀铜形成。
外部连接垫3设有用于外部连接的焊料球4。也就是说，半导体装置100是BGA型半导体装置。然而，应注意，这不是限制，并且半导体装置可以是不设有焊料球4的焊盘栅格阵列(LGA)型半导体装置。
绝缘体部分16(基板1)的前侧表面1S和背侧表面1R受阻焊层36保护。LSI芯片2和基板1的前侧表面1S之间的间隙等被已知的填充树脂(未示出)填充。
2.制造半导体装置(薄膜电容器)的方法
参考图3至图5，将描述制造半导体装置100的方法。在半导体装置100的制造方法中，图3(a)至图5(j)示出制造薄膜电容器10的方法。图3相对于图1为上下颠倒关系。图3至图5中所示的制造步骤的顺序是示例性的，并且无意限制。
根据该制造方法，首先，如图3(a)中所示，在已经被干洗的铝基材料31的表面上，例如通过气溶胶化学气相沉积(ASCVD)过程(“介电膜形成步骤”的示例)形成钛酸锶(STO)膜(“介电膜”的示例)12M。例如，STO膜12M具有范围为0.1μm至0.4μm的膜厚度值。STO膜12M提供薄膜电容器10的介电层12。由铝箔制成的铝基材料31是“支撑构件”的示例。作为支撑构件的金属箔不限于铝箔，并且可以是铜或者镍的金属箔。介电膜也不限于STO膜12M。
然后，如图3(b)中所示，在STO膜12M上，形成金属薄膜11M，以用于提供薄膜电容器10的第一电极层11。例如，金属薄膜11M由Cu(铜)薄膜制成。例如，Cu薄膜通过溅镀形成。
然后，如图3(c)中所示，金属薄膜11M的厚度例如通过电镀覆(“第一镀覆步骤”的示例)而增大。例如，金属薄膜11M的厚度优选地具有3μm至10μm的值。通过如此调节金属薄膜11M的厚度，能够获得薄膜电容器10的第一电极层11的期望电阻值。可以省略用于增大金属薄膜11M的厚度的镀覆步骤。
然后，如图3(d)中所示，金属薄膜11M被图案化，以形成第一电极层11(“第一电极形成步骤”的示例)。还形成环状切口11R，由此均具有圆形平面形状的、第二电极层13的第二电极补充部分13B和信号电极15的垫连接部分15B都以与第一电极层11电绝缘的状态形成(参见图2)。
然后，如图3(e)中所示，在STO膜12M和第一电极层11上，绝缘体部分16例如通过加热和加压粘合双马来酰亚胺三嗪(BT)树脂(预浸片)形成(“基础材料形成步骤”的示例)。绝缘体部分16不限于BT树脂。
然后，如图4(f)中所示，铝基材料31被熔化，并且例如通过湿蚀刻去除，以便暴露STO膜12M的在与形成有第一电极层11的表面相对的一侧上的表面(“去除步骤”的示例)。例如，STO膜12M的表面可以在已经去除了铝基材料31之后经受去渍(污渍去除)过程。
然后，如图4(g)中所示，使用抗图案化膜(未示出)作为掩模，STO膜12M被图案化，以形成薄膜电容器10的介电层12(“介电图案化步骤”的示例)。在介电层12中，还形成有通孔12G、12P和12S(参见图2)。在本实施例中，如图1和图2中所示，留有除了通孔12G、12P和12S之外的几乎全部STO膜12M以提供介电层12。换句话说，薄膜电容器10在绝缘体部分16(基板1)的安装表面1S的几乎全部区域中形成。然而，应明白，这不是限制，并且可以通过对STO膜12M图案化而在除了通孔12G、12P和12S之外的部分中去除STO膜12M。也就是说，可以在基板1的安装表面1S上保留局部区域的情况下形成薄膜电容器10。
然后，如图4(h)中所示，在STO膜12的、与形成有第一电极层11的表面相对一侧上的表面上，形成用于提供薄膜电容器10的第二电极层13的金属薄膜13M。与金属薄膜11M的情况相同，金属薄膜13M例如由铜薄膜制成。铜薄膜例如通过溅镀形成。
如图4(h)中所示，由此形成的金属薄膜13M穿透通孔12G、12P和12S，并且到达第一电极层11侧。结果，金属薄膜13M(芯片连接部分13A)和第二电极层13的第二电极补充部分13B通过介电层12的通孔12G一体化。金属薄膜13M(芯片连接部分11A)和第一电极层11与芯片连接部分11A相对的部分通过介电层12的通孔12P一体化。金属薄膜13M(芯片连接部分15A)和信号电极15的垫连接部分15B通过介电层12的通孔12S一体化。
然后，如图4(i)中所示，例如通过电镀覆提高金属薄膜13M的厚度(“第二镀覆步骤”的示例)。例如与金属薄膜11M的情况相同，金属薄膜13M的厚度优选具有3μm至10μm的值。通过如此调节金属薄膜13M的厚度，能够获得薄膜电容器10的第二电极层13的期望电阻值。可以省略用于增大金属薄膜11M的厚度的镀覆步骤。
然后，如图5(j)中所示，金属薄膜13M被图案化，以形成第二电极层13(“第二电极形成步骤”的示例)。特别地，由于环状切口13R，均具有圆形平面形状的第一电极层11的芯片连接部分11A和信号电极15的芯片连接部分15A两者都以与第二电极层13电绝缘的状态形成(参见图2)。
通过上述步骤形成薄膜电容器10和信号电极15。在图5(i)和之后的图中，分别示出第一电极层11和芯片连接部分11A、第二电极层13和第二电极补充部分13B以及信号电极15的芯片连接部分15A和垫连接部分15B是一体化的，因为在本实施例中，它们分别由同一材料形成。
然后，如图5(k)中所示，基板1的背侧表面1R例如被二氧化碳激光器辐射以形成过孔17。然后，过孔17被在本实施例中为Cu的镀覆金属通过例如电解镀覆填充，由此形成过孔插塞。过孔插塞18包括连接外部连接垫3和第一电极层11的第一过孔插塞18A，以及连接外部连接垫3和第二电极补充部分13B的第二过孔插塞18B。
然后在与过孔插塞18相对的位置处，使用众所周知的技术形成外部连接垫3。然后，使用众所周知的技术，保护膜，诸如阻焊层36在除了形成外部连接垫3和相应的芯片连接部分11A、13A和15A的位置之外的位置处形成，并且焊料球被附接至外部连接垫3。
然后，如图5(m)中所示，在本实施例中为Au柱凸点的、在LSI芯片2的电极垫21上形成的凸点22例如使用超声波振动粘合设备粘合至基板1顶部中的相应芯片连接部分11A、13A和15A。以这种方式，LSI芯片2被倒装安装在基板1上，由此形成图1中所示的半导体装置100。
凸点22不限于Au柱凸点，并且例如也可以为微焊料凸点等等。在这种情况下，凸点22(微焊料凸点)优选地由具有低弹性的材料制成。
3.实施例的效果
如上所述，薄膜电容器10的第一电极层11形成为埋入基板1的绝缘体部分16内。薄膜电容器10的第二电极层13在基板1的绝缘体部分16的前侧表面(安装表面)1S上的介电层12上形成。第一电极层11的芯片连接部分11A由第一通孔12P中的金属薄膜13M形成。第二电极层13的芯片连接部分13A由第二通孔12G中的金属薄膜13M形成。以这种方式，在绝缘体部分16的前侧表面1S上，能够仅由于介电层12的厚度(例如在0.1μm至0.4μm之间)而实现第一电极层11的芯片连接部分11A与第二电极层13的芯片连接部分13A的高度和第二电极层13的高度之间的差。因而，能够确保其中形成薄膜电容器10的基板1的顶部的平整性。
第一电极层11的芯片连接部分11A和第二电极层13的芯片连接部分13A被暴露在基板1的顶部上。因而，当薄膜电容器10和LSI芯片2的凸点22被连接时，能够直接地制成与凸点22的连接，不插入其它布线。结果，能够降低与薄膜电容器10的布线相关联的电抗，即阻抗。因而，根据本实施例，能够确保其中形成薄膜电容器10的基板1的顶部的平整性，同时降低与薄膜电容器10的布线相关联的阻抗。
能够使第一电极层11的芯片连接部分11A、第二电极层13的芯片连接部分13A和信号电极15的芯片连接部分15A之间的高度差基本为零。因而，当LSI芯片2被粘合至基板1时，能够在LSI芯片2的凸点22与第一电极层11的芯片连接部分11A、第二电极层13的芯片连接部分13A以及信号电极15的芯片连接部分15A之间保持基本恒定的距离，由此提高LSI芯片2和基板1之间的粘合的可靠性。换句话说，提高通过凸点22的粘合的可靠性。
LSI芯片2的凸点22与第二电极层13的连接结构是芯片连接部分13A和第二电极补充部分13B的双重结构，不插入介电层12。因而，与其中插入介电层12的情况相比，能够关于安装LSI芯片2时的应力，或者影响长期可靠性的应力获得高可靠性。因而，该双重结构使得能够采用微焊料凸点等作为凸点22。
<其它实施例>
本发明不限于上文参考附图所述的实施例，并且在本发明的技术范围内，可以包括下列实施例。
(1)如示出基板1A的图6(k)中所示，当不必要使薄膜电容器的第二电极层13的一部分通过焊料球4连接至外部电路时，如图6(j)中所示，第二电极层13的该部分可以具有薄膜电容器10A的构造。特别地，如图6(j)和6(k)中所示，可以不形成第二电极层13的第二电极补充部分13B。在这种情况下，基板1的安装表面1S上的台阶可仅保持为由于介电层12的厚度引起的差异，并且能够避免可能在高频区中造成问题的柱结构。
(2)如示出基板1B的图7(k)中所示，与图6(k)中所示的基板1A中相同，当薄膜电容器的第二电极层13的一部分不必通过焊料球4连接至外部电路时，第二电极层13的该部分可以具有图7(j)中所示的薄膜电容器10B的构造。特别地，通孔12G可以不在介电层12中形成。在这种情况下，基板1的安装表面1S上的台阶可仅保持为由于介电层12的厚度而引起的差异。同样地，由于缺失通孔12G增大了薄膜电容器10的电极面积，所以能够增大薄膜电容器10B的容量。
(3)如图8(i)和8(j)中所示，其中第二电极层13和介电层12被图案化的顺序可以颠倒。也就是说，当不需要形成通孔12G的薄膜电容器10C形成为用于将第二电极层13连接至外部电路的构造时，如图8(i)中所示，可以最后执行介电层12的图案化。在这种情况下，基板1的安装表面1S上的台阶相应于被添加第二电极层13的厚度的、介电层12的厚度。然而，LSI芯片2的凸点22和薄膜电容器10C的连接结构是根据上述本实施例和其它实施例(1)和(2)的最简单的结构。特别地，凸点22被直接连接至第一电极层11和第二电极层13两者。因而，能够在实施例中最小化与LSI芯片2的凸点22和薄膜电容器10A之间的连接相关联的电感，即阻抗。
(4)虽然在上述实施例中，半导体装置包括倒装安装基板1和LSI芯片2，但这不是限制。与图9中所示的半导体装置100A中相同，该半导体装置还可以包括从LSI芯片2的凸点22的节距延伸过布线节距的中继基板50。在这种情况下，通过适当地改变该节距，中继基板50的该节距延伸功能允许将半导体装置安装至不适应LSI芯片2的凸点22的节距的外部基板，诸如母板。
在这种情况下，例如，如图9中所示，中继基板50包括两个绝缘层，即第一绝缘层51和第二绝缘层52。在第一绝缘层51的上表面(前侧表面)上，形成连接垫55以作为用于粘合基板1的焊料球4的第一布线层。在第二绝缘层52的上表面上，中间布线图案58形成为第二布线层，用于扩展焊料球4的节距，即LSI芯片2的凸点22的节距。通过过孔插塞57实现连接垫55和中间布线图案58的连接。
在第二绝缘层52的下表面(背侧表面)上，背表面布线图案53形成为用于进一步增大节距的第三布线层。背表面布线图案53也提供焊料凸点。在背表面布线图案53上形成焊料球54，用于将半导体装置100A安装至外部基板，诸如母板。
(5)在上述实施例中，第一电极层11用作被施加正电源电压的电极，并且第二电极层13用作被施加负电源电压(接地电压)的电极。然而，这不是限制，并且可以颠倒。也就是说，第一电极层11可以用作被施加接地电压的电极，并且第二电极层13可以用作被施加正电源电压的电极。
(6)在上述实施例中，例如，如图1中所示，其中形成薄膜电容器的电路基板为具有单绝缘层的倒装安装基板1。然而，这不是限制，并且电路基板可以是如图9中所示的多层基板的中继基板50，而非倒装安装基板1。也就是说，薄膜电容器可以在图9中所示的中继基板50中形成。在这种情况下，半导体装置的构造是图9中所示的半导体装置100A的构造，已经从其中省略了倒装安装基板1的构造。
电路基板不限于LSI芯片2将被倒装安装在其上的倒装安装基板1。例如，电路基板可以是除了LSI芯片2之外的电气或者电子器件，诸如集成存储器电路将被安装在其上的基板。
(7)在上述实施例中，如图1中所示，例如，薄膜电容器大致形成在绝缘体部分16(基板1)的整个安装表面1S上。然而，这不是限制，并且薄膜电容器可以形成为留有一部分安装表面1S。在这种情况下，在安装表面1S的其余部分中，用于信号线路等的布线图案通过第二电极层13形成。例如，在图4(g)的介电图案化步骤中，可以留有布线图案之下的介电层12。通常，当金属膜，诸如Cu膜通过溅镀、离子镀等在BT树脂等的树脂基板上形成时，树脂基板和金属膜之间的粘合较弱。因而，通过采取介电膜被布置在树脂基板和金属膜之间的结构，能够提高金属膜与树脂基板的粘附度。
标识符说明
1：倒装安装基板
2：LSI芯片
3：外部连接垫
4：焊料球
10：薄膜电容器
11：第一电极层(第一电极)
12：介电层
13：第二电极层(第二电极)
16：绝缘体部分
17：过孔
18、18A、18B：过孔插塞
22：凸点(Au柱凸点)
100：半导体装置

Claims (5)

1.一种制造电路基板中的薄膜电容器的方法，所述方法包括：
介电层形成步骤：在支撑构件的表面上形成介电层；
第一电极形成步骤：以所需图案在所述介电层上形成所述薄膜电容器第一电极层；
基础材料形成步骤：在所述介电层和所述第一电极层上形成所述电路基板的绝缘基础材料，以便埋设所述第一电极层；
去除步骤：去除所述支撑构件，并且暴露所述介电层的在与所述第一电极层相反的一侧上的表面；
介电图案化步骤：对所述介电层图案化以便留有与所述第一电极层重叠的介电层，并且在介电层中形成第一通孔以便暴露所述第一电极层的介电层侧上的表面的一部分；以及
第二电极形成步骤：形成所述薄膜电容器的第二电极层，以便与包括所述第一通孔的内部的所述介电层重叠。
2.根据权利要求1所述的方法，其中：
所述电路基板是用以安装集成电路的集成电路安装基板；
所述第二电极形成步骤包括形成连接至所述第一电极层的第一外部连接部分，所述第一外部连接部分构造成被施加所述集成电路的一个极性的电源电压，并且构造成当安装所述集成电路时连接至所述集成电路；
所述第二电极层包括第二外部连接部分，所述第二外部连接部分构造成将被施加所述集成电路的另一极性的电源电压，并且构造成当安装所述集成电路时连接至所述集成电路；
所述第一电极形成步骤包括在与所述第二电极层的所述第二外部连接部分相对的位置处形成第二电极补充部分，所述第二电极补充部分连接至所述第二电极层；并且
所述介电图案化步骤包括通过在与所述第二电极补充部分相对的位置处去除所述介电层而在所述介电层中形成第二通孔。
3.根据权利要求1或2所述的方法，其中：
所述第一电极形成步骤包括增大所述第一电极层的膜厚度的第一镀覆步骤；并且
所述第二电极形成步骤包括增大所述第二电极层的膜厚度的第二镀覆步骤。
4.一种集成电路安装基板，包括绝缘基础材料和薄膜电容器，所述薄膜电容器在所述绝缘基础材料中的安装集成电路的一侧的面上具有以埋设在所述绝缘基础材料的内部的方式形成的第一电极层、与该第一电极层重叠的介电层及在该介电层上形成的第二电极层，其中：
所述绝缘基础材料具有过孔插塞组，该过孔插塞组包括填充于从安装所述集成电路的一侧的相反侧形成的多个过孔的第一过孔插塞及第二过孔插塞，
所述介电层在与所述第一过孔插塞相对的位置具有第一通孔，在与所述第二过孔插塞相对的位置具有第二通孔，
所述第一过孔插塞与所述第一电极层电连接，并且所述第一过孔插塞的前端贯通所述第一通孔而与第一外部连接部分电连接，该第一外部连接部分从所述第二电极层隔着环状切口而被绝缘划分且与该第二电极层同时形成，
所述第二过孔插塞的前端与从所述第一电极层隔着环状切口而被绝缘划分形成的第二电极补充部分电连接，并且贯通所述介电层的所述第二通孔而与形成于所述第二电极层的第二外部连接部分电连接，
所述过孔插塞组中的与所述第一过孔插塞及所述第二过孔插塞不同的其他过孔插塞的前端与从所述第一电极层隔着环状切口而被绝缘划分出的所述第一电极层的一部分电连接，并且以贯通在所述介电层中在所述其他过孔插塞处形成的通孔的方式与从所述第二电极层隔着环状切口而被绝缘划分出的芯片连接部分电连接，
在所述集成电路安装基板中，经由所述第一外部连接部分、所述第二外部连接部分及所述芯片连接部分而倒装安装所述集成电路，经由所述第一外部连接部分及所述第二外部连接部分而向所述集成电路连接电源，经由所述芯片连接部分而将信号发送至所述集成电路或从所述集成电路接收信号。
5.一种半导体装置，包括：
根据权利要求4所述的集成电路安装基板；以及
安装在所述集成电路安装基板上的集成电路。
CN201580016880.4A 2015-03-11 2015-03-11 薄膜电容器制造方法、集成电路安装基板及配备有该基板的半导体装置 Expired - Fee Related CN106463468B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/057143 WO2016143087A1 (ja) 2015-03-11 2015-03-11 薄膜キャパシタの製造方法、集積回路搭載基板、及び当該基板を備えた半導体装置

Publications (2)

Publication Number Publication Date
CN106463468A CN106463468A (zh) 2017-02-22
CN106463468B true CN106463468B (zh) 2019-10-25

Family

ID=56878815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580016880.4A Expired - Fee Related CN106463468B (zh) 2015-03-11 2015-03-11 薄膜电容器制造方法、集成电路安装基板及配备有该基板的半导体装置

Country Status (6)

Country Link
US (1) US10306770B2 (zh)
JP (1) JP6078765B1 (zh)
KR (1) KR101835782B1 (zh)
CN (1) CN106463468B (zh)
TW (1) TWI682411B (zh)
WO (1) WO2016143087A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761544B1 (en) * 2015-11-13 2017-09-12 Noda Screen Co., Ltd. Semiconductor device
US10531575B2 (en) * 2016-04-01 2020-01-07 Intel Corporation Systems and methods for replaceable bail grid array (BGA) packages on board substrates
JP6427747B1 (ja) * 2017-05-17 2018-11-28 株式会社野田スクリーン 薄膜キャパシタ構造、および当該薄膜キャパシタ構造を備えた半導体装置
WO2019106705A1 (ja) * 2017-11-28 2019-06-06 株式会社野田スクリーン Ｌｃ共振素子および共振素子アレイ
US10629558B2 (en) * 2018-05-08 2020-04-21 Advanced Semiconductor Engineering, Inc. Electronic device
CN108419365A (zh) * 2018-05-15 2018-08-17 日月光半导体(上海)有限公司 一种埋容基板及加工方法
JP7225721B2 (ja) * 2018-11-16 2023-02-21 Tdk株式会社 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを内蔵する回路基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252308A (ja) * 2005-05-30 2005-09-15 Fujitsu Ltd フィルム状コンデンサの製造方法
JP2006179743A (ja) * 2004-12-24 2006-07-06 Ngk Spark Plug Co Ltd 電子部品及びその製造方法、電子部品付き配線基板
JP2008112852A (ja) * 2006-10-30 2008-05-15 Murata Mfg Co Ltd 箔状コンデンサ、それを用いた配線基板、および配線基板の製造方法
JP2008218966A (ja) * 2007-03-02 2008-09-18 Samsung Electro Mech Co Ltd キャパシタ内蔵型プリント基板の製造方法及びキャパシタ内蔵型プリント基板
TW200913812A (en) * 2007-06-19 2009-03-16 Du Pont Methods for integration of thin-film capacitors into the build-up layers of a printed wiring board
JP2013089614A (ja) * 2011-10-13 2013-05-13 Sanyo Electric Co Ltd 積層構造体及びコンデンサ内蔵基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033195A (ja) 2003-06-20 2005-02-03 Ngk Spark Plug Co Ltd コンデンサ及びコンデンサの製造方法
US6885541B2 (en) 2003-06-20 2005-04-26 Ngk Spark Plug Co., Ltd. Capacitor, and capacitor manufacturing process
US7525140B2 (en) * 2005-12-14 2009-04-28 Intel Corporation Integrated thin film capacitors with adhesion holes for the improvement of adhesion strength
JP2009043769A (ja) * 2007-08-06 2009-02-26 Ngk Spark Plug Co Ltd コンデンサ内蔵配線基板及びその製造方法、支持体付きコンデンサ
JP2010157690A (ja) * 2008-12-29 2010-07-15 Ibiden Co Ltd 電子部品実装用基板及び電子部品実装用基板の製造方法
JP2011035124A (ja) * 2009-07-31 2011-02-17 Nec Corp キャパシタ実装方法及びプリント基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179743A (ja) * 2004-12-24 2006-07-06 Ngk Spark Plug Co Ltd 電子部品及びその製造方法、電子部品付き配線基板
JP2005252308A (ja) * 2005-05-30 2005-09-15 Fujitsu Ltd フィルム状コンデンサの製造方法
JP2008112852A (ja) * 2006-10-30 2008-05-15 Murata Mfg Co Ltd 箔状コンデンサ、それを用いた配線基板、および配線基板の製造方法
JP2008218966A (ja) * 2007-03-02 2008-09-18 Samsung Electro Mech Co Ltd キャパシタ内蔵型プリント基板の製造方法及びキャパシタ内蔵型プリント基板
TW200913812A (en) * 2007-06-19 2009-03-16 Du Pont Methods for integration of thin-film capacitors into the build-up layers of a printed wiring board
JP2013089614A (ja) * 2011-10-13 2013-05-13 Sanyo Electric Co Ltd 積層構造体及びコンデンサ内蔵基板の製造方法

Also Published As

Publication number Publication date
US10306770B2 (en) 2019-05-28
KR101835782B1 (ko) 2018-03-08
TW201642291A (zh) 2016-12-01
TWI682411B (zh) 2020-01-11
CN106463468A (zh) 2017-02-22
JP6078765B1 (ja) 2017-02-15
JPWO2016143087A1 (ja) 2017-04-27
WO2016143087A1 (ja) 2016-09-15
US20180177059A1 (en) 2018-06-21
KR20160120344A (ko) 2016-10-17

Similar Documents

Publication Publication Date Title
CN106463468B (zh) 薄膜电容器制造方法、集成电路安装基板及配备有该基板的半导体装置
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
JP3670917B2 (ja) 半導体装置及びその製造方法
US8409981B2 (en) Semiconductor package with a metal post and manufacturing method thereof
US20150098204A1 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
JP2008078596A5 (zh)
JP2014107553A (ja) 電子部品組込み基板及びその製造方法
CN104051408A (zh) 模块及其制造方法
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
EP3120674B1 (en) Face-up substrate integration with solder ball connection in semiconductor package
WO2016162938A1 (ja) 半導体装置
CN104916623A (zh) 半导体封装和制造半导体封装基底的方法
TWI356479B (en) Package structure with embedded die and method of
CN108811319A (zh) 电子部件及其制造方法
US8110921B2 (en) Semiconductor package and method of manufacturing the same
JP5934154B2 (ja) 電子部品が実装された基板構造及びその製造方法
JP2010157663A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP6144058B2 (ja) 配線基板及び配線基板の製造方法
JP2009135221A (ja) 多層配線基板及びその製造方法ならびに半導体装置
JP4012655B2 (ja) 半導体装置
US20070187771A1 (en) Semiconductor device and method of manufacturing the same
US20140201992A1 (en) Circuit board structure having embedded electronic element and fabrication method thereof
JP2001035990A (ja) 半導体装置
US20200126934A1 (en) Thin-film capacitor structure and semiconductor device including the thin-film capacitor structure
CN103972218A (zh) 集成无源器件扇出型晶圆级封装结构及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191025

Termination date: 20210311

CF01 Termination of patent right due to non-payment of annual fee