CN103972218A - 集成无源器件扇出型晶圆级封装结构及制作方法 - Google Patents

集成无源器件扇出型晶圆级封装结构及制作方法 Download PDF

Info

Publication number
CN103972218A
CN103972218A CN201410172998.3A CN201410172998A CN103972218A CN 103972218 A CN103972218 A CN 103972218A CN 201410172998 A CN201410172998 A CN 201410172998A CN 103972218 A CN103972218 A CN 103972218A
Authority
CN
China
Prior art keywords
layer
metal
chip
moulding compound
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410172998.3A
Other languages
English (en)
Other versions
CN103972218B (zh
Inventor
孙鹏
徐健
王宏杰
何洪文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Zhongke core integrated technology Co., Ltd.
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201410172998.3A priority Critical patent/CN103972218B/zh
Publication of CN103972218A publication Critical patent/CN103972218A/zh
Application granted granted Critical
Publication of CN103972218B publication Critical patent/CN103972218B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种集成无源器件扇出型晶圆级封装结构及制作方法，包括模塑料体和芯片；其特征是：在所述模塑料体中设置螺旋形金属布线层，模塑料体正面设置绝缘层，绝缘层中布置金属导线层，金属导线层连接芯片的电极和金属布线层，在金属导线层上设置焊球。所述封装结构的制作方法，采用以下步骤：（1）芯片塑封于模塑料体中；（2）模塑料体正面开设螺旋形槽体，在槽体中制作金属布线层；（3）模塑料体正面制作绝缘层，在绝缘层上开设窗口，在绝缘层表面制作金属层，并刻蚀成所需图形，得到金属导线层；（4）在金属导线层上制作绝缘层，在绝缘层上开设窗口，在窗口中制作焊球。本发明缩短芯片与被动器件之间的电学连接长度，提升了电学品质。

Description

集成无源器件扇出型晶圆级封装结构及制作方法
技术领域
本发明涉及一种集成无源器件扇出型晶圆级封装结构及制作方法，属于扇出型晶圆级封装技术领域。
背景技术
晶圆级扇出型芯片封装可以替代当前的焊线BGA（Ball Grid Array，球栅阵列结构的PCB）和倒装芯片BGA封装，是一种低成本、高性能的集成封装。晶圆级扇出型芯片封装的信号、电力和地线的布线直接通过晶圆级RDL（再布线层）工艺实现，不再需要晶圆凸点制备和封装基板，从而降低封装成本，并且可以提供好于传统焊线BGA和倒装芯片BGA封装的电学功能。薄膜集成无源技术通常能提供最优良的功能密度，以及最高集成度和最轻体积。然而，单从价格来看，薄膜集成无源被动器件的价格直到今天仍然偏高；且较厚的金属沉积在硅晶圆上，也难以提高其电学品质因数，如电感。晶圆级扇出型芯片封装和薄膜集成无源被动器件集成方案，是电子产品持续缩小尺寸、增加功能的屈指可数的方法之一，符合便携式电子产品“更快、更小、更轻”的趋势，且性价比不断提高。
晶圆级扇出型芯片封装和薄膜集成无源被动器件的低集成度和较高的成本，是现有技术最大的不足之处。一般情况下，晶圆级扇出型芯片封装不集成无源被动器件，与其匹配的无源器件占据了约80%的电路板面积和70%的产品组装成本。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种集成无源器件扇出型晶圆级封装结构及制作方法，将晶圆级扇出型芯片封装体中起支持保护作用的模塑料体充分利用，既不影响整个封装体的面积，又缩短芯片与被动器件之间的电学连接长度，提升了电学品质。
按照本发明提供的技术方案，所述集成无源器件扇出型晶圆级封装结构，包括模塑料体和扇出型塑封于模塑料体中的芯片，芯片的正面具有第一电极和第二电极；其特征是：在所述模塑料体中设置第一金属布线层和第二金属布线层，第一金属布线层和第二金属布线层呈螺旋形分布于模塑料体上；在所述模塑料体的正面设置绝缘层，在绝缘层中布置第一金属导线层和第二金属导线层，第一金属导线层连接芯片的第一电极和第一金属布线层，第二金属导线层连接芯片的第二电极和第二金属布线层；在所述第一金属导线层和第二金属导线层上分别设置一个或多个凸点下金属层和焊球。
所述芯片的正面与模塑料体的正面平齐。
所述第一金属布线层和第二金属布线层与模塑料体的正面平齐。
所述集成无源器件扇出型晶圆级封装结构的制作方法，其特征是，采用以下工艺步骤：
（1）将芯片扇出型塑封于模塑料体中，芯片的正面与模塑料体的正面平齐；
（2）在模塑料体的正面开设两部分螺旋形槽体；在槽体中填充金属，得到螺旋形的第一金属布线层和第二金属布线层；
（3）在模塑料体的正面制作第一层绝缘层，在绝缘层上开设窗口，分别露出芯片的第一电极、第二电极、第一金属布线层和第二金属布线层；在上述绝缘层的表面和绝缘层的窗口中制作金属层；
（4）将步骤（3）得到的金属层刻蚀成所需图形，得到第一金属导线层和第二金属导线层，第一金属导线层和第二金属导线层相互绝缘；
（5）在第一金属导线层和第二金属导线层上制作第二层绝缘层；在得到的绝缘层上开设窗口，在得到的绝缘层窗口中制作凸点下金属层，在凸点下金属层上制作焊球。
本发明为晶圆级扇出型芯片封装和薄膜集成无源被动器件的集成提供了一套高效解决方案。本发明将晶圆级扇出型芯片封装体中起支持保护作用的模塑料体充分利用，在模塑材料中构建薄膜无源被动器件，如电阻、电感等，既不影响整个封装体的面积，又缩短芯片与被动器件之间的电学连接长度，提升了电学品质。同时，在绝缘的模塑材料表面布设电路较采用半导体材料如硅，极大的提升了谐振电路的品质因素Q值。
附图说明
图1～图10为本发明所述封装结构的制造过程的示意图。
图1为芯片扇出型封装于模塑料体中的示意图。
图2为在模塑料体正面开槽的示意图。
图3为得到第一金属布线层和第二金属布线层的示意图。
图4为在模塑料体正面制作第一层绝缘层的示意图。
图5为在第一层绝缘层上开设窗口的示意图。
图6为在绝缘层表面制作金属层的示意图。
图7为得到第一金属导线层和第二金属导线层的示意图。
图8为在第一金属导线层和第二金属导线层表面制作第二层绝缘层的示意图。
图9为在第二层绝缘层上开设窗口的示意图。
图10为本发明的结构示意图。
图11为模塑料体的平面示意图。
图中序号为：模塑料体1、芯片2、第一电极21、第二电极22、第一金属布线层31、第二金属布线层32、绝缘层4、第一金属导线层51、第二金属导线层52、凸点下金属层6、焊球7、槽体8。
具体实施方式
下面结合具体附图对本发明作进一步说明。
如图10所示：所述集成无源器件扇出型晶圆级封装结构包括模塑料体1和扇出型塑封于模塑料体1中的芯片2，芯片2的正面具有第一电极21和第二电极22，芯片2的正面与模塑料体1的正面平齐；在所述模塑料体1中设置第一金属布线层31和第二金属布线层32，第一金属布线层31和第二金属布线层32与模塑料体1的正面平齐；如图11所示，所述第一金属布线层31和第二金属布线层32呈螺旋形分布于模塑料体1上，通过螺旋形结构获得电阻或电感的电学特性；在所述模塑料体1的正面设置绝缘层4，在绝缘层4中布置第一金属导线层51和第二金属导线层52，第一金属导线层51连接芯片2的第一电极21和第一金属布线层31，第二金属导线层52连接芯片2的第二电极22和第二金属布线层32；在所述第一金属导线层51和第二金属导线层52上分别设置一个或多个凸点下金属层6和焊球7（图10中只表示出分别在第一金属导线层51和第二金属导线层52上设置两个焊球7的结构），以实现与外界的电连接，焊球7的数量可以根据实际需要确认；当第一金属导线层51上设置多个焊球7时，焊球7之间通过第一金属布线层31实现电连接；当第二金属导线层52上设置多个焊球7时，焊球7之间通过第二金属布线层32实现电连接。
所述集成无源器件扇出型晶圆级封装结构的制作方法，采用以下工艺步骤：
（1）如图1所示，将芯片2扇出型塑封于模塑料体1中，芯片2的正面与模塑料体1的正面平齐；模塑料体的可选材料为环氧塑封料或包封胶等；
（2）如图2所示，在模塑料体1的正面开槽，得到两部分螺旋形槽体8，槽体8的深度为10～100微米；所述开槽的方式包括激光烧蚀、图形化湿法腐蚀、图形化干法刻蚀等；
（3）如图3所示，在槽体8中填充金属，可以采用电镀的方式，得到螺旋形的第一金属布线层31和第二金属布线层32，第一金属布线层31和第二金属布线层32与模塑料体1的正面平齐；该步骤的作用是在模塑料体1中构建薄膜无源被动器件，通过螺旋形结构获得电阻、电感的电学特性；填充的金属可以为铜、镍、锡、铝或金等；
（4）如图4所示，在模塑料体1的正面制作厚度为1～50微米的第一层绝缘层，绝缘层的材质为绝缘有机介质材料可以采用PI（聚酰亚胺）、PBO（聚苯并恶唑）或液态光致阻焊剂（俗称绿油）等，采用晶圆甩胶工艺制作；
（5）如图5所示，在步骤（4）得到的绝缘层上开设窗口，分别露出芯片2的第一电极21、第二电极22、第一金属布线层31和第二金属布线层32；可以采用光刻的方式制作窗口；
（6）如图6所示，在上述绝缘层的表面和绝缘层的窗口中制作厚度为1～30微米的金属层，可以采用电镀的工艺；金属层可以采用铜、镍、锡、铝或金等；
（7）如图7所示，对金属层进行光刻或蚀刻，得到所需的第一金属导线层51和第二金属导线层52形状，第一金属导线层51和第二金属导线层52相互绝缘；
（8）如图8所示，在第一金属导线层51和第二金属导线层52上制作厚度为1～50微米的第二层绝缘层，对第一金属导线层51和第二金属导线层52进行表面保护；绝缘层的材质为绝缘有机介质材料可以采用PI（聚酰亚胺）、PBO（聚苯并恶唑）或液态光致阻焊剂（俗称绿油）等，采用晶圆甩胶工艺制作；
（9）如图9所示，在步骤（8）得到的绝缘层上开设窗口，窗口的数量根据所需焊球的数量决定；可以采用光刻的方式制作窗口；
（10）如图10所示，在步骤（9）得到的绝缘层窗口中制作凸点下金属层6，在凸点下金属层6上制作焊球7，以实现与外部的电学连接。

Claims (4)

1. 一种集成无源器件扇出型晶圆级封装结构，包括模塑料体（1）和扇出型塑封于模塑料体（1）中的芯片（2），芯片（2）的正面具有第一电极（21）和第二电极（22）；其特征是：在所述模塑料体（1）中设置第一金属布线层（31）和第二金属布线层（32），第一金属布线层（31）和第二金属布线层（32）呈螺旋形分布于模塑料体（1）上；在所述模塑料体（1）的正面设置绝缘层（4），在绝缘层（4）中布置第一金属导线层（51）和第二金属导线层（52），第一金属导线层（51）连接芯片（2）的第一电极（21）和第一金属布线层（31），第二金属导线层（52）连接芯片（2）的第二电极（22）和第二金属布线层（32）；在所述第一金属导线层（51）和第二金属导线层（52）上分别设置一个或多个凸点下金属层（6）和焊球（7）。
2.如权利要求1所述的集成无源器件扇出型晶圆级封装结构，其特征是：所述芯片（2）的正面与模塑料体（1）的正面平齐。
3.如权利要求1所述的集成无源器件扇出型晶圆级封装结构，其特征是：所述第一金属布线层（31）和第二金属布线层（32）与模塑料体（1）的正面平齐。
4.一种集成无源器件扇出型晶圆级封装结构的制作方法，其特征是，采用以下工艺步骤：
（1）将芯片（2）扇出型塑封于模塑料体（1）中，芯片（2）的正面与模塑料体（1）的正面平齐；
（2）在模塑料体（1）的正面开设两部分螺旋形槽体（8）；在槽体（8）中填充金属，得到螺旋形的第一金属布线层（31）和第二金属布线层（32）；
（3）在模塑料体（1）的正面制作第一层绝缘层，在绝缘层上开设窗口，分别露出芯片（2）的第一电极（21）、第二电极（22）、第一金属布线层（31）和第二金属布线层（32）；在上述绝缘层的表面和绝缘层的窗口中制作金属层；
（4）将步骤（3）得到的金属层刻蚀成所需图形，得到第一金属导线层（51）和第二金属导线层（52），第一金属导线层（51）和第二金属导线层（52）相互绝缘；
（5）在第一金属导线层（51）和第二金属导线层（52）上制作第二层绝缘层；在得到的绝缘层上开设窗口，在得到的绝缘层窗口中制作凸点下金属层（6），在凸点下金属层（6）上制作焊球（7）。
CN201410172998.3A 2014-04-26 2014-04-26 集成无源器件扇出型晶圆级封装结构及制作方法 Active CN103972218B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410172998.3A CN103972218B (zh) 2014-04-26 2014-04-26 集成无源器件扇出型晶圆级封装结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410172998.3A CN103972218B (zh) 2014-04-26 2014-04-26 集成无源器件扇出型晶圆级封装结构及制作方法

Publications (2)

Publication Number Publication Date
CN103972218A true CN103972218A (zh) 2014-08-06
CN103972218B CN103972218B (zh) 2016-08-24

Family

ID=51241543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410172998.3A Active CN103972218B (zh) 2014-04-26 2014-04-26 集成无源器件扇出型晶圆级封装结构及制作方法

Country Status (1)

Country Link
CN (1) CN103972218B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465585A (zh) * 2014-12-26 2015-03-25 江苏长电科技股份有限公司 圆片级封装结构及其工艺方法
CN108962870A (zh) * 2014-09-19 2018-12-07 英特尔公司 对嵌入管芯封装使用abf gc腔的翘曲控制

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269128A1 (en) * 2004-06-08 2005-12-08 Ryosuke Usui Semiconductor module with high process accuracy, manufacturing method thereof, and semiconductor device therewith
CN102163603A (zh) * 2011-01-30 2011-08-24 南通富士通微电子股份有限公司 系统级扇出晶圆封装结构
CN103165571A (zh) * 2013-02-28 2013-06-19 江阴长电先进封装有限公司 一种新型硅基低阻电感结构及其晶圆级封装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269128A1 (en) * 2004-06-08 2005-12-08 Ryosuke Usui Semiconductor module with high process accuracy, manufacturing method thereof, and semiconductor device therewith
CN102163603A (zh) * 2011-01-30 2011-08-24 南通富士通微电子股份有限公司 系统级扇出晶圆封装结构
CN103165571A (zh) * 2013-02-28 2013-06-19 江阴长电先进封装有限公司 一种新型硅基低阻电感结构及其晶圆级封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962870A (zh) * 2014-09-19 2018-12-07 英特尔公司 对嵌入管芯封装使用abf gc腔的翘曲控制
CN104465585A (zh) * 2014-12-26 2015-03-25 江苏长电科技股份有限公司 圆片级封装结构及其工艺方法

Also Published As

Publication number Publication date
CN103972218B (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
CN103681607B (zh) 半导体器件及其制作方法
CN109427759A (zh) 一种芯片封装结构及其制作方法、电子设备
JP5651608B2 (ja) インピーダンス制御されたワイヤ・ボンド及び導電性基準部品を有するマイクロ電子アセンブリ
CN207852888U (zh) 具有天线组件的半导体封装结构
CN106463468B (zh) 薄膜电容器制造方法、集成电路安装基板及配备有该基板的半导体装置
CN102569268A (zh) 半导体装置及其制造方法
US10475718B2 (en) Semiconductor device package comprising a dielectric layer with built-in inductor
CN103972217B (zh) 集成无源电容扇出型晶圆级封装结构及制作方法
CN103943614A (zh) 集成无源器件扇出型晶圆级封装三维堆叠结构及制作方法
CN103579201B (zh) 采用导电封装材料的半导体器件电磁屏蔽结构及制作方法
CN103400810A (zh) 半导体芯片的层叠封装结构及其制造方法
CN112713098A (zh) 天线封装结构及封装方法
CN102543908A (zh) 倒装芯片封装件及其制造方法
CN106684050A (zh) 一种金属柱导通埋芯片线路板结构及其工艺方法
CN103972218B (zh) 集成无源器件扇出型晶圆级封装结构及制作方法
CN104009014A (zh) 集成无源器件晶圆级封装三维堆叠结构及制作方法
CN210692485U (zh) 天线封装结构
CN103579202B (zh) 有机基板半导体器件电磁屏蔽结构及制作方法
CN211088260U (zh) 天线的封装结构
CN113410215A (zh) 半导体封装结构及其制备方法
CN106653728A (zh) 集成电感结构及制作方法
CN105428507A (zh) 芯片封装结构及方法
CN206194738U (zh) 集成电感结构
CN210692529U (zh) 天线封装结构
CN210692484U (zh) 天线封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20181210

Address after: 221000 Xuzhou Economic and Technological Development Zone, Xuzhou City, Jiangsu Province, east side of high-tech road and south side of pioneering Road

Patentee after: Jiangsu Zhongke core integrated technology Co., Ltd.

Address before: 214135 China Sensor Network International Innovation Park D1 (Micro-nano Innovation Park), 200 Linghu Avenue, Taihu International Science Park, Wuxi New District, Jiangsu Province

Patentee before: National Center for Advanced Packaging Co., Ltd.

TR01 Transfer of patent right