JP6427747B1 - 薄膜キャパシタ構造、および当該薄膜キャパシタ構造を備えた半導体装置 - Google Patents

薄膜キャパシタ構造、および当該薄膜キャパシタ構造を備えた半導体装置 Download PDF

Info

Publication number
JP6427747B1
JP6427747B1 JP2017548478A JP2017548478A JP6427747B1 JP 6427747 B1 JP6427747 B1 JP 6427747B1 JP 2017548478 A JP2017548478 A JP 2017548478A JP 2017548478 A JP2017548478 A JP 2017548478A JP 6427747 B1 JP6427747 B1 JP 6427747B1
Authority
JP
Japan
Prior art keywords
opening
pad
electrode
thin film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017548478A
Other languages
English (en)
Other versions
JPWO2018211614A1 (ja
Inventor
小山田　成聖
成聖 小山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Noda Screen Co Ltd
Original Assignee
Noda Screen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Noda Screen Co Ltd filed Critical Noda Screen Co Ltd
Application granted granted Critical
Publication of JP6427747B1 publication Critical patent/JP6427747B1/ja
Publication of JPWO2018211614A1 publication Critical patent/JPWO2018211614A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08237—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08265—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

薄膜キャパシタ構造（５０）は、電極パッド面（２Ｓ）に複数の電極パッド（３Ｇ、３Ｐ、３Ｓ）がエリアアレイ状に配置されたエリアアレイ型集積回路（２）の電極パッド面（２Ｓ）に接合される。薄膜キャパシタ構造（５０）は、第１シート電極（１１）、第２シート電極（１３）、および第１シート電極（１１）と第２シート電極（１２）との間に形成された薄膜誘電体層（１２）を含む薄膜キャパシタ（１０）と、第１絶縁膜（２１）と、第２絶縁膜（２２）と、複数の貫通孔（３０Ｐ、３０Ｇ、３０Ｓ）と、を備える。複数の貫通孔（３０Ｐ、３０Ｇ、３０Ｓ）は、第１絶縁膜（２１）から薄膜キャパシタ（１０）を経由して第２絶縁膜（２２）まで貫通し、複数の電極パッド（３Ｇ、３Ｐ、３Ｓ）に対応する位置に形成されている。

Description

本発明は、薄膜キャパシタ構造、および当該薄膜キャパシタ構造を備えた半導体装置に関し、詳しくは、エリアアレイ型集積回路の電源回路におけるインピーダンスを低減させるための薄膜キャパシタの構造に関する。
従来、この種の薄膜キャパシタとして、例えば、特許文献１に開示された技術が知られている。特許文献１では、中間基板として使用可能な積層型キャパシタにおいて、インダクタンス増加の原因となる引き回し配線部を効果的に排除でき、ひいては低インピーダンス化および広帯域化を図ることができる薄膜キャパシタ１０が開示されている。
特開２００５−３３１９５号公報
しかしながら、上記の従来の薄膜キャパシタ１０においては、エリアアレイ型集積回路２に対応した薄膜キャパシタを形成できるものの、特許文献１の図１および図４等に示されるように、集積回路２と薄膜キャパシタ１０の各電極１４，１７とは、薄膜キャパシタ１０の上部に形成された端子アレー５の端子５ａ，５ｂを介して接続されるものである。そのため、薄膜キャパシタ１０の上部に端子アレー５を形成する必要があった。また、高周波領域においては、端子アレー５の端子５ａ，５ｂによるインダクタンスの増加への影響が懸念された。
そこで、本明細書では、薄膜キャパシタと集積回路との接続構成を簡略化できるとともに、薄膜キャパシタの配線に係るインピーダンスを低減できるキャパシタ構造、および、そのキャパシタ構造を備えた半導体装置を提供する。
本明細書によって開示される薄膜キャパシタ構造は、電極パッド面に複数の電極パッドがエリアアレイ状に配置されたエリアアレイ型集積回路の前記電極パッド面に接合される薄膜キャパシタ構造であって、前記複数の電極パッドは、電源パッド、グランドパッド、および信号パッドと、を含み、当該薄膜キャパシタ構造は、第１シート電極、第２シート電極、および前記第１シート電極と前記第２シート電極との間に形成された薄膜誘電体層を含む薄膜キャパシタと、前記第１シート電極を絶縁する第１絶縁膜と、前記第２シート電極を絶縁する第２絶縁膜と、前記第１絶縁膜から前記薄膜キャパシタを経由して前記第２絶縁膜まで貫通し、前記複数の電極パッドに対応する位置に形成された複数の貫通孔であって、前記電源パッドに対応する位置に形成された電源用貫通孔、前記グランドパッドに対応する位置に形成されたグランド用貫通孔、および、前記信号パッドに対応する位置に形成された信号用貫通孔を含む複数の貫通孔と、を備える。
本構成によれば、第１絶縁膜から薄膜キャパシタを経由して第２絶縁膜まで貫通し、複数の電極パッドに対応する位置に形成された複数の貫通孔が設けられている。そのため、薄膜キャパシタをエリアアレイ型集積回路に接合する際に、この複数の貫通孔に銅ペースト等の導電部材を電極パッドに達するまで充填することによって、薄膜キャパシタをエリアアレイ型集積回路に接合することができる。それにより、薄膜キャパシタの上部に端子アレーを形成したり、あるいはエリアアレイ型集積回路の電極パッドに接続バンプを形成したりする必要がない。また、薄膜キャパシタをエリアアレイ型集積回路の電極パッド面にほぼ最短距離で結合することができる。その結果、薄膜キャパシタと集積回路との接続構成を簡略化できるとともに、薄膜キャパシタの配線に係るインピーダンスを低減できる。
上記薄膜キャパシタ構造において、前記第１シート電極は、前記グランド用貫通孔内に張り出す第１張り出し部と、前記電源パッドおよび前記信号パッドに対応した位置に形成された第１開口部と、前記グランドパッドに対応した位置に形成され、周辺に前記第１張り出し部を形成する平面形状を有するグランドパッド用開口部と、を含み、前記第２シート電極は、前記電源用貫通孔内に張り出す第２張り出し部と、前記グランドパッドおよび前記信号パッドに対応した位置に形成された第２開口部と、前記電源パッドに対応した位置に形成され、周辺に前記第２張り出し部を形成する平面形状を有する電源パッド用開口部と、含むようにしてもよい。
本構成によれば、複数の貫通孔に銅ペースト等の導電部材を電極パッドに充填する際に、第１張り出し部および第２張り出し部によって導電部材が第１シート電極および第２シート電極に接合する面請が増加する。それによって、導電部材と、第１シート電極および第２シート電極との接合をより強固なものとすることができ、それによって導電部材と各シート電極との接合の信頼性が向上される。また、各開口部によって、電源用貫通孔、グランド用貫通孔、および信号用貫通孔を形成できる。また、グランドパッド用開口部によって第１張り出し部を、電源パッド用開口部によって第２張り出し部を、簡易な構成で形成できる。
また、上記薄膜キャパシタ構造において、前記薄膜誘電体層は、前記複数の電極パッドに対応した位置に形成され、前記第１開口部および前記第２開口部の開口面積より小さい開口面積を有する誘電体開口部を含み、前記第１絶縁膜は、前記複数の電極パッドに対応した位置に形成され第１絶縁膜開口部を含み、前記第２絶縁膜は、前記複数の電極パッドに対応した位置に形成され第２絶縁膜開口部を含み、前記電源用貫通孔は、第１絶縁膜開口部、前記誘電体開口部、前記電源パッド用開口部、および前記第２絶縁膜開口部によって構成され、前記グランド用貫通孔は、第１絶縁膜開口部、前記グランドパッド用開口部、および前記第２絶縁膜開口部によって構成され、前記信号用貫通孔は、第１絶縁膜開口部、前記誘電体開口部、および前記第２絶縁膜開口部によって構成されるようにしてもよい。
本構成によれば、第１シート電極の一部および第２シート電極の一部を絶縁しつつ、各開口部によって電源用貫通孔、グランド用貫通孔、および信号用貫通孔を形成できる。
また、上記薄膜キャパシタ構造において、前記第１開口部、前記第２開口部、および前記誘電体開口部は、平面視において正方形の形状を有し、前記電源パッド用開口部および前記グランドパッド用開口部は、平面視において十字状の形状を有するようにしてもよい。
本構成によれば、各開口部を形成するためのマスクの形状を簡易化できるため、各開口部の形成が簡易化できる。
また、本明細書によって開示される半導体装置は、エリアアレイ型集積回路と、上記何れかに記載の薄膜キャパシタ構造であって、前記エリアアレイ型集積回路の電極パッド面に貼り付けられた薄膜キャパシタ構造と、前記電源用貫通孔、前記グランド用貫通孔，および前記信号用貫通孔に、前記複数の電極パッドに達するまで充填された導電材料と、を備える。
本構成によれば、薄膜キャパシタとエリアアレイ型集積回路との接続構成を簡略化できるとともに、薄膜キャパシタの配線に係るインピーダンスを低減できる。
上記半導体装置において、前記導電材料に対して前記電極パッド側とは反対側には、外部接続用の接続パッドが設けるようにしてもよい。
本構成によれば、例えば接続パッドに半田マイクロバンプを形成することによって、薄膜キャパシタを備えたエリアアレイ型の半導体装置を構築でき、半導体装置を外部回路に接続することができる。
また、上記半導体装置において、前記薄膜キャパシタ構造に対して前記電極パッド面側とは反対側に設けられた中間基板であって、前記複数の電極パッドに対応した位置に複数の中間基板パッドを有する中間基板を備えるようにしてもよい。
本構成によれば、中間基板に再配線層を設けることによってエリアアレイ型集積回路の電極パッドピッチを変更することができる。それによって、半導体装置を、集積回路の電極ピッチとは異なる電極ピッチの外部回路基板、例えば、マザーボードに接続することができる。
本発明によれば、薄膜キャパシタと集積回路の接続構成を簡略化できるとともに、薄膜キャパシタの配線に係るインピーダンスを低減できる。
実施形態に係る半導体装置を示す概略的な断面図 半導体装置の電極パッド面を示す平面図 薄膜キャパシタのグランド電極の部分平面図 薄膜キャパシタの薄膜誘電体層の部分平面図 薄膜キャパシタの電源電極の部分平面図 薄膜キャパシタの部分平面図 図６の一部拡大図 薄膜キャパシタ構造がＬＳＩチップに接合された状態の断面図 半導体装置（薄膜キャパシタ構造）の製造方法を示す概略的な部分断面図 半導体装置（薄膜キャパシタ構造）の製造方法を示す概略的な部分断面図 半導体装置の製造方法を示す概略的な部分断面図 別の例のグランドパッド用開口部を示す概略的な平面図 別の例のグランドパッド用開口部を示す概略的な平面図 別の例の半導体装置を示す概略的な部分断面図 図１４の半導体装置の製造方法を示す部分断面図 図１４の半導体装置の別の製造方法を示す部分断面図
＜実施形態＞
一実施形態を図１から図１１を参照して説明する。なお、図中、同一の符号は、同一又は相当部分を示す。また、図１の矢印Ｚで示される方向を上方向とする。なお、図１等の断面図において、薄膜部分の厚さ方向の寸法が説明の便宜上、拡大されて示されている。そのため、断面図の上下方向の寸法は実際の寸法とは異なる。
１．半導体装置の構成
図１に示されるように、半導体装置１００は、大きくは、ＬＳＩチップ（「エリアアレイ型集積回路」の一例）２と、薄膜キャパシタ構造５０とを含む。なお、図１は、図７の一点鎖線Ａ−Ａで示される位置に対応した半導体装置１００の断面図である。
ＬＳＩチップ２のボンディング側の面である電極パッド面２Ｓには、図２に示すように、複数の電極パッド３が、エリアアレイ状に形成されている。複数の電極パッド３は、電源パッド３Ｐ、グランドパッド３Ｇ、および信号パッド３Ｓを含む。電源パッド３Ｐには、高圧側の電圧、例えば、５Ｖの電圧が薄膜キャパシタ構造５０を介して印加され、グランドパッド３Ｇには、低圧側の電圧、例えば、ゼロＶの電圧が、それぞれ薄膜キャパシタ構造５０を介して印加される。また、信号パッド３Ｓを経由して制御信号等が入出力される。電源パッド３Ｐ、グランドパッド３Ｇ、および信号パッド３Ｓは、図２に示されるように、電極パッド面２Ｓのほぼ全体に分散配置されている。各電極パッド３は保護膜８によって隔離されている。なお、説明において電源パッド３Ｐ、グランドパッド３Ｇ、および信号パッド３Ｓを区別する必要がない場合、単に「電極パッド３」と記す。本実施形態において、電極パッド３のサイズは、例えば約５０μｍ角前後であり、電極パッド３の配置ピッチは、例えば約１５０μｍである。
また、図１に示されるように、後述する薄膜キャパシタ構造５０の（貫通孔３０Ｇ、３０Ｐ、３０Ｓ）には導電材料４、例えば、銅ペーストが充填されている。その導電材料４に対して、電極パッド３側とは反対側には、言い換えれば、導電材料４の下方側には、外部接続用の接続パッド５が設けられている。
２．薄膜キャパシタ構造の構成
薄膜キャパシタ構造５０は、図１に示されるように、大きくは、薄膜キャパシタ１０、第１絶縁膜２１、および第２絶縁膜２２を含む。
薄膜キャパシタ１０は、グランド（低圧電位）に接続されるグランド電極（「第１シート電極」の一例）１１、電源（高圧電位）に接続される電源電極（「第２シート電極」の一例）１３、およびグランド電極１１と電源電極１３との間に形成された薄膜誘電体層１２を含む。
グランド電極１１は、薄膜金属電極であり、図３に示されるように、第１開口部１１Ａとグランドパッド用開口部１１Ｂとを含む。第１開口部１１Ａは、電源パッド３Ｐおよび信号パッド３Ｓに対応した位置に形成されている。グランドパッド用開口部１１Ｂは、グランドパッド３Ｇに対応した位置に形成され、その周辺に、後述するグランド用貫通孔３０Ｇの一部をふさぐ張り出し部１１Ｃを形成する平面形状を有している。本実施形態では、図３に示されるように、第１開口部１１Ａは平面視において正方形の形状を有し、グランドパッド用開口部１１Ｂは、平面視において十字状の形状を有する。グランドパッド用開口部１１Ｂの十字部に隣接するグランド電極１１の四か所の張り出し部１１Ｃは、グランド用貫通孔３０Ｇの一部をふさぐ、言い換えれば、グランド用貫通孔３０Ｇにオーバーラップする。ここで、四か所の張り出し部１１Ｃは、グランド用貫通孔３０Ｇ内に張り出す「第１張り出し部」の一例である。
薄膜誘電体層１２は、図４に示されるように、複数の電極パッド３に対応した位置、すなわち、電源パッド３Ｐ、グランドパッド３Ｇ、および信号パッド３Ｓに対応した位置に形成された誘電体開口部１２Ａを含む。本実施形態においては、誘電体開口部１２Ａは、平面視において正方形の形状を有し、上記第１開口部１１Ａ、および後述する第２開口部１３Ａの開口面積より小さい開口面積を有する。
電源電極１３は、薄膜金属電極であり、図５に示されるように、第２開口部１３Ａと電源パッド用開口部１３Ｂとを含む。第２開口部１３Ａは、グランドパッド３Ｇおよび信号パッド３Ｓに対応した位置に形成されている。電源パッド用開口部１３Ｂは、電源パッド３Ｐに対応した位置に形成され、その周辺に張り出し部１３Ｃを形成する平面形状を有している。本実施形態では、図５に示されるように、第１開口部１１Ａと同様に、第２開口部１３Ａは平面視において正方形の形状を有し、電源パッド用開口部１３Ｂは、グランドパッド用開口部１１Ｂと同様に、平面視において十字状の形状を有する。電源パッド用開口部１３Ｂの十字部に隣接する電源電極１３の四か所の張り出し部１３Ｃは、後述する電源用貫通孔３０Ｐの一部をふさぐ、言い換えれば、電源用貫通孔３０Ｐにオーバーラップする。ここで、四か所の張り出し部１３Ｃは、電源用貫通孔３０Ｐ内に張り出す「第２張り出し部」の一例である。
第１絶縁膜２１は、グランド電極１１を絶縁する。第１絶縁膜２１は、複数の電極パッド３に対応した位置、すなわち、電源パッド３Ｐ、グランドパッド３Ｇ、および信号パッド３Ｓに対応した位置に形成され第１絶縁膜開口部２１Ａを含む（図８参照）。なお、図８は、図７の一点鎖線Ａ−Ａで示される位置に対応した断面図である。
また、第２絶縁膜２２は、電源電極１３を絶縁する。第２絶縁膜２２は、第１絶縁膜２１と同様に、複数の電極パッド３に対応した位置、すなわち、電源パッド３Ｐ、グランドパッド３Ｇ、および信号パッド３Ｓに対応した位置に形成された第２絶縁膜開口部２２Ａを含む（図８参照）。
また、薄膜キャパシタ構造５０は、薄膜キャパシタ１０を経由して、第１絶縁膜２１から第２絶縁膜２２まで貫通し、複数の電極パッド３に対応する位置に形成された複数の貫通孔（３０Ｐ、３０Ｇ、３０Ｓ）を含む。複数の貫通孔（３０Ｐ、３０Ｇ、３０Ｓ）には、電源パッド３Ｐに対応する位置に形成された電源用貫通孔３０Ｐと、グランドパッド３Ｇに対応する位置に形成されたグランド用貫通孔３０Ｇと、信号パッド３Ｓに対応する位置に形成された信号用貫通孔３０Ｓとが含まれる（図６、図7、および図８を参照）。
詳細には、図８に示されるように、電源用貫通孔３０Ｐは、第１絶縁膜開口部２１Ａ、誘電体開口部１２Ａ、電源パッド用開口部１３Ｂ、および第２絶縁膜開口部２２Ａによって構成されている。また、グランド用貫通孔３０Ｇは、第１絶縁膜開口部２１Ａ、グランドパッド用開口部１１Ｂ、および第２絶縁膜開口部２２Ａによって構成されている。また、信号用貫通孔３０Ｓは、第１絶縁膜開口部２１Ａ、誘電体開口部１２Ａ、および第２絶縁膜開口部２２Ａによって構成される。なお、各貫通孔（３０Ｇ、３０Ｐ、３０Ｓ）を構成する開口部の構成は、上記の構成に限られない。
３．半導体装置（薄膜キャパシタ構造）の製造方法
次に、図９から図１１を参照して、半導体装置１００の製造方法の一例を説明する。なお、半導体装置１００の製造方法のうち、図９（ａ）から図１０（ｇ）までは薄膜キャパシタ構造５０の製造方法を示す。また、図９（ｃ）から図１１（ｊ）までは、図１とは上下関係を逆にして描いてある。また、図９から図１１に示される製造工程の順序は、一例を示すものであり、これに限定されるものではない。
同製造方法では、まず、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−Ｕｐ Ｆｉｌｍ）等の接着性および硬化性を持った支持基材３１上に、開口部が形成されていないベタ状態の、グランド電極１１、薄膜誘電体層１２および電源電極１３を、下から順に積層する（図示せず)。ここで、グランド電極１１および電源電極１３は、例えば、銅箔によって構成されており、薄膜誘電体層１２は、例えば、ＳＴＯ（チタン酸ストロンチウム）膜によって構成されている。この状態で、電源電極１３の各開口部（１３Ａ、１３Ｂ）を形成するために、電源電極１３を選択的にエッチバックする。その後、レーザ加工、あるいはプラズマでのドライエッチング、あるいは溶剤でのウエットエッチングによって、薄膜誘電体層１２の誘電体開口部１２Ａを形成する。この状態が図９（ａ）に示される。
次いで、接着性および硬化性を持ったエポキシ系樹脂、あるいはポリイミド系樹脂等の有機絶縁シート２２Ｍを電源電極１３上に載置し、有機絶縁シート２２Ｍを熱圧着する。この状態が図９（ｂ）に示される。図９（ｂ）に示されるように、熱圧着によって有機絶縁シート２２Ｍは誘電体開口部１２Ａおよび第２開口部１３Ａを充填し、ベタ状態のグランド電極１１Ｍまで達する。
次いで、支持基材３１を除去し、支持基材３１が除去された半加工品を上下反転して、ＡＢＦ等の接着性および硬化性を持った新たな支持基材３２上に半加工品を固定する。この状態が図９（ｃ）に示される。
次いで、ベタ状態のグランド電極１１Ｍを選択的にエッチバックして各開口部（１１Ａ、１１Ｂ）を形成するとともに、有機絶縁シート２２Ｍをエッチバックして第２絶縁膜２２および第２絶縁膜開口部２２Ａを形成する。この状態が図９（ｄ）に示される。
次いで、図１０（ｅ）に示されるように、第１絶縁膜２１となる絶縁膜２１Ｍとしてレジスト膜等をグランド電極１１等の上に塗布する。次いで、絶縁膜２１Ｍを選択エッチングすることによって、図１０（ｆ）に示されるように、電源用貫通孔３０Ｐ、グランド用貫通孔３０Ｇ、および信号用貫通孔３０Ｓを形成する。次いで、支持基材３２を除去することによって、図１０（ｇ）に示されるような薄膜キャパシタ構造５０が完成する
次いで、図１０（ｈ）に示されるように、薄膜キャパシタ構造５０をＬＳＩチップ２の電極パッド面２Ｓに接合する。接合する方法としては、薄型で接着性を有するＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ））材、あるいはＮＣＦ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）等の接着部材（図示せず)を使用して接合する。あるいは、洗浄が不要なフラックスを塗布して、フラックスの微粘着性を利用して接合するようにしてもよい。さらには、第２絶縁膜２２が仮接着と本接着の機能を有する部材である場合、第２絶縁膜２２によって接着部材を代用する事も可能である。
ここで、グランド電極１１と電源電極１３とは、ＬＳＩチップ２の電極パッド面２Ｓとほぼ全域において平行を維持し、スキージ等による導電性ペースト（銅ぺースト等）の充填において面での接触が出来るように形成されている。これによって、薄膜キャパシタ構造５０をＬＳＩチップ２の電極パッド面２Ｓに接合する際に、接合面積を大きくして接触抵抗を下げ更に接合の信頼性を向上させることができる。
次いで、図１１（ｉ）に示されるように、電源用貫通孔３０Ｐ、グランド用貫通孔３０Ｇ、および信号用貫通孔３０Ｓを、導電材料としての、例えば、硬化性の銅ぺースト４によって、スキージ等を用いて充填し、銅ぺースト４を硬化させる。その際、各銅ぺースト４と各電極パッド３とが直接、電気的に接続される。
次いで、図１１（ｊ）に示されるように、銅ぺースト４上の電源用貫通孔３０Ｐ、グランド用貫通孔３０Ｇ、および信号用貫通孔３０Ｓに対応する位置に、インターポーザ基板等の回路基板に接続するための外部接続用の外部接続パッド５を形成する。次いで、外部接続パッド５が形成される箇所を除いてソルダレジスト等の保護膜７を形成し、外部接続パッド５にマイクロ半田ボール６を付着させる。これによって、図１に示されるような半導体装置１００が完成する。
４．実施形態の効果
上記したように、本実施形態の薄膜キャパシタ構造５０においては、第１絶縁膜２１から薄膜キャパシタ１０を経由して第２絶縁膜２２まで貫通し、ＬＳＩチップ２の複数の電極パッド（３Ｇ、３Ｐ、３Ｓ）に対応する位置に形成された複数の貫通孔（３０Ｇ、３０Ｐ、３０Ｓ）が設けられている。そのため、薄膜キャパシタ構造５０、言い換えれば、薄膜キャパシタ１０をＬＳＩチップ２（エリアアレイ型集積回路）に接合する際に、複数の貫通孔（３０Ｇ、３０Ｐ、３０Ｓ）に、例えば、本実施形態のように、銅ペーストの導電部材４を電極パッド３に達するまで充填することによって、薄膜キャパシタ１０をＬＳＩチップ２に接合することができる。それにより、薄膜キャパシタ１０の上部に端子アレーを形成したり、あるいはＬＳＩチップ２の電極パッド３に接続バンプを形成したりする必要がない。また、薄膜キャパシタ１０をＬＳＩチップ２の電極パッド面２Ｓにほぼ最短距離で結合することができる。その結果、薄膜キャパシタ１０とＬＳＩチップ２（集積回路）との接続構成を簡略化できるとともに、薄膜キャパシタ１０の配線に係るインピーダンスを低減できる。
また、複数の貫通孔３０に銅ペースト等の導電部材４を電極パッド３に至るまで充填する際に、グランド電極１１の張り出し部１１Ｃ、および電源電極１３の張り出し部１３Ｃによって導電部材４がグランド電極１１および電源電極１３に接合する面積が増加する。それによって、導電部材４と、グランド電極１１および電源電極１３との接合をより強固なものとすることができ、その結果、導電部材４と各電極（１１、１２）との接合の信頼性が向上される。
その際、第１張り出し部１１Ｃは十字状のグランドパッド用開口部１１Ｂの形成に伴って形成され、また、第２張り出し部１３Ｃは十字状の電源パッド用開口部１３Ｂの形成に伴って形成される。そのため、第１張り出し部１１Ｃ、および第２張り出し部１３Ｃを、簡易な方法で形成できる。
また、第１開口部１１Ａ、第２開口部１３Ａ、および誘電体開口部１２Ａは、平面視において正方形の形状を有し、電源パッド用開口部１３Ｂおよびグランドパッド用開口部１１Ｂは、平面視において十字状の形状を有する。そのため、各開口部を形成するためのマスクの形状を簡易化でき、それによって、各開口部の形成が簡易化される。また、第１張り出し部１１Ｃおよび第２張り出し部１３Ｃを、グランドパッド用開口部１１Ｂおよび電源パッド用開口部１３Ｂの形成に伴って同時に形成することができる。
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
（１）上記実施形態においては、第１開口部１１Ａ、第２開口部１３Ａ、および誘電体開口部１２Ａは、平面視において正方形の形状を有し、グランドパッド用開口部１１Ｂおよび電源パッド用開口部１３Ｂは、平面視において十字状の形状を有する例を示したが、これに限られない。例えば、グランドパッド用開口部１１Ｂおよび電源パッド用開口部１３Ｂは、図１２に示されるような単に矩形状であってもよいし、あるいは、図１３に示されるような形状であってもよい。また、第１開口部１１Ａ、第２開口部１３Ａ、および誘電体開口部１２Ａは、例えば、平面視において円形の形状を有するものであってもよい。
（２）上記実施形態においては、導電材料を銅ぺースト４によって構成する例を示したが、これに限られない。導電材料は、例えば、メッキ銅によって構成されてもよい。
（３）上記実施形態においては、図１における下方の電極をグランド電極１１（第１シート電極）とし、上方の電極を電源電極１３（第２シート電極）とする例を示したが、これに限られず、その逆であってもよい。すなわち、図１における下方の電極を電源電極１３（第２シート電極）とし、上方の電極をグランド電極１１（第１シート電極）としてもよい。
（４）半導体装置１００の構成は、図１に示したものに限られない。例えば、図１４に示す半導体装置１００Ａのように、薄膜キャパシタ構造５０に対して電極パッド面２Ｓ側とは反対側に設けられたインターポーザ基板（中間基板）６０を含む構成であってもよい。インターポーザ基板６０上には、ＬＳＩチップ２の電源パッド３Ｐ、グランドパッド３Ｇ、および信号パッド３Ｓに対応した位置に中間基板パッド６１Ｐ、中間基板パッド６１Ｇ、および中間基板パッド６１Ｓと、各中間基板パット６１を絶縁して分離する絶縁層６２が形成されている。この構成では、例えば、中間基板６０に再配線層を設けることによってＬＳＩチップ２の電極パッド３のピッチを変更することができる。それによって、半導体装置１００Ａを、ＬＳＩチップ２の電極ピッチとは異なる電極ピッチの外部回路基板、例えば、マザーボードに接続することができる。なお、図１４等において、インターポーザ基板６０内の他の構成、例えば、再配線層等の図示は省略されている。
インターポーザ基板６０を含む構成の場合、ＬＳＩチップ２とインターポーザ基板６０との接続に関して、図１５に示されるように、銅ぺースト４等を介して先にＬＳＩチップ２に薄膜キャパシタ構造５０を接続したものを、熱圧着によってインターポーザ基板６０に接続するようにする。あるいは、図１６に示されるように、銅ぺースト４等を介して先にインターポーザ基板６０に薄膜キャパシタ構造５０を接続したものを、熱圧着によってＬＳＩチップ２に接続するようにしてもよい。
２…ＬＳＩチップ（集積回路）、２Ｓ…電極パッド面、３Ｇ…グランドパッド（電極パッド）、３Ｐ…電源パッド（電極パッド）、３Ｓ…信号パッド（電極パッド）、５…外部接続パッド、１０…薄膜キャパシタ、１１…グランド電極（第１シート電極）、１１Ａ…第１開口部、１１Ｂ…グランドパッド用開口部、１１Ｃ…張り出し部（第１張り出し部）、１２…薄膜誘電体層、１３…電源電極、１３Ａ…第２開口部、１３Ｂ…電源用開口部、１３Ｃ…張り出し部（第２張り出し部）、３０Ｇ…グランド用貫通孔、３０Ｐ…電源用貫通孔、３０Ｓ…信号用貫通孔、５０…薄膜キャパシタ構造、６０…インターポーザ基板、６１…中間基板パット、１００、１００Ａ…半導体装置

Claims (5)

  1. 電極パッド面に複数の電極パッドがエリアアレイ状に配置されたエリアアレイ型集積回路の前記電極パッド面に接合される薄膜キャパシタ構造であって、前記複数の電極パッドは、電源パッド、グランドパッド、および信号パッドと、を含み、
    当該薄膜キャパシタ構造は、
    第１シート電極、第２シート電極、および前記第１シート電極と前記第２シート電極との間に形成された薄膜誘電体層を含む薄膜キャパシタと、
    前記第１シート電極を絶縁する第１絶縁膜と、
    前記第２シート電極を絶縁する第２絶縁膜と、
    前記第１絶縁膜から前記薄膜キャパシタを経由して前記第２絶縁膜まで貫通し、前記複数の電極パッドに対応する位置に形成された複数の貫通孔であって、前記電源パッドに対応する位置に形成された電源用貫通孔、前記グランドパッドに対応する位置に形成されたグランド用貫通孔、および、前記信号パッドに対応する位置に形成された信号用貫通孔を含む複数の貫通孔と、を備え、
    前記第１シート電極は、
    前記グランド用貫通孔内に張り出す第１張り出し部と、
    前記電源パッドおよび前記信号パッドに対応した位置に形成された第１開口部と、
    前記グランドパッドに対応した位置に形成され、周辺に前記第１張り出し部を形成する平面形状を有するグランドパッド用開口部と、を含み、
    前記第２シート電極は、
    前記電源用貫通孔内に張り出す第２張り出し部と、
    前記グランドパッドおよび前記信号パッドに対応した位置に形成された第２開口部と、
    前記電源パッドに対応した位置に形成され、周辺に前記第２張り出し部を形成する平面形状を有する電源パッド用開口部と、を含み、
    前記薄膜誘電体層は、前記複数の電極パッドに対応した位置に形成され、前記第１開口部および前記第２開口部の開口面積より小さい開口面積を有する誘電体開口部を含み、
    前記第１絶縁膜は、前記複数の電極パッドに対応した位置に形成され第１絶縁膜開口部を含み、
    前記第２絶縁膜は、前記複数の電極パッドに対応した位置に形成され第２絶縁膜開口部を含み、
    前記電源用貫通孔は、第１絶縁膜開口部、前記誘電体開口部、前記電源パッド用開口部、および前記第２絶縁膜開口部によって構成され、
    前記グランド用貫通孔は、第１絶縁膜開口部、前記グランドパッド用開口部、および前記第２絶縁膜開口部によって構成され、
    前記信号用貫通孔は、第１絶縁膜開口部、前記誘電体開口部、および前記第２絶縁膜開口部によって構成される、薄膜キャパシタ構造。
  2. 請求項１に記載の薄膜キャパシタ構造において、
    前記第１開口部、前記第２開口部、および前記誘電体開口部は、平面視において正方形の形状を有し、
    前記電源パッド用開口部および前記グランドパッド用開口部は、平面視において十字状の形状を有する、薄膜キャパシタ構造。
  3. エリアアレイ型集積回路と、
    請求項１又は請求項２に記載の薄膜キャパシタ構造であって、前記エリアアレイ型集積回路の電極パッド面に接合された薄膜キャパシタ構造と、
    前記電源用貫通孔、前記グランド用貫通孔，および前記信号用貫通孔に、前記複数の電極パッドに達するまで充填された導電材料と、を備えた半導体装置。
  4. 請求項３に記載された半導体装置において、
    前記導電材料に対して前記電極パッド側とは反対側には、外部接続用の接続パッドが設けられている、半導体装置。
  5. 請求項３に記載された半導体装置において、
    前記薄膜キャパシタ構造に対して前記電極パッド面側とは反対側に設けられた中間基板であって、前記複数の電極パッドに対応した位置に複数の中間基板パッドを有する中間基板を備える、半導体装置。
JP2017548478A 2017-05-17 2017-05-17 薄膜キャパシタ構造、および当該薄膜キャパシタ構造を備えた半導体装置 Expired - Fee Related JP6427747B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/018474 WO2018211614A1 (ja) 2017-05-17 2017-05-17 薄膜キャパシタ構造、および当該薄膜キャパシタ構造を備えた半導体装置

Publications (2)

Publication Number Publication Date
JP6427747B1 true JP6427747B1 (ja) 2018-11-28
JPWO2018211614A1 JPWO2018211614A1 (ja) 2019-06-27

Family

ID=64274252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017548478A Expired - Fee Related JP6427747B1 (ja) 2017-05-17 2017-05-17 薄膜キャパシタ構造、および当該薄膜キャパシタ構造を備えた半導体装置

Country Status (6)

Country Link
US (1) US10833028B2 (ja)
JP (1) JP6427747B1 (ja)
KR (1) KR20190117789A (ja)
CN (1) CN110494973A (ja)
TW (1) TWI675387B (ja)
WO (1) WO2018211614A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114420452B (zh) * 2022-02-10 2023-10-31 北京国家新能源汽车技术创新中心有限公司 一种薄膜电容器的结构及散热方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123250A (ja) * 2003-10-14 2005-05-12 Fujitsu Ltd インターポーザ及びその製造方法並びに電子装置
JP2007184324A (ja) * 2006-01-04 2007-07-19 Nec Corp キャパシタ、チップキャリア型キャパシタ、半導体装置および実装基板ならびにキャパシタの製造方法
WO2008105496A1 (ja) * 2007-03-01 2008-09-04 Nec Corporation キャパシタ搭載インターポーザ及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1487945A (en) * 1974-11-20 1977-10-05 Ibm Semiconductor integrated circuit devices
JPS5784180A (en) * 1980-11-14 1982-05-26 Fujitsu Ltd Semiconductor device
KR100528950B1 (ko) * 2001-01-29 2005-11-16 제이에스알 가부시끼가이샤 유전체용 복합 입자, 초미립자 복합 수지 입자, 유전체형성용 조성물 및 그의 용도
JP3998984B2 (ja) * 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
US6885541B2 (en) 2003-06-20 2005-04-26 Ngk Spark Plug Co., Ltd. Capacitor, and capacitor manufacturing process
JP2005033195A (ja) 2003-06-20 2005-02-03 Ngk Spark Plug Co Ltd コンデンサ及びコンデンサの製造方法
TWI414218B (zh) 2005-02-09 2013-11-01 Ngk Spark Plug Co 配線基板及配線基板內建用之電容器
US7485511B2 (en) * 2005-06-01 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit device and method for manufacturing integrated circuit device
TW200746940A (en) * 2005-10-14 2007-12-16 Ibiden Co Ltd Printed wiring board
WO2010116656A1 (ja) * 2009-04-08 2010-10-14 パナソニック株式会社 コンデンサ、およびその製造方法
EP2954762B1 (en) * 2013-02-06 2022-04-06 The Board of Trustees of the University of Illinois Stretchable electronic systems with containment chambers
WO2016143087A1 (ja) * 2015-03-11 2016-09-15 株式会社野田スクリーン 薄膜キャパシタの製造方法、集積回路搭載基板、及び当該基板を備えた半導体装置
JP5974421B1 (ja) * 2015-11-13 2016-08-23 株式会社野田スクリーン 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123250A (ja) * 2003-10-14 2005-05-12 Fujitsu Ltd インターポーザ及びその製造方法並びに電子装置
JP2007184324A (ja) * 2006-01-04 2007-07-19 Nec Corp キャパシタ、チップキャリア型キャパシタ、半導体装置および実装基板ならびにキャパシタの製造方法
WO2008105496A1 (ja) * 2007-03-01 2008-09-04 Nec Corporation キャパシタ搭載インターポーザ及びその製造方法

Also Published As

Publication number Publication date
TWI675387B (zh) 2019-10-21
KR20190117789A (ko) 2019-10-16
US20200126934A1 (en) 2020-04-23
JPWO2018211614A1 (ja) 2019-06-27
WO2018211614A1 (ja) 2018-11-22
CN110494973A (zh) 2019-11-22
TW201901716A (zh) 2019-01-01
US10833028B2 (en) 2020-11-10

Similar Documents

Publication Publication Date Title
JP4606849B2 (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
JP2005294547A (ja) 半導体装置およびその製造方法
WO2016162938A1 (ja) 半導体装置
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
TWI682411B (zh) 薄膜電容器之製造方法、積體電路搭載基板、及具備該基板之半導體裝置
WO2014175133A1 (ja) 半導体装置及びその製造方法
US8061024B2 (en) Method of fabricating a circuit board and semiconductor package.
KR20240017393A (ko) 반도체 장치 및 이의 제조 방법
JP4494249B2 (ja) 半導体装置
TWI419630B (zh) 嵌入式印刷電路板及其製造方法
JP6427747B1 (ja) 薄膜キャパシタ構造、および当該薄膜キャパシタ構造を備えた半導体装置
JP5973470B2 (ja) 半導体装置
JP2007311492A (ja) 半導体装置の製造方法
TWI508197B (zh) 半導體封裝件及其製法
TWI658557B (zh) 線路載板及其製造方法
JP2008277595A (ja) 半導体装置およびその製造方法
JP6511181B2 (ja) 半導体装置
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
JP2012109386A (ja) 配線基板
JP6320681B2 (ja) 半導体装置
JP3645701B2 (ja) 半導体装置
TWM511729U (zh) 線路板結構
KR20100025218A (ko) 반도체 디바이스 및 그 제조 방법
JP2012227221A (ja) 半導体装置、および配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170914

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170914

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20171002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180920

R150 Certificate of patent or registration of utility model

Ref document number: 6427747

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees