JP6511181B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6511181B2 JP6511181B2 JP2018072665A JP2018072665A JP6511181B2 JP 6511181 B2 JP6511181 B2 JP 6511181B2 JP 2018072665 A JP2018072665 A JP 2018072665A JP 2018072665 A JP2018072665 A JP 2018072665A JP 6511181 B2 JP6511181 B2 JP 6511181B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- package
- semiconductor device
- semiconductor chip
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
図1は、半導体装置の基本構成を示す模式図であり、上から順に、半導体装置10の上面図、側面図(X−X’縦断面図)、及び、下面図が描写されている。本構成例の半導体装置10は、半導体チップ11と、半導体チップ11を内蔵するリードレス(BGA型)のパッケージ12と、パッケージ12の下面(半導体装置10が実装されるプリント配線基板(不図示)と対向する面)に設けられた複数の下面パッド(BGAパッド)13と、パッケージ12の上面に設けられた複数の上面パッド14と、複数の下面パッド13に各々接合された複数の半田バンプ15と、を有する。
図2は、半導体装置10の縦断面図である。本図に示すように、半導体装置10のパッケージ12は、半導体チップ11を内蔵するほか、第1基板16と、第2基板17と、接合部材18と、導電部材19と、を含む。
図3は、半導体装置10の第1実施形態を示す模式図である。第1実施形態では、パッケージ12の上面に、複数の下面パッド13と一対一に接続された複数のモニタパッド14aのみが設けられている。また、第1実施形態では、パッケージ12の最上面に、複数のモニタパッド14aを被覆する絶縁層172(図2の第3絶縁層172に相当)が設けられている。このような構成とすることにより、モニタパッド14aの意図しない短絡などを予防することができる。なお、端子モニタを行う際には、絶縁層172を適宜剥離することにより、プローブを当接すべきモニタパッド14aを露出させればよい。
図4は、半導体装置10の第2実施形態を示す模式図である。第2実施形態は、第1実施形態(図3)の変形例であり、絶縁層172を省略して複数のモニタパッド14aを元から露出させた構成である。このような構成とすることにより、端子モニタ時における絶縁層172の剥離作業が不要となるので、より簡便に端子モニタを行うことができる。また、第2実施形態であれば、半導体装置10(特に第2基板17)の製造プロセスを簡略化することも可能となる。
図5は、半導体装置10の第3実施形態を示す模式図である。第3実施形態では、パッケージ12の上面に、モニタパッド14aだけでなく、外付け部品30(抵抗やコンデンサなど)を搭載するための部品搭載パッド14bが設けられている。外付け部品30は、その端子部分が半田31を用いて部品搭載パッド14bに固定される。このような構成とすることにより、半導体装置10の実装面積分だけで、半導体装置10と外付け部品30の両方を実装することができるので、プリント配線基板20(図2を参照)の小型化を実現することが可能となる。なお、部品搭載パッド14bは、半導体チップ11と外付け部品30とを電気的に接続するものであり、下面パッド13とは必ずしも接続されない。
図6は、半導体装置10の第4実施形態を示す模式図である。第4実施形態では、複数のモニタパッド14aのうち、少なくとも一つが部品搭載パッド14bとして共用されている。図6では、兼用パッド14cがそれに当たり、下面パッド13と電気的に接続されている一方、外付け部品30の搭載用としても用いられている。このような構成とすることにより、上面パッド14の個数を不要に増大することなく、端子モニタ機能と部品実装機能の双方を実現することが可能となる。
図7は、半導体装置10のスタック実装例を示す縦断面図である。本図に示すように、複数の半導体装置10x及び10yを用意し、これらをプリント配線基板20上にスタック実装することも可能である。このような構成とすることにより、半導体装置1つ分の実装面積だけで、複数の半導体装置10x及び10yを実装することができるので、プリント配線基板20の小型化を実現することが可能となる。なお、半導体装置10x及び10yとして、それぞれ、先出の半導体装置10(図1〜図6を適宜参照)を用いれば、半導体装置10yのモニタパッド14aを用いて半導体装置10x及び10y双方の端子モニタを行うことが可能となる。
図8は、半導体チップ11の第1レイアウトを示す模式図(平面図)である。第1レイアウトにおいて、矩形状の半導体チップ11は、これを平面視したときに、同じく矩形状のパッケージ12に対して各辺が平行となるように配置されている。この第1レイアウトを採用した場合、半導体チップ11とこれに接続される複数の周辺部品40を一つのパッケージ12に内蔵する際の面積効率を高めるためには、半導体チップ11をパッケージ12の一角に寄せた上で、半導体チップ11の2辺に対向するように複数の周辺部品40を並べて配置することになる。
図10は、スマートフォンの外観図である。スマートフォンXは、半導体装置10が搭載される電子機器の一例である。スマートフォンXは、その小型化や軽薄化だけでなく、その高い信頼性が要求される製品の一つである。そのため、端子モニタを行うことが可能なリードレスパッケージの半導体装置10は、スマートフォンXへの搭載に非常に適していると言える。
なお、上記実施形態では、BGAパッケージの半導体装置を例示して説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他の構造を採用したリードレスパッケージ(LGAパッケージやPGAパッケージなど)の半導体装置も本発明の適用対象となり得る。
11 半導体チップ
111 半田バンプ
12 パッケージ
13 下面パッド
14 上面パッド
14a モニタパッド
14b 部品搭載パッド
14c 兼用パッド
15 半田バンプ
16 第1基板
161 第1配線層
162 第1絶縁層(ソルダレジスト層)
163 第2配線層
164 第2絶縁層(ソルダレジスト層)
165 ビア
17 第2基板
171 第3配線層
172 第3絶縁層(ソルダレジスト層)
173 第4配線層
174 第4絶縁層(ソルダレジスト層)
175 ビア
18 接合部材
19 導電部材(貫通ビア)
20 プリント配線基板
21 配線層
30 外付け部品
31 半田
40 周辺部品
X スマートフォン
Claims (6)
- 半導体チップと、
前記半導体チップを内蔵するパッケージと、
前記パッケージの下面に設けられた複数の下面パッドと、
前記パッケージの上面に設けられた複数の上面パッドと、
を有し、
前記複数の上面パッドは、前記下面パッドに接続されたモニタパッドを含み、
前記パッケージは、
その下面に前記複数の下面パッドが形成される第1基板と、
その上面に前記複数の上面パッドが形成される第2基板と、
前記第1基板の上面と前記第2基板の下面とを対向させて接合する接合部材と、
前記第1基板と前記第2基板との間を電気的に接続する導電部材と、
を含み、
前記第2基板の前記半導体チップと対向する面側には、配線層と、前記配線層と前記半導体チップとの接続部を除く部分を被覆する絶縁層と、が形成されており、
前記半導体チップは、前記第2基板の前記半導体チップと対向する面側において前記絶縁層と接するように配置されており、
前記モニタパッドの表面は、その一部または全部が剥離可能な第2絶縁層により被覆されていることを特徴とする半導体装置。 - 前記半導体チップは、前記パッケージに対して平面的に回転された状態で内蔵されていることを特徴とする請求項1に記載の半導体装置。
- 前記パッケージは、BGA[ball grid array]型、LGA[land grid array]型、または、PGA[pin grid array]型であることを特徴とする請求項1または請求項2に記載の半導体装置。
- プリント配線基板と、
前記プリント配線基板上に実装された請求項1〜請求項3のいずれか一項に記載の半導体装置と、
を有することを特徴とする電子機器。 - 前記半導体装置は、スタック実装されることを特徴とする請求項4に記載の電子機器。
- 前記モニタパッドは、全ての下面パッド毎に各々接続されていることを特徴とする請求項1〜請求項5のいずれか一項に記載の電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018072665A JP6511181B2 (ja) | 2018-04-04 | 2018-04-04 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018072665A JP6511181B2 (ja) | 2018-04-04 | 2018-04-04 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013072290A Division JP6320681B2 (ja) | 2013-03-29 | 2013-03-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018113480A JP2018113480A (ja) | 2018-07-19 |
JP6511181B2 true JP6511181B2 (ja) | 2019-05-15 |
Family
ID=62911371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018072665A Active JP6511181B2 (ja) | 2018-04-04 | 2018-04-04 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6511181B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000294720A (ja) * | 1999-04-07 | 2000-10-20 | Sharp Corp | 半導体集積回路パッケージ |
US6747331B2 (en) * | 2002-07-17 | 2004-06-08 | International Business Machines Corporation | Method and packaging structure for optimizing warpage of flip chip organic packages |
TWI555100B (zh) * | 2010-07-26 | 2016-10-21 | 矽品精密工業股份有限公司 | 晶片尺寸封裝件及其製法 |
-
2018
- 2018-04-04 JP JP2018072665A patent/JP6511181B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018113480A (ja) | 2018-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10134663B2 (en) | Semiconductor device | |
TWI581400B (zh) | 層疊封裝及其形成方法 | |
US8183678B2 (en) | Semiconductor device having an interposer | |
US7230332B2 (en) | Chip package with embedded component | |
US20080246135A1 (en) | Stacked package module | |
KR20140057979A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
JP2008243914A (ja) | 半導体パッケージおよび該製造方法 | |
KR20140057982A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
JP4395166B2 (ja) | コンデンサを内蔵した半導体装置及びその製造方法 | |
US20070013079A1 (en) | Die pad arrangement and bumpless chip package applying the same | |
WO2011058688A1 (ja) | 半導体装置及びノイズ抑制方法 | |
JP2006134912A (ja) | 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ | |
JP5973470B2 (ja) | 半導体装置 | |
JP2021028927A (ja) | 半導体装置、その製造方法および電子装置 | |
JP6511181B2 (ja) | 半導体装置 | |
TW201508877A (zh) | 半導體封裝件及其製法 | |
US9368467B2 (en) | Substrate structure and semiconductor package using the same | |
JP6320681B2 (ja) | 半導体装置 | |
TWI675387B (zh) | 薄膜電容器構造及具備該薄膜電容器構造之半導體裝置 | |
KR20050027384A (ko) | 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체 | |
JP6105773B2 (ja) | 半導体装置 | |
KR101006529B1 (ko) | 볼 랜드 및 이를 이용한 인쇄회로기판 및 이를 이용한 반도체 패키지 | |
JP2015115567A (ja) | 電子装置 | |
JPH11354713A (ja) | 半導体装置及び実装方法 | |
JP2011035242A (ja) | 多層プリント基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190326 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190405 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6511181 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |