CN105489563B - 半导体装置和制造半导体装置的方法 - Google Patents
半导体装置和制造半导体装置的方法 Download PDFInfo
- Publication number
- CN105489563B CN105489563B CN201410471944.7A CN201410471944A CN105489563B CN 105489563 B CN105489563 B CN 105489563B CN 201410471944 A CN201410471944 A CN 201410471944A CN 105489563 B CN105489563 B CN 105489563B
- Authority
- CN
- China
- Prior art keywords
- bare chip
- semiconductor bare
- guiding piece
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
提供了一种半导体装置。该半导体装置包括:衬底;以一个位于另一个之上的方式堆叠在该衬底的上表面上的多个半导体裸芯,该多个半导体裸芯包括最上的第一半导体裸芯,其具有相对于第一半导体裸芯紧下方的第二半导体裸芯而在第一方向上悬伸的第一边缘;形成在该第一半导体裸芯的上表面上的至少一个引导件;以及包封该多个半导体裸芯的模塑料。该引导件的尺寸根据第一半导体裸芯相对于与衬底的上表面平行的参考平面的挠曲而制定,从而在第一半导体裸芯的上表面与模塑料的上表面之间提供间隔。
Description
技术领域
本技术涉及半导体装置。
背景技术
对具有增强的功能性的小型产品的消费需求继续推动半导体工业提供半导体装置的高密度包封。半导体装置的这种高密度包封可通过以下方式实现:在裸芯贴附(dieattach)工艺中将多个半导体裸芯堆叠在公共衬底上,在引线键合工艺中电连接该半导体裸芯,并且在模制工艺中用模塑料将该半导体裸芯包封在单个封装体内。
在半导体装置的典型堆叠结构中,裸芯堆叠中的半导体裸芯悬伸于位于其紧下方的半导体裸芯之上,从而留下足够的空间以用于在随后的引线键合工艺中连接半导体裸芯的对应键合垫。图1A是半导体装置100的立体示意图,其未示出包封该半导体裸芯的模塑料;图1B是带有模塑料130的半导体装置100的剖视示意图。如图1A所示,半导体装置100包括以错列结构堆叠在公共衬底110上的多个半导体裸芯,包括最上的半导体裸芯120。在这种结构中,半导体裸芯被划分为下部子组114和上部子组118,该下部子组114包含4个具有朝向左侧的悬伸部分的半导体裸芯,该上部子组118包含4个具有朝向右侧的悬伸部分的半导体裸芯。如图1C所示,每个半导体裸芯120典型地包括涂覆在硅衬底122上的保护层126,用于保护形成在硅衬底122上表面(被称为装置层124)上的特征。该保护层126的热膨胀系数(CTE)远大于下面的硅衬底122的热膨胀系数。例如,由聚酰亚胺制成的保护层的CTE值是硅的CTE的10倍大。在这种情况下,在前面的工艺步骤中半导体裸芯的热循环之后,硅衬底122和保护层126之间的不匹配的CTE引起半导体裸芯120的保护层126中的热压应力。在每个半导体120的裸芯贴附工艺过程中,当半导体裸芯120从安装其的划片胶带上被拾起并放置到半导体装置上之后,这种残余应力被释放,从相对于下方半导体裸芯的悬伸部分128(在该处不存在作用于相反方向的黏附力)开始向上拉动该硅衬底122。由于高密度包封中的半导体裸芯通常较薄且厚度小于30μm以便在单个封装体中堆叠更多的裸芯,每个半导体裸芯的机械强度较弱,这可能导致上部子组118中的半导体裸芯在裸芯贴附工艺中发生严重的上弯,尤其是在上部子组118中的最上的半导体裸芯120的悬伸部分处。子组118中半导体裸芯的上弯逐渐累积成该最上的半导体裸芯120在悬伸部分处相对于与衬底110上表面平行的参考平面A-A的较大挠曲(deflection)d,如图1B的剖视示意图所示。这种挠曲d会导致最上的半导体裸芯120的上表面与半导体装置100的模塑料130的上表面之间的不均匀余隙,由此产生了在后续工艺中使半导体装置受损的潜在风险。例如,如果挠曲d超出了最上的半导体裸芯120的上表面与半导体装置100的模塑料130的上表面之间的规定余隙,则由于半导体裸芯120的悬伸部分与模制工艺中使用的模制模具之间的接触,该最上的半导体裸芯120会在悬伸部分处受损。
发明内容
一方面,本技术涉及半导体装置。该半导体装置包括:该半导体装置包括:衬底;以一个位于另一个之上的方式堆叠在该衬底的上表面上的多个半导体裸芯,该多个半导体裸芯包括最上的第一半导体裸芯,其具有相对于第一半导体裸芯紧下方的第二半导体裸芯而在第一方向上悬伸的第一边缘;形成在该第一半导体裸芯的上表面上的至少一个引导件;以及包封该多个半导体裸芯的模塑料。该引导件的尺寸根据第一半导体裸芯相对于与衬底的上表面平行的参考平面的挠曲而制定,从而在第一半导体裸芯的上表面与模塑料的上表面之间提供间隔。
在各实施方式中,该引导件具有足以使该第一半导体裸芯在远离模塑料的上表面的方向上挠曲的机械强度。该引导件的热膨胀系数大致与模塑料的热膨胀系数相同。该引导件具有立方体、长方体、半球、圆顶或球形形状。该引导件至少部分地位于该第二半导体裸芯上方。
在各实施方式中,该至少一个引导件包括在第一半导体裸芯的上表面上沿垂直于该第一方向的第二方向线性分布的多个引导件。该至少一个引导件包括沿着该第二方向以等间距分布在单行中的多个引导件,并且这些引导件相对于第一半导体裸芯的上表面具有相同高度。该至少一个引导件包括以阵列分布的多个引导件,该多个引导件至少包括沿第二方向的、相对于第一半导体裸芯的上表面具有第一高度的第一行引导件和相对于第一半导体裸芯的上表面具有第二高度的第二行引导件,该第一行引导件位于比第二行引导件更靠近第一半导体裸芯的第一边缘的位置处,并且该第一高度等于该第二高度。
在各实施方式中,该多个半导体裸芯以以下方式堆叠:该堆叠的至少上半部分中的每个半导体裸芯在该第一方向上悬伸于堆叠在紧下方的半导体裸芯之上。
另一方面,本技术涉及制造半导体装置的方法。该方法包括:将多个半导体裸芯以一个位于另一个之上的方式堆叠在衬底的上表面上,该多个半导体裸芯包括最上的第一半导体裸芯,其具有相对于第一半导体裸芯紧下方的第二半导体裸芯而在第一方向上悬伸的第一边缘;检测该第一半导体裸芯相对于与衬底的上表面平行的参考平面的挠曲;在第一半导体裸芯的上表面上形成至少一个引导件;以及将半导体装置的衬底附接至载体上;将该载体放置在模制模具的型腔上方,并且该多个半导体裸芯容纳在至少部分地填充有模塑料的该模制模具的型腔内;抵着该型腔的底部表面按压该至少一个引导件,直至该载体封闭该模制模具的该型腔,从而使第一半导体裸芯在远离该模制模具的该型腔的底部表面的方向上挠曲;以及使该模制模具的该型腔内的模塑料固化。该引导件的尺寸根据第一半导体裸芯相对于与衬底的上表面平行的参考平面的挠曲而制定,从而在第一半导体裸芯的上表面与模塑料的上表面之间提供间隔。
在各实施方式中,该方法还包括将半导体装置从模制模具中释出的脱模工艺。
附图说明
图1A和1B分别是传统半导体装置的立体示意图和剖视示意图。
图1C是图1B所示半导体装置中半导体裸芯的剖视示意图。
图2是根据本技术的一种实施方式的制造半导体装置的方法的流程图。
图3A-3F是示出了根据本技术的一种实施方式的制造半导体装置的方法的侧视示意图。
图4A和4B分别是根据本技术的一种实施方式的半导体装置的侧视示意图和立体示意图。
图4C是根据本技术的一种实施方式的半导体装置的引导件的立体示意图。
图5是根据本技术的另一实施方式的半导体装置的立体示意图。
图6A和6B分别是根据本技术的又一实施方式的半导体装置的立体示意图和侧视示意图。
图7是根据本技术的另一实施方式的半导体装置的侧视图。
图8是根据本技术的另一实施方式的半导体装置的侧视图。
具体实施方式
下面将参照图2至图8描述各实施方式,其涉及半导体装置。应理解,本发明能够以不同的形式实施并且不应被视为限于在本文中列举的实施方式。相反,提供这些实施方式是为了使本公开更加透彻和完整,并且能够充分地向本领域技术人员传达本发明。事实上,本发明旨在覆盖这些实施方式的替换、修改和等同方案,并且这些方案都包含在由随附权利要求书所限定的本发明的范围和精神内。此外,在下面关于本发明的具体描述中,为了提供对本发明的透彻理解,示出了许多特定细节,但是,本领域技术人员应该清楚,本发明可无需这些具体细节而实施。
本文可能使用的术语“左(左方)”、“右(右方)”、“顶(顶部)”、“底(底部)”、“上方(上部)”、“下方(下部)”、“垂直”和/或“水平”仅用于便利和例示的目的,并不意味着限制本技术的描述,因为参照对象的位置可能发生变化。在本申请中的各个附图中,为清楚和简洁起见,未示出引线键合结构。
将参照图2和图3A-3F描述根据本技术的一种实施方式的制造半导体装置的方法。图2是制造半导体装置的方法的流程图,图3A-3F是示出了图2所示制造半导体装置的方法的不同步骤的侧视示意图。
首先,参照图2和图3A,在步骤210中,在裸芯贴附工艺中将多个半导体裸芯堆叠在衬底310上。在图3A所示示例中,具有大致相同的形状和尺寸的半导体裸芯以错列结构堆叠在衬底310上。也就是,该半导体裸芯包括以具有朝向左方的悬伸部分的方式堆叠的下部子组314和以具有朝向右方的悬伸部分的方式堆叠的上部子组318。在该裸芯贴附工艺之前,半导体裸芯被安装在划片胶带中并且在例如划片的在前的工艺中经历热循环,由此,各个半导体裸芯上的硅衬底和硅衬底上的保护层之间的不匹配的CTE引起保护层中的热压应力,如之前参照图1C讨论过的。在每个半导体裸芯的裸芯贴附工艺过程中,当该半导体裸芯从划片胶带上被拾起并放置到半导体装置上之后,这种残余应力被释放,从不存在作用于相反方向的黏附力的悬伸部分处开始向上拉动该半导体裸芯。该半导体裸芯可为厚度小于30μm的存储器裸芯。由于这种较薄的半导体裸芯的弱机械强度,子组318中的每个半导体裸芯倾向于从该悬伸部分开始上弯,导致子组318中最上的半导体裸芯320的悬伸部分累积形成较大的上弯挠曲。如图3A所示,最上的半导体裸芯320的该悬伸部分具有相对于与衬底310的上表面平行的参考平面A-A的挠曲d。
然后,在如图2所示的步骤220中,检测该最上的半导体裸芯320的挠曲d。对于在裸芯贴附工艺中以相同或相似加工条件制造的一批产品,可借助于诸如卡尺、千分尺和工具显微镜等的高精密仪器仅检测一个或若干个样品装置的挠曲d。如果可基于经验数据估计该挠曲d,则也可省略该步骤220。然后,在步骤225,确定是否形成引导件。也就是,将最上的半导体裸芯320的上表面与半导体装置的模塑料的上表面之间的规定余隙值(也被称为模具盖值)与挠曲d的检测值进行比较。如果挠曲d接近规定模具盖值(Mold Cap Value),例如,如果挠曲d的检测值小于该规定模具盖值、但挠曲d的检测值与该规定模具盖值之间的差值小于裸芯堆叠和模具盖的高度公差;或者甚至挠曲d的检测值等于或大于该规定模具盖值,则最上的半导体裸芯320会在随后的模制工艺中与模制模具接触并受损。在这种情况下,确定进行到步骤230以在最上的半导体裸芯上增加至少一个引导件,下面将进行更详细的讨论。如果该规定模具盖值大于挠曲d的检测值,并且其差值大于裸芯堆叠和模具盖的高度公差,则确定可省略形成引导件的步骤以便直接进入模制步骤240。
接着,在如图2和图3B所示的步骤230中,在最上的半导体裸芯320的上表面上形成至少一个引导件340。该引导件340的尺寸根据步骤220中检测到的挠曲d而制定。具体而言,该引导件340相对于半导体裸芯320的上表面具有高度h,并且这一高度h是根据该挠曲d设定的,以便在最上的半导体裸芯320的上表面与随后在模制工艺中形成的模塑料上表面之间提供间隔。例如,如果最上的半导体裸芯320在悬伸部分处的挠曲d小于该规定模具盖值,并且挠曲d的检测值与该规定模具盖值之间的差值小于裸芯堆叠和模具盖的高度公差,那么将引导件340的高度h和该规定模具盖值之和与挠曲d之间的差值设为大于裸芯堆叠和模具盖的高度公差。如果挠曲d的检测值等于或大于该规定模具盖值,那么可将引导件340的高度h设为小于或等于挠曲d的值,并且其最大值等于最上的半导体裸芯320的上表面与完成的封装体的上表面(即,模塑料的上表面)之间的规定模具盖值。在这种情况下,引导件340可用于在随后的模制工艺中至少部分地补偿该挠曲d(下面将更详细地讨论),并且避免过度补偿该半导体裸芯的上弯。
引导件340可具有立方体、长方体、半球、圆顶或球形形状,这取决于引导件340所用的材料。优选地,引导件340部分地位于最上的半导体320紧下方的半导体裸芯322上方。也就是,引导件340优选地不全部位于最上的半导体裸芯320的悬伸部分上。以这种方式,在最上的半导体裸芯32以外,引导件340可至少部分地还由半导体裸芯322支撑,以便增加设置该引导件340时的机械稳定性。该引导件340可由各种各样的材料形成,只要由那些材料制成的引导件340具有足以对抗该半导体裸芯的上弯而使该第一半导体裸芯320在向下方向上向回挠曲的机械强度。例如,引导件340可由在随后的模制工艺中使用的模塑料制成。在这种情况下,引导件340可通过以下方式形成:首先使用喷墨方法施加熔融模塑料的液滴,然后使最上的半导体裸芯320的上表面上的模塑料固化。可替换地,该引导件340还可通过将回收的伪控制器裸芯或回收的晶圆块附接至最上的半导体裸芯320的上表面上而设置。
接着,在如图2和图3C-3F所示的步骤240中,在模制工艺中使用模制模具通过模塑料包封多个半导体裸芯。特别地,如图3C所示,该模制模具包括载体380和至少部分地填充有模塑料330的型腔390。如图3B所示,所生成的结构的衬底310的底部表面附接至载体380,该载体380放置在型腔390上方,并且使半导体裸芯面朝下、向着该型腔390。接着,如图3D所示,载体380朝着型腔390下降,使得半导体裸芯被容纳在模制模具的型腔390内并且嵌入模塑料330的料浴中。在载体380的向下运动的终点处,该至少一个引导件340抵着型腔390的底部表面被按压,从而在第一半导体裸芯320的弯曲部分上施加向上方向的力F。在这种情况下,该第一半导体裸芯320在远离型腔390底部表面的方向上向回挠曲一定程度,直至载体380完全封闭模制模具的型腔390。在模制工艺中,该引导件340通过使半导体裸芯回弯来补偿该半导体裸芯的挠曲d,并且防止最上的半导体裸芯320接触模制模具型腔390的底部表面。以这种方式,该引导件340在第一半导体裸芯320的上表面与模塑料330的上表面之间提供间隔。此外,该引导件340在半导体裸芯堆叠的上表面与封装体表面之间提供大致均匀的余隙,这避免了在比如用于标签印刷的表面抛光的后续处理中产生缺陷的潜在风险。
接着,模塑料330在模制模具的型腔390内固化,如图3E所示。例如,该固化工艺可在约175摄氏度下进行130秒。最后,在脱模工艺中将半导体装置300从模制模具中脱模,该半导体装置300包括衬底310、包含最上的半导体裸芯320的多个半导体裸芯、模塑料330以及引导件340,如图3F所示。由于该引导件340的存在,半导体装置在最上的半导体裸芯320的上表面与模塑料330的上表面(即,封装体的上表面)之间具有大致均匀的余隙H。
下面将参照图4A-图8更详细地描述根据本技术的实施方式的半导体装置。在图4B、图5和图6A的立体示意图中,为简明起见,未示出模塑料。
图4A和4B分别是根据本技术的一种实施方式的半导体装置400的侧视示意图和立体示意图。该半导体装置400包括以错列结构堆叠在衬底410上并且包封在模塑料430内的多个半导体裸芯。该半导体裸芯具有大致相同的形状和尺寸。例如,该半导体裸芯可为厚度小于30μm的存储器裸芯。该半导体裸芯被划分为以具有朝向左方的悬伸部分的方式堆叠的下部子组414和以具有朝向右方的悬伸部分的方式堆叠的上部子组418。该上部子组418包括最上的半导体裸芯420和该最上的半导体裸芯420紧下方的半导体422。
在该最上的半导体裸芯420的上表面上形成有单个引导件440。该引导件440的尺寸根据之前参照图3A-3F讨论过的说明而制定,在此不再复述,由此在最上的半导体裸芯420的上表面和半导体装置400的模塑料(未示出)的上表面之间提供大致均匀的余隙。在图4A和4B所示的实施方式中,引导件440具有半球形状。本技术不限于此。该引导件440可具有立方体、长方体、半球、圆顶或球形等形状,这取决于引导件440所用的材料。图4C例示了分别具有立方体、长方体、圆顶和球形形状的引导件440的若干示例。在一个示例中,该引导件440可由回收的控制器裸芯或回收的晶圆块制成。在这种情况下,该引导件440具有立方体或长方体形状。在另一个示例中,该引导件440可由通过喷墨方法施加的模塑料制成。在这种情况下,该引导件440具有半球、圆顶或球形形状。优选地,该引导件440的热膨胀系数(CTE)基本上与包封该半导体裸芯和该引导件440的模塑料(未示出)的CTE一致,由此最小化半导体装置的潜在缺陷,比如因引导件440和模塑料之间的不匹配的CTE引起的热应力产生的裂缝或翘曲。如图4A所示,该引导件440接触模塑料430的上表面,从而在最上的半导体裸芯420的上表面与模塑料430的上表面之间提供间隔。如之前所讨论过的,该引导件440的尺寸根据该上部子组418中半导体裸芯在悬伸部分处开始的挠曲而制定。
优选地,引导件440部分地位于最上的半导体裸芯420紧下方的半导体裸芯422上方。也就是,引导件440优选地不全部位于最上的半导体裸芯420的悬伸部分上。以这种方式,除最上的半导体裸芯420以外,引导件440还可至少部分地由半导体裸芯422支撑,以便增加形成该引导件440后的机械稳定性。此外,该引导件440优选地在如图4B所示的垂直于x方向(右方)的y方向上位于半导体裸芯420的中部。以这种方式,半导体裸芯420上的、因模制工艺中由引导件440施加于半导体裸芯420上的力而产生的应力可沿着该y方向更均匀地分布,由此最小化损坏该最上的半导体裸芯420的潜在风险。
在图4A和图4B所示的实施方式中,在最上的半导体裸芯420上形成单个引导件440。本技术不限于此。根据本技术的半导体装置可包括在最上的半导体裸芯的上表面上沿着例如图4B所示的y方向线性分布的多个引导件。
图5是根据本技术的另一实施方式的半导体装置500的立体示意图。该半导体装置500包括以错列结构堆叠在衬底510上的多个半导体裸芯,包括最上的半导体裸芯520。该堆叠的上半部分中的半导体裸芯具有朝向图5所示右方的悬伸部分。半导体装置500与半导体装置400的区别在于,半导体装置500包括沿着垂直于x方向(图5中所示右方)的y方向、以等间距分布在单行中的多个引导件540,并且这些引导件相对于最上的半导体裸芯520的上表面具有相同高度。以这种方式,半导体裸芯520上的、因模制工艺中由引导件540施加于半导体裸芯520上的力而产生的应力可得以减少并且沿着该y方向更均匀地分布,由此最小化损坏该最上的半导体裸芯520的潜在风险。图5中所示实施方式的其他方面与上述实施方式相同,在此不再复述。
图6A和6B分别是根据本技术的又一实施方式的半导体装置的立体示意图和侧视示意图。该半导体装置600包括以错列结构堆叠在衬底610上并且被包封在模塑料630内的多个半导体裸芯,包括最上的半导体裸芯620。该堆叠的上半部分618中的半导体裸芯具有朝向图6A和6B所示右方的悬伸部分。半导体装置600与半导体装置400的区别在于,半导体装置600包括以阵列分布的多个引导件,至少包括沿y方向的第一行引导件640和第二行引导件642。该第一行引导件640位于比第二行引导件642更靠近最上的半导体裸芯620的悬伸部分的位置处。该第一行引导件640和该第二行引导件642可具有相同的高度,使得该第一行引导件640和该第二行引导件642均接触模塑料630的上表面,如图6B所示。以这种方式,半导体装置600可在模塑料的上表面与最上的半导体裸芯620的上表面之间具有均匀的余隙。而且,在随后的模制工艺中,该第一行引导件640和该第二行引导件642均可抵着模制模具型腔的底部表面被按压,使得模制过程中最上的半导体裸芯620上的应力减小并且沿x和y两个方向更均匀地分布,从而最小化损坏该最上的半导体裸芯620的潜在风险。图6A和6B中所示实施方式的其他方面与上述实施方式相同,在此不再复述。
此外,除之前的实施方式中所示的错列结构以外,根据本技术的半导体装置中的半导体裸芯还可以以各种不同结构堆叠。图7是根据本技术的另一实施方式的半导体装置700的侧视图。该半导体装置700包括以阶梯结构(step configuration)堆叠在衬底710上并且包封在模塑料730内的多个半导体裸芯,包括最上的半导体裸芯720。也就是,对于堆叠中的所有半导体裸芯,每个半导体裸芯以具有相对于紧下方的半导体裸芯的、朝向右方的悬伸部分的方式堆叠。该半导体装置还包括最上的半导体裸芯720的上表面上的至少一个引导件740。本实施方式其他方面的细节与上述实施方式相同,在此不再复述。图8是根据本技术的另一实施方式的半导体装置800的侧视图。该半导体装置800包括以双阶梯结构(double step configuration)堆叠在衬底810上并且包封在模塑料830内的多个半导体裸芯,包括最上的半导体裸芯820。也就是,该半导体装置包括半导体裸芯下部子组814和半导体裸芯上部子组818。上部子组818与下部子组814垂直对准。对于每一子组中的半导体裸芯,每个半导体裸芯以具有相对于紧下方的半导体裸芯的、朝向右方的悬伸部分的方式堆叠。该半导体装置800还包括最上的半导体裸芯820的上表面上的至少一个引导件840。本实施方式其他方面的细节与上述实施方式相同,在此不再复述。应注意的是本技术不限于各实施方式所示的结构。根据本技术的半导体装置可具有不同数量的半导体裸芯,并且该半导体裸芯可具有不同的形状和尺寸。本技术可应用于具有这样一种堆叠结构的半导体装置:该堆叠结构存在在模制工艺之前朝向模塑材料的表面挠曲的潜在风险;尤其可应用于这样一种半导体装置:其堆叠的至少上半部分中的每个半导体裸芯在一个方向上悬伸于堆叠在紧下方的半导体裸芯之上。
根据以上讨论的本技术的各实施方式,在具有悬伸结构的半导体裸芯堆叠中的最上的半导体裸芯的上表面形成至少一个引导件。以这种方式,可避免在模制工艺中损坏该最上的半导体裸芯的风险,并且可通过该引导件在模制工艺中在该最上的半导体裸芯的上表面与模塑材料的上表面之间提供大致均匀的余隙,从而减少或消除在后续处理中因半导体裸芯朝向模塑材料的上表面挠曲而产生缺陷的潜在风险。
本发明的前述详细说明是出于例示和说明的目的而进行的。无意于穷举或将本发明限定于在此公开的精确形式。基于上述教导,可能存在许多修改和变形。所描述的实施方式是为了更好地解释本发明的原理及其实际应用从而使本领域其他技术人员能够最好地以各种实施方式利用本发明而选择的,并且可根据具体使用而设想出适用的各种修改。本发明的范围由随附于此的权利要求书限定。
Claims (22)
1.一种半导体装置,包括:
衬底;
多个半导体裸芯,以一个位于另一个之上的方式堆叠在所述衬底的上表面上,所述多个半导体裸芯包括最上的第一半导体裸芯,其具有相对于第一半导体裸芯紧下方的第二半导体裸芯的、在第一方向上的悬伸部分;
至少一个引导件,形成在所述第一半导体裸芯的上表面上;以及
模塑料,包封所述多个半导体裸芯;
其中所述引导件的尺寸根据所述第一半导体裸芯相对于与所述衬底的上表面平行的参考平面的挠曲而制定,从而在第一半导体裸芯的上表面与模塑料的上表面之间提供间隔。
2.如权利要求1所述的半导体装置,其中,所述引导件具有足以使所述第一半导体裸芯在远离模塑料的上表面的方向上挠曲的机械强度。
3.如权利要求2所述的半导体装置,其中,所述引导件的热膨胀系数大致与模塑料的热膨胀系数相同。
4.如权利要求1所述的半导体装置,其中,所述引导件具有长方体、半球、圆顶或球形形状。
5.如权利要求1所述的半导体装置,其中,所述引导件具有立方体形状。
6.如权利要求1所述的半导体装置,其中,所述引导件至少部分地位于所述第二半导体裸芯上方。
7.如权利要求1所述的半导体装置,其中,所述至少一个引导件包括在第一半导体裸芯的上表面上沿垂直于所述第一方向的第二方向线性分布的多个引导件。
8.如权利要求7所述的半导体装置,其中,所述至少一个引导件包括沿所述第二方向以等间距分布在单行中的多个引导件,并且这些引导件相对于第一半导体裸芯的上表面具有相同高度。
9.如权利要求7所述的半导体装置,其中,所述至少一个引导件包括以阵列分布的多个引导件,所述多个引导件至少包括沿第二方向的、相对于第一半导体裸芯的上表面具有第一高度的第一行引导件和相对于第一半导体裸芯的上表面具有第二高度的第二行引导件,所述第一行引导件位于比所述第二行引导件更靠近第一半导体裸芯的第一边缘的位置处,并且所述第一高度等于所述第二高度。
10.如权利要求1所述的半导体装置,其中,所述多个半导体裸芯以以下方式堆叠:该堆叠的至少上半部分中的每个半导体裸芯在所述第一方向上悬伸于堆叠在紧下方的半导体裸芯之上。
11.一种制造半导体装置的方法,其中包括:
将多个半导体裸芯以一个位于另一个之上的方式堆叠在衬底的上表面上,所述多个半导体裸芯包括最上的第一半导体裸芯,其具有相对于第一半导体裸芯紧下方的第二半导体裸芯的、在第一方向上的悬伸部分;
检测所述第一半导体裸芯相对于与衬底的上表面平行的参考平面的挠曲;
在所述第一半导体裸芯的上表面上形成至少一个引导件;
将半导体装置的衬底附接至载体上;
将所述载体放置在模制模具的型腔上方,并且所述多个半导体裸芯容纳在至少部分地填充有模塑料的所述模制模具的型腔内;
抵着所述型腔的底部表面按压所述至少一个引导件,直至所述载体封闭模制模具的型腔,从而使所述第一半导体裸芯在远离模制模具的型腔的底部表面的方向上挠曲;以及
使模制模具的型腔内的模塑料固化,
其中所述引导件的尺寸根据所述第一半导体裸芯相对于与所述衬底的上表面平行的参考平面的挠曲而制定,从而在第一半导体裸芯的上表面与模塑料的上表面之间提供间隔。
12.如权利要求11所述的方法,还包括在检测挠曲的步骤和形成至少一个引导件的步骤之间的、判断是否形成所述至少一个引导件的步骤。
13.如权利要求11所述的方法,还包括脱模工艺以从所述模制模具释出半导体装置。
14.如权利要求11所述的方法,其中,所述引导件具有足以使所述第一半导体裸芯在远离模塑料的上表面的方向上挠曲的机械强度。
15.如权利要求14所述的方法,其中,所述引导件的热膨胀系数大致与模塑料的热膨胀系数相同。
16.如权利要求11所述的方法,其中,所述引导件具有长方体、半球、圆顶或球形形状。
17.如权利要求11所述的方法,其中,所述引导件具有立方体形状。
18.如权利要求11所述的方法,其中,所述引导件至少部分地位于所述第二半导体裸芯上方。
19.如权利要求11所述的方法,其中,所述至少一个引导件包括在第一半导体裸芯的上表面上沿垂直于所述第一方向的第二方向线性分布的多个引导件。
20.如权利要求19所述的方法,其中,所述至少一个引导件包括沿着所述第二方向以等间距分布在单行中的多个引导件,并且这些引导件相对于第一半导体裸芯的上表面具有相同高度。
21.如权利要求19所述的方法,其中,所述至少一个引导件包括以阵列分布的多个引导件,所述多个引导件至少包括沿第二方向的、相对于第一半导体裸芯的上表面具有第一高度的第一行引导件和相对于第一半导体裸芯的上表面具有第二高度的第二行引导件,所述第一行引导件位于比所述第二行引导件更靠近第一半导体裸芯的第一边缘的位置处,并且所述第一高度等于所述第二高度。
22.如权利要求11所述的方法,其中,所述多个半导体裸芯以以下方式堆叠:该堆叠的至少上半部分中的每个半导体裸芯在所述第一方向上悬伸于堆叠在紧下方的半导体裸芯之上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410471944.7A CN105489563B (zh) | 2014-09-16 | 2014-09-16 | 半导体装置和制造半导体装置的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410471944.7A CN105489563B (zh) | 2014-09-16 | 2014-09-16 | 半导体装置和制造半导体装置的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105489563A CN105489563A (zh) | 2016-04-13 |
CN105489563B true CN105489563B (zh) | 2018-04-17 |
Family
ID=55676460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410471944.7A Expired - Fee Related CN105489563B (zh) | 2014-09-16 | 2014-09-16 | 半导体装置和制造半导体装置的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105489563B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110391218A (zh) * | 2018-04-23 | 2019-10-29 | 晟碟半导体(上海)有限公司 | 具有裸芯翘起控制的半导体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200415765A (en) * | 2003-02-12 | 2004-08-16 | Siliconware Precision Industries Co Ltd | Semiconductor package with heat dissipating structure |
TW201005915A (en) * | 2008-07-25 | 2010-02-01 | Powertech Technology Inc | TSOP chip-stacked structure |
CN102790041A (zh) * | 2011-05-19 | 2012-11-21 | 海力士半导体有限公司 | 堆叠半导体封装体 |
CN103208479A (zh) * | 2012-05-29 | 2013-07-17 | 珠海越亚封装基板技术股份有限公司 | 具有一体化阶梯状堆叠结构的多层电子结构 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW459361B (en) * | 2000-07-17 | 2001-10-11 | Siliconware Precision Industries Co Ltd | Three-dimensional multiple stacked-die packaging structure |
-
2014
- 2014-09-16 CN CN201410471944.7A patent/CN105489563B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200415765A (en) * | 2003-02-12 | 2004-08-16 | Siliconware Precision Industries Co Ltd | Semiconductor package with heat dissipating structure |
TW201005915A (en) * | 2008-07-25 | 2010-02-01 | Powertech Technology Inc | TSOP chip-stacked structure |
CN102790041A (zh) * | 2011-05-19 | 2012-11-21 | 海力士半导体有限公司 | 堆叠半导体封装体 |
CN103208479A (zh) * | 2012-05-29 | 2013-07-17 | 珠海越亚封装基板技术股份有限公司 | 具有一体化阶梯状堆叠结构的多层电子结构 |
Also Published As
Publication number | Publication date |
---|---|
CN105489563A (zh) | 2016-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW498516B (en) | Manufacturing method for semiconductor package with heat sink | |
TWI470763B (zh) | 使用膜之晶粒接置、晶粒堆疊及導線嵌置 | |
US9070662B2 (en) | Chip-scale packaging with protective heat spreader | |
US9786612B2 (en) | Methods of processing wafer-level assemblies to reduce warpage, and related assemblies | |
TW469607B (en) | Semiconductor integrated circuit device | |
CN105470212B (zh) | 用于半导体器件的封装及其组装方法 | |
JP2011097048A (ja) | 半導体パッケージの製造装置及び半導体パッケージの製造方法 | |
Xian et al. | Dicing die attach challenges at multi die stack packages | |
CN109494162A (zh) | 多模件扇出型封装及工艺 | |
CN105489563B (zh) | 半导体装置和制造半导体装置的方法 | |
US20070287227A1 (en) | Stacked Chips with Underpinning | |
US7863094B2 (en) | Method for removing bubbles from adhesive layer of semiconductor chip package | |
JP2015032646A (ja) | 成形体の製造方法 | |
US11670622B2 (en) | Stacked semiconductor package and packaging method thereof | |
KR20120132461A (ko) | 비균일 진공 프로파일 다이 부착 팁 | |
CN110071058B (zh) | 键合机用键合工具、半导体元件键合用键合机及相关方法 | |
CN108583018B (zh) | 以低轮廓封装体封装键合线的方法 | |
KR101598688B1 (ko) | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 | |
US6988879B2 (en) | Apparatus and method for reducing substrate warpage | |
US8237293B2 (en) | Semiconductor package with protective tape | |
US9349613B1 (en) | Electronic package with embedded materials in a molded structure to control warpage and stress | |
Oldeide et al. | Thermal Debonding and Warpage Adjust of Fowlp-A Crucial Step in the Evolution of Advanced Packaging? | |
WO2010106515A1 (en) | Fan out semiconductor package and manufacturing method | |
KR20070075994A (ko) | 탄성을 이용하는 웨이퍼 레벨 본딩 장치 | |
CN101221909A (zh) | 散热型封装件的制法及其所应用的散热结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180417 Termination date: 20200916 |
|
CF01 | Termination of patent right due to non-payment of annual fee |