CN103188867A - 具有新型传输线的多层电子结构 - Google Patents

具有新型传输线的多层电子结构 Download PDF

Info

Publication number
CN103188867A
CN103188867A CN2013100681253A CN201310068125A CN103188867A CN 103188867 A CN103188867 A CN 103188867A CN 2013100681253 A CN2013100681253 A CN 2013100681253A CN 201310068125 A CN201310068125 A CN 201310068125A CN 103188867 A CN103188867 A CN 103188867A
Authority
CN
China
Prior art keywords
hole
layer
signal vehicle
transmission line
colonnade
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100681253A
Other languages
English (en)
Other versions
CN103188867B (zh
Inventor
卓尔·赫尔维茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co Ltd
Original Assignee
Zhuhai Advanced Chip Carriers and Electronic Substrate Solutions Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Advanced Chip Carriers and Electronic Substrate Solutions Technologies Co Ltd filed Critical Zhuhai Advanced Chip Carriers and Electronic Substrate Solutions Technologies Co Ltd
Publication of CN103188867A publication Critical patent/CN103188867A/zh
Application granted granted Critical
Publication of CN103188867B publication Critical patent/CN103188867B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种在多层复合电子结构的X-Y平面内的一个方向上传输信号的信号载体，所述多层复合电子结构包括在X-Y平面内延伸的多个介电层，所述信号载体包括第一传输线，所述第一传输线包括下连续金属层以及与所述连续金属层连接的金属通孔柱列，其中所述传输线通过介电材料与底部基准面隔离。

Description

具有新型传输线的多层电子结构
技术领域
本发明的实施方案涉及用于电子组件的支撑结构，特别涉及互连和插件以及它们的制造方法。
背景技术
在对于越来越复杂的电子元件的小型化需求越来越大的带动下，诸如计算机和电信设备等消费电子产品的集成度越来越高。这已经导致要求支撑结构如IC基板和IC插件具有通过介电材料彼此电绝缘的高密度的多个导电层和通孔。
这种支撑结构的总体要求是可靠性和适当的电气性能、薄度、刚度、平整度、散热性好和有竞争力的单价。
在实现这些要求的各种途径中，一种广泛实施的创建层间互连通孔的制造技术是采用激光钻孔，所钻出的孔穿透后续布置的介电基板直到最后的金属层，后续填充金属，通常是铜，该金属通过镀覆技术沉积在其中。这种成孔方法有时也被称为“钻填”，由此产生的通孔可称为“钻填通孔”。
但是，钻填孔方法存在大量缺点。
因为每个通孔需要单独钻孔，所以生产率受限，并且制造复杂的多通孔IC基板和插件的成本变得高昂。
在大型阵列中，通过钻填方法难以生产出高密度和高品质、彼此紧密相邻且具有不同的尺寸和形状的通孔。
此外，激光钻出的通孔具有穿过介电材料厚度的粗糙侧壁和内向锥度。该锥形减小了通孔的有效直径。特别是在超小通孔直径的情况下，也可能对于在先的导电金属层的电接触产生不利影响，由此导致可靠性问题。
在被钻的电介质是包括聚合物基体中的玻璃或陶瓷纤维的复合材料时，侧壁特别粗糙，并且这种粗糙度可能会产生附加的杂散电感。
钻出的通孔的填充过程通常是通过铜电镀来完成的。这种金属沉积技术会导致凹痕，其中在通孔顶部出现小坑。或者，当通孔通道被填充超过其容纳量的铜时，可能造成溢出，从而产生突出超过周围材料的半球形上表面。凹痕和溢出往往在如制造高密度基板和插件时所需的后续上下堆叠通孔时造成困难。
大的通孔通道难以均匀填充，特别是在其位于插件或IC基板设计的同一互连层内的小通孔附近时。
激光钻孔是制造圆形通孔通道的最好方法。虽然可以通过激光铣削制造狭缝形状的通孔通道，但是，可通过“钻填”制造的几何形状范围比较有限。通过钻填工艺制造通孔是昂贵的，并且难以利用相对具有成本效益的电镀工艺用铜来均匀和一致地填充由此形成的通孔通道。
虽然可接受的尺寸和可靠性正在随着时间的推移而改善，但是上文所述的缺点是钻填技术的内在缺陷，并且预计会限制可能的通孔尺寸范围。
克服钻填方法的许多缺点的可选解决方案是利用又称为“图案镀覆”的技术，通过将铜或其它金属沉积到光刻胶中形成图案内来制造。
在图案镀覆中，首先沉积种子层。然后在所述种子层上施加光刻胶层，随后曝光形成图案，并且选择性移除以制成暴露出种子层的沟槽。通过将铜沉积到光刻胶沟槽中来形成通孔柱。然后移除剩余的光刻胶，蚀刻掉种子层，并在其上及其周围层压通常为聚合物浸渍玻璃纤维毡的介电材料，以包围所述通孔柱。然后，可以使用各种技术和工艺如研磨、抛光和化学机械抛光，来减薄和平整化所述表面，通过移除介电材料的一部分以暴露出通孔柱的顶部，以允许构建下一金属层。可在其上通过重复该过程来沉积后续的金属导体层和通孔柱，以形成所需的多层结构。
在一个替代但紧密关联的技术即下文所称的“面板镀覆”中，将连续的金属或合金层沉积到基板上。在所述连续层的顶部施加光刻胶层，并在其中显影出图案。剥除显影光刻胶的图案，选择性地暴露出其下的金属，该金属可随后被蚀刻掉。未显影的光刻胶保护其下方的金属不被蚀刻掉，并留下直立的特征结构和通孔的图案。
在剥除未显影的光刻胶后，可以在直立的铜特征结构和/或通孔柱上及周围层压介电材料，如聚合物浸渍玻璃纤维毡。
通过上述图案镀覆或面板镀覆方法创建的通孔层通常被称为“通孔柱”和特征层。铜是上述两种层的优选金属。
将会认识到，微电子演化的一般推动力涉及制造更小、更薄、更轻和更大功率的高可靠性产品。使用厚且有芯的互连不能得到超轻薄的产品。为了在互连IC基板或插件中形成更高密度的结构，需要具有甚至更小连接的更多层。事实上，有时希望在彼此的顶部上堆叠元件。
如果在铜或其它合适的牺牲基板上沉积镀覆层压结构，则可以蚀刻掉基板，留下独立的无芯层压结构。可以在预先附着至牺牲基板的侧面上沉积其它层，由此能够形成双面积层，从而最大限度地减少翘曲并有助于实现平整化。
一种制造高密度互连的灵活技术是构建由在介电基体中的金属通孔或特征结构构成的图案或面板镀覆多层结构。所述金属可以是铜，所述电介质可以是纤维增强聚合物，通常使用的是具有高玻璃化转变温度（Tg）的聚合物，如聚酰亚胺。这些互连可以是有芯的或无芯的，并可包括用于堆叠元件的空腔。它们可具有奇数或偶数层。实现技术描述在授予Amitec-AdvancedMultilayer Interconnect Technologies Ltd.的现有专利中。
例如，赫尔维茨（Hurwitz）等人的题为“高级多层无芯支撑结构及其制造方法（Advanced multilayer coreless support structures and method for theirfabrication）”的美国专利US 7,682,972描述了一种制造包括在电介质中的通孔阵列的独立膜的方法，所述膜用作构建优异的电子支撑结构的前体，该方法包括以下步骤：在包围牺牲载体的电介质中制造导电通孔膜，和将所述膜与牺牲载体分离以形成独立的层压阵列。基于该独立膜的电子基板可通过将所述层压阵列减薄和平坦化，随后终止通孔来形成。该公报通过引用全面并入本文。
赫尔维茨（Hurwitz）等人的题为“用于芯片封装的无芯空腔基板及其制造方法（Coreless cavity substrates for chip packaging and their fabrication）”的美国专利US 7,669,320描述了一种制造IC支撑体的方法，所述IC支撑体用于支撑与第二IC芯片串联的第一IC芯片；所述IC支撑体包括在绝缘周围材料中的铜特征结构和通孔的交替层的堆叠，所述第一IC芯片可粘合至所述IC支撑体，所述第二IC芯片可粘合在所述IC支撑体内部的空腔中，其中所述空腔是通过蚀刻掉铜基座和选择性蚀刻掉累积的铜而形成的。该公报通过引用全部并入本文。
赫尔维茨（Hurwitz）等人的题为“集成电路支撑结构及其制造方法（integrated circuit support structures and their fabrication）”的美国专利US7,635,641描述了一种制造电子基板的方法，包括以下步骤：(A)选择第一基础层；(B)将蚀刻阻挡层沉积到所述第一基础层上；(C)形成交替的导电层和绝缘层的第一半堆叠体，所述导电层通过贯穿绝缘层的通孔而互连；(D)将第二基础层涂覆到所述第一半堆叠体上；(E)将光刻胶保护涂层涂覆到第二基础层上；(F)蚀刻掉所述第一基础层；(G)移除所述光刻胶保护涂层；(H)移除所述第一蚀刻阻挡层；(I)形成交替的导电层和绝缘层的第二半堆叠体，导电层通过贯穿绝缘层的通孔而互连；其中所述第二半堆叠体具有与第一半堆叠体基本对称的构造；(J)将绝缘层涂覆到交替的导电层和绝缘层的所述第二半堆叠体上；(K)移除所述第二基础层，以及，(L)通过将通孔末端暴露在所述堆叠体的外表面上并对其涂覆终止物来终止基板。该公报通过引用全部并入本文。
发明内容
本发明的第一方面涉及一种在多层复合电子结构的X-Y平面内的一个方向上传输信号的信号载体，所述多层复合电子结构包括在X-Y平面内延伸的多个介电层，所述信号载体包括第一传输线，所述第一传输线包括下连续金属层并且还包括与所述连续金属层连接的金属通孔柱列，其中所述传输线通过介电材料与底层基准面隔离。
在一些实施方案中，所述信号载体包括与所述通孔柱列连接的上连续层。
在一些实施方案中，所述信号载体包括顶部基准面，其通过介电材料层与通孔柱列隔离。
在一些实施方案中，所述通孔柱列是连续的。
在一些实施方案中，所述通孔柱列是不连续的。
在一些实施方案中，所述下连续层包括种子层。
在一些实施方案中，所述种子层包括铜。
在一些实施方案中，所述下连续层还包括电镀金属层。
在一些实施方案中，所述电镀金属层包括铜。
在一些实施方案中，从上方与所述通孔柱列连接的所述上连续层包括金属种子层。
在一些实施方案中，所述上连续层还包括镀覆金属层。
在一些实施方案中，所述信号载体还包括与所述第一传输线相邻的第二传输线。
在一些实施方案中，所述介电材料包括聚合物。
在一些实施方案中，所述聚合物选自包括聚酰亚胺、环氧树脂、双马来酰亚胺、三嗪及其混合物的组别中。
在一些实施方案中，所述介电材料还包括陶瓷或玻璃。
在一些实施方案中，所述介电材料还包括玻璃纤维。
在一些实施方案中，所述介电材料还包括颗粒填料。
第二方面涉及提供一种制造信号载体的方法，所述信号载体用于在多层复合电子结构的X-Y平面内的一个方向上传输信号，所述多层复合电子结构包括在X-Y平面内延伸的多个介电层，所述信号载体包括第一传输线，所述第一传输线包括下连续金属层并且还包括与所述连续金属层连接的金属通孔柱列，其中所述传输线通过介电材料与底层基准面隔离，所述方法包括以下步骤：
（a)获得具有包括连续金属基准面的上表面的基板；
（b)利用介电层覆盖所述连续金属基准面；
（c)制造底部导线；
（d)通过图案镀覆或通过面板镀覆制造通孔柱列；
（e)在所述通孔柱列上层压介电层；
（f)减薄以暴露出所述通孔柱列的顶表面；
（g)沉积顶部导线；和
（h)在所述顶部导线上层压上介电材料层。
任选地，步骤（b)包括以下子步骤：
b(i)沉积第一光刻胶层；
b(ii)在光刻胶中显影图案，在信号载体区域中的没有包括特征结构或通孔；
b(iii)电镀铜到图案内；
b(iv)移除第一光刻胶层；和
b(v)在铜通孔上层压介电层。
任选地，步骤（b)包括以下子步骤：
b(vi)在所述连续金属基准面上面板镀覆铜层；
b(vii)在所述铜层上沉积第一光刻胶层；
b(viii)显影图案，以保护周围的通孔和特征结构，但不保护在所述信号载体区域中的铜；
b(ix)蚀刻掉所述铜；
b(x)移除第一光刻胶层；和
b(xi)在其上沉积介电层。
通常，步骤（c)和（g)包括以下子步骤：
(ii)沉积种子层；
(iv)用电介质覆盖；
(v)图案化保护层以保护导线；
(vi)溶解掉周围金属。
在一些实施方案中，步骤（c)和（g)包括以下附加步骤中的至少一个：
(1)施加粘附金属；
(2)在所述种子层上电镀金属层。
在一些实施方案中，所述方法还包括步骤（i)：在其上沉积包括种子层的上基准面。
在一些实施方案中，所述上基准面还包括以下至少其一：预沉积预粘附金属，和随后电镀金属层。
在一些实施方案中，步骤（c)和（g)包括：通过利用选择性蚀刻的面板镀覆或通过图案镀覆底部导线、通孔柱列和顶部导线，产生嵌入在电介质中的两个相邻I形传输线，从而制造两个相邻I形传输线。
术语微米或μm是指微米或10-6m。
附图说明
为了更好地理解本发明并示出本发明的实施方式，现在纯粹以举例的方式参照附图进行介绍。
具体参照附图时，必须强调的是特定的图示是示例性的并且目的仅在于说明性讨论本发明的优选实施方案，并且基于提供被认为是对于本发明的原理和概念方面的描述最有用和最易于理解的图示的原因而被呈现。就此而言，没有试图将本发明的结构细节以超出对本发明基本理解所必需的详细程度来图示；参照附图的说明使本领域技术人员认识到本发明的几种形式可如何实际体现出来。在附图中：
图1是现有技术的多层电子支撑结构的截面图；
图2示出现有技术的微带排列的截面图；
图3示出现有技术的带线导体排列的截面图；
图4示出现有技术的异对带线排列的截面图；
图5示出微带传输线结构的截面图；
图6示出带线传输线结构的截面图；
图7示出异对带线传输线的截面图；
图8示出图5中通孔列为连续列的微带传输线结构的截面图；
图9示出图5中通孔列为通孔柱列的微带传输线结构的截面图；
图10为示出一种制造技术的流程图；
图11示出实施图8的流程图中的步骤（b)的一种方式；
图12示出实施图8的流程图中的步骤（b)的另一种方式；和
图13示出实施步骤（c)和（g)的一种方式。
在各个附图中，相同的数字和附图标记指示相同的要素。
具体实施方式
在以下说明中，涉及的是包括在介电基体中的金属通孔的支撑结构，特别是在聚合物基体中的铜通孔柱，所述聚合物基体是例如玻璃纤维增强的聚酰亚胺、环氧树脂或BT（双马来酰亚胺/三嗪）或它们的混合物。
特征结构的平面内尺寸无有效上限是阿瑟斯（Access）公司的光刻胶和图案或面板镀覆及层压技术的特征，如在赫尔维茨（Hurwitz）等人的美国专利号为US7682972、US7669320和US7635641的专利中描述的，其通过引用并入本文。
图1是现有技术的多层电子支撑结构的简化截面图。现有技术的多层支撑结构100包括被绝缘各层的介电层110、112、114、116隔离的组件或特征结构108的功能层102、104、106。穿过介电层的通孔118提供在相邻的功能层或特征层之间的电连接。因此，特征层102、104、106包括在X-Y平面内通常敷设在所述层内的特征结构108，以及跨介电层110、112、114、116导通电流的通孔118。通孔118设计为具有最小的电感并得到充分的隔离以在其间具有最小的电容。
当利用钻填技术制作通孔时，通孔一般具有大致圆形的横截面。
如美国专利号为US7,682,972、US7,669,320和US7,635,64的专利中所述，例如图1的结构可替代地通过在光刻胶内的图案中镀覆（图案镀覆）或通过面板镀覆然后选择性蚀刻来制作；无论何种方式均留下直立的通孔柱，随后在其上层压介电预型体。
使用“钻填通孔”的方法，由于横截面控制和形状的困难，不能制造非圆形的通孔。由于激光钻孔的限制，导致还存在约50-60微米直径的最小通孔尺寸。这些困难详细描述在上文的背景技术部分中，并且尤其涉及由于铜通孔填充电镀过程导致而产生的凹坑和/或半球形状、由于激光钻孔过程导致的通孔锥度形状和侧壁粗糙以及由于使用昂贵的激光钻孔机以“路径选择”模式进行铣削以在聚合物/玻璃电介质中生成沟槽所导致的较高成本。
已经出乎意料地发现，利用镀覆和光刻胶技术的灵活性，可以成本有效地制造出形状和尺寸范围广泛的通孔。此外，可以在同一层中制造出不同形状和尺寸的通孔。阿米技术（AMITEC）公司开发的专有通孔柱方法实现了“导体通孔”结构，其利用大尺寸的通孔层在x-y平面内进行导电。这在使用铜图案镀覆方法时尤其有利，此时可以在光刻胶材料中产生光滑、笔直，无锥度的沟槽，然后通过使用金属种子层将铜后续沉积到这些沟槽中，然后通过图案镀覆将铜填充到这些沟槽内。与钻填通孔方法相反的是，通孔柱技术使得光刻胶层中的沟槽被填充从而得到无凹痕、无圆顶的铜连接器。在铜沉积后，随后剥除光刻胶，然后移除金属种子层并在其上和其周围施涂覆一个永久的聚合物-玻璃电介质。由此产生的“通孔导体”结构可使用在赫尔维茨（Hurwitz）等人的美国专利号为US7,682,972，US7,669,320和US7,635,641的专利中描述的工艺流程而产生。
在许多单个电子基板中，基板与印刷电路板之间的连接、IC与其它电组件彼此连接的金属导电连接的长度通常可以忽略。换言之，在给定时刻，跨导电连接的电压可假定为零并且所有位点处的电势可认为是相同的。但是，在与电信号传输通过导电元件所需时间相当的时间间隔中电压发生变化的应用中，导电原件的长度可变得显著，并且导体必须处理成传输线。换言之，当信号包括对应波长相对于或小于导电元件长度的频率组分时，导电元件长度及其相关互连通孔变得重要。通用拇指法则为：如果导电元件的总长度大于波长的1/10，则导电元件应当被处理成传输线。在这种长度上，导电元件的任何反射的相延迟和干扰变得重要并且可能导致在未采用传输线理论仔细设计的结构中产生不可预料的表现。对于操纵无线电和微波电信号以及在例如高速数字电路中发现的信号的基板，可产生传输线条件。
如果传输线沿其长度方向是一致的，则其表现主要通过已知为“特征阻抗”符号为Z0的单一参数来描述。“特征阻抗”为在导电线的任意位点处给定波长的复电压与相同波长的复电流之比。
存在多种在用于有源传输数据的基板中使用的传输线。未被设计为有源传输数据的其它组件可被认为是传输线以计算由此产生的寄生信号。
参照图2、3和4，描述了三种典型的传输线构造。图2示出微带排列200，图3示出带线导体排列300，图4示出异对带线排列400。
IC基板传输线导体Z0的典型值为图2和3所示的微带200和带线300导体排列的典型值，为50-75欧姆，图4所示的异对带线排列400的典型值为100欧姆。在图2、3和4中，基板的介电材料250将传输线导体210、310、410A、410B与其基准（接地或电力）面212、312、314和412、414隔离。
应该认识到，当输送电力下行通过传输线时，通常希望尽可能多的电力被负载吸收并且尽可能少地被反射回电源。这可以通过使负载阻抗等于Z0来确保，在这样的情况下，传输线被称为“匹配的”或“受控的”。将导体保持为具有恒定阻抗值的“受控”传输线的一种方法是保持其宽度、厚度及其相对于基准接地（或电力）面的垂直距离之间的恒定几何关系。同样重要的是，正确选择合适的介电材料，使其具有使导体与其基准面绝缘的适当的介电常数。
不希望受到任何特定理论的束缚，这通常可以解释如下：输入传输线的部分电力由于传输线的电阻而被损耗。这种损耗电流可称为“欧姆”或电阻损耗。在高频时，除了电阻导致的损耗外，另一种称为“介电损耗”的效应变得显著。当基板内部的绝缘材料吸收来自交替电场的能量并将其转化为热时，导致介电损耗。
基板通常可以设计并用具有合适的介电常数以及具有传输线与其接地（或电力）基准面的合适垂直距离的合适介电材料来制造，以实现所需的Z0值。但是，在许多情况下，由于基板中可用面积小，导致导体的宽度和厚度成问题。此外，由于加工限制，使得可能难以实现高的导体厚度与宽度之比。
实施方案涉及“导体通孔”结构，该结构互连两个垂直隔离且对准的X-Y导体平面以形成一个传输线结构。
参照图5，基准面512与两个（顶部和底部）导体线510、516隔开，所述导体线510、516通过通孔导体518互连并包封在介电材料250中以形成微带传输线结构500。基准面512可以是电力基准面或接地基准面。
应该认识到，两个导体线510、516的宽度可以最小化，以接近或等于通孔导体518的宽度，这是因为由此形成的微带传输线的直流电阻受通孔导体518的本体性质的控制。
还应该认识到，底部导体线510的厚度只需要足以用作种子层，以允许图案电镀通孔导体518（与基板的同一层中的其它导体和通孔柱一起（未示出）），大致描述在赫尔维茨（Hurwitz）等人的美国专利号为US7,682,972、US7,669,320和US7,635,641的专利中的图案镀覆通孔柱工艺流程中。
此外，应该认识到顶部导体线516可类似地具有最小厚度。实际上，图5的微带传输线的厚度通常由在基板的其它位置中的同一层中一般用作其它导体结构的种子层的其它区域（未示出）限定。图5所示的微带传输线500可利用如赫尔维茨（Hurwitz）等人的美国专利号为US7682972、US7669320和US7635641的专利中描述的图案镀覆工艺来制造。
图6示出带线传输线结构600，其包括介电材料250、一对顶部和底部的金属基准面612、614，以及与之隔开的通过通孔导体618互连的一对顶部和底部的导电线610、616。
如本领域技术人员所注意到的，两个导体线610、616的宽度可以最小化以接近或等于通孔导体618的宽度，这是因为所形成的带线传输线600的直流电阻主要由通孔导体618的本体性质决定。采用相同的理由，还应该注意到，如同图5的底部导线510一样，加以必要的改动，底部导线610可以非常薄，并且其厚度由其用作种子层以允许在基板其它部位处图案电镀通孔导体618（和同一层中的其它导体和通孔柱（未示出））决定，利用通常如描述在赫尔维茨（Hurwitz）等人的美国专利号为US7,682,972、US7,669,320和US7,635,641的专利中的图案镀覆通孔柱工艺流程的技术。
金属种子层通常为0.5微米-1.5微米厚并且可包括铜，并且可通过溅射或化学镀进行沉积。其还可包括不同金属的底部粘附层，该粘附层可由例如钛、铬或镍-铬制造并且通常具有0.04微米-0.1微米范围的厚度。此外，应该注意到顶部导线616的厚度可以制得足够薄，用于仅用作种子层以允许其他导体（未示出）在基板的其它部位处被构建在同一层上的目的，利用如在赫尔维茨（Hurwitz）等人的美国专利号为US7,682,972、US7,669,320和US7,635,641的专利中描述的图案镀覆工艺。
图7示出异对带线传输线700，其包括介电材料250、底部和顶部接地基准面712、714以及与之隔开的两对底部导体线710A、710B和顶部导体线716A、716B，它们通过对应的通孔导体718A、718B互连。本领域技术人员将会认识到，两对导体线710A/716A和710B/716B的宽度可最小化以分别接近或等于对应的通孔导体718A、718B的宽度，这是因为所形成的异对带线传输线700的直流电阻主要由通孔导体718A、718B的本体性质决定。采用相同的理由，应该注意到，底部导线710A、710B的厚度只需足以实现用作种子层以允许在同一层中但在基板其它位置处图案电镀对应的通孔导体718A、718B（通常与其它导体和通孔柱（未示出）一起），使用如描述在赫尔维茨（Hurwitz）等人的美国专利号为US7,682,972、US7,669,320和US7,635,641的专利中的图案镀覆通孔柱工艺流程。
参照图8，从垂直于图6所示的方向示出一个微带传输线结构500’。这里，通孔导体518’是连续电镀通孔线。
参照图9，从垂直于图6所示的方向示出一个替代的微带传输线结构500”。这里，通孔导体518”是等同形状通孔柱的串列，如本领域技术人员所熟知的，其可以支撑合适特性的载波，例如具有柱分离距离两倍的波长和I形结构高度的振幅。
应该认识到，不仅微带传输线结构500可以包括连续通孔线600’或柱串列600”，但是类似地，带线传输线结构600和异对带线传输线700可包括连续通孔线或柱串列。
参照图10，现在示出图5、6和7的器件的一般制造方法。图5、6和7的子组件被标记以易于理解。
所述方法包括以下步骤：得到具有包括连续金属基准面512（612、712）的上表面的基板—步骤(a)。连续金属面可以是金属基板、种子层例如0.5微米-1.5微米厚的铜，具有或没有帮助粘附至底部介电材料上的诸如Ti、Ta、W或Cr的底部粘附金属。其可以是电镀铜层，可为特征或通孔层，这是因为所描述的构造可以是具有额外特征结构和通孔的更大的多层结构的一部分。
用介电层覆盖连续金属基准面—步骤(b)。
为了易于理解，所述方法的其余描述仅涉及制造图4至6所示的截面。但是，对该方法进行必要的修改以涉及通常通过面板或图案镀覆在其中的周围特征结构对于本领域技术人员而言并不困难。
现在制造底部导线。在介电层上沉积种子层—步骤(c)。通常，种子层是铜并且可通过溅射或化学镀来沉积。为了帮助粘附，其可包括例如钽、钛、铬或钨的预粘附层。种子层可为0.5微米至1.5微米厚并且通常为约1微米厚。
对于底部导线而言，薄的种子层就足够。对于周围组件而言，可在其周围通过图案镀覆或面板镀覆来电镀铜层。或者，所得的底部导线可以是在其上生长的通孔导体的宽度或可以略宽—因此周围的种子层必须被蚀刻掉—步骤(d)。
现在通过图案镀覆或面板镀覆制造通孔柱列—步骤(e)。通孔柱列可以是连续结构（618’—图8），即通孔带，或可以是尺寸和间距适合用作波导的均匀间隔开的通孔柱列（618”—图9）。在通孔柱列上层压介电层，然后将其减薄以暴露出通孔柱列的顶表面—步骤(f)。现在沉积顶部导线—步骤(g).
可以在顶部导线上层压上介电材料层—步骤(h)。所述方法可生产图5的微带传输线结构500，具有I形传输线。
在其上沉积上基准面614—步骤(i)，产生图6的带线传输线结构600。这可以是金属种子层，并且可以具有在其上图案或面板电镀的附加金属层；在I形传输线上具有有效面板。
为了制造图7的异对带线传输线700，可以采用步骤(c)-(g)以通过具有选择性蚀刻的面板镀覆或通过图案镀覆底部导线710A、710B、通孔柱列718（可以是连续或不连续的）和顶部导线716，留下嵌入在电介质中的两个相邻I形传输线A、B来产生两个相邻I形传输线A、B。
通常，本文所示的器件是更大的多层结构的一部分，并且该介电层（通常在其中具有通孔柱）通过如在赫尔维茨（Hurwitz）等人的美国专利号为US7,682,972、US7,669,320和US7,635,641的专利中的技术制造。
例如，覆盖介电层的步骤(b)通常是周围通孔的制造方法的一部分。
参照图11，制造在底部导线下方的介电层同时制造周围通孔和/或特征结构的一种方法是通过如下步骤进行图案镀覆：沉积第一光刻胶层—b(i)。在光刻胶中显影图案，在所示截面中没有包括特征结构或通孔—步骤b(ii)。在图案中电镀进铜—步骤b(iii)，然后移除第一光刻胶层—步骤b(iv)，然后在铜通孔上层压介电层—步骤b(v)。
当第二层没有元件延伸超出第一层时，可以移除光刻胶并在暴露的特征结构上沉积第二光刻胶层，图案化第一层上的第二层，然后通过电镀或化学镀沉积第二层。在剥除第二光刻胶后，可在第一和第二层上层压介电材料。
参照图12，替代的，可以通过如下面板镀覆来制造周围通孔：将铜电镀为面板—步骤b(vi)，然后在其上沉积第一光刻胶层—步骤b(vii)。显影出包括周围通孔和特征结构但在截面中没有特征结构或通孔的图案—步骤b(viii)，然后蚀刻掉铜—步骤b(ix)。然后移除第一光刻胶层—步骤b(x)，然后在其上沉积介电层—步骤b(xi)。
但是，通孔可通过其它技术制造，例如通过钻填技术改进电介质。
参照图13，产生顶部导线的步骤(g)可通过沉积上种子层—步骤g(i)实现。再一次地，可以先涂覆粘附金属—步骤g(ii)以帮助粘附至电介质，并且可在通孔柱列上的种子层上沉积较厚的电镀层—步骤g(iii)。在通孔柱列上沉积连续保护带—步骤g(iv)后，溶解掉周围金属—步骤g(v)，留下直立的顶部导线。
因此，本领域技术人员将会认识到，本发明不限于上文中具体图示和描述的内容。而且，本发明的范围由所附权利要求限定，包括上文所述的各个技术特征的组合和子组合以及其变化和改进，本领域技术人员在阅读前述说明后将会预见到这样的组合、变化和改进。
在权利要求书中，术语“包括”及其变体例如“包含”、“含有”等是指所列举的组件被包括在内，但一般不排除其他组件。

Claims (21)

1.一种在多层复合电子结构的X-Y平面内的一个方向上传输信号的信号载体，所述多层复合电子结构包括在X-Y平面内延伸的多个介电层，所述信号载体包括第一传输线，所述第一传输线包括下连续金属层以及与所述连续金属层连接的金属通孔柱列，其中所述传输线通过介电材料与底部基准面隔离。
2.如权利要求1所述的信号载体，还包括从上方与所述通孔柱列连接的上连续层。
3.如权利要求1所述的信号载体，还包括顶部基准面，其通过介电材料层与通孔柱列隔离。
4.如权利要求1所述的信号载体，其中所述通孔柱列是连续的。
5.如权利要求1所述的信号载体，其中所述通孔柱列是不连续的。
6.如权利要求1所述的信号载体，其中所述多层复合电子结构中的下连续层包括种子层。
7.如权利要求1所述的信号载体，其中所述多层复合电子结构中的种子层包括铜。
8.如权利要求6所述的信号载体，其中所述下连续层还包括电镀金属层。
9.如权利要求8所述的信号载体，其中所述电镀金属层包括铜。
10.如权利要求2所述的信号载体，其中从上方与所述通孔柱列连接的所述上连续层包括金属种子层。
11.如权利要求10所述的信号载体，其中所述上连续层还包括镀覆金属层。
12.如权利要求1所述的信号载体，还包括与所述第一传输线相邻的第二传输线。
13.如权利要求1所述的信号载体，其中所述多层复合电子结构中的介电材料包括聚合物。
14.如权利要求13所述的信号载体，其中所述介电材料还包括陶瓷或玻璃。
15.如权利要求13所述的信号载体，其中所述聚合物包括聚酰亚胺、环氧树脂、双马来酰亚胺、三嗪及其混合物。
16.如权利要求13所述的信号载体，其中所述介电材料包括玻璃纤维。
17.如权利要求14所述的信号载体，其中所述介电材料包括颗粒填料。
18.一种制造如权利要求1所述的多层复合电子结构的方法，包括以下步骤：
（a)获得具有包括连续金属基准面的上表面的基板；
（b)利用介电材料层覆盖所述连续金属基准面；
（c)制造底部导线；
（d)通过图案镀覆或通过面板镀覆在所述底部导线上制造通孔柱列；
（e)在所述通孔柱列及所述底部导线上层压介电层；
（f)减薄所述介电层以暴露出所述通孔柱列的顶表面；
（g)沉积顶部导线；和
（h)在所述顶部导线上层压上介电材料层。
19.如权利要求18所述的方法，还包括步骤（i)：在其上沉积包括种子层的上基准面。
20.如权利要求19所述的方法，其中所述上基准面还包括以下至少其一：
预沉积预粘附金属，和
随后电镀金属层。
21.如权利要求18所述的方法，其中步骤（c)和（g)包括：通过利用选择性蚀刻的面板镀覆或通过图案镀覆底部导线、通孔柱列和顶部导线，产生嵌入在电介质中的两个相邻I形传输线，从而制造两个相邻I形传输线。
CN201310068125.3A 2012-05-30 2013-03-04 具有新型传输线的多层电子结构 Active CN103188867B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/483,234 US9312593B2 (en) 2012-05-30 2012-05-30 Multilayer electronic structure with novel transmission lines
US13/483,234 2012-05-30

Publications (2)

Publication Number Publication Date
CN103188867A true CN103188867A (zh) 2013-07-03
CN103188867B CN103188867B (zh) 2016-04-06

Family

ID=48679743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310068125.3A Active CN103188867B (zh) 2012-05-30 2013-03-04 具有新型传输线的多层电子结构

Country Status (5)

Country Link
US (1) US9312593B2 (zh)
JP (1) JP2013251521A (zh)
KR (3) KR20130135001A (zh)
CN (1) CN103188867B (zh)
TW (1) TW201413907A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106356360A (zh) * 2016-10-24 2017-01-25 华为技术有限公司 一种封装基板及其制作方法、集成电路芯片
WO2023093741A1 (zh) * 2021-11-24 2023-06-01 天津大学 一种介质波导射频器件的制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140034376A1 (en) * 2012-08-01 2014-02-06 Samtec, Inc. Multi-layer transmission lines
CN105704931B (zh) * 2014-11-28 2021-01-22 中兴通讯股份有限公司 一种差分信号线的布线方法和pcb板
KR102678311B1 (ko) * 2018-08-30 2024-06-25 삼성전자주식회사 패키지 볼을 갖는 반도체 패키지를 포함하는 전자 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030151476A1 (en) * 2000-06-09 2003-08-14 Olli Salmela Waveguide in multilayer structures
US20040257178A1 (en) * 2003-04-11 2004-12-23 Tdk Corporation High frequency transmission line and high frequency board
US20070289127A1 (en) * 2006-04-20 2007-12-20 Amitec- Advanced Multilayer Interconnect Technologies Ltd Coreless cavity substrates for chip packaging and their fabrication
CN101496227A (zh) * 2005-10-11 2009-07-29 Amitec多层互连技术有限公司 新型集成电路支撑结构及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2663178B2 (ja) * 1989-09-20 1997-10-15 株式会社日立製作所 半導体装置
KR100371877B1 (ko) 1997-04-16 2003-02-11 가부시끼가이샤 도시바 배선기판과 배선기판의 제조방법 및 반도체 패키지
JP3255118B2 (ja) * 1998-08-04 2002-02-12 株式会社村田製作所 伝送線路および伝送線路共振器
JP3487283B2 (ja) * 2000-10-31 2004-01-13 三菱電機株式会社 差動ストリップ線路垂直変換器および光モジュール
US6914334B2 (en) * 2002-06-12 2005-07-05 Intel Corporation Circuit board with trace configuration for high-speed digital differential signaling
US7317232B2 (en) * 2002-10-22 2008-01-08 Cabot Microelectronics Corporation MEM switching device
US7682972B2 (en) * 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication
US8058954B2 (en) * 2009-03-05 2011-11-15 Apple Inc. Transmission line with a cross-hatched ground plane that is either filled with conductive paint or covered by a conductive foil
JP5471870B2 (ja) 2010-06-17 2014-04-16 富士通株式会社 配線基板
US9144150B2 (en) * 2012-04-20 2015-09-22 Xilinx, Inc. Conductor structure with integrated via element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030151476A1 (en) * 2000-06-09 2003-08-14 Olli Salmela Waveguide in multilayer structures
US20040257178A1 (en) * 2003-04-11 2004-12-23 Tdk Corporation High frequency transmission line and high frequency board
CN101496227A (zh) * 2005-10-11 2009-07-29 Amitec多层互连技术有限公司 新型集成电路支撑结构及其制作方法
US20070289127A1 (en) * 2006-04-20 2007-12-20 Amitec- Advanced Multilayer Interconnect Technologies Ltd Coreless cavity substrates for chip packaging and their fabrication

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106356360A (zh) * 2016-10-24 2017-01-25 华为技术有限公司 一种封装基板及其制作方法、集成电路芯片
WO2023093741A1 (zh) * 2021-11-24 2023-06-01 天津大学 一种介质波导射频器件的制造方法

Also Published As

Publication number Publication date
KR20130135001A (ko) 2013-12-10
JP2013251521A (ja) 2013-12-12
KR20140092277A (ko) 2014-07-23
CN103188867B (zh) 2016-04-06
US9312593B2 (en) 2016-04-12
US20130321104A1 (en) 2013-12-05
KR101618046B1 (ko) 2016-05-04
KR20140135930A (ko) 2014-11-27
TW201413907A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
CN103179784B (zh) 具有一体化法拉第屏蔽的多层电子结构
CN103208479B (zh) 具有一体化阶梯状堆叠结构的多层电子结构
JP6079993B2 (ja) 多層穴を製作するためのプロセス
US8816218B2 (en) Multilayer electronic structures with vias having different dimensions
CN103199078A (zh) 具有一体化结构组件的多层电子支撑结构
CN103199079B (zh) 具有全厚度同轴结构的多层电子结构
CN103337493B (zh) 具有在平面内方向上延伸的一体化通孔的多层电子结构
CN103188867B (zh) 具有新型传输线的多层电子结构
CN104183566A (zh) 具有突出的铜端子柱的基板
CN104270885A (zh) 具有聚合物基质的插件框架及其制造方法
CN101198208A (zh) 具有多层镀通孔的基板及其多层镀通孔的形成方法
CN111741592B (zh) 多层基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: FPC Plant 3209 North Everest Avenue, Doumen District, Zhuhai City, Guangdong Province

Patentee after: Zhuhai Yueya Semiconductor Co., Ltd.

Address before: The first and second floors south of FPC factory building in Fangzheng PCB Industrial Park, Hushan Village, Fushan Industrial Zone, Zhuhai City, Guangdong Province

Patentee before: Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co., Ltd.