TW299563B - - Google Patents

Download PDF

Info

Publication number
TW299563B
TW299563B TW084102883A TW84102883A TW299563B TW 299563 B TW299563 B TW 299563B TW 084102883 A TW084102883 A TW 084102883A TW 84102883 A TW84102883 A TW 84102883A TW 299563 B TW299563 B TW 299563B
Authority
TW
Taiwan
Prior art keywords
layer
circuit board
insulating layer
interlayer insulating
hole
Prior art date
Application number
TW084102883A
Other languages
English (en)
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Application granted granted Critical
Publication of TW299563B publication Critical patent/TW299563B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

A7 B7 五、發明説明（1 ) 發明背景 本發明有關一種多 晶片封包物，及一種製 多 於其表 路之通 現 方法。 積物之 銅箔， ，該開 銅箔之 路及包 另 銷定位 有 層印刷 面上形 孔，及 有各式 例如， 銅箔的 於壓力 口之內 不必要 含動力 一種常 ，層積 關半導 電路板通 成之電路 隔絕表面 各樣製造 其中一種 不必要部 下加熱層 牆藉無電 部分，隨 層及地層 用法中， 後，形成 體晶片封 層印刷 造該電 常包含 導體， 電路之 多層印 眾所周 分，於 積，於 電鍍或 後塗覆 之中間 個別形 通孔， 包物， 電路板，尤 路板之方法 絕緣基板， 內層電路， 阻焊劑。 刷電路板（ 知之方法包 其上方放置 製造電聯之 其他方式金 阻焊劑並乾 電路板。 成各層之內 外層電路及 曰本專利申 其是用於半導體 0 動力層，地層， 於各層中電聯電 諸如上述者）之 括蝕刻銅覆膜層 層狀預浸漬體及 零件上形成開口 屬化，触除表面 燥而形成內部電 層電路且使用導 阻焊劑。 請案kokai (公 (請先閲讀背面之注意事項再填寫本頁) τ 經濟部中央橾準局負工消費合作杜印製 告）〔JP — A〕第59 — 158579號揭示一種無導 線晶片載體，其中聯結於半導體晶片之終端由內部延伸至 封包物外部之零件上。 日本專利申請案kokoku (公告）〔J P — B —〕N 〇 .5 8 — 1 1 1 0 0揭示一種具有多個聯結於其他具封包 物電路板中通孔之終端銷之銷柵行列及製造該行列之方法 。該專利亦顯示其中焊球熔接於陸塊而非滅待^中之綠、 以焊接電聯之球柵行列 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X 297公釐） -4 - 292563 at B7 五、發明説明（2 ) - J P — B - 5 8 - 2 6 8 2 8揭示一種帶狀自動化載 體，其先形成終端條，之後以帶狀絕緣膜隔絕而構成》 大部分半導體晶片封包物中（以下稱爲*晶片載體〃 )，陶瓷材料用於絕緣體及將該晶片載體電聯於藉電路聯 結製得之半導體晶片終端。有機絕緣材料充作當半導體晶 片裝置於該晶片載體上後，使半導體晶片及電聯物免受環 境損害之密封物。 % 近來，就因_燒1'步驟數量增加所致之陶瓷晶片載體的 經濟劣勢而言，已發展出一種併入使用有機絕緣材料之一 般多層電路板製造技術之晶片載體製造法。例如，：T P -B-3 — 2 5 0 2 3所揭示之製造if#行列封包物之方法 。 素祕将 目前急切需要增加電路密度並減低電路板尺寸，以符 合電子裝置更小型且功能更多之需求。內層電路間之層間 絕緣所用之絕緣體亦需較小之厚度。使用紡織或非紡織玻 璃織物之習用預浸漬物可呼應對尺寸縮減之需求，故嚐試 施加絕緣樹脂或使用絕緣樹脂膜。 經濟部中央橾準局貝工消費合作社印製 ^^^1 m^i 111 n flu·— ml ϋ· 一"~^ ^^Ί ί (請先閲讀背面之注意事項再填寫本頁) 然而，當使用不含諸如紡織或非紡織玻璃織物等強化 物之絕緣體用於層間絕緣時，所製層積物更易因聯結絕緣 層之加熱過程而剝落或產生空隙。 此種現象於多層電路板中形成通孔或於不含諸如紡織 或非紡織玻璃織物等強化物之層中形成許多通孔時特別容 易發生。 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐〉 經濟部中央標準局員工消費合作社印策 A7 B7 五、發明説明（3 ) - 發明概述 本發明目的是提供一種多層印刷電路板’其防止層積 物因電路板之加熱過程而剝落，且具有高度絕緣及通孔電 聯之可信度，及一種製造該多層印刷電路板之方法。 本發明提供一種多層印刷電路板’其包含多個層間絕 緣層，多個含有強化物之絕緣基板，於該絕緣基板表面上 形成之電路，及於至少兩層電路間電聯之通孔，其中該通 孔貫通兩層絕緣基板及放置於中間之層間絕緣層，該層間 絕緣層係不含強化物之層，另一個特徵爲該絕緣層之B -階樹脂流動低於1 %，且該層間絕緣層之玻璃化溫度及與 彼相鄰之絕緣基板者間之差異不大於6 0 °C。 - ______ 本發明亦提供一種製造多層印刷電路板之方法，其包 括藉於壓力下加熱層積B階層間絕緣層及具有於含強化物 之絕緣基板上形成之電路之絕緣電路板，並於兩層或多層 電路間形成電聯用之通孔，其中該通孔貫穿兩層絕緣基板 及置於其間之層間絕緣板，該層間絕緣板爲不含強化物之 絕緣層’另一個特徵是該絕緣層之B階樹脂流動低於1 % ’且該層間絕緣層之玻璃化溫度和與彼相鄰之絕緣基板者 間之差異不大於6 0 °C。 附圖簡述 圖1係說明本發明結構特色之剖面圖示。 圖2 A至2 C係說明本發明用圖實例之剖面圖示。 圖3係顯示進行本發明之模式的剖面圖示。 本紙張尺度適用中國國家標率（CNS ) A4規格（210 X 297公釐） (請先聞讀背面之注意事項再填寫本頁)
—6 — A7 B7 五、發明説明（4 ) , 圖4 A及4 B係說明本發明方法之剖面圖示。 圖5 A至5 C係顯示另—種本發明施行模式之剖面圖 示。 (請先閲讀背面之注意事項再填寫本頁) 圖6 A至6 G係說明本發明結構之片斷剖視圖。 圖7係說明本發明實例中之方法的剖視圖。 圖8 A至8 E係說明本發明實例之方法中之個別步驟 的剖視圖。 圖9 A至9 D係說明另一個本發明實例方法中之個別 步驟的剖視圖。 圖10爲顯示另一個本發明實例之剖視圖。 圖1 1 A至1 1 D係說明先前問題之剖視圖。 圖1 2 A至1 2 G係說明本發明製法實例之剖視圖。 圖1 3 A至1 3 G係說明另一個本發明製法實例之剖 視圖。 圖1 4 A至1 4 D係說明另一個本發明製法實例之剖 視圖。 經濟部中央梂準局貝工消費合作社印裝 較佳實例之描述 本發明多層印刷電路板包含多個層間絕緣層，多個含 強化材料且交替層積之絕緣基板，於該絕緣基板表面上形 成之電路，及於兩層或多層電路板製造電聯之通孔，其中 該通孔貫穿兩層絕緣基板及於其間形成之層間絕緣層，該 層間絕緣層係不含強化物之絕緣層，另一個特徵爲該絕緣 層之B階樹脂流低於1 %，而層間絕緣層之玻璃化溫度和 一 7 — 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 經濟部中央標準局員工消費合作社印製 A7 __B7_ 五、發明説明（5 ) - 與彼相鄰之絕緣基板者間之差異不大於6 0°C。 至於本發明所用之層間絕緣層及聯結絕緣基板，檢視 此類材料之玻璃化溫度，選擇具有上述玻璃化點差異（不 大於6 0°C)者，並用於聯結層積。玻璃化點之差異較佳 不大於4 0 °C。 至於該層間絕緣層及絕緣基板，亦期望最高玻璃化點 者與最低玻璃化點者間之玻璃化點差異不大於3 0°C。 因爲層間絕緣層不含強化纖維，故期望本發明所用之 絕緣基板包含浸漬有諸如環氧樹脂，聚醯亞胺樹脂等適當 樹脂之諸如玻璃布，玻璃紙，玻璃短纖維等強化纖維以抑 制因加工過程中之加熱操作所致之尺寸變化❶ 若於層間絕緣層中使用聚合環氧型粘著膜A S -3 0 0 0 (商標 ’ Hitachi Chemical Co·, Ltd·所售）， 因爲該絕緣體之玻璃化溫度爲1 〇 5 - 1 3 0°C，可用於 與該個別絕緣層相鄰之絕緣基板之材料係玻璃化點7 0 — 1 6 5°C者。該材料實例有聚合聚醯亞胺粘著膜A S _ 3 0 0 0 (上述者），經環氧樹脂浸漬之預浸漬體GEA —6 7 9 (商標 ’ Hitachi Chemical Co.，Ltd.所售）及 耐熱性熱固性B T樹脂（含有充作基本組份之三嗪組份及 雙馬來醯亞胺組份）—型預浸漬體GHPL — 8 3 0 (商 標，Mitsubishi Gas Chemical Co·, Ltd.所售）。 若使用層間絕緣層所用之環氧阻焊劑C C R - 5 0 6 (上述者），因爲此絕緣材料之玻璃化點爲1 ο Οι 1 5 °C ， 可用 於聯結 絕緣層 之材料 係玻璃 化點爲 5 5 — 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 -8 — A7 B7 五、發明説明（6 ) - 160°C者，諸如環氧阻焊劑CCR—506 (上述者） ’聚合聚醢亞胺型粘著膜AS — 3000 (上述者），經 環氧樹脂浸漬之預浸漬體GEA-67(上述者）等。 當層間絕緣層及絕緣基板兩者皆使用相同系統絕緣材 料時，僅能將樹脂液形式之該材料施加於絕緣電路板表面 。此情況下，需同時滿足控制塗層厚度且減低塗層厚度之 需求，故涉及製程之技術困難及複雜性。 此種塗層厚度及其減低之控制中，可使用一般用於製 造電路板之阻焊墨，所用之墨種類可視上述玻璃化點範圍 適當地選擇。 更佳樹脂液施加於載膜上並乾燥成粘著膜，使該層可 於B階狀態下使用。 至於不含諸如紡織或非紡織玻璃織物等強化物之該層 間絕緣層之性質，期望該層之B階樹脂流低於1 %，而該 層於3 0 °C下之B —階粘彈性介於2，0 0 0 — 5，OOOMPa間，而於模塑溫度下低於lOMPa。 經濟部中央標準局貝工消费合作社印11 (請先閲讀背面之注意事項再填寫本頁} 滿足此類需求之層狀材料包括聚合環氧膜，聚醯亞胺 膜及環氧阻焊劑膜。可使用之B階狀態膜實例有市售品 AS — 3000 (聚合環氧粘著膜）及AS-2250及 2210 (聚醯亞胺型粘著膜，上述二者）。 至於聚醯亞胺型粘著膜材料，可使用包含4 0 — 7 0 重量％之具有下式（1 )之結構的聚醯亞胺，1 4_4 5 重量％之雙馬來醯亞胺反應產物及1 5 - 4 5重量％之下 式環氧樹脂之熱固性樹脂： 本紙张尺度適用中國國家標準（CNS > A4規格（210X297公釐） -9 - 五、發明説明（ Α7 Β7
其中Ar爲下式（2)或（3)之基團，式（2)基團含 量爲1 0_9 8莫耳％且式（3 )基團含量爲9 0 — 5莫 耳％ ; (請先閲讀背面之注意事項再填寫本頁)
V
(2) 其中 Z 表一C ( = 〇）一，一 S02- ，_0_，一 S-，一(C Η 2 ) m—，— NH— C ( = 0)—， —C ( C H 3 ) 2— > — C ( C F 3 ) 2—，— C ( = 0 )— 〇 —或鍵結；n及m各爲1或較大之整數；Z可彼此相同 或相異，且各苯環之各氫可經適當取代基取代； 經濟部中央標準局貝工消費合作社印製
(3) 其中Ri，R2，R3及R4各表氫，CP4烷基或烷氧基 其中至少兩者爲烷基或烷氧基；且X表示—CH2_， C ( C Η 3 ) 2 — ’ ， — S 0 2 ~ ， — C ( = 〇） 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） 10 - 經濟部中央橾準局負工消费合作社印製 A7 _B7__ 五、發明説明（8 ) - 或- NH-C ( = 0) _。 如圖1所示，製造諸如上述者等多層印刷電路板時’ 選擇多個B階層間絕緣層1及絕緣基板2 1 ’使聯結絕緣 層間之玻璃化點差異不超過6 0 °C ’而該層間絕緣層及具 有於絕緣基板上形成之電路2 2之絕緣電路板2於壓力下 加熱而層積，隨後形成製造兩或多層電路板間之電聯的通 孔。該通孔貫穿兩層該絕緣基板，及置於其間之層間絕緣 層。該層間絕緣層係不含諸如紡織或非紡織玻璃織物等強 化物之絕緣層。而且，該絕緣層之B階樹脂流動低於1 % ，而絕緣層和與彼相鄰之絕緣基板間之玻璃化點差異不大 於 6 0 °C。 -該多層印刷電路板亦可依下列方法（a ) —（ d )製 造。 方法（a ) 首先，於包含含有強化纖維之銅覆膜絕緣基板上欲形 成電路之零件上提供抗蝕刻劑，諸如圖1 2 A所示，構成 如圖1 2 B所示之絕緣電路板。製備至少兩片絕緣電路板 。於該絕緣電路板間放置呈B階狀態且不含強化纖維之層 間絕緣層，其中B階樹脂流動低於1 %，而此層與聯結絕 緣基板間之玻璃化點差異不大於60 °C (圖12C)。此 種絕緣電路板及絕緣層如圓1 2D所示般地於壓力下加熱 層積，於積合多層層積物之整體表面上提供阻焊劑，如圖 1 2 E所示。於需電聯之部分鑽孔，如圖1 2 F所示，並 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） lili ^^^1 m· HI ^^^1 一 ^ (請先閱讀背面之注意事項再填寫本頁) -11 - 經濟部中央標準局貝工消費合作社印製 A7 ___B7_ 五、發明説明（9 ) -
藉無電電鍍於該孔內部形成導體層，藉以製得如圖1 2 G 所示之多層電路板。往下通達必要聯結部分之孔的形成可 藉往下趨動旋轉鑽孔器達欲聯結層之深度，於此停止鑽孔 器之進一步前進，並使其回歸原始位置而達成。 方法（b ) 構成由含強化纖維之銅覆膜絕緣基板所組成之層積板 最外層之絕緣電路板之最外層不進行電路加工，諸如圖 1 3 A所示，於欲變成電路之部分形成抗蝕刻劑。蝕除不 必要之銅箔，製得如圖13B所示之絕緣板。製備至少兩 個該電路板。至少於此電路板間放置B階狀態之層間絕緣 層，另一特徵爲B階樹脂流動低於1 %，而聯結絕緣層間 玻璃化點差異不大於60°C(圖13C)，該電路板及絕 緣層藉於壓力下加熱而層積，如圖1_3 D所示。於所得層 積物中形成所需聯結深度之孔，如圖1 3 E所示。藉無電 電鍍形成導體層，如圖1 3 F所示。於最外層銅覆膜表面 上形成抗蝕刻劑，並如圖1 3 G所示般地蝕除不必要之銅 〇 方法（C ) 由含強化纖維之銅覆膜絕緣基板所構成之層積板之適 當部分（形成電路）形成抗蝕刻劑，蝕除不必要之銅箱， 形成絕緣電路板。製備一對該絕緣電路板。於該絕緣電路 板間夾入B階層間絕緣層，其特徵爲B階樹脂流動低於1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ~ -12 - m mi —^n ml 一80 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 物563 A7 __B7 五、發明説明（i〇) · %，聯結之絕緣層間之玻璃化點差異不大於6 0°C，而此 層不含強化纖維。此種電路板及絕緣層於壓力下加熱層積 ，於層積物中形成孔，藉無電電鍍形成導體層，製得層間 電路板。製備至少兩片該層間電路板，於該層間電路板間 放置B階層間絕緣層，其B階樹脂流動低於1 %，而聯結 絕緣層間玻璃化點差異不大於6 0 °C，且不含強化纖維。 此種電路板及絕緣層於加壓下加熱層積，於層積物表面上 形成電鍍之阻焊劑，於層積物中鑽孔，再藉無電電鏟形成 導體層。 方法（d ) 依上述方法（c )製造諸如圖1 4A所示之層間電路 板兩片。於該電路板間放置B階層間絕緣層，其B階樹脂 流動低於1 %，而聯結絕緣層間玻璃化點差異不大於 60 °C，且不含強化纖維，如圖1 4B所示。其藉於壓力 下加熱而層積，如圖1 4 C所示，於層積物中鑽出深達需 電聯部分之孔。隨後，如圖1 4 D所示，藉無電電鍍形成 導體層，於最外層中形成電路形狀之抗蝕刻劑》 該多層電路板中層間絕緣層1或絕緣基板21中至少 —者中形成罩蓋稍將裝置之半導體晶體所用之孔穴4，如 圖2 A所示，提供晶片載體用之多層電路板。 使用習用方法形成該孔穴。 較佳連續放大孔穴大小，由最接近欲放置半導體晶片 之位置，如圖2 B所示，與稍後欲安置之半導體晶片電聯 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X 297公釐) ^装------訂------^ (請先閱讀背面之注意事項再填寫本頁) -13 - 經濟部中央標準局員工消費合作社印製 A7 __B7_ _ 五、發明説明（11 ) - 之終端位於各孔穴所曝露之層間絕緣層或半導體基板表面 上形成之電路中，藉而提供具有多數電聯點之晶片載體。 與如圖2 C所示之通孔般形成之孔穴開口 4 2者接近 之散熱座5可提供具有高熱輻射效率之晶片載體。 此散熱座設計成由承載半導體晶片之載體部分5 1及 位於該載體部分圍且厚度小於圖3所示之載體部分之邊緣 5 2所組成。散熱座之載體部分固定於在層間絕緣層或絕 緣基板中之最外層者中形成之開口中，該開口基本上同於 散熱座該載體部分之大小。上方形成電路之絕緣基板置於 該散熱座上，於加壓下加熱層積，隨後形成電聯兩層或多 層電路之通孔。藉而同時完成散熱座及晶片載體層積物槽 板之附著。 散熱座之粘著強度可藉於至少欲附著於絕緣層之散熱 座之邊緣部分5 2之表面上形成適當之不均勻而增加。 至於晶片載體之層積物槽板，於層間絕緣層或絕緣基 板中至少一者上形成設計充作罩蓋稍後放置之半導體晶片 所用之孔穴之孔，依平面面板/保護膜/B階層間絕緣層 和具電路之絕緣基板之組合物/緩衝材料/模製品（具有 大小同於孔穴之孔）之/平面面板之次序連續堆疊層積膜 ’於加壓下加熱層積，如圖4 A所示。 同時附著散熱座和晶片載體層積物槽板時，層積膜以 平面面板/緩衝材料/低熔點且於層積加熱溫度下高流動 性之塑膜（例如聚乙烯膜）/高熔點且於層積加熱溫度下 可撓之保護膜/ B階層間絕緣層和具電路之絕緣基板之組 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---------------訂------ί (請先閱讀背面之注意事項再填寫本頁) -14 - 經濟部中央橾準局員工消費合作社印製 A7 B7 五、發明説明（12 ) - 合物/緩衝材料/具有大小同於孔穴之孔之模製品/平面 面板之次序放置。 該晶片載體中，與其他電路板電聯之終端位於其中一 面’安置半導體晶片之開口位於同一面或反面。 使用多個銷充作與其他線路板電聯之充端（如圖5 A 所示）時，提供銷柵行列封包物。藉焊劑球形成電聯用之 陸塊充作與其他電路板電聯之終端時，如圖5 B所示，提 供球柵行列。 亦可形成晶片連晶片之電路板或多晶片模組，其係組 合該行列，如圖5 C所示。 本發明者發現當層間絕緣層不含諸如紡織或非紡織玻 璃織物時，聯結絕緣基板間易因加熱過程而致層狀剝落或 形成空隙，此現象於穿軋多層電路板形成通孔或於不含諸 如紡織或非紡織玻璃織物等強化物之層中形成大量通孔時 ’特別容易發生。至於此種現象之誘導機構，本發明者已 得到下列知識。 若該層間絕緣間和聯結絕緣基板間之玻璃化點差異超 過6 0°C，當層積物於熱熟化後冷卻時，高玻璃化點材料 充分固化，而低玻璃化點材料未喪失流動性，且強制隨溫 度之降低而收縮。結果，於層積物中累積大量應力，可能 於通孔密列時造成層間絕緣層之破裂。 詳言之，具上述結構之多層電路板具下列不期望之現 象，如圖1 1所示》 (1 ) 基板於厚度方向之移動受限於通孔（圖1 1 本紙張尺度適用中國國家橾準（CNS ) A4規格（2丨0X297公釐） (請先閲讀背面之注意事項再填寫本頁)
T -15 - 經濟部中央標準局員工消費合作杜印製 A7 _B7 五、發明説明（13 ) . A )。 (2 ) 因有此種限制，當層積物加熱時，整體絕緣 層潤脹形成由通孔定界之鼓（圖11B)。 (3 ) 冷卻時，該鼓狀物僅收縮至可保持於高玻璃 化點材料之玻璃化溫度之形狀（圖11C)。 (4 ) 高玻璃化點材料即使於溫度降低至低於高玻 璃化點材料之玻璃化點時仍保持原始形狀，但因高玻璃化 點材料已固化，故該兩種不同材料中累積大量應力。 (5 ) 該大量應力造成剝落且形成空隙。 基於上述揭示達成本發明，特別是當層間絕緣層玻璃 化點及聯結絕緣基板者間之差異不大於6 0°C時，不會產 生造成層狀剝落或形成空隙之大量應力。差異愈小，則期 望愈高。該差異不大於4 0°C更佳。 若爲使用多個層間絕緣間和絕緣基板製造之多層電路 板，則期望不僅聯結絕緣層間之玻璃化點差異不大於 6 0°C ’而電路板各單元中所用之絕緣層間之玻璃化點差 異亦然，不大於4 0 °C更佳。 設定不含諸如紡織或非紡織玻璃織物等強化物之層間 絕緣層之B階樹脂流動，可確定所需層厚。而且，當該絕 緣層用於具孔空之晶片載體時，可使樹脂滲入孔穴中之情 況減至最少。此外，設定該絕緣層於3 0°C下之粘彈性介 於2 ’ 0〇〇 — 5 ，OOOMPa間，可增進加工法中該 層之操作品質，而設定模塑溫度下之該粘彈性於低於1 〇 MP a之範圍時，可確定該層積物具有足以將電路導體包 本紙張尺度適用中國國家標準（CNS )八4規格（210X297公釐) --------^ 装-- (請先閱讀背面之注意事項再填寫本頁) 訂 -16 - 經濟部中央標準局員工消費合作社印製 A7 ___________B7_____ 五、發明説明（14 ) . 埋於該層中之模塑性。 實施例1 此例參照附圖6 — 8說;明。 玻璃化點約1 7 〇°c且厚〇 . 4mm之BT樹脂型單 面銅覆膜層積物CCH — HL 830 (商標， Mitsubishi Gas Chemical c〇.，Ltd.所售）無銅箔之面 點狀鑲面至0 . 2mm之深度，製得具有中空之第一片絕 緣基板71 ，諸如圖6A所示者。 (2) 玻璃化點約17〇 °c且厚0. 05mm之聚 醯亞胺型粘著膜A S ~ 2 2 5 0 (商標，Hitachi Chemical Co·，Ltd·所售）中提供大於第一片絕緣基板之 點狀鑲面操作部分之開口 7 2 3，製得第一層層間絕緣層 72 ’諸如圖6 B所示者。 (3) BT樹脂型單面銅覆膜層積物CCii_HL 8 3 0 (商標 ’ Mitsubishi Gas Chemical Co.，Ltd. 所售）中提供大小同於第一層間絕緣層之開口的開口 7 3 3，於次一步驟層積第三絕緣基板時欲曝露之部分提 供藉電路聯結與半導體晶片之電聯之終端7 3 1 ，於非曝 需部分提供內層電路7 3 2，製備第二絕緣基板7 3 ，諸 如圖6 C所示者。 (4) 於〇_ 075mm厚之聚醯亞胺型粘著膜 AS — 2 2 5 0 (上述者）中提供大小同於第二絕緣基板 之開口之開口 7 4 3 ，製得第二層間絕緣層7 4 ,諸如圖 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐) ' ~ -17 - (請先閲讀背面之注意事項再填寫本頁)
A7 B7 經濟部中央標準局貝工消費合作社印掣 五、' 發明説明（ 15 ) 一 1 1 6 D 所 示 者 0 1 1 I ( 5 ) 於 0 4 m m 厚 B T 樹 脂 型 單 面 銅 覆 膜 層 積 1 物 C C Η 一 Η L 8 3 0 ( 上 述 者 ) 中 提 供 大 於 第 三 絕 緣 1 請 1 基 板 中 開 □ 之 開 P 7 5 3 f 製 得 第 絕 緣 基 板 7 5 諸 如 先 閱 I 1 I 圖 6 E 所 示 者 〇 背 | 於 之 1 ( 6 ) 0 1 m m 厚 聚 醯 亞 胺 型 粘 著 膜 A S — 注 意 1 I 2 2 5 0 ( 上 述 者 ) 中 提 供 大 小 同 於 第 三 絕 緣 基 板 中 開 □ 事 項 再 1 1 人 之 開 □ 7 6 3 製 得 第 三 層 間 絕 緣 基 板 7 6 諸 如 圖 6 F 填 % 本 I 所 示 者 0 頁 '— 1 1 ( 7 ) 0 2 m m 厚 B T 樹 脂， 型 單 面 銅 覆 膜 層 積 物 1 1 C C Η 一 Η L 8 3 0 ( 上 述 者 ) 充 作 第 四 絕 緣 基 板 7 7 1 1 » 如 圖 6 G 所 示 〇 訂 I ( 8 ) 上 述 ( 1 ) — ( 7 ) 所 得 之 料 層 依 序 堆 疊 1 I 於 2 0 k g f / C m 2 ’ 1 8 0 °C 及] L 8 0分鐘之條件下 1 1 | 層 積 〇 層 積 物 結 構 爲 平 面 面 板 8 1 / 保 護 膜 8 2 / ( 1 1 丄 ) — ( 7 ) 之 結 構 8 3 / 緩 衝 材 料 8 4 / 具 有 大 小 同 於 孔 1 穴 之 開 P 的 模 製 品 / 平 面 面 板 8 6 如 圖 7 所 示 0 1 1 ( 9 ) 層 積 物 模 塑 後 形 成 通 孔 ( 圖 8 A ) 並 於 該 Γ 通 孔 內 牆 上 及 層 積 物 表 面 進 行 4πτ. m 電 電 鍍 ( 圖 8 B ) ， 隨 後 1 I 形 成 電 路 外 層 ( hs«rj 圖 8 C ) 〇 形 成 孔 穴 時 於 相 同 位 置 形 成 1 1 I 大 小 同 於 第 三 絕 緣 基 板 之 開 □ 之 後 於 對 應 於 第 四 絕 緣 基 1 1 板 之 部 分 藉 終 端 磨 機 進 — 步 形 成 開 □ ( rm 圖 8 D ) 〇 最 後 » 1 於 通 孔 中 固 定 多 個 銷 構 成 具 有 孔 穴 之 銷 栅 行 列 〇 1 1 1 1 本紙張尺度逋用中國國家標準（CNS ) A4说格（210 X 297公釐） 經濟部中央標準局員工消費合作社印裂 A7 _____B7_ 五、發明説明（16 ) - 實施例2 (1) 玻璃化點約120 °C且厚〇. 2mm之浸漬 環氧樹脂之銅覆膜玻璃布層積物MCL—E-67(商標 ，Hitachi Chemicl Co., Ltd.所售）充作第一片絕緣基 板。 (2) 玻璃化點約120 °C且厚0. 〇5mm且具 有界定孔穴之開口的聚合環氧粘著膜AS — 3 0 0 0 (上 述者）充作層間絕緣層。 (3) 0. 4mm厚之浸有環氧樹脂之銅覆膜玻璃 布層積物MCL—E-67(上述者）具有大小同於第一 片層間絕緣層之開口，而當層積第三片絕緣基板時曝露之 部分則具有藉電路聯結與半導體晶片聯結之終端，內層電 路位於非曝露區，製得第二片絕緣基板。 (4) 於0. 05mm厚聚合環氧粘著膜AS— 3 0 0 0 (上述者）中提供大於第二片絕緣基板之開口的 開口，製得第二片層間絕緣層。 (5) 於0. 4m厚浸有環氧樹脂之銅覆膜玻璃布 層積物MCL — E — 6 7 (上述者）中提供大小同於第二 片層間絕緣層之開口，而於與第四片絕緣積板層積的曝露 之部分提供藉電路聯結而與半導體晶片聯結之終端，內層 電路位於非曝露部分，製得第三絕緣基板。 (6 ) 於〇. 〇5mm厚聚合環氧粘著膜AS — 3 0 0 0中提供大於第三片基板開口之開口，製得第三片 層間絕緣層。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---------{装-- (請先閱讀背面之注意事項再填寫本頁)
.1T -19 - 經濟部中央標準局貝工消費合作社印製 A7 ________B7 五、發明説明（17 ) . (7) 於0. 4mm厚之浸有環氧樹脂之銅覆膜玻 璃布層積物MC L — E _ 6 7中提供大小同於第三片層間 絕緣層之開口，製得第四片絕緣基板。 (8) 於〇. 〇5m厚之聚合環氧粘著膜AS— 3 0 0 〇中提供大小同於第四片絕緣基板中開口之開口， 製備第四片層間絕緣層。 (9) 製備0_ 4mm厚之浸有環氧樹脂之銅覆膜 玻璃布層積物MC L — E - 6 7充作第五片絕緣基板》 (10) 上述（1)一（9)所得之層依序堆疊並 於40kgf/cm2，175°C及90分鐘條件下加壓 加熱層積。該層積物，如圖7所示，具下列結構：平面面 板81/保護膜82/(1)-（9)之結構83/緩衝 材料8 4/具有界定孔穴之開口的模製品8 5 /平面面板 8 6 〇 - (11) 層積物模塑後，形成通孔（圖9A)，其 內牆及層積物表面進行無電電鍍（圖9B)，操作包含聯 結緩衝材料之焊劑球所用之陸塊之外層電路（圖9 C)， 於相同部分形成大小同於第四絕緣基板中之開口的開口， 而於對應形成孔穴用之第五片絕緣基板之部分藉終端磨機 形成開□(圖9 D)，隨後施加阻焊劑並乾燥成球栅行列 實施例3 實例1中，提供通孔而非第一片基板中之點狀襯片操 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ' 批衣 ，1T------1 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明（18 ) . 作部位’製備具有邊緣之散熱器，諸如圖3所示者。於同 於實例1之條件下層積該層，不同處係層積物結構爲：平 面面板/緩衝材料/聚乙烯膜/聚醯亞胺膜/(1)_( 7).之結構+散熱器/緩衝物/具有界定孔穴之開口的模 製品/平面面板，構成銷柵行列。 實施例4 (1) 玻璃化點約120 °C且厚〇. 2mm之浸漬 環氧樹脂之銅覆膜玻璃布層積物MCL-E — 67 (上述 者）充作第一片絕緣基板。 (2) 於玻璃化點約120 °C且厚〇. 〇5mm之 聚合環氧粘著膜AS — 3000 (上述者）具有界定孔穴 之開口以製備第一片層間絕緣層。 (3) 兩片0· 1mm厚浸環氧樹脂之銅覆膜玻璃 布層積物MCL — E — 6 7(上述者），各具有內層電路 且形成通孔，於其間夾入玻璃化點約1 2 0 °C且厚0 . 1 mm之環氧樹脂預浸漬體GEA - 6 7 9 (上述者）而層 積。於層積物中形成大小同於第一片層間絕緣層中開口之 開口。於與第三片絕緣基板層積時曝露之部分提供藉電路 聯結而與半導體晶片聯結之終端，於非曝露區提供內層電 路製得第二層絕緣基板。 (4) 於〇. 05mm厚聚合環氧粘著膜AS— 3 0 0 0中形成大於第二絕緣基板開口之開□，製備第二 片層間絕緣層。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) ,¾ 經濟部中央梂準局員工消费合作社印製 A7 ________B7_ _ 五、發明説明（19 ) - (5 ) 玻璃化點約1 1 0 °C之環氧阻焊劑施加於兩 片0. 1mm厚預漬環氧樹脂之銅覆膜玻璃布層積物 MCL — E — 67，其各具有內層內路及形成之通孔，且 層積之。於層積物中形成大小同於第二片層間絕緣層之開 口。於與第四層絕緣基板層積時曝露之部分提供藉電路聯 結而聯接於半導體晶片之終端，內層電路提供於非曝露區 ’製得第三層絕緣基板。 (6) 於〇. 05m厚聚合環氧粘著膜AS— 3 0 〇 〇中形成大於第三層絕緣基板中之開口的開口，製 得第三層間絕緣層。 (7) 於0. 4m厚浸漬環氧樹脂之銅覆膜玻璃布 層積物MCL — E — 6 7中形成大小同於第三層間絕緣層 之開口，製得第四層絕緣基板。 (8) 於0. 05m厚聚合環氧粘著膜AS— 3 0 0 0中形成大小同於第四層絕緣基板之開口，製得第 四層間絕緣層。 (9) 0. 4mm厚之浸漬環氧樹脂之玻璃布層積 物MCL — E — 6 7製成第五層絕緣基板。 (10) 上述（1)-(9)所，得之料層依序堆疊 並於40kg f/cm2，1 75°C及9 0分鐘條件下層 積。層積物結構爲：平面面板8 1/保護膜8 2/ ( 1 ) —(9 )之結構8 3/緩衝物8 4 /具有大小同於孔穴之 開口之模製品8 5 /平面面板8 6 ，如圖7所示。 (11) 層積物模塑後，層積物鑽出通孔，於孔內 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） --------人-策-- (請先閱讀背面之注意事項再填寫本頁) 訂 -22 - 經濟部中央樣準局員工消費合作社印策 ^^'S563 A7 B7 五、發明説明（20 ) - 壁及層積物表面無電電鍍，之後電鍍，鑽出大小同於第四 層絕緣基板相同部分之開口的開口，並於對應於第五層絕 緣基板形成孔穴之部分藉終端磨機形成開口，提供諸如圖 10所示之晶片載體用之多層電路板。 對照例1 藉實例1方法製造多層電路板，不同處第二層間絕緣 層使用玻璃化點1 Ο Ο — 1 1 5°C之環氧阻焊墨C CR — 5 0 6 (商標，Asahi Chemical Laboratory, Ltd.所售 )。 對照例2 藉實例2方法製造多層電路板，不同處係第一，第二 及第三層絕緣基板中使用浸漬聚醯亞胺樹脂之銅覆膜玻璃 布層積物 MC L — I — 6 7 1 (商標，Hitachi Chemical Co.，Ltd.所售），而第一，第二及第三層間絕緣層使用 玻璃化點約22 0°C之聚合環氧粘著膜AS — 3 0 0 0 ( 上述者）。 所製之多層電路板不會層狀剝落及於原始狀態形成空 隙’但於2 6 0 °C下進行之2分鐘焊劑流動試驗中，對照 例電路板中許多部分剝落且形成空隙，而本發明實例之電 路板則未發現該剝落及空隙形成。 如前述者，本發明提供一種對因電路板加熱過程而剝 落及形成空隙具有優越抑制效果，亦具優越之絕緣可靠度 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X 297公釐） --------A 装 II (請先閲讀背面之注意事項再填寫本買) 訂 -23 - 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明（21 ) - 及通孔之聯結可靠度之多層印刷電路板，及製造該電路板 之方法。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） ---------·< 策------訂------ί (請先閱讀背面之注意事項再填寫本頁) -24 -

Claims (1)

  1. 六、申請專利範圍 - 1 . 一種多層印刷電路板，其包含多個層間絕緣層’ 多個含有強化物之絕緣基板，於該絕緣基板表面上形成之 電路，及於至少兩層電路間電聯之通孔’其中該通孔貫穿 兩層絕緣基板及放置於中間之層間絕緣層’該層間絕緣層 係不含強化物之層；B -階樹脂流動低於1 % ’且各層間 絕緣層之玻璃化溫度及與彼相鄰之絕緣基板者間之差異不 大於6 0 °C。 2.如申請專利範圍第1項之多層印刷電路板，其中 層間絕緣層於30 °C下之B階牯彈性介於2 ’ 0 0 0 — 5，OOOMPa間，而於模塑溫度下低於lOMPa。 3 .如申請專利範圍第1項之多層印刷電路板，於一 或多層層間絕緣層或絕緣基板中形成罩蓋稍後欲安置之半 導體晶片所用之孔穴。 經濟部中央標準局貝工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 4 .如申請專利範圍第1項之多層印刷電路板，其中 孔穴大小由最接近安置半導體晶片之位置之層間絕緣層或 絕緣基板中者開如連續放大，而於曝露於各孔穴之層間絕 緣層或絕緣基板表面上形成之電路中提供與稍後欲安置之 半導體晶片電聯之終端。 5. 如申請專利範圍第4項之多層印刷電路板，其中 該孔穴爲通孔，而提供散熱座閉塞各通孔之其中一開口。 6. 如申請專利範圍第3項之多層印刷電路板，其中 與其上電路板電聯之終端位於電路板之單面上，而於電路 板同一面或反面上形成安置半導體晶片所用之開口。 7. 如申請專利範圍第6項之多層印刷電路板，其中 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -25 - 經濟部中央標準局貝工消费合作社印策 A8 B8 C8 D8 ^、申請專利把圍 與其他電路板電聯之終端爲銷。 8 .如申請專利範圍第6項之多層印刷電路板，其中 與其他電路板電聯之終端爲設計成藉焊劑球電聯之陸塊。 9 . 一種製造多層印刷電路板之方法，其包括在於含 強化纖維之絕緣基板上形成電路之每個聯結絕緣電路板間 放置層間絕緣層，該層間絕緣層爲B階，B階樹脂流動低 於1 %，而聯結絕緣層間之玻璃化點差異不大於6 0°C， 且不含強化纖維；於加壓加熱下層積，形成於兩或多層電 路間電聯之通孔。 1 0 . —種製造多層印刷電路板之方法，其包括於含 強化纖維之銅覆膜絕緣基板層積物上欲形成電路之部分形 成抗蝕刻劑，蝕除不必要之銅箔製得絕緣電路板，製備至 少兩片該絕緣電路板，層間絕緣層置於該絕緣電路板間， 該層間絕緣層爲B階，B階樹脂流動低於1 %，而聯 結絕緣層間之玻璃化點差異不大於6 0°C，且不含強化纖 維；於加壓加熱下層積，於所得層積物之整體表面上提供 抗鍍劑，層積物鑽孔達聯結所需深度形成孔，並藉無電電 鍍形成導體層。 1 1 · 一種製造多層印刷電路板之方法，其包括於含 強化纖維之銅覆膜絕緣基板層積物上欲形成電路之部分形 成抗蝕刻劑’蝕除不必要之銅箔製得絕緣電路板，製備至 少兩片該絕緣電路板，形成最外層之絕緣電路板之最外層 表面無電路加工，層間絕緣層置於該絕緣電路板間， 該層間絕緣層爲B階，B階樹脂流動低於1 %，而聯 本紙張尺纽用中關家標準（CMS > A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 荩· 訂 -26 - ABCD 六、申請專利範圍 - 結絕緣層間之玻璃化點差異不大於6 0°C，且不含強化纖 維；於加壓加熱下層積，層積物鑽孔達聯結所需深度形成 孔，並藉無電電鍍形成電鍍導體層，於最外層銅表面上形 成抗蝕刻劑，並蝕除不必要之銅。 1 2 . —種製造多層印刷電路板之方法，其包括於含 強化纖維之銅覆膜絕緣基板層積物上欲形成電路之部分形 成抗蝕刻劑，蝕除不必要之銅箔製得絕緣電路板，製備至 少兩片該絕緣電路板，層間絕緣層置於該絕緣電路板間， 該層間絕緣層爲B階，B階樹脂流動低於1 %，而聯 結絕緣層間之玻璃化點差異不大於6 0°C，且不含強化纖 維；於加壓加熱下層積，層積物鑽孔，並藉無電電鍍形成 電銨導體層，製得中間電路板，製備至少兩片該中間電路 板， 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 層間絕緣層置於該中間電路板間，該層間絕緣層爲B 階，B階樹脂流動低於1%，而聯結絕緣層間之玻璃化點 差異不大於6 0°C，且不含強化纖維：於加壓加熱下層積 ’於所得層積物之整體表面上提供抗蝕刻劑，層積物鑽孔 達聯結所需部分形成孔，並藉無電電鍍形成電鍍導體·層。 1 3 . —種製造多層印刷電路板之方法，其包括於含 強化纖維之銅覆膜絕緣基板層積物之一面上欲形成電路之 部分形成抗蝕刻劑，另一面整體表面皆形成抗蝕刻劑，蝕 除內層面上不必要之銅箔製得絕緣電路板，製備一對該絕 緣電路板，層間絕緣層置於該絕緣電路板間， 該層間絕緣層爲B階，B階樹脂流動低於1 %，而聯 本紙张尺度適用中國國家標準（CNS ) Λ4規格（210X297公趁） -27 - 經濟部中央標準局負工消費合作社印$L Λ8 B8 C8 D8 六、申請專利範圍 結絕緣層間之玻璃化點差異不大於6 0°C，且不含強化纖 維；於加壓加熱下層積，層積物鑽孔達聯結所需部分形成 孔，並藉無電電鍍形成電鍍導體層，於內層面銅表面上之 電路形狀形成抗蝕刻劑，於外面銅表面上整體形成抗蝕刻 劑，蝕除包埋面上不必要之銅箔製得兩片中間電路板，層 間絕緣層置於該絕緣電路板間， 該層間絕緣層爲B階，B階樹脂流動低於1%，而聯 結絕緣層間之玻璃化點差異不大於6 0°C，且不含強化纖 維；於加壓加熱下層積，層積物鑽孔達聯結所需部分形成 孔，並藉無電電鍍形成電鍍導體層，於最外層形成電路形 狀之抗蝕刻劑，並蝕除不必要之銅。 1 4 .如申請專利範圍第9項之方法，其中B階層間 絕緣層及絕緣基板中，最高玻璃化點者與最低玻璃化點者 間之玻璃化點不大於3 0 °C。 1 5 .如申請專利範圍第9項之方法，其中層間絕緣 層於3 0°C下之B階粘彈性介於2，0 0 0_ 5 ，OOOMPa間，而於模塑溫度下低於lOMPa。 1 6 .如申請專利範圍第9項之方法，於至少一層間 絕緣層或絕緣基板形成罩蓋稍後欲安置之半導體晶片所用 之孔穴。 1 7 .如申請專利範圍第9項之方法，其中孔穴大小 由最接近安置半導體晶片之位置之層間絕緣層或絕緣基板 中者開如連續放大，而於曝露於各孔穴之層間絕緣層或絕 緣基板表面上形成之電路中提供與稍後欲安置之半導體晶 本紙悵尺度適用中國國家標隼（CNS ) Λ4規格（2丨0X297公釐） (請先間讀背面之注意事項再填寫本頁) 、-* -28 - 經濟部中央標準局貝工消费合作社印製 Λ8 B8 C8 D8 六、申請專利範圍 - 片電聯之終端。 1 8 .如申請專利範圍第1 7項之方法，其中該孔穴 爲通孔，而提供散熱座閉塞各通孔之其中一開口。 1 9 .如申請專利範圍第1 8項之方法，其特徵爲使 用具有承載部分及厚度小於該承載部分之邊緣之散熱座， 於層間絕緣層或絕緣基板之最外層者中形成大小基本上同 於承載部分之開口，裝置該散熱座承載部分於該開口中， 重疊放置B階層間絕緣層及於絕緣基板上形成電路之絕緣 電路板，加壓加熱層積，並形成電聯兩層或多層電路之通 孔。 2 0 .如申請專利範圍第1 〇項之多層印刷電路板， 其中B階層間絕緣層和絕緣基板中，最高玻璃化點者與最 低玻璃化點者間玻璃化點差異不大於3 0 °C。 2 1 .如申請專利範圍第1 〇項之方法，其中層間絕 緣層於3 0 °C下B階粘彈性介於2，0 0 0 — 5 ，0 0 0 MP a間，而於模塑溫度下低於1 OMP a。 2 2.如申請專利範圍第1 0項之方法，其中於B階 層間絕緣層或絕緣基板中至少一者中提供罩蓋稍後欲放置 之半導體晶片之孔穴。 23.如申請專利範圍第10項之方法，其中該孔穴 大小由最接近罩蓋稍後欲放置之半導體晶片之部分的層間 絕緣層或絕緣層中之一連續放大，於層間絕緣層或絕緣層 曝於各孔穴之表面上形成之電路中提供與稍後欲安置半導 體晶片電聯之終端。 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 -29 - 物563 D8 經濟部中央標準局員工消費合作社印製 六、 申請專利範園 1 I 2 4 如 串 請 專 利 範 圍 第 1 7 項 之 方 法 其 中 該 孔 穴 1 1 爲 通 孔 » 而 提 供 散 熱 座 閉 塞 各 通 孔 之 其 中 一開口 0 1 2 5 如 串 請 專 利 範 圍 第 2 4 項 之 方 法 其 特 徵 爲 使 X·—S 1 請 I 用 具 有 裝 置 半 導 體 riS. 晶 片 用 之 承 載 部 分 及 厚 度小於 該 承 載 部 閱 I 讀 1 分 之 邊 緣 之 散 熱 座 » 於 層 間 絕 緣 層 或 絕 緣 基板之 最 外 層 者 背 I 中 形 成 大 小 基 本 上 同 於 承 載 部 分 之 開 □ 裝置該 散 熱 座 承 之 注 音 1 1 事 1 載 部 分 於 該 開 □ 中 重 疊 放 置 B 階 層 間 絕 緣層及 於 絕 緣 基 項 再 1 填 JL 板 上 形 成 電 路 之 絕 緣 電 路 板 加 壓 加 熱 層 積 並 形 成 電 聯 寫 本 兩 層 或 多 層 電 路 之 通 孔 〇 頁 1 1 2 6 如 串 請 專 利 範 圍 第 1 1 項 之 多 層印刷 電 路 板 9 1 1 其 中 B 階 層 間 絕 緣 層 和 絕 緣 基 板 中 最 高 玻璃化 點 者 與 最 1 1 低 玻 璃 化 點 者 間 玻 璃 化 點 差 異 不 大 於 3 0 V 訂 | 2 7 如 串 請 專 利 範 圍 第 1 1 項 之 方 法 其 中 層 間 絕 1 I 緣 層 於 3 0 °c 下 B 階 粘 彈 性 介 於 2 0 0 0 - -5 0 0 0 1 1 I Μ P a 間 而 於 模 塑 溫 度 下 低 於 1 0 Μ Ρ a c 1 1 2 8 如 串 請 專 利 範 圍 第 1 1 項 之 方 法 其 中 於 B 階 1 層 間 絕 緣 層 或 絕 緣 基 板 中 至 少 一 者 中 提 供 罩蓋稍 後 欲 放 置 1 1 之 半 導 體 晶 片 之 孔 穴 0 1_ 2 9 如 串 請 專 利 範 圍 第 1 1 項 之 方 法 其 中 該 孔 穴 1 | 大 小 由 最 接 近 罩 蓋 稍 後 欲 放 置 之 半 導 體 Γ13Ζ. 晶 片之部 分 的 層 間 1 I 絕 緣 層 或 絕 緣 層 中 之 一 連 續 放 大 於 層 間 絕緣層 或 絕 緣 層 1 I 曝 於 各 孔 穴 之 表 面 上 形 成 之 電 路 中 提 供 與 稍後欲 安 置 半 導 1 體 lux· 晶 片 電 聯 之 終 端 〇 1 1 3 0 如 串 請 專 利 範 圍 第 2 9 項 之 方 法 其 中 該 孔 穴 1 1 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公廣） -30 - Λ8 B8 C8 D8 經濟部中央標準局負工消費合作社印裝 六、 申請專利範圍 一 1 | 爲 通 孔 ί 而 提 供 散 熱 座 閉 塞 各 通 孔 之 其 中 —* 開 □ 〇 1 1 3 1 如 申 請 專 利 範 圍 第 3 0 項 之 方 法 其 特 徵 爲 使 1 用 具 有 承 載 部 分 及 厚 度 小 於 該 承 載 部 分 之 邊 緣 之 散 熱 座 V 1 請 I 於 層 間 絕 緣 層 或 絕 緣 基 板 之 最 外 層 者 中 形 成 大 小 基 本 上 同 先 閱 I 讀 1 於 承 載 部 分 之 開 □ 裝 置 該 散 熱 座 承 載 部 分 於 該 開 □ 中 背 1¾ I 之 1 重 疊 放 置 B 階 層 間 絕 緣 層 及 於 絕 緣 基 板 上 形 成 電 路 之 絕 緣 注 意 1 孝 1 電 路 板 加 壓 加 熱 層 積 並 形 成 電 聯 兩 層 或 多 層 電 路 之 通 項 再 填 1 Λ 孔 0 寫 本 頁 I 3 2 如 串 請 專 利 範 圍 第 1 9 項 之 方 法 其 中 於 至 少 1 欲 粘 合 於 絕 緣 層 之 散 熱 座 邊 緣 面 上 提 供 增 加 粘 著 力 之 不 均 1 1 勻 性 〇 1 1 3 3 如 丰 請 專 利 範 圍 第 1 6 項 之 方 法 其 中 於 — 面 訂 | 上 提 供 與 其 他 電 路 板 電 聯 之 終 端 並 於 同 面 或 反 面 中 形 成 1 I 安 置 半 導 體 晶 片 所 用 之 開 □ 〇 1 ! | 3 4 如 串 請 專 利 範 圍 第 2 3 項 之 方 法 » 其 中 與 其 他 1 J 電 路 板 電 聯 之 終 端 爲 銷 〇 1 3 5 如 串 請 專 利 範 圍 第 2 3 項 之 方 法 其 中 提 供 藉 1 1 焊 劑 球 電 聯 之 陸 塊 充 作 與 其 他 電 路 板 電 聯 之 終 端 〇 ! I 3 6 如 串 請 專 利 範 圍 第 9 項 之 方 法 * 其 中 層 積 物 模 1 I 塑 溫 度 爲 1 6 5 — 2 0 0 °c 〇 1 3 7 如 中 請 專 利 範 圍 第 9 項 之 方 法 其 中 層 間 絕 緣 ! | 層 或 具 有 貫 穿 其 間 之 通 孔 之 絕 緣 基 板 中 至 少 一 者 包 含 熱 固 1 性 樹 脂 其 包 含 4 0 — 7 0 重 量 % 之 聚 醯 亞 胺 1 5 — 1 1 4 5 重 量 % 之 雙 馬 來 醯 亞 胺 二 胺 — —. 胺 反 應 產 物 及 1 5 — 1 1 本纸張尺度適用中國國家標準（CNS ) Λ4規格（2丨0X297公釐） -31 - Λ8 Β8 C8 D8 、申請專利範圍 4 5重量％之環氧樹脂且由通式（1 )表示
    其中Ar爲下式（2)或（3)所表示之基團，式（2) 基團含量爲1 0 — 9 8莫耳％，且式（3 )基團含量爲9 0 — 5莫耳％ ; (請先閱讀背面之注意事項再填寫本頁) --z—^ (2) η 訂 經濟部中央標準局負工消費合作社印製 其中 Z 表一C ( = 0) — ’ 一 S 0 2 — ’ ~~ 〇—，一 s 一 ，_ ( C H 2 ) ra ~ ’ — NH— C ( = 0)—, —C ( C H a ) 2 — ’ — C (CF3) 2— ’ ( = 〇) _ 0-或鍵結；n及m各爲1或較大之整數；z可彼此相同 或相異，且苯環中之氫可經適當取代基取代；
    其中Ri’ R2’ R3及R4各表氮’ 院基或院氧基， 其中至少兩者爲烷基或烷氧基；且X表示一 C Η 2-，— 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） ABCD 六、申請專利範圍 - C ( C Η 3 ) 2 - , — 0— , _S〇2— ， - c ( = 〇）- 或- NH— C ( = 0)―。 3 8 .如申請專利範圍第1 6項之方法，其中於層間 絕緣層或絕緣基板中至少一者中形成設計成構成罩蓋稍後 欲安置之半導體晶片之孔穴的開口，加壓加熱層積結構元 件，提供平面面板/保護膜/ B階層間絕緣層及於絕緣基 板上具有電路之絕緣電路板之組合物/緩衝材料/具有大 小同於孔穴之開口的模塑品/平面面板之層積物結構。 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） -33 -
TW084102883A 1994-04-19 1995-03-24 TW299563B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6080315A JPH07288385A (ja) 1994-04-19 1994-04-19 多層配線板及びその製造法

Publications (1)

Publication Number Publication Date
TW299563B true TW299563B (zh) 1997-03-01

Family

ID=13714835

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084102883A TW299563B (zh) 1994-04-19 1995-03-24

Country Status (6)

Country Link
US (2) US5562971A (zh)
EP (1) EP0678918A3 (zh)
JP (1) JPH07288385A (zh)
KR (1) KR0183190B1 (zh)
MY (1) MY113466A (zh)
TW (1) TW299563B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI465159B (zh) * 2010-09-16 2014-12-11 Unimicron Technology Corp 具階梯式開口之封裝基板
TWI566656B (zh) * 2012-06-14 2017-01-11 珠海越亞封裝基板技術股份有限公司 具有階梯狀孔的多層電子結構

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739476A (en) * 1994-10-05 1998-04-14 Namgung; Chung Multilayer printed circuit board laminated with unreinforced resin
DE69626747T2 (de) 1995-11-16 2003-09-04 Matsushita Electric Industrial Co., Ltd. Gedruckte Leiterplatte und ihre Anordnung
US6667560B2 (en) 1996-05-29 2003-12-23 Texas Instruments Incorporated Board on chip ball grid array
US6160705A (en) * 1997-05-09 2000-12-12 Texas Instruments Incorporated Ball grid array package and method using enhanced power and ground distribution circuitry
US6300575B1 (en) * 1997-08-25 2001-10-09 International Business Machines Corporation Conductor interconnect with dendrites through film
TW463336B (en) * 1997-11-19 2001-11-11 Matsushita Electric Ind Co Ltd Method for planarizing circuit board and method for manufacturing semiconductor device
US6281446B1 (en) 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
US6451624B1 (en) 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
US6020629A (en) * 1998-06-05 2000-02-01 Micron Technology, Inc. Stacked semiconductor package and method of fabrication
US6329713B1 (en) * 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
US6400570B2 (en) 1999-09-10 2002-06-04 Lockheed Martin Corporation Plated through-holes for signal interconnections in an electronic component assembly
US6306685B1 (en) * 2000-02-01 2001-10-23 Advanced Semiconductor Engineering, Inc. Method of molding a bump chip carrier and structure made thereby
US6413135B1 (en) * 2000-02-29 2002-07-02 Micron Technology, Inc. Spacer fabrication for flat panel displays
JP3292723B2 (ja) * 2000-05-26 2002-06-17 アルス電子株式会社 半導体パッケージ及びその製造方法
US6790760B1 (en) 2000-07-21 2004-09-14 Agere Systems Inc. Method of manufacturing an integrated circuit package
US6465882B1 (en) 2000-07-21 2002-10-15 Agere Systems Guardian Corp. Integrated circuit package having partially exposed conductive layer
US6391211B1 (en) * 2000-09-06 2002-05-21 Visteon Global Technologies, Inc. Method for making an electrical circuit board
TW532050B (en) * 2000-11-09 2003-05-11 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
JP2002314031A (ja) * 2001-04-13 2002-10-25 Fujitsu Ltd マルチチップモジュール
JP2003078220A (ja) * 2001-06-18 2003-03-14 Canon Inc 樹脂成形基板
KR100671541B1 (ko) * 2001-06-21 2007-01-18 (주)글로벌써키트 함침 인쇄회로기판 제조방법
US7176055B2 (en) * 2001-11-02 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method and apparatus for manufacturing electronic component-mounted component, and electronic component-mounted component
US6611052B2 (en) 2001-11-16 2003-08-26 Micron Technology, Inc. Wafer level stackable semiconductor package
CN1324697C (zh) * 2002-01-28 2007-07-04 威盛电子股份有限公司 半导体构装基板
US7029529B2 (en) 2002-09-19 2006-04-18 Applied Materials, Inc. Method and apparatus for metallization of large area substrates
JP4401096B2 (ja) * 2003-03-26 2010-01-20 Ｄｏｗａホールディングス株式会社 回路基板の製造方法
US7741566B2 (en) * 2003-05-07 2010-06-22 Merix Corporation Microelectronic substrates with thermally conductive pathways and methods of making same
US7042098B2 (en) * 2003-07-07 2006-05-09 Freescale Semiconductor,Inc Bonding pad for a packaged integrated circuit
JP2005317861A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法
US7852635B1 (en) * 2004-05-25 2010-12-14 Lineage Power Corporation Multi-connection via
JP3961537B2 (ja) * 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
TWI269423B (en) * 2005-02-02 2006-12-21 Phoenix Prec Technology Corp Substrate assembly with direct electrical connection as a semiconductor package
JP2006245076A (ja) * 2005-03-01 2006-09-14 Matsushita Electric Ind Co Ltd 半導体装置
KR100633850B1 (ko) * 2005-09-22 2006-10-16 삼성전기주식회사 캐비티가 형성된 기판 제조 방법
JP4811015B2 (ja) * 2005-12-21 2011-11-09 イビデン株式会社 プリント配線板の製造方法
JP5230997B2 (ja) * 2007-11-26 2013-07-10 新光電気工業株式会社 半導体装置
CN102037797B (zh) * 2008-05-23 2013-11-06 揖斐电株式会社 印刷电路板及其制造方法
US7986048B2 (en) 2009-02-18 2011-07-26 Stats Chippac Ltd. Package-on-package system with through vias and method of manufacture thereof
TW201115652A (en) * 2009-10-16 2011-05-01 Solapoint Corp Package structure of photodiode and forming method thereof
DE102011117700A1 (de) * 2011-11-04 2013-05-08 Berchtold Holding Gmbh Handgriff
US8779694B1 (en) * 2011-12-08 2014-07-15 Automated Assembly Corporation LEDs on flexible substrate arrangement
TWI498055B (zh) * 2012-04-17 2015-08-21 Adv Flexible Circuits Co Ltd The conductive through hole structure of the circuit board
US9829915B2 (en) * 2014-06-18 2017-11-28 Intel Corporation Modular printed circuit board
TWI624018B (zh) * 2014-08-04 2018-05-11 恆勁科技股份有限公司 封裝結構及其製法
US9824797B2 (en) 2014-12-19 2017-11-21 General Electric Company Resistive grid elements having a thermosetting polymer
KR102186149B1 (ko) * 2015-03-11 2020-12-03 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
KR102253472B1 (ko) * 2015-03-13 2021-05-18 삼성전기주식회사 인쇄회로기판 및 그 제조방법
FR3059151B1 (fr) 2016-11-21 2018-12-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit electronique et son procede de fabrication
US10317614B1 (en) 2017-03-14 2019-06-11 Automatad Assembly Corporation SSL lighting apparatus
US10658772B1 (en) * 2017-08-15 2020-05-19 Adtran, Inc. Tiered circuit board for interfacing cables and connectors
JP2019067994A (ja) * 2017-10-04 2019-04-25 トヨタ自動車株式会社 積層基板とその製造方法
US10804188B2 (en) 2018-09-07 2020-10-13 Intel Corporation Electronic device including a lateral trace
US10655823B1 (en) 2019-02-04 2020-05-19 Automated Assembly Corporation SSL lighting apparatus
JP6901019B1 (ja) * 2020-03-25 2021-07-14 三菱マテリアル株式会社 絶縁回路基板の製造方法
US10995931B1 (en) 2020-08-06 2021-05-04 Automated Assembly Corporation SSL lighting apparatus

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3244795A (en) * 1963-05-31 1966-04-05 Riegel Paper Corp Stacked, laminated printed circuit assemblies
US3654097A (en) * 1969-07-22 1972-04-04 Gen Dynamics Corp Method of making multilayer printed circuits
GB1445591A (en) * 1973-03-24 1976-08-11 Int Computers Ld Mounting integrated circuit elements
US4420364A (en) * 1976-11-02 1983-12-13 Sharp Kabushiki Kaisha High-insulation multi-layer device formed on a metal substrate
US4201616A (en) * 1978-06-23 1980-05-06 International Business Machines Corporation Dimensionally stable laminated printed circuit cores or boards and method of fabricating same
JPS56140688A (en) * 1980-04-02 1981-11-04 Hitachi Ltd Method of manufacturing printed board
JPS57145397A (en) * 1981-03-04 1982-09-08 Hitachi Ltd Method of producing multilayer printed circuit board
JPS6083831A (ja) * 1983-10-14 1985-05-13 三菱電機株式会社 熱伝導性銅張り積層板
US4640010A (en) * 1985-04-29 1987-02-03 Advanced Micro Devices, Inc. Method of making a package utilizing a self-aligning photoexposure process
JP2676112B2 (ja) * 1989-05-01 1997-11-12 イビデン株式会社 電子部品搭載用基板の製造方法
JP3034536B2 (ja) * 1989-07-28 2000-04-17 株式会社日立製作所 液晶表示装置
US5068708A (en) * 1989-10-02 1991-11-26 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
JPH0833015B2 (ja) * 1990-05-23 1996-03-29 ミサワホーム株式会社 コンクリート製組立型地下室の躯体構造
JPH0466180A (ja) * 1990-07-06 1992-03-02 Hitachi Cable Ltd 廃棄物投棄場
US5103293A (en) * 1990-12-07 1992-04-07 International Business Machines Corporation Electronic circuit packages with tear resistant organic cores
JPH0588560A (ja) * 1991-09-26 1993-04-09 Ricoh Co Ltd 画像形成装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI465159B (zh) * 2010-09-16 2014-12-11 Unimicron Technology Corp 具階梯式開口之封裝基板
TWI566656B (zh) * 2012-06-14 2017-01-11 珠海越亞封裝基板技術股份有限公司 具有階梯狀孔的多層電子結構

Also Published As

Publication number Publication date
JPH07288385A (ja) 1995-10-31
US5562971A (en) 1996-10-08
US5688408A (en) 1997-11-18
KR950030756A (ko) 1995-11-24
EP0678918A3 (en) 1996-04-10
KR0183190B1 (ko) 1999-05-15
MY113466A (en) 2002-03-30
EP0678918A2 (en) 1995-10-25

Similar Documents

Publication Publication Date Title
TW299563B (zh)
TW398165B (en) Circuit boards using heat resistant resin for adhesive layers
CN104900782B (zh) 具有隔离件的散热增益型线路板制作方法
CN1765161B (zh) 刚挠性电路板
CN104428892B (zh) 用于基板核心层的方法和装置
TWI236098B (en) Metal core substrate packaging
EP0609774B1 (en) Printed circuit board or card for direct chip attachment and fabrication thereof
TWI359486B (en) Stacked flip-assembled semiconductor chips embedde
TWI308382B (en) Package structure having a chip embedded therein and method fabricating the same
US8866286B2 (en) Single layer coreless substrate
US20030066679A1 (en) Electrical circuit and method of formation
CN106257966A (zh) 电路板及其制造方法
CN108347820A (zh) 容纳部件的基底结构上的高导热涂层
CN103188882B (zh) 一种电路板及其制作方法
JPH09512954A (ja) 表面実装部品を支持する内部層を有する装置
KR20110010597A (ko) 임베디드 자기 컴포넌트를 갖는 반도체 패키지 및 제조 방법
CN208691627U (zh) 具有嵌入腔中的部件且前侧上具有双介电层的部件承载件
CN103985695B (zh) 一种扇出型封装结构及其制作工艺
WO2022007270A1 (zh) 埋入式电路板及其制备方法
CN107872925A (zh) 将部件嵌入导电箔上的芯中
CN108900216A (zh) 一种无线传输模组及制造方法
CN101924037B (zh) 无核心封装基板的制造方法
JPH11274736A (ja) 多層配線板及びその製造法
CN203491244U (zh) 一种封装结构
JPH08148602A (ja) 半導体搭載用多層配線板の製造方法