JPH08148602A - 半導体搭載用多層配線板の製造方法 - Google Patents

半導体搭載用多層配線板の製造方法

Info

Publication number
JPH08148602A
JPH08148602A JP6286838A JP28683894A JPH08148602A JP H08148602 A JPH08148602 A JP H08148602A JP 6286838 A JP6286838 A JP 6286838A JP 28683894 A JP28683894 A JP 28683894A JP H08148602 A JPH08148602 A JP H08148602A
Authority
JP
Japan
Prior art keywords
layer
wiring board
cavity
multilayer wiring
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6286838A
Other languages
English (en)
Inventor
Masashi Isono
雅司 磯野
義之 ▲つる▼
Yoshiyuki Tsuru
Shinji Inoue
信治 井上
Ryosuke Komiya
良祐 小宮
Takashi Sugiyama
孝 杉山
Shinjiro Miyashita
伸二郎 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP6286838A priority Critical patent/JPH08148602A/ja
Publication of JPH08148602A publication Critical patent/JPH08148602A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 配線板の設計自由度に優れ、かつ効率的に半
導体搭載用のキャビティを形成する。 【構成】 配線板等を積層編成し、これをプレス加工機
で加圧し、加熱硬化して積層一体形成した後、これをド
リルでスルーホール孔30をあけ、この孔30の内壁お
よび表面に無電解銅めっき31を施し、その後、外層導
体回路を形成するためにエッチングレジスト32を塗布
する。続いて、キャビティ21に対応する部分の銅層4
をエッチングした後、同じくキャビティ21に対応する
部分のニッケル合金層5をエッチングし、外層導体回路
を形成するとともに、キャビティ21を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体チップを搭載す
るキャビティを設けた半導体搭載用多層配線板の製造方
法に関する。
【0002】
【従来の技術】多層配線板は、通常、絶縁基板,電源
層,グランド層,内部に形成された導体回路,表面に形
成された導体回路,内部に形成された導体回路とを接続
するバイアホール,部品実装スルーホールおよび部品実
装時のはんだによる回路の短絡を防ぐソルダーレジスト
等で形成されている。
【0003】その製造法には何種類かあり、例えば内部
に形成された導体回路,電源層およびグランド層となる
内層板における銅箔の不要な箇所を除去して内層導体回
路を形成し、これを接着シート(プリプレグ)を用いて
積層した後に必要な箇所にドリル等を用いて穴をあけ、
このあけられた穴の内壁を無電解銅めっき等でスルーホ
ールを形成した後、表面銅箔の不要な箇所を除去して表
面の外層導体回路を形成し、その後、ソルダーレジスト
を塗布する製造方法や、積層後に表面の外層導体回路に
なる箇所に永久レジストを用いて穴をあけた後、外層導
体回路とスルーホールとを無電解めっきにより形成する
製造方法が知られている。
【0004】また、内層導体回路を形成した複数枚の基
板を、ガイドピンを用いて位置合わせし、これを一括し
て積層一体化した後、外層導体回路の形成、回路の接続
を行う製造方法も知られている。
【0005】次に、半導体チップ搭載用パッケージに関
するものには、パッケージの外側の一部に導体を形成す
るリードレスチップキャリアとすることが、特開昭59
−158579号公報に開示されている。
【0006】また、端子ピンが配線板のスルーホールに
接続されるピングリッドアレイの製造方法について、特
公昭58−11100号公報に開示されている。
【0007】また、ピングリッドアレイにおける端子ピ
ンに代えてはんだボールを設け、はんだ付けによって搭
載されるボールグリッドアレイの製造方法については、
特公昭58−11100号公報に開示されている。
【0008】また、端子部を先に形成し、テープ状絶縁
フィルムで絶縁化したテープ自動化キャリアとする方法
については、特公昭58−26828号公報に開示され
ている。
【0009】このような半導体チップ搭載用パッケージ
は、パッケージ用の絶縁材料として、セラミックスが多
く用いられ、しかも、半導体チップを搭載するためのキ
ャビティに搭載された半導体チップと導体回路とをボン
ディングワイヤで結線した後、半導体チップを含む結線
部分を有機絶縁材料からなる絶縁樹脂で封止されてい
る。
【0010】さらに、多層配線板の製造技術を用い、半
導体チップを搭載するためのキャビティを形成した後、
端子ピンが配線板のスルーホールに接続されるピングリ
ットアレイの製造について、特公平3−25023号公
報に開示されている。
【0011】ところで、半導体チップを搭載するための
キャビティを形成する方法としては、特公平2−501
4号公報において、キャビティを形成するための開口を
有する複数の絶縁層と,これら複数の絶縁層に形成され
た複数の導体回路層および電気的接続を行うバイアホー
ルを有する絶縁回路板と、そのキャビティを形成するた
めの開口を塞ぐ板体とを重ね、加熱硬化して積層一体化
した後、スルーホールとなる孔をあけ、少なくとも孔内
壁を金属化した後、キャビティを形成するよう座ぐり加
工を行うものが開示されている。
【0012】
【発明が解決しようとする課題】しかしながら、従来の
キャビティを有する半導体搭載用多層配線板の製造方法
では、キャビティを先に設けるので、その後、エッチン
グ工程やめっき工程に用いられる処理液の侵入を防ぐた
めには、プラスチック板で開口を塞いでおき、後に座ぐ
り加工を行っていた。このため、加工工程が長くなると
ともに、導体回路のうち半導体チップと配線される部分
が、座ぐり加工の作業誤差によって削られ、設計の自由
度を低下させるという問題点があった。
【0013】また、隣接する絶縁層間の熱履歴の差異に
よる各層間の剥離現象やボイドが多く発生するという問
題点があった。この現象は特に、スルーホールの多い箇
所で頻発に発生した。
【0014】本発明は、上記問題点に鑑み、配線板の設
計自由度に優れ、かつ効率的に半導体搭載用のキャビテ
ィを形成することができ、加えて、熱履歴に対する剥離
やボイドの発生を防止して絶縁性に対する信頼性を高め
るとともに、スルーホールと導体回路との接続に関する
信頼性も優れた半導体搭載用多層配線板の製造法を提供
することを目的とする。
【0015】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明は、複数の絶縁層と導体回路が形成された
複数の基板を積層することによって多層配線板を得る多
層配線板の製造方法において、キャビティに対応する第
1の開口部を有する少なくとも一つの絶縁層と、上記ャ
ビティに対応する第2の開口部および導体回路が形成さ
れた少なくとも一つの基板と、上記第1、第2の開口部
を覆うとともに少なくとも一方の最外側に、銅層/ニッ
ケルあるいはニッケル合金層の2層からなる金属箔層と
を備え、これら絶縁層,基板および金属箔層を積層し、
加熱硬化して積層一体化する一体化工程と、上記絶縁
層,基板および金属箔層を貫通するとともに、少なくと
も孔内壁を金属化してスルーホールを形成するスルーホ
ール形成工程と、外層導体回路のエッチングレジストを
形成するとともに、上記金属箔層の銅層およびニッケル
あるいはニッケル合金層をエッチング処理し、上記第
1、第2の開口部に対応する箇所にキャビティを形成す
るキャビティ形成工程とを含むことを特徴とする。
【0016】使用する銅層およびニッケルないしニッケ
ル合金層の2層からなる金属箔としては、銅層の厚みが
5〜35μm、ニッケルないしニッケル合金層の厚みが
1〜20μmのものが回路加工性においても、また、キ
ャビティを銅エッチング液から保護するためにおいても
望ましい。さらに望ましくは銅層の厚みが15〜18μ
m、ニッケルあるいはニッケル合金からなる層の厚みが
5〜10μmのものが良い。しかしながら、厚みはこれ
らに限定するものではなく、上記目的に適合する範囲
で、市販品でこれらに適合するものを使用することもで
きる。
【0017】外層回路用エッチングレジストとしては、
電着レジスト、はんだレジスト、ドライフィルム等、外
層とスルーホール内壁を保護できる市販品であれば特に
限定しない。
【0018】銅層のエッチング液としては、アルカリエ
ッチング液が好ましく、さらに好ましくはメルテックス
社製Aプロセス液が良い。しかし、これ以外の、公知で
ありまた市販の銅エッチング液を使用することもでき
る。ニッケル層エッチング液としては、トップリップA
Z(奥野製薬製),K−200(日本カニゼン製),メ
ックリムーバS−6KM(メック製)等が使用できる
が、銅を侵さず、ニッケルのみ選択的にエッチングする
ものであれば、これ以外の市販品を使用しても構わな
い。
【0019】また、本発明は、複数の絶縁層と導体回路
が形成された複数の基板を積層することによって多層配
線板を得る多層配線板の製造方法において、キャビティ
に対応する第1の開口部を有する絶縁層と、上記ャビテ
ィに対応する第2の開口部および導体回路が形成された
基板と、上記第1、第2の開口部を覆うとともに最外側
に、銅層/ニッケルあるいはニッケル合金層の2層から
なる金属箔層とを備え、これら絶縁層,基板および金属
箔層を積層し、加熱硬化して積層一体化する一体化工程
と、上記絶縁層,基板および金属箔層を貫通するととも
に、少なくとも孔内壁を金属化してスルーホールを形成
するスルーホール形成工程と、外層導体回路のエッチン
グレジストを形成するとともに、ヒートシンクとする箇
所を除き、上記金属箔層の銅層およびニッケルあるいは
ニッケル合金層をエッチング処理し、上記第1、第2の
開口部に対応する箇所にキャビティを形成するキャビテ
ィ形成工程とを含むことを特徴とする。
【0020】この時に、金属箔の回路となる銅層側の、
ヒートシンクを形成する箇所に、金属性の突出部を形成
すれば、ヒートシンクの高さを調節でき、ワイヤボンデ
ィング作業を容易にすることができ好ましい。
【0021】本発明の隣接しあう絶縁層にガラス転移点
の差が60℃以内の材料を用いることについては、これ
らの材料のガラス転移点を調査し、その差が60℃以内
の物を隣接させて用いるものである。さらには、このガ
ラス転移点の差は30℃以内であることは好ましい。
【0022】例えば、第1層にエポキシ樹脂含浸のガラ
ス布銅張り積層板であるMCL−E−679(日立化成
工業株式会社製、商品名)を用いたときには、この積層
板のガラス転移点が155〜160℃であることから、
隣接する絶縁層として使用できるものとしては、ガラス
転移点が100〜215℃のものであり、例えばエポキ
シ樹脂含浸プリプレグGEA−679(日立化成工業株
式会社製、商品名)、ポリイミド樹脂含浸プリプレグで
あるGIA−671N(日立化成工業株式会社製、商品
名)、BTレジン系プリプレグであるGHPL−830
(三菱瓦斯化学株式会社製、商品名)、AS−300
0,AS−2210,AS−2250(日立化成工業株
式会社製、商品名)等がある。
【0023】特に好ましいのは、ガラス転移点が130
〜185℃のものであり、ポリイミド樹脂含浸プリプレ
グGIA−671N(日立化成工業株式会社製、商品
名)、BTレジン系プリプレグであるGHPL−830
(三菱瓦斯化学株式会社製、商品名)、AS−221
0,AS−2250(日立化成工業株式会社製、商品
名)を用いることができる。
【0024】第1層にポリイミド樹脂含浸のガラス布銅
張り積層板であるMCL−I−671(日立化成工業株
式会社製、商品名)を用いたときには、この積層板の絶
縁材が210〜230℃であることから、隣接する絶縁
層として使用できるものとしては、ガラス転移点が15
5〜285℃のものであり、例えばエポキシ樹脂含浸プ
リプレグGEA−671(日立化成工業株式会社製、商
品名)、ポリイミド樹脂含浸プリプレグであるGIA−
671N(日立化成工業株式会社製、商品名)、BTレ
ジン系プリプレグであるGHPL−830(三菱瓦斯化
学株式会社製、商品名)、AS−2210,AS−22
50(日立化成工業株式会社製、商品名)等がある。
【0025】第1層にBTレジン樹脂系銅張り積層板で
あるCCH−HL−830(三菱瓦斯化学株式会社製、
商品名)を用いたときには、この積層板の絶縁材が16
5〜185℃であることから、隣接する絶縁層として使
用できるものとしては、ガラス転移点が110〜240
℃のものであり、例えばエポキシ樹脂含浸プリプレグG
EA−679(日立化成工業株式会社製、商品名)、ポ
リイミド樹脂含浸プリプレグGIA−671N(日立化
成工業株式会社製、商品名)、BTレジン系プリプレグ
であるGHPL−830(三菱瓦斯化学株式会社製、商
品名)、AS−3000,AS−2210,AS−22
50(日立化成工業株式会社製、商品名)等がある。
【0026】特に好ましくは、ガラス転移点が140〜
210℃のものであり、例えばポリイミド樹脂含浸プリ
プレグGIA−671N(日立化成工業株式会社製、商
品名)、BTレジン系プリプレグであるGHPL−83
0(三菱瓦斯化学株式会社製、商品名)、AS−221
0,AS−2250(日立化成工業株式会社製、商品
名)等を用いることができる。
【0027】第1層にエポキシソルダーレジストである
CCR−506(株式会社アサヒ化学研究所製、商品
名)を用いたときには、この絶縁材のガラス転移点が1
00〜115℃であることから、隣接する絶縁層として
使用できるものとしては、ガラス転移点が45〜170
℃のものであり、例えばエポキシ樹脂含浸プリプレグG
EA−E−679(日立化成工業株式会社製、商品
名)、AS−3000(日立化成工業株式会社製、商品
名)等がある。
【0028】さらに、本発明における絶縁層の組み合わ
せは、上記例示に限定されることなく選択することがで
きる。
【0029】この複数の絶縁層のうち、少なくとも内層
の1層が、ガラス織布あるいは不織布等の強化材を含ま
ないことが好ましく、そのBステージでの樹脂フローが
1%未満であり、その粘弾性が30℃において2000
〜5000MPaの範囲であり、かつ成形温度で10M
Pa以下であることが好ましい。
【0030】このようなガラス繊維等の強化材を含まな
い材料としては、高分子エポキシフィルムや、ポリイミ
ドフィルム、エポキシソルダーレジストインク等があ
り、Bステージ状態で使用可能なものとしては、市販の
もので、AS−3000,AS−2210,AS−22
50(日立化成工業株式会社製、商品名)等がある。
【0031】ポリイミドフィルムとしては、化学式4〜
6で示される構成を含むポリイミドを40〜70重量
%、ビスマレイミドとジアミンとの反応物を15〜45
重量%、エポキシ樹脂を15〜45重量%含む熱硬化性
樹脂を用いることができる。
【0032】
【化4】 (ただし、化学式4中のArは、以下の化学式5または
6に示す基であり、化学式5で示す基が10〜98モル
%、化学式6で示す基が90〜5モル%含まれるものと
する。)
【0033】
【化5】 (ただし、化学式5のZは、−C(=O)=,−SO2
−,−O−,−S−,−(CH2 m −,−NH−C
(=O)−,−C(CH3 2 −,−C(CF3
2 −,−C(=O)−O−を示し、n及びmは1以上の
整数を示し、複数のZはそれぞれ同一であっても、また
異なるものでもよく、各ベンゼン環の水素は置換基で適
宜置換されていてもよいものとする。)
【0034】
【化6】 (ただし、化学式6中でR1 ,R2 ,R3 およびR
4 は、それぞれ独立に水素または炭素数1〜4のアルキ
ル基、もしくはアルコキシ基を示し、これらのうち少な
くとも2個以上はアルキル基、もしくはアルコキシ基で
あり、Xは、−CH2−,−C(CH3 2 −,−O
−,−SO2 −,−C(=O)−,−NH−C(=O)
−を示すものとする。)
【0035】そのBステージでの粘弾性を、30℃にお
いて2000〜5000MPaの範囲とし、かつ成形温
度で10MPa以下にするためには、骨格としての高分
子成分の分子量の制御、高分子成分と低分子成分の配合
比の制御、必要ならば高分子成分の架橋剤の量の制御等
によって達成できる。例えば、市販のAS−3000
(日立化成工業株式会社製、商品名)はBステージの粘
弾性を、30℃において2000〜5000MPaに、
成形温度での粘弾性を2〜5MPaにしており、AS−
2210,AS−2250(日立化成工業株式会社製、
商品名)では、30℃で2000〜5000MPaに、
成形温度での粘弾性を10KPa以下にしている。
【0036】複数の絶縁層に形成された複数の回路層お
よび該回路層間の電気的接続を行うバイアホールを有す
る絶縁回路板としては、上記絶縁層を用いた銅張り積層
板を用いることができる。本発明に用いる絶縁層として
は、一般的なガラス織布あるいは不織布にエポキシ樹
脂,ポリイミド樹脂等を含浸したものを用いることがで
きる。
【0037】さらに、他の配線板との接続を行う端子
を、その一方の面を設け、その面と同一面あるいは、反
対面にキャビティの開口部を設けることができる。例え
ば、他の配線板との接続を行う端子をピンとすると、ピ
ングリッドアレイを構成することができ、他の配線板と
の接続を行う端子をはんだボールによる接続のためのラ
ンド部とすることにより、ボールグリッドアレイを構成
することができる。さらに、これらを組合わせて用いる
こともでき、実装密度の高いチップキャリアであれば、
この他にどのようなものにでも用いることができる。
【0038】
【作用】本発明では、絶縁層,導体回路が形成された基
板および銅層等の金属箔により、内部に開口部が設けた
状態でこれらが積層一体化され、その後、スルーホール
孔があけられ、孔内壁が金属化され、次に、金属箔のう
ち開口に対応する箇所がエッチング処理されるため、め
っき工程やエッチング工程に用いられる処理液の侵入を
防止してキャビティが形成される。
【0039】
【実施例】以下、本発明の半導体搭載用多層配線板の製
造方法になる実施例について、キャビティを有するピン
グリッドアレイの製造方法を例にとり説明する。
【0040】<実施例1>この実施例1の半導体搭載用
多層配線板の製造方法は、まず、次のようにして配線基
板等を積層一体化形成する。
【0041】プレス加工機の上側プレス鏡板1と下側プ
レス鏡板15との間で、図1に示すように、下から順に
保護フイルム14、銅層13、ニッケル合金層12、接
着フイルム11、端子部9が形成された第2の基板1
0、接着フイルム8、第1の基板7、接着フイルム6、
ニッケル合金層5、銅層4、クッション材3、成型品2
の順で積層編成する。
【0042】その後、このようにして積層編成したもの
を、上下のプレス鏡板1,15の間で加圧し、加熱硬化
してこれらのものを積層一体化して多層板を形成する。
このときの積層条件は、20kgf/cm2 、180℃で18
0分間である。
【0043】ここで、第1の基板7は、半導体チップ搭
載用の第1の開口部19aを有し、かつ、半導体チップ
とボンディングワイヤで結線するため端子部の有しな
い、厚さ0.4mmのBTレジン系銅張り積層板CCH−
HL−830(日立化成工業株式会社製、商品名)が使
用されている。
【0044】接着フィルム6,8は、第1の基板7と同
径の半導体チップ搭載用の開口部を有し、ガラス転移点
が170℃、厚さが0.05mmのポリイミドの接着フィ
ルムAS−2250(日立化成工業株式会社製、商品
名)が使用されている。
【0045】第2の基板10は、第1の基板7より小さ
い半導体チップ搭載用の第2の開口部19bを有し、か
つ、半導体チップとボンディングワイヤで接続するため
の端子部9を上部片面に有し、厚さ0.4mmのBTレジ
ン系銅張り積層板CCH−HL−830(三菱瓦斯化学
工業株式会社製、商品名)が使用されている。
【0046】接着フィルム11は、端子部9が有する第
2の基板10の面の反対面に対向して配置され、この基
板10と同径の半導体チップ搭載用の開口部を有し、厚
さが0.05mmのポリイミドの接着フィルムAS−22
50(日立化成工業株式会社製、商品名)が使用されて
いる。
【0047】銅層4は厚さ18μmの金属箔が使用さ
れ、ニッケル合金層5は厚さ10μmの金属箔が使用さ
れている。
【0048】図2(a)に示すよに、上述のようにして
積層一体化して形成された多層板Aは、上側の銅層4お
よびニッケル合金層5と下側の銅層13およびニッケル
合金層12との間に開口部20が設けられている。
【0049】次に、図2(b)に示すように、多層板A
を、ドリルでスルーホール孔30をあけ、この孔30の
内壁および表面に無電解銅めっき31を施し、その後、
外層導体回路を形成するためにエッチングレジスト32
を塗布する。ただし、このエッチングレジスト32は、
開口部20を形成する部分には塗布されない。
【0050】続いて、図2(c)に示すように、銅層4
をメルテックス社製Aプロセス液によりエッチング処理
して外層導体回路を形成するとともに、銅層4の開口部
20に対応する箇所を除去し、その後、ニッケル合金層
5を奥野製薬製トップリップAZによりエッチング処理
してキャビティ21を形成する。
【0051】その後、キャビティ21を形成されたもの
からエッチングレジスト32を除去した後、両外側面で
金めっきが施される箇所を除き、エポキシ系ソルダーレ
ジストCCR−2200(アサヒ化学研究所製、商品
名)を印刷し、130℃で20分加熱硬化する。その
後、ワイヤボンディング部、ランド部及びスルーホール
内の銅皮膜表面に、ニッケルめっきを施して後、さらに
金めっきを施し、スルーホール30に複数のピンを固定
して、キャビティを有するピングリッドアレイを作成す
る。
【0052】<実施例2>実施例2では、上述した実施
例1と同様にしてキャビティを有するピングリッドアレ
イを製造する例であるが、次のよなもので構成されてい
る。
【0053】第1の基板7は、半導体チップ搭載用の第
1の開口部19aを有し、かつ、半導体チップとボンデ
ィングワイヤで結線するため端子部の有しない、厚さ
0.4mmのエポキシ系銅張り積層板MCL−E−67
(日立化成工業株式会社製、商品名)が使用されてい
る。
【0054】接着フィルム6,8は、第1の基板7と同
径の半導体チップ搭載用の開口部を有し、ガラス転移点
が120℃、厚さが0.05mmのエポキシ接着フィルム
AS−3000(日立化成工業株式会社製、商品名)が
使用されている。
【0055】第2の基板10は、第1の基板7より小さ
い半導体チップ搭載用の第2の開口部19bを有し、か
つ、半導体チップとボンディングワイヤで接続するため
の端子部9を上部片面に有し、厚さ0.4mmのエポキシ
系銅張り積層板MCL−E−67(日立化成工業株式会
社製、商品名)が使用されている。
【0056】接着フィルム11は、端子部9が有する第
2の基板10の面の反対面に対向して配置され、この基
板10と同径の半導体チップ搭載用の開口部を有し、厚
さが0.05mmのエポキシ接着フィルムAS−3000
(日立化成工業株式会社製、商品名)が使用されてい
る。
【0057】銅層4は厚さ18μmの金属箔が使用さ
れ、ニッケル合金層5は厚さ5μmの金属箔が使用され
ている。
【0058】ただし、積層条件は、40kgf/cm2 、17
5℃で90分間である。
【0059】このように、実施例1および2によれば、
積層一体して成形された多層板Aは、 その後、スルー
ホールとなる孔30があけられ、孔30内壁が金属化さ
れ、次に、金属箔層4,5のうち第1の開口部19aに
対応する箇所がエッチング処理されてキャビティ21が
形成されるため、めっき工程やエッチング工程に用いら
れる処理液の侵入を防ぐことができる。従って、ボンデ
ィングワイヤで半導体チップと接続する端子部9が傷つ
けられず、ボンディングワイヤの配線が制約されない。
このため、配線板の設計自由度に優れ、かつ、効率的に
半導体搭載用のキャビティを形成することができる。
【0060】続いて、上述の実施例1,2と比較するた
め、次のような比較例を作成した。
【0061】この比較例は、ガラス転移点が100〜1
15℃のエポキシソルダーレジストCCR−506(ア
サヒ化学研究所製、商品名)を第2の基板10のワイヤ
ボンディング部側に印刷した以外は実施例1と同様にし
て作成したものである。
【0062】このようにして作成した実施例1,2およ
び比較例のものは、初期の状態では、剥離、ポイドとも
になく、接着剤のしみだし量も、0.15mm以下であっ
たが、260℃、30秒間はんだフロート試験を行う
と、本実施例1,2のものでは剥離、ポイドとも発生し
なかったが、比較例のものでは、多数の剥離あるいはポ
イドが発生した。
【0063】
【発明の効果】以上説明したように、本発明では、絶縁
層,導体回路が形成された基板および銅層等の金属箔層
により、内部に開口部が設けた状態でこれらが積層一体
化され、その後、スルーホール孔があけられ、孔内壁が
金属化され、次に、金属箔のうち開口に対応する箇所が
エッチング処理されてキャビティが形成されるため、め
っき工程やエッチング工程に用いられる処理液の侵入を
防ぐことができる。従って、ボンディングワイヤで半導
体チップと接続する導体回路が傷つけられず、ボンディ
ングワイヤの配線が制約されない。このため、配線板の
設計自由度に優れ、かつ、効率的に半導体搭載用のキャ
ビティを形成することができる。
【0064】また、熱履歴に対する剥離やボイドの発生
を防止して絶縁性に対する信頼性を高めるとともに、ス
ルーホールと導体回路との接続の信頼性を増すことがで
きる。
【図面の簡単な説明】
【図1】配線板等を積層一体化するときの積層編成を示
す図。
【図2】ピングリッドアレイを製造する工程を示す図。
【符号の説明】
1,15 プレス鏡板 2 成型品 3 クッション材 4,13 銅層 5,12 ニッケル合金層 6,8,11 接着フィルム 7 第1の基板 9 端子部 10 第2の基板 14 保護フィルム 19a 第1の開口部 19b 第2の開口部 20 開口部 21 キャビティ 30 スルーホール 31 無電解銅めっき 32 エッチングレジスト
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H05K 3/46 S 6921−4E (72)発明者 小宮 良祐 茨城県下館市大字小川1500番地 日立化成 工業株式会社下館工場内 (72)発明者 杉山 孝 茨城県下館市大字小川1500番地 日立化成 工業株式会社下館工場内 (72)発明者 宮下 伸二郎 茨城県下館市大字小川1500番地 日立化成 工業株式会社下館工場内

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 複数の絶縁層と導体回路が形成された複
    数の基板を積層することによって多層配線板を得る多層
    配線板の製造方法において、 キャビティに対応する第1の開口部を有する少なくとも
    一つの絶縁層と、上記ャビティに対応する第2の開口部
    および導体回路が形成された少なくとも一つの基板と、
    上記第1、第2の開口部を覆うとともに、少なくとも一
    方の最外側に、銅層/ニッケルあるいはニッケル合金層
    の2層からなる金属箔層とを備え、これら絶縁層,基板
    および金属箔層を積層し、加熱硬化して積層一体化する
    一体化工程と、 上記絶縁層,基板および金属箔層を貫通するとともに、
    少なくとも孔内壁を金属化してスルーホールを形成する
    スルーホール形成工程と、 外層導体回路のエッチングレジストを形成するととも
    に、上記金属箔層の銅層およびニッケルあるいはニッケ
    ル合金層をエッチング処理し、上記第1、第2の開口部
    に対応する箇所にキャビティを形成するキャビティ形成
    工程とを含むことを特徴とする半導体搭載用多層配線板
    の製造方法。
  2. 【請求項2】 複数の絶縁層と導体回路が形成された複
    数の基板を積層することによって多層配線板を得る多層
    配線板の製造方法において、 キャビティに対応する第1の開口部を有する絶縁層と、
    上記ャビティに対応する第2の開口部および導体回路が
    形成された基板と、上記第1、第2の開口部を覆うとと
    もに少なくとも一方の最外側に、銅層/ニッケルあるい
    はニッケル合金層の2層からなる金属箔層とを備え、こ
    れら絶縁層,基板および金属箔層を積層し、加熱硬化し
    て積層一体化する一体化工程と、 上記絶縁層,基板および金属箔層を貫通するとともに、
    少なくとも孔内壁を金属化してスルーホールを形成する
    スルーホール形成工程と、 外層導体回路のエッチングレジストを形成するととも
    に、ヒートシンクとする箇所を除き、上記金属箔層の銅
    層およびニッケルあるいはニッケル合金層をエッチング
    処理し、上記第1、第2の開口部に対応する箇所にキャ
    ビティを形成するキャビティ形成工程とを含むことを特
    徴とする半導体搭載用多層配線板の製造方法。
  3. 【請求項3】 複数の絶縁層あるいは複数の絶縁層のう
    ち少なくとも回路に接する1層が、ガラス織布あるいは
    不織布等の強化材を含まないことを特徴とする請求項1
    または2記載の半導体搭載用多層配線板の製造方法。
  4. 【請求項4】 金属箔の回路となる銅層側で、ヒートシ
    ンクを形成する箇所に、金属性の突出部を形成したこと
    を特徴とする請求項2記載の半導体搭載用多層配線板の
    製造方法。
  5. 【請求項5】 複数の絶縁層あるいは複数の絶縁層のう
    ち少なくとも回路に接する1層が、ガラス織布あるいは
    不織布等の強化材を含まず、そのBステージでの樹脂フ
    ローが1%未満であり、その粘弾性が30℃において2
    000〜5000MPaの範囲であり、かつ、成形温度
    において10MPaの範囲にあることを特徴とする請求
    項1乃至4のうちいずれか1つに記載の半導体搭載用多
    層配線板の製造方法。
  6. 【請求項6】 積層成形時の温度が、165〜200℃
    の範囲であることを特徴とする請求項1乃至5のうちい
    ずれか1つに記載の半導体搭載用多層配線板の製造方
    法。
  7. 【請求項7】 複数の絶縁層あるいは複数の絶縁層のう
    ち少なくとも回路に接する1層が、化学式1乃至3に示
    される構成を含むポリイミドを40〜70重量%、ビス
    マレイミドとジアミンとの反応物を15〜45重量%、
    エポキシ樹脂を15〜45%含む熱硬化性樹脂であるこ
    とを特徴とする請求項1乃至6のうちいずれか1つに記
    載の半導体搭載用多層配線板の製造方法。 【化1】 (ただし、化学式1中のArは、以下の化学式2または
    3に示す基であり、化学式2で示す基が10〜98モル
    %、化学式3で示す基が90〜5モル%含まれるものと
    する。) 【化2】 (ただし、化学式2の乙は、−C(=O)=,−SO2
    −,−O−,−S−,−(CH2 m −,−NH−C
    (=O)−,−C(CH3 2 −,−C(CF3
    2 −,−C(=O)−O−を示し、n及びmは1以上の
    整数を示し、複数の乙は、それぞれ同一であっても、ま
    た異なるものでもよく、各ベンゼン環の水素は置換基で
    適宜置換されていてもよいものとする。) 【化3】 (ただし、化学式3中でR1 ,R2 ,R3 及びR4 は、
    それぞれ独立に水素または炭素数1〜4のアルキル基、
    もしくはアルコキシ基を示し、これらのう少なくとも2
    個以上がアルキル基、もしくはアルコキシ基であり、X
    は、−CH2 −,−CC(CH3 2 −,−O−,−S
    2 −,−C(=O)−,−NH−C(=O)−を示す
    ものとする。)
  8. 【請求項8】 上記積層一体化工程は、積層一体化され
    るものの一方の外側に、クッション材を、このクッショ
    ン材の外側にキャビティの部分に対応する位置に穴を設
    けた成形品を、この成形品の外側にプレス鏡板を配置
    し、また、上記積層一体化されるものの他方の外側に製
    品の表面を保護するフィルム状物を、このフィルム状物
    の外側にプレス鏡板を配置してプレス加工すること特徴
    とする請求項1乃至7のうちいずれか1つに記載の半導
    体搭載用多層配線板の製造方法。
  9. 【請求項9】隣接しあう絶縁層にガラス転移点の差が6
    0℃以内の材料を用いることを特徴とする請求項1乃至
    8のうちいずれか1つに記載の半導体搭載用多層配線板
    の製造方法。
JP6286838A 1994-11-21 1994-11-21 半導体搭載用多層配線板の製造方法 Withdrawn JPH08148602A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6286838A JPH08148602A (ja) 1994-11-21 1994-11-21 半導体搭載用多層配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6286838A JPH08148602A (ja) 1994-11-21 1994-11-21 半導体搭載用多層配線板の製造方法

Publications (1)

Publication Number Publication Date
JPH08148602A true JPH08148602A (ja) 1996-06-07

Family

ID=17709695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6286838A Withdrawn JPH08148602A (ja) 1994-11-21 1994-11-21 半導体搭載用多層配線板の製造方法

Country Status (1)

Country Link
JP (1) JPH08148602A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320739B1 (en) 1998-04-18 2001-11-20 Tdk Corporation Electronic part and manufacturing method therefor
WO2011080965A1 (ja) * 2009-12-28 2011-07-07 株式会社アイン 配線板および配線板の製造法
WO2015189903A1 (ja) * 2014-06-09 2015-12-17 三菱電機株式会社 半導体パッケージの製造方法および半導体パッケージ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320739B1 (en) 1998-04-18 2001-11-20 Tdk Corporation Electronic part and manufacturing method therefor
WO2011080965A1 (ja) * 2009-12-28 2011-07-07 株式会社アイン 配線板および配線板の製造法
WO2015189903A1 (ja) * 2014-06-09 2015-12-17 三菱電機株式会社 半導体パッケージの製造方法および半導体パッケージ
JP6005280B2 (ja) * 2014-06-09 2016-10-12 三菱電機株式会社 半導体パッケージの製造方法
US9953844B2 (en) 2014-06-09 2018-04-24 Mitsubishi Electric Corporation Manufacturing method of semiconductor package

Similar Documents

Publication Publication Date Title
KR0183190B1 (ko) 다층 인쇄 배선판 및 그 제조방법
TW398165B (en) Circuit boards using heat resistant resin for adhesive layers
KR100965339B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
US5418689A (en) Printed circuit board or card for direct chip attachment and fabrication thereof
KR100270823B1 (ko) 와이어본딩용다층인쇄회로판의제조방법
US20100224397A1 (en) Wiring board and method for manufacturing the same
KR19990068179A (ko) 반도체 플라스틱 패키지, 그 패키지용 금속판 및 그 패키지용 구리적층판의 제조방법
WO2004100260A1 (ja) 高密度多層プリント配線版、マルチチップキャリア及び半導体パッケージ
KR100751286B1 (ko) 반도체 실장용 기판 및 반도체 패키지 제조방법
US8513539B2 (en) Wiring board and method of manufacturing the same
JPH1187869A (ja) プリント配線板及びその製造方法
KR100582145B1 (ko) 반도체 장치의 제조 방법
JPH08148602A (ja) 半導体搭載用多層配線板の製造方法
JP3897136B2 (ja) 多層配線板及びその製造法
JP2006237233A (ja) 複合配線基板構造体及びその製造方法
WO2004105453A1 (ja) 可撓性多層回路基板のスルーホール導通構造及びその形成法
KR100771320B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
JPH08148600A (ja) 半導体搭載用多層配線板の製造方法
KR100744993B1 (ko) 다층 인쇄회로기판 및 그 제작방법
KR100654669B1 (ko) 방열성이 우수한 반도체 칩 탑재용 인쇄 회로 기판 및 그제조 방법
JP2001007533A (ja) 放熱性に優れたボールグリッドアレイ型プリント配線板の製造方法
JPS62186595A (ja) 多層印刷配線板の製造方法
JPH08181243A (ja) 半導体搭載用多層配線板の製造方法
JP2867631B2 (ja) 半導体チップキャリア
JPH07288386A (ja) 多層配線板

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020205