CN108900216A - 一种无线传输模组及制造方法 - Google Patents

一种无线传输模组及制造方法 Download PDF

Info

Publication number
CN108900216A
CN108900216A CN201810559223.XA CN201810559223A CN108900216A CN 108900216 A CN108900216 A CN 108900216A CN 201810559223 A CN201810559223 A CN 201810559223A CN 108900216 A CN108900216 A CN 108900216A
Authority
CN
China
Prior art keywords
mould group
wireless transmission
chip
layer
transmission mould
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810559223.XA
Other languages
English (en)
Other versions
CN108900216B (zh
Inventor
何气敬
廖小景
侯召政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201810559223.XA priority Critical patent/CN108900216B/zh
Publication of CN108900216A publication Critical patent/CN108900216A/zh
Priority to PCT/CN2019/073318 priority patent/WO2019227956A1/zh
Priority to EP19811824.2A priority patent/EP3796562B1/en
Priority to US17/106,520 priority patent/US11538774B2/en
Application granted granted Critical
Publication of CN108900216B publication Critical patent/CN108900216B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/03—Constructional details, e.g. casings, housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82106—Forming a build-up interconnect by subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Transceivers (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Near-Field Transmission Systems (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本申请公开了一种无线传输模组及其制造方法，该模组将芯片、被动元器件以及线圈集成为一体结构，提高了无线传输模组的集成度。而且，该一体结构可以有效实现模组的独立化，该独立模组可以实现灵活地布局在电子设备的整机内部，而且无需将该独立模组设置在电子设备的主板上，仅需要在电子设备的主板上保留无线传输模组的输入端子，因此，该无线传输模组的占板面积较小。而且，该一体结构还可以有效提升产品在极端恶劣场景下持续正常工作能力，提高产品的可靠性。此外，该无线传输模组结构中，芯片和线圈集成于一体，芯片和线圈之间的信号传输路径较短，因而，其产生的寄生阻抗较小。

Description

一种无线传输模组及制造方法
技术领域
本申请涉及半导体制造技术领域，尤其涉及一种无线传输模组及制造方法。
背景技术
无线充电、NFC(Near Field Communication，近距离无线通讯技术)等无线传输模组，是通过电磁场来实现在传送器与接收器之间传送信号/能量，被广泛应用于各类型的电子设备中。
当前，无线传输模组与电子设备的一种组装结构如图1所示，其中，(a)为组装结构俯视图，(b)为组装结构剖面示意图。如图1所示，芯片11和被动元器件12贴装于电子设备的主板13上，线圈和磁材14设置在主板13外(一般设置在靠近电子设备的整机外壳位置)，因而，该无线传输模组的线圈与芯片11分离，导致无线传输模组的集成度较低。在该集成度较低的无线传输模组中，芯片11和被动元器件12均需要贴装于主板13上，导致无线传输模组占用了电子设备的主板13较大的面积，不利于电子设备的小型化和薄型化。
此外，该无线传输模组中的敏感元器件如芯片11和被动元器件12直接贴装在电子设备的主板上，因而该敏感元器件暴露在外界环境中，很容易被损坏，使得产品的可靠性较低。
而且，芯片11与线圈分离，线路路径较长，由此会产生较大的寄生阻抗。而较大的寄生阻抗会降低模组的功率密度。
发明内容
有鉴于此，本申请提供了一种无线传输模组及其制造方法，以提高无线传输模组的集成度。
为了达到上述发明目的，本申请采用了如下技术方案：
本申请的第一方面提供了一种无线传输模组，包括：基板、位于所述基板上方的磁屏蔽层结构以及位于所述磁屏蔽层结构上方的线圈；
所述基板内部埋嵌有相互隔离的芯片和被动元器件；
所述线圈与所述芯片之间电连接。
本申请第一方面提供的无线传输模组，将芯片、被动元器件以及线圈集成为一体结构，提高了无线传输模组的集成度。而且，该一体结构可以有效实现模组的独立化，该独立模组可以实现灵活地布局在电子设备的整机内部，而且无需将该独立模组设置在电子设备的主板上，仅需要在电子设备的主板上保留无线传输模组的输入端子，因此，该无线传输模组的占板面积较小，而且在本申请中的无线传输模组中，芯片埋嵌在基板内部，该芯片的设置不会增加无线传输模组的体积，或者对无线传输模组的体积影响很小，因而，相较于现有技术中的无线传输模组，本申请提供的无线传输模组有利于提高电子设备的小型化和薄型化。而且，该一体结构中，敏感器件如芯片和被动元器件埋嵌在基板内部，其不会与外界环境接触，因此，本申请提供的无线传输模组还可以有效提升产品在极端恶劣场景下持续正常工作能力，提高产品的可靠性。此外，该无线传输模组结构中，芯片和线圈集成于一体，芯片和线圈之间的信号传输路径较短，因而，其产生的寄生阻抗较小，从而会提高模组的功率密度。
结合本申请的第一方面，在第一种可能的实现方式中，所述基板的上表面上设置有第一线路层，所述基板的下表面上设置有第二线路层；所述基板上还设置有贯穿基板上下表面的第一通孔；所述第一通孔内填充有导电材料；
所述磁屏蔽层结构上设置有贯穿磁屏蔽层结构上下表面的第二通孔；所述第二通孔内填充有导电材料；
所述第二线路层与所述芯片之间设置有盲孔，所述盲孔内填充有导电材料；
所述线圈通过所述第二通孔、所述第一线路层、所述第一通孔、所述盲孔和所述第二线路层实现与所述芯片的互连。
该可能的实现方式有利于缩短芯片和线圈之间的信号传输路径，因而，其产生的寄生阻抗较小，从而会提高模组的功率密度。
结合本申请的第一方面的第一种可能的实现方式，在第二种可能的实现方式中，所述芯片为多个，不同芯片之间通过所述盲孔和所述第二线路层实现互连。
该可能的实现方式有利于缩短芯片和线圈之间的信号传输路径，因而，其产生的寄生阻抗较小，从而会提高模组的功率密度。
结合本申请的第一方面及其上述任一种可能的实现方式，在第三种可能的实现方式中，所述磁屏蔽层结构包括层压粘结在一起的第一介电层、磁屏蔽层和第二介电层，所述磁屏蔽层夹在所述第一介电层和所述第二介电层之间。
该可能的实现方式有利于无线传输模组的薄型化。
结合本申请的第一方面的第三种可能的实现方式，在第四种可能的实现方式中，所述第一介电层和/或所述第二介电层包括多层子介电层。
结合本申请的第一方面及其上述任一种可能的实现方式，在第五种可能的实现方式中，所述基板的基材为金属铜。
该可能的实现方式有利于无线传输模组的散热。
结合本申请的第一方面及其上述任一种可能的实现方式，在第六种可能的实现方式中，所述无线传输模组还包括：位于所述第二线路层下方的阻焊层，所述阻焊层上根据电连接需求在不同位置处设置有开窗。
结合本申请的第一方面及其上述任一种可能的实现方式，在第七种可能的实现方式中，所述无线传输模组还包括：
位于所述基板上表面和所述第一线路层之间的第三介电层。
结合本申请的第一方面及其上述任一种可能的实现方式，在第八种可能的实现方式中，所述导电材料为铜。
本申请的第二方面提供了一种电子设备，所述电子设备包括主板、整机后盖和设置于所述整机后盖上的无线传输模组，其中，所述无线传输模组为上述任一可能的实现方式所述的无线传输模组，所述无线传输模组通过柔性电路板传导并经连接器连接至所述主板。
本申请第二方面提供的电子设备具有与第一方面提供的无线传输模组相同的技术效果。
本申请的第三方面提供了一种无线传输模组的制造方法，包括：
在载板上形成能够容纳芯片的第一空腔、用于容纳被动元器件的第二空腔以及第一通孔；
分别将所述芯片和所述被动元器件置于所述第一空腔和所述第二空腔内，并采用模塑工艺将所述芯片、所述被动元器件和所述载板集成在一起；
在与芯片相对的载板下表面上制作盲孔；
用导电材料填充第一通孔和盲孔，并在所述载板的上下表面上分别制作第一线路层和第二线路层，以形成基板；
在所述基板上方形成磁屏蔽层结构；
在所述磁屏蔽层结构上形成贯穿其上下表面的第二通孔；
用导电材料填充第二通孔，并在所述磁屏蔽层结构上方形成线圈；
所述线圈通过所述第二通孔、第一线路层、第一通孔、盲孔和第二线路层实现与芯片的互连。
本申请的第三方面提供的无线传输模组的制造方法能够实现无线传输模组的一体成型，且该无线传输模组的生产制造流程简化，成本降低。之所以成本降低是因为，该无线传输模组能够一次加工成型，减少制作加工过程的工序，可促进成本的降低。
结合本申请的第三方面，在第一种可能的实现方式中，所述在所述基板上方形成磁屏蔽层结构，具体包括：
将第一介电层压合在所述第一线路层上方；
将磁屏蔽层压合在所述第一介电层上方；
将所述第二介电层压合在所述磁屏蔽层上方。
该可能的实现方式有利于制成的无线传输模组的薄型化。
结合本申请的第三方面及其第一种可能的实现方式，在第二种可能的实现方式中，所述方法还包括：
在所述第二线路层下方形成阻焊层，所述阻焊层上根据电连接需求在不同位置处设置有开窗。
结合本申请的第三方面及其任一种可能的实现方式，在第三种可能的实现方式中，在载板上表面上形成第一线路层之前，还包括：
在所述载板上表面上形成第三介电层。
相较于现有技术，本申请具有以下有益效果：
基于以上技术方案可知，本申请提供的无线传输模组，将芯片、被动元器件以及线圈集成为一体结构，提高了无线传输模组的集成度。而且，该一体结构可以有效实现模组的独立化，该独立模组可以实现灵活地布局在电子设备的整机内部，而且无需将该独立模组设置在电子设备的主板上，仅需要在电子设备的主板上保留无线传输模组的输入端子，因此，该无线传输模组的占板面积较小，而且在本申请中的无线传输模组中，芯片埋嵌在基板内部，该芯片的设置不会增加无线传输模组的体积，或者对无线传输模组的体积影响很小，因而，相较于现有技术中的无线传输模组，本申请提供的无线传输模组有利于提高电子设备的小型化和薄型化。而且，该一体结构中，敏感器件如芯片和被动元器件埋嵌在基板内部，其不会与外界环境接触，因此，本申请提供的无线传输模组还可以有效提升产品在极端恶劣场景下持续正常工作能力，提高产品的可靠性。此外，该无线传输模组结构中，芯片和线圈集成于一体，芯片和线圈之间的信号传输路径较短，因而，其产生的寄生阻抗较小，从而会提高模组的功率密度。
附图说明
为了清楚地理解本申请的具体实施方式，下面将描述本申请具体实施方式时用到的附图做一简要说明。
图1是本领域中无线传输模组与电子设备的一种组装结构示意图，其中，(a)为组装结构俯视图，(b)为组装结构剖面示意图；
图2是本申请实施例提供的无线传输模组俯视图；
图3是本申请实施例提供的无线传输模组沿图2中的A-A方向的剖面图；
图4是本申请实施例提供的电子设备结构示意图；
图5是本申请实施例提供的无线传输模组制造方法流程示意图；
图6A至图6L为本申请实施例提供的无线传输模组制造方法一系列工序对应的剖面结构示意图。
具体实施方式
基于背景技术部分可知，现有的无线传输模组存在集成度低的问题，进而存在以下问题：
1)不利于组装无线传输模组的电子设备的小型化和薄型化；
2)无线传输模组中的敏感元器件易损坏，产品可靠性较低；
3)存在较大的计生阻抗，使得模组的功率密度较低。
为了解决上述技术问题，本申请实施例通过将芯片、被动元器件、磁材以及线圈集成为一体，形成具有一体结构的无线传输模组，来提高无线传输模组的集成度。该一体结构的无线传输模组可以实现灵活地布局在电子设备的整机内部，无需将无线传输模组设置在电子设备的主板上，仅需要主板上保留无线传输模组的输入端子，因此，该无线传输模组的占板面积较小，有利于降低电子设备的整体厚度，进而有利于提高电子设备的小型化和薄型化。而且，该一体结构中，敏感器件如芯片和被动元器件埋嵌在基板内部，其不会与外界环境接触，因此，本申请提供的无线传输模组还可以有效提升产品在极端恶劣场景下持续正常工作能力，提高产品的可靠性。此外，该无线传输模组结构中，芯片和线圈集成于一体，芯片和线圈之间的信号传输路径较短，因而，其产生的寄生阻抗较小，从而会提高模组的功率密度。
下面结合附图对本申请提供的无线传输模组的具体实现方式进行详细描述。
请参见图2和图3，图2是本申请实施例提供的无线传输模组俯视图，图3是本申请实施例提供的无线传输模组沿图2中的A-A方向的剖面图。
本申请实施例提供的无线传输模组包括：基板301、位于基板301上方的磁屏蔽层结构302以及位于磁屏蔽层结构302上方的线圈303。
该基板301内部埋嵌有相互隔离的第一芯片3041、第二芯片3042和被动元器件305，在基板301上还设置有贯穿其上下表面的第一通孔3061和3061，该第一通孔3061和3062内填充有导电材料。作为示例，该导电材料可以为金属铜。需要说明，在图3中，第一通孔的数量以两个作为示例说明。实际上，在本申请实施例中，第一通孔的数量不限定为两个，其可以根据需要设置为多个第一通孔。
基板301的上表面上设置有第一线路层307，基板301的下表面上设置有第二线路层308；在第二线路层308与第一芯片3041之间设置有第一盲孔3091，在第二线路层308与第一芯片3042之间设置有第二盲孔3092，在第二线路层308与被动元器件305之间设置有第三盲孔3093，该第一盲孔3091、第二盲孔3092以及第三盲孔3093内均填充有导电材料。作为示例，该导电材料可以为金属铜。需要说明，第一盲孔3091、第二盲孔3092以及第三盲孔3093的数量可以根据需求设置不同数量，在本申请实施例中，不做限定。为了简化模组的制造工艺流程，第一盲孔3091、第二盲孔3092以及第三盲孔3093的填充可以在制作第二线路层308时同时完成。
需要说明，在本申请实施例中，第一芯片3041、第二芯片3042以及被动元器件305可以采用塑封料63通过模塑工艺埋嵌在预先设置的基板301的内部的空腔内。
作为示例，磁屏蔽层结构302的下表面可以与基板301的上表面贴合在一起。
磁屏蔽层结构302上设置有贯穿其上下表面的第二通孔3101和3102，该第二通孔3101和3102内填充有导电材料。需要说明，在图3中，第二通孔的数量以两个作为示例说明。实际上，在本申请实施例中，第二通孔的数量不限定为两个，其可以根据需要设置为多个第二通孔。
为了实现无线传输模组的薄型化，磁屏蔽层结构302可以采用埋嵌器件封装(ECP，embedded component package)和薄型化设计的线圈磁材加工工艺，形成磁屏蔽层埋嵌结构。作为示例，该磁屏蔽层埋嵌结构可以包括：层压粘结在一起的第一介电层3021、磁屏蔽层3022和第二介电层3023，该磁屏蔽层3022夹在第一介电层3021和第二介电层3023之间，且第一介电层3021位于第一线路层307之上。
作为示例，该第一介电层3021和第二介电层3023可以为树脂层。更具体地，该树脂层的材质可以为ABF或PP。当第一介电层3021和第二介电层3023为树脂层时，可以采用压合工艺将第一介电层3021压合在第一线路层307上，将磁屏蔽层3022压合在第一介电层3021，将第二介电层3023压合在磁屏蔽层3022上，从而形成磁屏蔽层埋嵌在第一介电层3021和第二介电层3023之间的埋嵌结构。
作为更具体示例，第一介电层3021和第二介电层3023可以均包括多层子介电层。
线圈303设置于磁屏蔽层结构302的上方，其可以根据需要设置为不同的图形形状。作为示例，该线圈303可以由电镀的金属铜层形成。
在本申请实施例中，线圈303通过第一通孔3061和3062、第一线路层307、第二线路层308、第二通孔3101和3102、第一盲孔3091、第二盲孔3092实现与第一芯片3041和第二芯片3042的互连。如此，线圈303与芯片之间通过基板内部的通孔和走线实现互连，因此，两者之间的信号传输路径较短，其产生的寄生阻抗较小，可以有效以更小的面积或体积承载更好的功率，从而会提高模组的功率密度。
第一芯片3041和第二芯片3042之间通过第一盲孔3091、第二线路层308和第二盲孔3092实现互连。
此外，为了允许第二线路层308上的电连接结构与外界的电连接结构焊接在一起，该无线传输模组还可以包括形成于第二线路层308下方的阻焊层311，该阻焊层311上根据电连接需求在不同位置处设置有开窗。
作为另一示例，为了实现第一线路层307与基板301之间在需要绝缘位置处较好的绝缘性能，本申请实施例所述的无线传输模组还可以包括：
位于基板上表面和第一线路层307之间的第三介电层312。
作为示例，该第三介电层312也可以为树脂层，并且，该树脂层的材质可以为ABF或PP。当第三介电层312为树脂层时，第三介电层312可以通过压合工艺将第三介电层312压合在第一线路层307上方。
此外，作为示例，被动元器件305可以为电阻、电容等无源器件。
此外，第一线路层307和第二线路层308均可以为多层线路层结构，其可以根据实际需要来设计不用层数的线路层。
以上为本申请实施例提供的无线传输模组的具体实现方式，在该具体实现方式中，芯片、被动元器件以及线圈集成为一体结构，提高了无线传输模组的集成度。而且，该一体结构可以有效实现模组的独立化，该独立模组可以实现灵活地布局在电子设备的整机内部，而且无需将该独立模组设置在电子设备的主板上，如此，仅需要在电子设备的主板上保留无线传输模组的输入端子，因此，该无线传输模组的占板面积较小，因而，降低了无线传输模组组装面积的需求。经试验验证，本申请实施例提供的无线传输模组的占板面积约为图1所示的传输模组结构占板面积的20％。该占板面积较小的无线传输模组有利于降低电子设备的整体厚度，进而有利于提高电子设备的小型化和薄型化。
而且，该一体结构中，敏感器件如芯片和被动元器件埋嵌在基板内部，其不会与外界环境接触，因此，本申请提供的无线传输模组还可以有效提升产品在极端恶劣场景下持续正常工作能力，提高产品的可靠性。
此外，该无线传输模组结构中，芯片和线圈集成于一体，而且，本申请采用基板内通孔、盲孔以及设置在基板表面上的线路层(类似于再布线层结构)实现芯片和线圈之间的互连，也就是说，在本申请实施例中，可以通过类似于再布线层结构实现线圈与芯片的互连，因而，芯片和线圈之间的信号传输路径较短，其产生的寄生阻抗较小，可以有效以更小的面积或体积承载更好的功率，从而会提高模组的功率密度。
另外，该无线传输模组中，采用埋嵌器件封装(ECP，embedded componentpackage)薄型化设计的线圈磁材加工工艺，将磁屏蔽层结构设置在基板上方，如此，在无线传输模组的外部无需设置金属屏蔽罩，因此，该无线传输模组可以有效减小无线传输模组的厚度，进而实现电子设备的薄型化。
此外，在该无线传输模组中，各部件可以均匀分别在基板内部和基板表面上，通过基板301和线圈303可以实现整个模组的散热，因此，本申请提供的无线传输模组的散热性能较好。而且，为了提高无线传输模组的散热性能，该基板301的基材可以为导热性能好的材料，例如为金属铜。因此，该基板301可以为金属铜板。
需要说明，在上述无线传输模组的实施例中，是以两个芯片为例进行说明的。实际上，在本申请实施例提供的无线传输模组中，其包括的芯片数量可以为一个，也可以为3个或者3个以上。在此不做限定。此外，在本申请实施例中，埋嵌在基板301内的芯片可以为用于能源领域的芯片，例如无线充电芯片，也可以为射频等其它无线信号传输功能芯片，例如NFC。
此外，作为示例，为了简化无线传输模组的制作工艺，可以通过塑封工艺采用塑封料将芯片和被动元器件埋嵌在基板内部。需要说明，在该示例下，基板内部预先设置有用于容纳芯片和被动元器件的空腔。
此外，在图3所示的无线传输模组中，线圈和芯片的互连是通过基板内部结构和其上的线路层实现的。实际上，本申请实施例，线圈与芯片的互连不限于上述互连方式，作为本申请实施例的扩展，线圈和芯片之间还可以通过键合线的方式实现互连。
以上为本申请实施例提供的无线传输模组的具体实现方式。基于该具体实现方式，本申请实施例还提供了一种电子设备。
请参见图4，本申请实施例提供的电子设备包括主板41、整机后盖42和固定在整机后盖42上的无线传输模组43，其中，无线传输模组43为上述任一具体实现方式所述的无线传输模组，该无线传输模组43通过柔性电路板44传导并经连接器45连接至主板41。
在图4所述的电子设备中，无线传输模组43无需设在主板41上，主板41上无需为无线传输模组预留的面积，在该主板41上仅需要保留无线传输模组43的输入端子，因而，可以在主板41有限的面积内设置更多的其它器件。而且，在该无线传输模组43中设置有磁屏蔽层结构，因而不会与电子设备内部的其它部件产生电磁信号干扰。
基于上述实施例提供的无线传输模组的具体实现方式，本申请实施例还提供了一种无线传输模组的制造方法。
下面结合图5至图6L描述本申请实施例提供的无线传输模组的制造方法的具体实现方式。
请参见图5，本申请实施例提供的无线传输模组的制造方法包括以下步骤：
S501：在载板上形成能够容纳芯片的第一空腔、用于容纳被动元器件的第二空腔以及第一通孔。
需要说明，形成在载板60上的第一空腔61、第二空腔62和第一通孔3061和3062是相互隔离的。且第一空腔61、第二空腔62和第一通孔3061和3062贯穿载板60的上下表面。
此外，在本申请实施例中，一个第一空腔61内放置一个芯片，一个第二空腔62内放置一个被动元器件。因此，当待制造的无线传输模组中包括多个芯片和一个被动元器件时，需要在载板61上形成多个第一空腔61和一个第二空腔62。
作为示例，本申请实施例以待制造的无线传输模组中包括两个芯片(第一芯片和第二芯片)和一个被动元器件为例说明。如此，在该示例中，如图6A所示，在载板60上形成分别能够容纳第一芯片和第二芯片的第一空腔611和612，能够容纳被动元器件的第二空腔62，以及用于后续电连接的第一通孔3061和3062。
在本申请实施例中，为了提高待制造成的无线传输模组的散热性能，该载板61的基材可以铜材料。也就是说，该载板60可以为铜板。
S502：分别将芯片和被动元器件置于第一空腔和第二空腔内，并采用模塑工艺将芯片、被动元器件和载板集成在一起。
因第一空腔61和第二空腔62为贯穿载板60的上下表面，所以，为了能够使载板60承载芯片和被动元器件，在将芯片和被动元器件置于第一空腔和第二空腔之前，需要在载板60的下表面上贴上一层能够封住第一空腔61和第二空腔62的承载膜。
仍以上述示例说明本步骤的具体实现方式。如图6B所示，首先，在载板60的下表面上贴上能够封住第一空腔61和第二空腔62的承载膜(图中未示出)后，然后将第一芯片3041放置在第一空腔611内，将第二芯片3042放置在第二空腔612内；然后采用塑封料63通过模塑工艺将第一芯片3041、第二芯片3042以及被动元器件305与载板60集成在一起；最后，待第一芯片3041、第二芯片3042以及被动元器件305与载板60集成在一起后，取下承载膜。
S503：在第一通孔处打孔，并在与芯片、被动元器件相对的载板下表面上制作盲孔。
需要说明，在采用塑封料对第一芯片3041、第二芯3042以及被动元器件305与载板60封装在一起的同时，塑封料也会流入第一通孔3061和3062内，从而使得第一通孔3061和3062内填充有塑封料。而且，在模塑过程中，塑封料可能会包覆载板60的上下表面，如此，在载板60的上下表面上会形成一层塑封层。
为了实现第一通孔3061和3062的电连接功能，需要将填充在第一通孔3061和3062内的塑封料去除或部分去除，从而形成通孔结构。而且，为了实现第一芯片3041、第二芯3042以及被动元器件305与外界的互连，需要在与第一芯片3041相对的基板下表面上制作第一盲孔3091、与第二芯3042相对的基板下表面上制作第二盲孔3092，以及与被动元器件305相对的基板下表面上制作第三盲孔3093。该第一盲孔3091从形成的塑封层外表面向内延伸至第一芯片3041的下表面，第二盲孔3092从形成的塑封层外表面向内延伸至第二芯片3042的下表面，第三盲孔3093从形成的塑封层外表面向内延伸至被动元器件305的下表面。
作为示例，可以采用激光刻蚀方法对载板60进行刻蚀，从而在第一通孔处钻出第一通孔3061和3062、在与第一芯片3041相对的基板下表面上钻出第一盲孔3091、与第二芯3042相对的基板下表面上钻出第二盲孔3092以及与被动元器件305相对的基板下表面上钻出第三盲孔3093。该步骤执行完对应的剖面结构示意图如图6C所示。
S504：用导电材料填充第一通孔和盲孔，并在载板的上下表面上分别制作第一线路层和第二线路层。
作为示例，可以采用电镀工艺，在载板60的上下表面上电镀上一层铜层64，在电镀的过程中，电镀铜会填充到第一通孔3061和3062、第一盲孔3091、第二盲孔3092以及第三盲孔3093内，从而达到向第一通孔3061和3062、第一盲孔3091、第二盲孔3092以及第三盲孔3093内填充导电材料的目的。经过该电镀工序后，形成的剖面结构示意图如图6D所示。
在载板60的上下表面上电镀上金属铜层64后，如图6E所示，可以采用基板线路形成工艺，刻蚀掉对应的铜层，从而在基板的上表面上形成第一线路层307，在基板的下表面上形成第二线路层308。
需要说明，S504不限于上述电镀铜工艺的实现方式，其也可以采用其它工艺实现，例如薄膜沉积工艺等等。
此外，需要说明，因线路层的厚度较薄，通常情况下，第一通孔3061和3062的孔径大于线路层的厚度，因此，在形成第一线路层307和第二线路层308之后，导电材料并未填满第一通孔3061和3062，如此，在第一通孔3061和3062靠近中心区域还是空的，如此，可以采用介电材料65例如树脂材料来填充第一通孔3061和3062内。经过该工序后，形成的剖面结构示意图如图6F所示。
需要说明，S501至S504为基板的制作过程，如此，通过S501至S504后完成了基板的制作。
S505：在第一线路层上方形成磁屏蔽层结构。
需要说明，在本申请实施例中，为了实现无线传输模组的薄型化，磁屏蔽层结构可以采用埋嵌器件封装(ECP，embedded component package)和薄型化设计的线圈磁材加工工艺，形成磁屏蔽层埋嵌结构。
如此，S505可以具体包括以下步骤：
A：将第一介电层3021压合在第一线路层307上方。
作为示例，该第一介电层3021的材质可以为ABF或PP树脂。在该示例中，如图6G所示，将ABF或PP树脂压合在第一线路层307上方，从而形成第一介电层3021。
B：将磁屏蔽层3022压合在第一介电层3021上方。
如图6H所示，将磁屏蔽层3022压合在第一介电层3021上方。
C：将第二介电层3023压合在磁屏蔽层3022上方。
作为示例，该第二介电层3023的材质可以为ABF或PP树脂。在该示例中，如图6I所示，将ABF或PP树脂压合在第一线路层307上方，从而形成第二介电层3023。
通过上述步骤A至步骤C可以实现将磁屏蔽层3022埋嵌在介电层之间，从而形成磁屏蔽层结构302。
S506：在磁屏蔽层结构上形成贯穿其上下表面的第二通孔；
采用激光刻蚀工艺对磁屏蔽层结构302进行钻孔，从而在磁屏蔽层结构302上形成贯穿其上下表面的第二通孔3101和3102，该第二通孔3101和3102分别与第一线路层307连通。该工序执行完对应的剖面结构示意图如图6J所示。需要说明，该第二通孔3101和3102针对整个结构来说，因为其仅贯通了磁屏蔽层结构302，而没有实现整个结构的上下表面贯通，因此，可以看作是深盲孔。
S507：用导电材料填充第二通孔，并在磁屏蔽层结构上方形成线圈；
本步骤可以具体为：采用电镀铜工艺，在磁屏蔽层结构302的上方形成一层铜层66。在电镀铜的过程中，铜会填充在上述步骤S506形成的第二通孔3101和3102内，如此形成如图6K所示的剖面结构示意图。
在无线传输模组中，线圈根据需要会设计成不同形状，因此，为了形所需形成的线圈，可以采用基板线路形成工艺，刻蚀掉对应的铜层，从而形成具有所需图形形状的线圈303。经过该工序后，形成的剖面结构示意图如图6L所示。
通过以上步骤S507至S508可以制成本申请实施例提供的无线传输模组。在该无线传输模组中，线圈303通过第二通孔3101和3102、第一线路层307、第一通孔3061和3062、盲孔3091和3092和第二线路层308实现与芯片的互连。不同芯片之间通过盲孔3091和3092和第二线路层308实现互连。
作为本申请的一示例，为了允许第二线路层308上的电连接结构与外界的电连接结构焊接在一起，上述实施例所述的无线传输设备的制造方法还可以包括：
在所述第二线路层下方形成阻焊层211，该阻焊层211上根据电连接需求在不同位置处设置有开窗。
作为另一示例，为了实现第一线路层307与基板301之间在需要绝缘位置处较好的绝缘性能，上述实施例所述的无线传输设备的制造方法在基板上下表面上形成第一线路层307之前，还可以包括：
在所述载板上表面上形成第三介电层312。
通过以上各步骤，最终制成如图2和图3所示的无线传输模组的结构。
以上为本申请实施例提供的无线传输模组的制造方法的具体实现方式。该具体实现方式能够实现无线传输模组的一体成型，且该无线传输模组的生产制造流程简化，成本降低。之所以成本降低是因为，该无线传输模组能够一次加工成型，减少制作加工过程的工序，可促进成本的降低。
以上为本申请实施例提供的无线传输模组及其制造方法的具体实现方式。

Claims (14)

1.一种无线传输模组，其特征在于，包括：基板、位于所述基板上方的磁屏蔽层结构以及位于所述磁屏蔽层结构上方的线圈；
所述基板内部埋嵌有相互隔离的芯片和被动元器件；
所述线圈与所述芯片之间电连接。
2.根据权利要求1所述的无线传输模组，其特征在于，所述基板的上表面上设置有第一线路层，所述基板的下表面上设置有第二线路层；所述基板上还设置有贯穿基板上下表面的第一通孔；所述第一通孔内填充有导电材料；
所述磁屏蔽层结构上设置有贯穿磁屏蔽层结构上下表面的第二通孔；所述第二通孔内填充有导电材料；
所述第二线路层与所述芯片之间设置有盲孔，所述盲孔内填充有导电材料；
所述线圈通过所述第二通孔、所述第一线路层、所述第一通孔、所述盲孔和所述第二线路层实现与所述芯片的互连。
3.根据权利要求2所述的无线传输模组，其特征在于，所述芯片为多个，不同芯片之间通过所述盲孔和所述第二线路层实现互连。
4.根据权利要求1-3任一项所述的无线传输模组，其特征在于，所述磁屏蔽层结构包括层压粘结在一起的第一介电层、磁屏蔽层和第二介电层，所述磁屏蔽层夹在所述第一介电层和所述第二介电层之间。
5.根据权利要求4所述的无线传输模组，其特征在于，所述第一介电层和/或所述第二介电层包括多层子介电层。
6.根据权利要求1-5任一项所述的无线传输模组，其特征在于，所述基板的基材为金属铜。
7.根据权利要求1-6任一项所述的无线传输模组，其特征在于，所述无线传输模组还包括：位于所述第二线路层下方的阻焊层，所述阻焊层上根据电连接需求在不同位置处设置有开窗。
8.根据权利要求1-7任一项所述的无线传输模组，其特征在于，所述无线传输模组还包括：
位于所述基板上表面和所述第一线路层之间的第三介电层。
9.根据权利要求1-8任一项所述的无线传输模组，其特征在于，所述导电材料为铜。
10.一种电子设备，其特征在于，所述电子设备包括主板、整机后盖和设置于所述整机后盖上的无线传输模组，其中，所述无线传输模组为权利要求1-9任一项所述的无线传输模组，所述无线传输模组通过柔性电路板传导并经连接器连接至所述主板。
11.一种无线传输模组的制造方法，其特征在于，包括：
在载板上形成能够容纳芯片的第一空腔、用于容纳被动元器件的第二空腔以及第一通孔；
分别将所述芯片和所述被动元器件置于所述第一空腔和所述第二空腔内，并采用模塑工艺将所述芯片、所述被动元器件和所述载板集成在一起；
在与芯片相对的载板下表面上制作盲孔；
用导电材料填充第一通孔和盲孔，并在所述载板的上下表面上分别制作第一线路层和第二线路层，以形成基板；
在所述基板上方形成磁屏蔽层结构；
在所述磁屏蔽层结构上形成贯穿其上下表面的第二通孔；
用导电材料填充第二通孔，并在所述磁屏蔽层结构上方形成线圈；
所述线圈通过所述第二通孔、第一线路层、第一通孔、盲孔和第二线路层实现与芯片的互连。
12.根据权利要求11所述的方法，其特征在于，所述在所述基板上方形成磁屏蔽层结构，具体包括：
将第一介电层压合在所述第一线路层上方；
将磁屏蔽层压合在所述第一介电层上方；
将所述第二介电层压合在所述磁屏蔽层上方。
13.根据权利要求11或12所述的方法，其特征在于，所述方法还包括：
在所述第二线路层下方形成阻焊层，所述阻焊层上根据电连接需求在不同位置处设置有开窗。
14.根据权利要求11-13任一项所述的方法，其特征在于，在载板上表面上形成第一线路层之前，还包括：
在所述载板上表面上形成第三介电层。
CN201810559223.XA 2018-06-01 2018-06-01 一种无线传输模组及制造方法 Active CN108900216B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201810559223.XA CN108900216B (zh) 2018-06-01 2018-06-01 一种无线传输模组及制造方法
PCT/CN2019/073318 WO2019227956A1 (zh) 2018-06-01 2019-01-28 一种无线传输模组及制造方法
EP19811824.2A EP3796562B1 (en) 2018-06-01 2019-01-28 Wireless transmission module and fabrication method therefor
US17/106,520 US11538774B2 (en) 2018-06-01 2020-11-30 Wireless transmission module and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810559223.XA CN108900216B (zh) 2018-06-01 2018-06-01 一种无线传输模组及制造方法

Publications (2)

Publication Number Publication Date
CN108900216A true CN108900216A (zh) 2018-11-27
CN108900216B CN108900216B (zh) 2021-01-29

Family

ID=64344121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810559223.XA Active CN108900216B (zh) 2018-06-01 2018-06-01 一种无线传输模组及制造方法

Country Status (4)

Country Link
US (1) US11538774B2 (zh)
EP (1) EP3796562B1 (zh)
CN (1) CN108900216B (zh)
WO (1) WO2019227956A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11081453B2 (en) * 2018-07-03 2021-08-03 Mediatek Inc. Semiconductor package structure with antenna
US20230094556A1 (en) * 2021-09-30 2023-03-30 Texas Instruments Incorporated Integrated semiconductor device isolation package
CN114284237B (zh) * 2021-12-23 2022-07-19 长电集成电路(绍兴)有限公司 具有电源管理功能的金属布线层结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102308349A (zh) * 2009-02-07 2012-01-04 株式会社村田制作所 带平板状线圈的模块的制造方法及带平板状线圈的模块
CN104247013A (zh) * 2012-01-25 2014-12-24 保险丝公司 包括电压可切换介电材料的柔性电路和基底
CN105874595A (zh) * 2014-12-09 2016-08-17 英特尔公司 铸模材料中的三维结构
CN106163106A (zh) * 2015-04-07 2016-11-23 深南电路股份有限公司 一种具有电源集成模块的电路板及其加工方法
CN107452691A (zh) * 2016-04-25 2017-12-08 Tdk株式会社 电子电路封装

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10212630A1 (de) * 2002-03-21 2003-10-16 Infineon Technologies Ag Spule auf einem Halbleitersubstrat und Verfahren zu deren Herstellung
US8081079B1 (en) * 2008-06-06 2011-12-20 Altera Corporation PLD package with coordinated RFID TAG
US11005285B2 (en) * 2012-03-21 2021-05-11 Mojo Mobility, Inc. Wireless power transfer
JP6145388B2 (ja) * 2013-10-30 2017-06-14 日本電産サンキョー株式会社 非接触式通信モジュールおよびカードリーダ
TWM484153U (zh) * 2013-11-19 2014-08-11 Taiwan Name Plate Co Ltd 無線傳輸模組與使用其之可攜式電子裝置
KR102257892B1 (ko) * 2014-11-26 2021-05-28 삼성전자주식회사 개선된 ｎｆｃ 안테나 및 그 안테나를 갖는 전자 장치
CN204990359U (zh) * 2015-07-10 2016-01-20 上海同大方舟智能交通科技有限公司 集成有无线充电与智能卡功能的集成功能模块结构
US9761522B2 (en) 2016-01-29 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wireless charging package with chip integrated in coil center
CN105870024B (zh) * 2016-06-15 2018-07-27 通富微电子股份有限公司 系统级封装方法
KR20180042919A (ko) * 2016-10-19 2018-04-27 삼성전자주식회사 무선 충전 구조를 구비한 전자 장치
US10438889B2 (en) * 2016-12-23 2019-10-08 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
CN107170731A (zh) * 2017-05-05 2017-09-15 华为技术有限公司 嵌入式基板及其制造方法
US10056922B1 (en) * 2017-06-14 2018-08-21 Infineon Technologies Ag Radio frequency device modules and methods of formation thereof
CN107611114B (zh) * 2017-07-31 2020-03-10 华为技术有限公司 一种嵌入式基板
WO2021019812A1 (ja) * 2019-07-31 2021-02-04 株式会社村田製作所 Ｒｆｉｃモジュール及びｒｆｉｄタグ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102308349A (zh) * 2009-02-07 2012-01-04 株式会社村田制作所 带平板状线圈的模块的制造方法及带平板状线圈的模块
CN104247013A (zh) * 2012-01-25 2014-12-24 保险丝公司 包括电压可切换介电材料的柔性电路和基底
CN105874595A (zh) * 2014-12-09 2016-08-17 英特尔公司 铸模材料中的三维结构
CN106163106A (zh) * 2015-04-07 2016-11-23 深南电路股份有限公司 一种具有电源集成模块的电路板及其加工方法
CN107452691A (zh) * 2016-04-25 2017-12-08 Tdk株式会社 电子电路封装

Also Published As

Publication number Publication date
EP3796562B1 (en) 2023-01-18
EP3796562A4 (en) 2021-07-21
US11538774B2 (en) 2022-12-27
US20210082842A1 (en) 2021-03-18
CN108900216B (zh) 2021-01-29
WO2019227956A1 (zh) 2019-12-05
EP3796562A1 (en) 2021-03-24

Similar Documents

Publication Publication Date Title
KR101095161B1 (ko) 전자부품 내장형 인쇄회로기판
CN108987371A (zh) 元件内埋式封装载板及其制作方法
US20150213946A1 (en) Printed wiring board
EP3582593B1 (en) Method of manufacturing a component carrier with a stepped cavity and a stepped component assembly being embedded within the stepped cavity
US20180049311A1 (en) Vertical shielding and interconnect for sip modules
CN103747616B (zh) 元器件内置模块
US10595414B2 (en) Component carrier and manufacturing method
US8867225B2 (en) Wiring board
CN108900216A (zh) 一种无线传输模组及制造方法
CN103889168A (zh) 承载电路板、承载电路板的制作方法及封装结构
CN206819971U (zh) 部件承载件
CN110024107A (zh) 集成电路封装方法以及集成封装电路
US10383208B2 (en) Hybrid component carrier and method for manufacturing the same
KR20150081155A (ko) 패키지 기판, 패키지 기판 제조 방법 및 이를 이용한 반도체 패키지
CN110391194A (zh) 具有内插功能的封装集成电路以及用于制造这种封装集成电路的方法
CN110364496A (zh) 一种芯片封装结构及其封装方法
KR20150137824A (ko) 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법
US11452212B2 (en) Component carrier with electrically conductive layer structures having windows defined by a conformal mask and tapering at least partially
CN103811362A (zh) 层叠封装结构及其制作方法
CN210926014U (zh) 一种半导体芯片的sip封装结构
CN100472780C (zh) 电子零部件及其制造方法
KR20160004157A (ko) 칩 내장형 기판 및 이의 제조 방법
CN110364490A (zh) 一种芯片封装结构及其封装方法
EP3340753A1 (en) Connector member integrated with component carrier
CN207611749U (zh) 集成电路封装件及封装基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant