JPH09512954A

JPH09512954A - 表面実装部品を支持する内部層を有する装置

Info

Publication number: JPH09512954A
Application number: JP7523545A
Authority: JP
Inventors: スタンフォードダブリュ．ジュニア．クレーン; マリアエム．ポーチュオンド
Original assignee: ザパンダプロジェクト
Priority date: 1994-03-11
Filing date: 1995-03-09
Publication date: 1997-12-22
Also published as: DE69507459D1; TW243584B; WO1995024730A2; DE69507459T2; US5543586A; DE69533489D1; DE69533489T2; EP0749674A1; US5659953A; EP0817267A1; AU2093895A; EP0817267B1; KR100367045B1; WO1995024730A3; EP0749674B1

Abstract

(57)【要約】絶縁材からなる複数の層からなる多層基板と、少なくとも１つの導電性リード又はワイヤを有するデバイスと、からなる装置であって、前記層の少なくとも１つにおいては少なくとも１つのウエルが形成され、前記ウエルは前記多層基板の外側表面から前記多層基板の内部表面にまで伸長し、導電性コンポーネントが前記多層基板の内部表面上のウエル内に形成され、前記導電性リード又はワイヤは前記ウエルの中に伸長し、前記多層基板の内部表面上に設けられた導電性コンポーネントに直接的物理的接触をしていることを特徴とする装置。また、複数の絶縁材からなる層からなる多層基板であって、少なくとも１つのウエルが前記層の少なくとも１つに形成され、前記ウエルが前記多層基板の外側表面から内部表面に延びており、前記多層基板の内部表面上の前記ウエル内に設けられた導電性コンポーネントを有する多層基板を形成するステップと、デバイスから延びる少なくとも１つの導電性リード又はワイヤを前記ウエルに挿入して前記リード又はワイヤが前記多層基板の内部表面上に設けられて導電性コンポーネントに直接物理的接触をなすようにするステップと、からなることを特徴とする装置の製造方法。

Description

【発明の詳細な説明】表面実装部品を支持する内部層を有する装置発明の背景発明の分野本発明は、部品のリード又はワイヤの如き導電部分から多層基板の内部層へ電気信号を伝送する方法及び装置に関し、特に、ビア（via）、メッキ貫通孔等を用いることなくかかる信号の伝送又は導通をなす技術に関する。また、本発明は、上記した如き機能を実行するに適した多層基板を製造する方法に関する。関連技術の説明プリント配線基板（ＰＣＢ）の如きインターフェース表面上に半導体パッケージ、抵抗、キャパシタ、インダクタ、コネクタ、等の電気・電子部品を搭載する種々の方法が知られている。より広く知られている方法としては、メッキ貫通孔（ＰＴＨ）法及び表面実装技術（ＳＭＴ）法である。図１に示したように、ＰＴＨ法においては、部品実装が部品 102のリード 101 をＰＣＢ 104に設けられたＰＴＨ 103に挿通せしめた後、該リードをハンダ付けして該リードをＰＴＨに接触した状態に固定するハンダ付処理をなすことによって行なわれる。このＰＴＨ法は、単層及び複数層基板の双方について用いられ得る。一方、図２（ａ）ないし２（ｄ）に示された如く、ＳＭＴ法においては、部品 102の各リード 101がＰＣＢ中のＰＴＨの中に延在するようにハンダ付けするのではなく、パッドとして知られているＰＣＢ 104の表面上の導電部分にハンダ付けされるのである。また、図２（ｄ）に示す如く、部品 102がリードのないチップキャリアである場合、部品102 の導電部分がパッド上にハンダ付けされる。ハンダジョイント 105が、図２（ａ）−２（ｃ）のリード付きチップキャリアの各リード、又は図２（ｄ）のリード無しチップキャリアの各導通部分をＰＣＢ 104 に対して固定した状態に維持するのである。かかるＳＭＴ法においては、リード付きチップキャリアの各リード 101は、図２（ａ）に示した如き“かもめ型翼（ Gullwing）”形状、図２（ｂ）に示した如き“Ｊ−リード”形状、あるいは図２（ｃ）に示した如き“バット・リード（Butt Lead）”形状を取り得る。図３において、従来の多層ＰＣＢ 104の例が、説明の容易なように各層が分離して示されている。図３の例においては、リード101aは、部品（図示せず）のＰＴＨリードであり、ＰＣＢ 104に設けられたＰＴＨ 103中を延びてハンダ付けされてこのリードをＰＴＨに固定するハンダジョイント 105が形成されている。ＰＴＨ 103はＰＣＢ 104の全ての層を貫通している。図３の例において、リード10 1bは、ＰＣＢ 104の上面に形成されたボンディングパッド 106に実装された部品（図示せず）のＳＭＴリードである。ビアは、多層ＰＣＢの層間接続のために用いられる。ビアは、上記したＰＴＨに類似した従来の部品であるが、ビアはリード等を受け入れる程には大きくない。ビアは、多層ＰＣＢの層を貫通して層間の信号伝送を許容するのである。図４においては、多層ＰＣＢのための３つのタイプのビアの従来例が示されている。図４において、ビア107aはＰＣＢ 104の全ての層を貫通するビアである。ビア107bは、ＰＣＢ 104の上面又は底面から伸長するものの全ての層を貫通しないブラインドビアである。従来のブラインドビアの側面のみが通常の材料を用いてメッキされているが、底部は、メッキされずに絶縁性プリプレッグ（pre-preg ）又はエポキシ樹脂材料によって充填されている。ビア107cは、ＰＣＢ 104の内部層にのみ貫通する埋め込みビアであり、ＰＣＢの上面又は底面に達していない。図４に示されたビアは、各層において穿孔し、形成された孔にメッキをして各層を互いに積層するプロセスによって形成される１つの層の穿孔部が一方の面においてのみ別の層の非穿孔部に当接するように積層されたときブラインドビアが形成される。また、埋込みビアは、１つの層の穿孔部が両側面において別の層の非穿孔部に当接するように積層がされたとき形成される。図４に示したようなＰＣＢを形成する製造プロセスは非常にコスト高である。図５は、多層ＰＣＢ 104の側面を示している。図５において、部品（図示せず）のリード 101がＰＣＢに設けられたＰＴＨ 103の中に延在し、ハンダジョイント（図示せず）を形成してリード 101をＰＴＨ内に固定すべくハンダ付けされる。ＰＴＨ 103は、図５に示したＰＣＢ 104の全ての層を貫通している。図５においては、また、メッキされたビア 107がＰＣＢ 104の全ての層を貫通している。導電性トレース（trace）108a,108b,108c及び108dがＰＣＢ 104の種々の層に各々形成されており、いくつかのトレース（例えば、トレース 108a,108d）はビア 107及びＰＴＨ 103の間の導電路を提供する。ビア 107、ＰＴＨ 103及び各種トレースの故に、電気信号が、例えば、ＰＴＨリード 101、ＰＣＢ 104の上面に形成されたトレース108a及びＰＣＢ 104の１以上の内部層の間において伝送される。図６は、ＳＭＴパッド 106、メッキされたビア 107及び種々のレベルに設けられたトレース 108a,108b,108c 及び108dを備えた多層ＰＣＢ 104の一部側面図である。図６において、部品（図示せず）のＳＭＴリード101がＰＣＢの上面に設けられたボンディングパッド 106上に搭載されている。図６において部品（図示せず）のＳＭＴリード 101は、ＰＣＢの最上面上に設けられたボンディングパッド 106にマウントされている。ＰＣＢの上面に設けられた導電性トレース108aは、ボンディングパッド 106とビア 107とを接続して、ＳＭＴリード 101とＰＣＢの他のいろいろのレベルにあるトレースとの間の電気信号の伝送を許容する。例えば、図６に示した構成においては、ＳＭＴリード 101とＰＣＢ 104の底面に設けられたトレース108dとの間の電気信号の伝送を許容する。ここで注意すべきことは、ＰＣＢ 104の内部層に接続されるＳＭＴリードの各々のために１つのトレース及び１つのビアが必要となっている点である。従って、ＰＣＢの種々のレベルにおいて、広い領域が犠牲になっているのである。図７は、多層ＰＣＢ 104の従来例を示す部分的斜視図である。この図においては、基板の各層が説明の容易さのために分離して示されている。図６において示したＰＣＢと同様に、図７に示したＰＣＢもＳＭＴボンディングパッド106、メッキされたビア 107、及びトレース108a,108b が種々の層において設けられている。図７において、部品（図示せず）のＳＭＴリード 101がボンディングパッド 106にマウントされている。本願発明者が承知している従来のＰＣＢはその表面及び内部層を十分に活用していない。現状の商業的製造技術によれば、0.006 インチ巾のトレース及び許容誤差を考慮してＰＣＢの１インチ長当り８０個のトレースが許される。半導体パッケージ等の密度が高くなるに従って、設計者にとってＰＣＢの表面と内部層との間の効率的信号伝送が困難となる。現状においては、ビアに対して伸長して内部層に接続されるトレースを用いて内部層への信号伝送がなされている。これらのビア及び関連するトレースはかなりの領域を占有するので信号経路の密度を低減し、かつ複雑化させる。そして、単位長及び面積当りの多数のコンタクトを有するより進んだ部品を用いるとき、更に問題が大きくなる。高密度内部接続技術は、現在のところ、トレース、ＰＴＨ、ビア及びライン間隔のサイズを小さくすることによってなされんとしている。換言すれば、高密度化をなすために、従来技術においては、より狭いトレースをより接近させてＰＣＢを製造していた。この高密度化の試みは製造歩どまりを小さくし、かつ必要な最大許容誤差の故にコストを高くしてしまう。従来のビアは、ＰＣＢ内の各層間の信号伝達を可能にしているものの、種々の電気的及び機械的問題を生じている。例えば、多数のビアを設けることによって、信号面、パワー面及び接地面に対して不要な容量を加えてしまう。更に、ビアは、多層ＰＣＢにおいて、多数の穿孔作業を必要とし、その結果、コスト高を招来しかつ歩どまりを低減させる。なお、ここで、“穿孔作業”という術語は、ここでは基板層の数のビア数倍を記述するために用いられる。またビアは、可能な信号経路数を減少させ、更に、部品リードの配置に用いられ得るＰＣＢ表面の広さを低減させてしまう。多層ＰＣＢにおいて、ビアを用いることによって信号経路選択自由度（routea bility）が悪影響を受ける。このことは、ＰＣＢの層数が増大するにつれて特に問題となる。例えば、ビアが貫通する各ＰＣＢ層に対し、ビアそのものに対するスペースに加えて、各レベルにおいてビアを他の導電性素子に接続するために必要なトレースのためにもスペースが必要となるのである。更に、各ビアは電気信号の伝送を確実にするために必要な導電性メッキの故にサイズが大きくなる。また、他の部品、パッド及び他のトレースの間のトレースクリアランスが、更に、密度を低減させる。上記したことから明らかなように、従来のＰＣＢは多数のレベルに導電性素子を担うものの、トレース、ライン、特に、ＰＴＨ及びメッキされたビアの許容スペースに対する制限の故にＰＣＢの導電性についての密度が制限される。従って、従来のＰＣＢは、既存のまたは将来の半導体及びコンピュータ技術の要請に応えるには十分ではない。既存のＰＣＢ及び他のインターフェース技術は既に現状の半導体及びコンピュータ技術の進歩に歩調を合わせることが出来ていない。また、コンピュータ及びマイクロプロセッサの速度は上昇を続けており、スペース効率及び信号経路選択自由度が益々重要になって来ており、より効率的な接続特性を備えた多層基板が必要とされている。上記したＰＣＢは、現在及び企図された半導体及びコンピュータに関する要請に応えられない。発明の概要従って、本発明の目的は、高密度を達成するべく表面及び内部層を有効に用い得る多層基板を提供することである。この多層基板は、多層ＰＣＢ、セラミック多層基板又はその他の多層基板である。本発明の他の目的は、多層基板内に設けられるビアを用いるのではなく、リード、ワイヤ等を用いて電気信号を直接多層基板の内部層に供給する多層基板を提供することである。本発明の更に他の目的は、ＳＭＴ‐コンパチブルな内部層を有し半導体パッケージ内の複数層を含む多層基板を提供することである。本発明の更に他の目的は、より小さい容量を有し、より短い信号経路を有し、より広い部品搭載領域を有し、改善された信号経路選択自由度を有する多層基板を提供することである。本発明の更なる目的は、より高い製造歩止りを有し、かつより低い製造コストの多層基板を提供することである。本発明の更なる目的は、上記したような特性を有する多層基板を製造しかつ使用する方法を提供することである。上記した及び他の目的は、複数の絶縁材からなる層を含む多層基板であって、該層の少なくとも１つに設けられて該多層基板の外側表面から内側表面に達する少なくとも１つのウエル（well）と、該多層基板の内部層に設けられたウエル内に設けられる導電性部品と、を含む多層基板と；該ウエルに挿通される少なくとも１つの導電性リードまたはワイヤを有し該多層基板の内側表面上に設けられる導電性部品に直接物理的に接触するデバイスと、からなる装置を用いることによって達成される。また、本発明による装置の製造方法は、絶縁材からなる複数の層を含む多層基板であって、少なくとも１つの層に少なくとも１つのウエルを有し、該ウエルは該多層基板の外側表面から内部表面に延在し、該多層基板の内部表面のウエル内に導電性部品が形成されているような多層基板を形成するステップと、部品の少なくとも１つの導電性リードまたはワイヤを該リードまたはワイヤが該多層基板の内部表面に設けられた導電性素子に直接物理的に接触するように該ウエル内を伸長せしめるステップと、からなる。ここで、上記した概要の説明及び次の詳細な説明は単なる例示であって本発明を制限するものではない。また、添付の図面は明細書の一部を構成するものであり、本発明の実施例を示し、全体の説明と共に本発明の原理を説明するのに用いられる。図面の簡単な説明図１は、従来のＰＴＨ技術の特徴を示す側面図である。図２（ａ）は、ガルウィング形状のリードを有するリード付きチップキャリアに用いる従来のＳＭＴ手法を示す側面図である。図２（ｂ）は、Ｊリード形状のリードを有するリード付きチップキャリアに用いる従来のＳＭＴ手法を示す側面図である。図２（ｃ）は、バット‐リード形状のリードを有するリード付きチップキャリアに用いる従来のＳＭＴ手法を示す側面図である。図２（ｄ）は、リードのないチップキャリアに用いる従来のＳＭＴ手法を示す側面図である。図３は、説明の容易さの為に分離して示されている層に対してＰＴＨ及びＳＭＴ技術を用いる従来の多層ＰＣＢの一部斜視図である。図４は、従来のビア技術の特徴を示す側面図である。図５は、ＰＴＨ及びビア技術を用いる従来の多層ＰＣＢの一部側面図である。図６は、ＳＭＴ及びビア技術を用いる従来の多層ＰＣＢの一部側面図である。図７は、ＳＭＴ及びビア技術を用いる従来の多層ＰＣＢの一部斜視図である。図８は、本発明によって多層基板の内部層にＳＭＴ実装されるリード又はワイヤとウエルを示す一部斜視図であって、説明の容易さのために各層は分離して示されている図である。図９は、本発明によって形成されて環状リングを備えたウエル及び多層基板の内部層にＳＭＴ実装されるリード又はワイヤを示す一部側面図であって各層が説明の容易さのために分離して示されている図である。本発明によって形成された多層基板の一部側面図であって、環状リング、導電性メッキ及びボンディングパッドへのリード及び／又はワイヤの半田付けを示している図である。図１１（ａ）、本発明によって形成された多層基板の内側にＳＭＴ実装されるリード又はワイヤとメッキされたウエルとを示す一部斜視図であって、各層は、説明の容易さのために分離して示している図である。図１１（ｂ）は、本発明による外側及び内側環状リングによって囲まれたウエル及び多層基板の内部層にＳＭＴ実装されたリード又はワイヤを示す一部斜視図であって、説明の容易さのために各層を分離して示した図である。図１２（ａ）は、本発明によってメッキされたウエルを有する多層基板の製造方法における最初のステージの例を示す図である。図１２（ｂ）は、本発明によってメッキされたウエルを有する多層基板の製造方法における第２のステージの例を示す図である。図１２（ｃ）は、本発明によってメッキされたウエルを有する多層基板の製造方法における第３のステージの例を示す図である。図１３は、本発明によってメッキされたウエルを有する多層基板の製造のために実行される例示的ステップを示すフローチャートである。図１４（ａ）は、本発明によってメッキ付きウエルを有する多層基板を製造する方法における第１のステージの例を示す図である。図１４（ｂ）は、本発明によってメッキ付きウエルを有する多層基板の製造方法における第２のステージの例を示す図である。図１４（ｃ）は、本発明によって、メッキされたウエルを有する多層基板の製造方法における第３のステージの例を示す図である。図１５は、本発明によってメッキされたウエルを有する多層基板を製造する為に実行さるべき例示的ステップを示すフローチャートである。図１６（ａ）は、本発明によってメッキされていないウエルを有する多層基板を製造する方法における第１のステージの例を示す図である。図１６（ｂ）は、本発明によってメッキされていないウエルを有する多層基板の製造方法における第２ステージの例を示す図である。図１６（ｃ）は、本発明によってメッキされていないウエルを有する多層基板の製造方法における第３のステージの例を示す図である。図１７は、本発明によってメッキされていないウエルを備えた多層基板の製造の為に実行さるべき例示的ステップを示すフローチャートである。図１８（ａ）は、本発明によってメッキされていないウエルを有する多層基板の製造方法における第１ステージの例を示す図である。図１８（ｂ）は、本発明によってメッキされていないウエルを有する多層基板の製造方法における第２ステージの例を示す図である。図１８（ｃ）は、本発明によってメッキされていないウエルを有する多層基板の製造方法における第３ステージの例を示す図である。図１９は、本発明によってメッキされていないウエルを有する多層基板を製造する為に実行さるべき例示的ステップを示すフローチャートである。図２０は、半田付け前の本発明による多層基板の一部斜視図であって、各層が説明の容易さのために分離して示されている図である。図２１は、説明の容易さのために示されていない半田によってラミネート（積層）された後の本発明による多層基板の一部斜視図である。図２２は、本発明によって形成される多層基板の種々の層にＳＭＴ実装される異なる長さのウエル及びリードを示す一部側面図である。図２３（ａ）は、本発明によって形成される多層基板にマウントされる複数の受容タイプの電気的接続素子の一部斜視図である。図２３（ｂ）は、図２３（ａ）に示した電気的接続素子の別の一部斜視図である。図２３（ｃ）は、図２３（ａ）において示された電気的接続素子の別の一部斜視図である。図２４は、図２３に示されたような受容タイプの電気的接続素子に組み合うように形成された突出タイプの電気的接続素子の複数の一部斜視図である。図２５は、本発明によって形成された多層基板にＳＭＴ実装されるコーナー部を有するリードの脚部の斜視図である。図２６（ａ）は、本発明による多層基板と共に用いられるように形成された突出の電気的接続素子の一部斜視図である。図２６（ｂ）は、本発明による多層基板と共に用いられるように形成された突出タイプの電気的接続素子の一部側面図である。図２７（ａ）は、本発明によって形成された半導体ダイキャリアの側面図である。図２７（ｂ）は、図２７（ａ）の半導体ダイキャリアであって、この半導体ダイキャリアに取り込まれた多層基板の種々の層にＳＭＴ実装される異なる長さのウエル及びリードを示す図である。実施例の説明本発明は、ＰＣＢ、多層セラミック又はフラットフレキシブルケーブル（ＦＦＣ）のような多層基板であって、１以上のワイヤ又は素子リード又は足を用いて多層基板の内部層に直接アクセスする多層基板を提供するものである。ワイヤ又は部品リード又は足を用いて多層基板の内部層におけるトレース等に直接アクセスすることにより従来必要とされたトレース、クリアランス及びビアが不要となり、多層基板の接点密度を増加させて、現状のあるいは将来の半導体又は電子パッケージの密度を増大させるに有利となる。例えば、本発明は、ラミネーション処理を用いて形成される全ての多層基板に応用が可能である。例えば、本発明はＦＲ４等からなる絶縁層を有するＰＣＢを含む絶縁性及び導電性層を有する全ての多層基板に応用可能である。多層基板の内部層への直接アクセスは半導体チップの様な部品のリード又は足を用いて達成されて、更に、例えばチップにワイヤボンディングされるワイヤ、あるいはチップから切り取られるワイヤ、あるいはチップのためのボンディングワイヤ等のワイヤを用いることもできる。どのようなリード、ワイヤ又は類似の導電構造が多層基板の内部層への直接アクセスをなすために用いられ得る。本発明によれば、メッキされるかあるいはメッキされないウエルを設けることによって多層基板の内部層への直接アクセスが得られる。このウエルには電気的又は電子的部品のワイヤ又はリードが挿通されて、ウエルの底部においてＳＭＴコンパチブルボンディングパッドあるいはウエルの底部における層に沿って延びる回路素子への接触をなすのである。もしウエルがメッキされているならば、ウエルの側面において層又はウエルの側面における層において延在する一以上の回路素子への接触が達成される。従来のＰＣＢ技術においては、ＳＭＴ部品よりもマウントの難しいＰＴＨ部品を用いかつＰＣＢを貫通するＰＴＨ部品を用いて接続がなされるので、どの層においても接触は他の層の全ての基板スペースを用いるのである。このことは、限定された利点を提供する一方で回路設計を複雑にするのである。ところが、本発明においては、ＰＣＢ又は他の多層基板の層に別々に穿孔されているのである。よって、多層基板の各層が組合わされたとき、多層基板内にウエルが形成され、各ウエルは接触が望まれるレベルにおいて底を持つことになり、ビアや関連するトレースの必要性を除くのである。このようにして、ウエルの底より下の層は邪魔されずに回路がウエルの底より高い方のレベルの接触によって悪影響を受けることなく低い方の層において回路を引き回すことができるのである。以下において、添付図面を参照して本発明についてより詳しく説明する。便宜上、各図面において同様な参照符が本発明の同様な部分を指し示すために用いられる。図８は、本発明による多層基板１０を示す一部斜視図であり、この基板の各層は説明の便宜のために分離して示されている。基板１０は、例えばＰＣＢ又は他の多層基板であり得る。導電性構造１１は半導体パッケージのような電気又は電子部品（図示せず）からのワイヤ又はリードであり、基板１０に固定される。基板１０は上方の絶縁層１２ａ、内側の絶縁層１２ｂ及び１２ｃ、並びに下方の絶縁層１２ｄを含んでいる。図８において、内部層の最も下の層１２ｃはその上に形成されたＳＭＴコンパチブル導電性ボンディングパッド１３のみならず、ボンディングパッドに接続した導電性トレース１４を有する。上方層１２ａ及び最上内部層１２ｂに孔が設けられて上方表面１２ａから最下内部層１２ｃに達するウエル１５が形成される。導電性構造１１はウエル１５の中を延在し、ボンディングパッド１３に半田付けされて半田ジョイント（１８においては示されていない）を形成し、導電性構造１１を最下内部層１２ｃに固着する。この半田ジョイントはリード１１をボンディングパッド１３に直接接触をさせるのである。図８の多層基板１０は４つの絶縁層を有するものとして示されているが、本発明によれば、多層基板は４以上又は４より少ない数の絶縁層を有することができることに注意すべきである。また、図８の基板１０は上方層１２ａを貫通して形成されたウエルを有するものとして示されているが、本発明によればウエルは下方層１２ｄを貫通して設けられてリード、ワイヤ等の導電性構造が基板の下側から挿入され得るようになすことができることに注意すべきである。本発明によれば、図８に示した如く、基板１０の表面と電気信号の方向付けのための選択された内部層１２ｃとの間に存在する層だけがウエル１５を有するのである。従って、ウエル１５の底部より下側（例えば下方層１２ｄ）の各層は邪魔されずに回路がこのウエルに影響を受けることなく引き回され得る。図９は、本発明による多層基板１０の一部斜視図であり、説明の容易さのために基板の各層が分離されて示されている。図９からの解るように環状リング１６が層１２ａの上面上に受けるウエル１５のまわりに形成されているが、この環状リングは任意である。この環状リング１６は導電性材料からなり、絶縁層１２ａの上面に形成されたトレース１４ａに接続している。導電性構造１１は環状リング１６を貫通して内部層１２ｃに形成されたボンディングパッドに接触する。このボンディングパッドは内部層１２ｃ上に設けられたトレース１４ｂに接続している。導電性構造１１を多層基板１０に半田付けすることは図１０を参照して以下に説明される。図１０は、ワイヤ又は部品リードのような導電性構造を本発明によってウエル内に固着又は半田付けする種々の方法について示している。図９において、３つの導電性構造１１ａ，１１ｂ及び１１ｃが示されている。導電性構造１１ａはまっすぐなリード又はワイヤであり、導電性構造１１ｂはまっすぐなリード又はワイヤであり、導電性構造１１ｃは屈曲したリードまたはワイヤである。これらの導電性構造１１ａ，１１ｂ，１１ｃの各々は対応するウエル１５ａ，１５ｂ及び１５ｃ内に固着されている。ウエル１５ａはメッキされていない部分に配置されたメッキ部分を含んでいる。ウエル１５ａはメッキされない通路を上下に有するブラインドビアのように形成され、従って、上方及び下方の部分をメッキするために必要とするコストが除去される。ウエル１５ｂは図９において示されたウエルと似ており、環状リング１６が層１２ａの上面においてウエルの周りに形成されている。しかしながら、図９のウエルとは異なり、ウエル１５ｂはその長さに亘ってメッキされウエルの底部に配置されるボンディングパッドを有さない。ウエル１５ｃは図８に示されたウエルとそれが環状リングを有さない点において似ている。リード又はワイヤ１１ａがメッキされた部分とメッキされない部分を有するウエル１５ａ内に下記の如く固定される。ウエル１５ａの孔が種々の絶縁層において設けられかつ各層が互いに積層されたのち、リード又はワイヤ１１ａがこのウエルに挿通されてウエルの底に設けられたボンディングパッド１３ａに直接的物理的接触をなすのである。そしてリード又はワイヤ１１ａがウエル１５ａのメッキ部分及びボンディングパッド１３ａに半田付けされて、リード又はワイヤをウエルのめっき部分又はボンディングパッドに固着する導電性半田ジョイントを形成する。かかる半田付けはリード又はワイヤ１１ａをボンディングパッド１３ａに直接的物理的接触を維持するようになすのである。リード又はワイヤ１１ｂが環状リング１６と対応するメッキされたウエル１５ｂ内に次の如く固着される。種々の絶縁層においてウエル１５ｂの為の孔が形成されて各層が互いに積層された後、リード又はワイヤ１１ｂがこのウエルに挿通されて環状リング１６及びメッキ層に半田付けされてリード又はワイヤを環状リング及びメッキ層に固着する導電性の半田ジョイントが形成される。リード又はワイヤ１１ｃが、以下に述べるように、メッキされていないウエル１５ｃの中に固定される。ウエル１５ｃの為の孔が種々の絶縁層において設けられ、これらの層が互いに積層された後リード又はワイヤ１１ｃがこのウエルに挿通されて、ウエルの底部にあるボンディングパッド１３ｃに直接的物理的接触をなすのである。その後、リード又はワイヤ１１ｃがボンディングパッド１３ｃに半田付けされて、リード又はワイヤ１１ｃをボンディングパッド１３ｃに固定する導電性半田ジョイント１７ｃを形成するのである。半田ジョイント１７ｃは図１０に示したようにウエル１５ｃを完全に埋めることもできるし、ウエル１５ｃの下方の部分のみを埋めるようにすることもできる。図１１（ａ）は、本発明による多層基板１０の一部斜視図であり、説明の容易さのために各層は分離して示されている。図１１（ａ）においては、ウエル１５がＰＴＨと同様な対応にて導電性材料１８によってメッキされている。しかしながら、図１１（ａ）のこのメッキされたウエルはＰＴＨとは異なり、基板１０の全ての層に亘って存在しているのではない。そうではなくて、このメッキされたウエルは下方層１２ｄの上方にある内部層１２ｃにその底を有するのであり、ウエル１５の下の各層はこのウエルによって影響を受けず、このウエルの影響なしに回路を引き回すことが可能である。メッキしたウエルを用いることについて、ウエル１５の全体に亘って導電性半田材を充填してリードまたはワイヤ１１、環状リング１６、ボンディングパッド１３、導電性材１８及び内側及び外側層トレース１４ａ，１４ｂ，１４ｃの間の接続をなすことができる。場合によってはメッキされたウエル１５の一部だけに導電性半田材を充填してリードまたはワイヤ１１及び上記した素子のいずれかとの間の接続をなすこともできる。図１１（ｂ）は、本発明による多層基板１０の一部斜視図であり、説明の容易さのために各層は分離して示されている。図１１（ｂ）において、ウエル１５はメッキされていないが、上方層１２ａの上面においてウエル１５のまわりに環状リング１６ａが形成され層１２ｂの上面におけるウエルのまわりに環状リング１６ｂが形成されている。図１１（ｂ）においては示されていないが、環状リング１６ａ及び１６ｂは層１２ａ及び１２ｂの上面ではなく下面に形成することもできる。ウエル１５の通過する層の各々各に環状リングを設けることもでき、あるいはウエルの通過する層のうちのいくつかの層にのみ環状リングを設けることもできる。また、環状リングの孔の大きさはいろいろである。例えば、図１１（ｂ）において示したように、環状リング１６ａの孔は環状リング１６ｂの孔より大である。しかしながら環状リング１６ａの孔の方が環状リング１６ｂの孔よりも小さくすることもできる。また、図１１（ｂ）のウエル１５全体にわたって導電性半田材を充填してリード又はワイヤ１１と、環状リング１６ａ，１６ｂとボンディングパッド１３と、内側及び外側トレース１４ａ，１４ｂ，１４ｃとの間の接続をなすことができる。さらには、図１１（ｂ）のウエル１５の一部にのみ導電性半田材を充填してリード又はワイヤ１１と上記した素子のいずれかのみとの間の接続をなすこともできる。図１１（ａ）のウエル１５のようにメッキされたウエルは本発明による以下に述べる方法あるいは他の方法によって製造され得る。また、おおまかに説明すれば、メッキされたウエルはビア製造技術の下でコアとして両端処理されたクラッドインシュレータを用いて所望の層の間に設けることができる。また、導電性ボンディングパッドは電気的接続が必要な層の表面に形成することができる。図１２（ａ），１２（ｂ）及び１２（ｃ）、並びに図１３に示したフローチャートを参照して、メッキ付きウエルの形成方法について説明する。本発明によるメッキ付きウエルの第１の製造方法において、まず、複数の平坦な絶縁シートが選択される（図１３のステップＳ１）。これらの絶縁シートは、多層基板の上方絶縁層１２ａ、内部絶縁層１２ｂ及び下方絶縁層１２ｃを形成するために用いられる。好ましくは、これらの絶縁シートはＦＲ４、テフロン（商標）、セラミックまたは他の絶縁材であって多層基板の各層を製造するに適した材料によって形成される。多層基板としては、ＦＦＣ、多層セラミックコンダクタ、ＰＣＢあるいは別の基板が考えられる。図１２（ａ）からも明らかなように、上方及び下方層１２ａ及び１２ｃはその両面において金属材料１９によって被覆され得る。一方において内部層１２ｂは金属被覆されないプリプレッグ層であって、積層を容易にする材料によって含浸させられている。金属材料１９は銅、銀、又は他の導電性材料からなる。金属材料１９は、上記したボンディングパッドあるいはトレースのような導電素子を形成するために用いられる。図１３のステップＳ２において、例えば、図１２（ａ）の被覆された層１２（ａ）等の被覆層のうちの１つに孔２０が設けられ、この孔は導電性材料１８によってメッキされ、エッチング等によって、例えば、図１２（ｂ）の被覆層１２ｃのような１つの被覆層においてボンディングパッド１３が形成される。図１３におけるステップＳ３において孔２１が被覆されないプリプレッグ絶縁層１２ｂにおいて形成される。この孔２１は、図１２（ｂ）に示されているように孔２０とボンディングパッド１３との間に存在する。プリプレッグ層１２ｂの孔２１は被覆層１２ａに設けられたメッキ付き孔２１よりも大きいことが好ましい。孔２１の直径は次のファクタを考慮して定められる。すなわち積層工程におけるプリプレッグ材の粘度（これは用いられるエポキシ樹脂材の特性によって予め定められる）、メッキ付き孔２０の毛細管現象、及び積層温度である。層全体に亘ってプリプレッグ材が与えられた絶縁層１２ｂを用いないで、絶縁層は選択的にプリプレッグされ得る。すなわち絶縁層１２ｂの一部（例えば孔２１が設けられた部分）はプリプレッグ材が設けられず残りの部分にのみプリプレッグ材が与えられ得る。また、孔２１が設けられる層１２ｂの部分にはプリプレッグ材を与えないで積層の際に孔にプリプレッグ材が侵出することを防止し、層１２ａに設けられる孔２０及び層１２ｂに設けられる対応する孔２１が同じサイズに形成され得る。プリプレッグ材料によって被覆された絶縁層１２ｂを用いるかわりに、絶縁層１２ｂはテフロン又はその他のドライシート粘着性を有する絶縁材（両面テープのような材料）をその上面又は下面に設けることができる。ドライシート粘着性は積層工程における加熱を必要とせず、プリプレッグ材料の浸出を回避することもでき、層１２ａにおける孔２０及びこれに対応する層１２ｂの孔２１が同一のサイズたり得る。各ウエルのための孔は基板複数基板の上方（または下方）層において穿孔される。各ウエルについて、複数基板の表面と信号が転送されるべく選択される内部層の間に存在する層についてのみ孔が開けられる。上記した孔を穿孔しかつボンディングパッド、トレース及びその他の導電性素子を形成した後、絶縁シートは図１３のステップＳ４において互いに積層されて本発明による図１２（ｃ）に示したような多層基板を形成する。この積層工程において、プリプレッグ材料が用いられた層１２ｂが用いられているとき、プリプレッグ層１２ｂを含む積み上げられた層に高い温度が与えられる。このとき、層１２ｂが選択的にプリプレッグ材料によって被覆されていない場合、ウエルの領域にプリプレッグ材が相当流れ込む。しかしながら、この流れ込みはボンディングパッド１３を覆うものではない。こうして得られたメッキ付きウエル１５が図１２（ｃ）において示されている。次に、図１４（ａ），図１４（ｂ），及び図１４（ｃ）並びに図１５のフローチャートを参照して第２のメッキ付きウエルの形成方法について説明する。この方法におけるステップＳ１及びＳ２は既に説明した第１のメッキ付きウエルの形成方法におけるステップＳ１及びＳ２に等しい。換言すれば、図１５のステップＳ１は図１４（ａ）に示したように複数の絶縁シートを選択する工程を含み、図１５のステップＳ２は金属被覆された層の１つ（例えば、図１４（ａ）のクラッド層１２ｃ）に孔２０を開ける工程を含んでおり、さらにこの孔に導電材１８をメッキし、エッチングを施して別のクラッド層（例えば、図１４（ｂ）のクラッド層１２ａ）にボンディングパッド１３を形成する。図１５のステップＳ３においては、図１４（ｂ）において示したように、孔２０とボンディングパッド１３との間に存在する非クラッドプリプレッグ絶縁層１２（ｂ）に孔２１を設ける。この第２のメッキ付きウエル形成方法におけるプリプレッグ層１２ｂの孔２１は最初のメッキ付き形成方法の孔２１とは違ってクラッド層１２ｃに設けられるメッキ付き孔２０と同じサイズになされるのが好ましい。図１５のステップＳ４においては、（例えばスクリーニングによって）図１４（ｂ）に示すように導電性接着剤２２によって孔２１を塞ぐのである。この導電性接着剤２２は積層工程においては流れにくくかつ種々の層を互いに結合するのである。図１５のステップＳ５においては、絶縁シートが互いに積層されて、図１４（ｃ）に示すように本発明による多層基板を形成する。積層工程において、導電性接着剤は次の２つの作用をなす。すなわち、この接着剤はプリプレッグがウエルに流れ込むのを防止しかつメッキ付きウエル１５と内部層ボンディングパッド１３との間の電気的接続を確実にする。得られたメッキ付きウエル１５が図１４（ｃ）に示されている。第１のメッキ付きウエル形成方法においては層が完全にプリプレッグされるが、この第２の方法においては層１２ｂが選択的にプリプレッグされあるいはドライシート接着剤が利用される。図８のウエル１５のように非メッキウエルは次のような方法あるいはその他の製造方法によって形成される。すなわち、非メッキウエルのためには、ウエルの形成さるべき各絶縁層が個々に穿孔され、電気的接触の望まれる内部層においてボンディングパッドが形成される。図１６（ａ），図１６（ｂ）及び図１６（ｃ）並びに図１７のフローチャートを参照して非メッキウエルの第１の形成方法を説明する。この第１の非メッキウエル形成方法によれば、複数の平坦な絶縁シートがまず選択される（図１７のステップＳ１）。これらの絶縁シートは上方絶縁層１２ａ、内側絶縁層１２ｂ，１２ｃ，１２ｄ、及び下方絶縁層１２ｅを形成するために用いられる。図１６（ａ）に示したように、絶縁層１２ａ，１２ｃ及び１２ｅはそれらの両面において金属材料１９によってクラッディング（被覆）されており、その一方で、１２ｂ，及び１２ｄはクラッディングされずに積層をなすに相応しい材料によって含浸されたプリプレッグ層、選択的にプリプレッグされた層、またはドライシート接着剤が施された絶縁層である。この材料１９は環状リング、ボンディングパッド及びトレース等の導電性素子を形成するのに用いられる。図１７のステップＳ２によれば、例えば図１６（ａ）のクラッド層１２ａのようなクラッド層の１つに孔２０が設けられ、エッチング等の処理がなされて、例えば、図１６（ｂ）におけるクラッド層１２ｃのような別のクラッド層においてボンディングパッド１３及びトレース１４が形成される。図１７のステップＳ３において、図１６（ｂ）に示したように孔２０及び内部層のパッディング１３との間に存在するクラッディングされていない絶縁層１２ｂに設けられる。この絶縁層１２ｂの孔２１は好ましくはクラッド層１２ａに設けられた孔２０よりも大きく形成され、あるいは絶縁層１２ｂが選択的にプリプレッグされたか又はドライシート接着剤が施された場合には同じサイズであってもよい。孔２１の直径は次の要素によって決定される。すなわち、予め用いられるエポキシ樹脂の特性によって決定される積層の際のプリプレッグ材の粘度、及び孔２０の毛細管作用、及び積層温度である。メッキ付きウエルの場合と同様に、メッキなしウエルの為の孔が多層基板の上方（又は下方）層において設けられる。各ウエルについて、多層基板の表面及び信号の方向付けのために選択された内部層との間に存在する層についてのみ穿孔がなされる。穴の形成、及びボンディングパッド、トレース、及び同様な導電性素子の形成の後、絶縁シートが図１７のステップＳ４において互いに積層されて図１６（ｃ）に示すような本発明による多層基板が形成される。この積層工程において、層１２ｂ及び１２ｄがプリプレッグ材によって施されている場合、高い温度がこのプリプレッグ層１２ｂ及び１２ｄを含む積み上げられた層に与えられる。この場合、絶縁層１２ｂが選択的にプリプレッグ処理されていない時はウエル領域にプリプレッグ材がある程度流れ込むが、これは内側のボンディングパッド１３を覆う程ではない。こうして得られる非メッキウエル１５が図１６（ｃ）に示されている。図１８（ａ）、図１８（ｂ）及び図１８（ｃ）並びに図１９のフローチャートを参照して非メッキウエルの第２の形成方法を説明する。この非メッキウエルの第２の方法におけるステップＳ１及びＳ２は上記した非メッキウエルの第１の形成方法におけるＳ１及びＳ２と各々等しい。換言すれば、図１９のステップＳ１は図１８（ａ）に示したように複数の絶縁シートを選択する工程を含んでいる。また、図１９のステップＳ２は、例えば図１８（ａ）のクラッディングされた層すなわちクラッド層１２ｅのようなクラッド層の１つに孔２０を形成する工程及びエッチングを施して例えば図１８（ｂ）のクラッド層１２ｃのような別のクラッド層の１以上に１以上のトレース１４を形成する工程を含んでいる。図１９のステップＳ３において、図１８（ｂ）に示されたように、孔２１が孔２０及び内部層ボンディングパッド１３との間にあるクラッディングされていないプリプレッグされた絶縁層に設けられる。この第２の非メッキウエル形成方法におけるプリプレッグ層１２ｄにおける孔２１は、第１の非メッキウエル形成方法の孔２１とは異なり、層１２ｂがその全面に亘ってプリプレッグ材が施されたものであるとき、好ましくは、クラッディングされた層１２ｅに設けられた孔２０と同じサイズである。図１９のステップＳ４においては、例えばスクリーニングによって、図１８（ｂ）において示したように導電性接着剤２２によって孔２１を充填する。この導電性接着剤は積層工程においては余り流れず、しかしながら種々の層を互いにしっかりと結合させる。図１９のステップＳ５においては、絶縁シートが積層すなわちラミネートされて図１８（ｃ）に示すように本発明による多層基板を形成する。この積層工程においては、導電性接着剤２２が次の２つの機能をなすのである。すなわち、この接着剤はプリプレッグ材料がウエルに流れ込むことを防止しかつボンディングパッド１３とウエル１３に挿通されるリードとの間の電気的導電度を確実にするのである。第１の非メッキウエル形成方法において絶縁層がその全体に亘ってプリプレッグされるのではなく、孔２１を有する層は第２の非メッキウエル形成方法において選択的にプリプレッグされてドライシート接着剤を用いる。例えば図９に示したような環状リング１６を伴なう非メッキウエル１５のように組合わせの仕方は次の点を除いて同じである。金属層１９から導電素子を形成するステップの間に上方（又は下方）層において環状リングがウエルのまわりにエッチング等によって形成されるのである。図２０は本発明による多層基板１０の一部斜視図であり、多層基板の層１２ａ，１２ｂ，１２ｃ及び１２ｄが説明の容易さのために分離して示されている。図２０において示したように、プリプレッグされた内側絶縁層１２ｂにおける孔２１は内部層のボンディングパッド１３の領域よりも大きくなっており、積層工程において絶縁材が流れることを許容するものの、ウエルを充填したりボンディングパッドを覆ったりする程には流れないようにしている。図２１は積層後の本発明による多層基板１０の一部斜視図である。図２１に示したように、プリプレッグ材はある程度積層工程において流れるもののボンディングパッド１３を覆うものではない。図２１のウエル１５の導電性メッキ１８は多層基板１０の種々のレベルにおいてトレース１４ａ，１４ｂ及び１４ｃに結合しているように示されている。ここで注目すべきは、本発明による製造方法の全てにおいて、積層工程と半田工程を順に行うのではなく、積層工程及び半田工程が同時になされ得ることである。例えば、種々の層が互いに隣接して配置され、リード又はワイヤの如き導電性構造が各ウエル内に配置されて加圧及び加熱が同時になされて、多層基板の層を積層して各ウエル内の導電構造を同時に半田付け（ソルダリング）をなすのである。本発明による多層基板は、例えば、ＰＣＢ、ＦＦＣ、多層セラミック導体、半導体パッケージ内の多層基板、または別な多層基板であってもよい。本発明による多層基板の製造が完了したとき、リード付き部品がウエル内に部品のリードを挿通することによって多層基板上に実装され、各リードが対応するウエルに環状リングのあるところにおいて、ボンディングパッドに及び／又はウエルのための導電性メッキに半田付けされるのである。ここで、本発明による多層基板は既に設計された回路構成又はリード付き部品を迂回するように設計され、あるいは本発明による回路構成又はリード付き部品は既に設計された多層基板を迂回するように設計することができる。いずれの場合においても得られる多層基板回路構成及び部品は従来の多層基板及びＰＣＢからは得られない利点を提供するのである。上記した方法及びフローチャートは本発明による多層基板が製造されかつ電気及び／又は電子部品又はワイヤにマッチングすることを示すものである。ここで、同様な目的を達成するための別な方法を考えてみる。例えば、積層工程の前に孔、環状リング、ボンディングパッド、トレース、ＰＴＨ、メッキ付きウエル等の形成が設計者及び／又は製造者の要望に応じていかなる可能な順番でなすこともできるのである。よって、例えば、本発明によれば、エッチングをなす前に絶縁層に孔を形成するより孔の形成の前にエッチングをなすことができるのである。上記したことによれば、本発明による多層基板に実装するためのワイヤ又はリードは半導体素子からのリード又は半導体パッケージからのリード抵抗、キャパシタ、インダクタ、コネクタ等の電気・電子部品からのリード又はそのようなデバイスに接続されたワイヤであってもよいのである。図２２からも明らかなように、半導体パッケージ２３の如きリード付き部品の各々は多層基板の異なる層へのＳＭＴマウンティング接続のための異なる長さのリードを持つことができる。図２２に示したように異なる長さのリードは半導体パッケージ２３からの側面から伸長することもできるが、また、ＰＧＡタイプパッケージにおける如くパッケージの底面から下方に向って延びることもできる。さらに、各部品についてリードのいくつかはウエル内にマウントされるが、別のリードは基板の上面においてＳＭＴリードとしてマウントされることもある。図２２のリード付き部品２３は、部品２３の側面から延びるリード１１ａ，１１ｂ，１１ｃを備えている。リード１１ａは屈曲した脚部を有し、これは多層基板の上方層１２ａに設けられたボンディングパッド１３ａにＳＭＴ法を用いて半田付けされている。リード１１ｂはまっすぐな脚部を有し、これはウエル１５ｂに挿通され、多層基板の内部層１２ｂに設けられたボンディングパッド１３ｂにＳＭＴ法を用いて半田付けされており、さらに、上方層１２ａに設けられた環状リング１６に半田付けされている。半田ジョイント１７ｂはウエル１５ｂ内のリード１１ｂを保持し、リード１１ｂ、環状リング１６及びボンディングパッド１３ｂの間の導電性を維持している。リード１１ｃはウエル１５ｃに挿通されたまっすぐな部分を有し、この部分は多層基板の下方層１２ｃに設けられたボンディングパッド１３ｃにＳＭＴ法を用いて半田付けされている。半田ジョイント１７ｃはリード１１ｃをウエル１５ｃに維持し、リード１１ｃ及びボンディングパッド１３ｃの間の導電性接触を提供する。図２２には図示されていない導電性トレースは環状リング１６及びボンディングパッド１３ａ，１３ｂ，及び１３ｃに接続して基板の導電性素子の間の信号の伝達を許容する。ここで、本願と同日に出願されて、各々、「予め形成された半導体チップキャリア」及び「高密度外部インターフェースをなす半導体チップキャリア」と題するスタンフォードＷ．クレーンジュニア他による米国特許出願を参照しこれらを本明細書の開示に取り込む。これらの関連出願において開示された半導体ダイキャリア平面上にはないＳＭＴコンパチブル脚部を伴うリードを有するように形成された場合に、本発明による多層基板上に搭載されるのに適している。この点に関し、上記した関連特許出願において開示された半導体ダイキャリアは、例えば本発明によって構成される多層基板の種々の層にＳＭＴ実装され得る。換言すれば、多層基板の種々のレベルにおけるＳＭＴ実装は上記した特許出願において開示された半導体ダイキャリアに適用可能である。かかる半導体ダイキャリアが本発明による多層基板上に実装される対応は、例えば、図２２の内容及びこれに対応する説明から理解できる。本発明はリード又はワイヤを有する部品すなわちデバイス及びＰＣＢ、ＦＦＣ、多層セラミックス、半導体パッケージ内に用いられている多層基板等を含む全ての多層基板に用いられ得る。本発明により多層基板に搭載するためのリードは突出型の電気接続部品、受容型電気的接続部品、半導体パッケージを受容するソケット等からのリードであり得る。本発明によれば、突出型電気的接続部品は対応する受容型電気的接続部品内の受け入れ部に対応したプラグ部品である。同様に受容型電気的接続部品は対応する突出型電気的接続部品を受け入れるようになされたプラグ部品である。突出型及び受容型電気的接続部品において、電気的接続は各突出型電気的接続部品を対応する受容型電気的接続部品に挿入することによってなされる。このような挿入は突出型及び受容型電気的接続部品の導電部分を互いに接触させて電気信号がこの接続部品を通して伝送されるのである。ひとまとめに図２３と称される図２３（ａ）、図２３（ｂ）及び図２３（ｃ）は、例えばＰＣＢの多層基板１０の異なる部分的斜視図であり、本発明によって複数の受容型電気的接続部分２４を有している。図２３においては、基板の各層は説明の容易さのために分離して示されている。図２３には示されていない絶縁基板内において受容型電気的接続部品２４の各リード１１が多層基板１０にマウントされる前に接続されている。この絶縁基板はリード１１を互いに絶縁してリード１１の互いの位置関係を維持する。この絶縁基板は基板に接触するリードの部分より上方であって、リードの屈曲部よりも下方に位置している。図２３（ａ）は多層基板上にマウントされた２つの受容型電気的接続部品２４を示しており、各々は、例えば、４本のリード１１を有する。図２３（ａ）において、左側の４本のリードが受容型電気的接続部品の最初の１つを形成し、右側の４本のリードが第２番目の受容型電気的接続部品を形成する。図２３（ｂ）及び図２３（ｃ）は第１の受容型電気的接続コンポーネントすなわち図２３（ａ）において示した左側の電気的接続コンポーネントの前面及び後面図である。図２３において、第１の受容型電気的接続コンポーネントの第１リード１１はウエル１５を貫通して多層基板１０の内側絶縁層１２ｃに設けられたボンディングパッドにＳＭＴ実装される。第１受容型電気的接続コンポーネントの第２及び第３リード１１は各々のウエル１５を貫通して多層基板１０の内側絶縁層１２ｂに設けられたボンディングパッドにＳＭＴ実装される。第１受容型電気的接続コンポーネントの第４リードはウエルに関係することなく最上の絶縁層１２ａの上面上に設けられたボンディングパッド１３にＳＭＴ実装される。図２３において第２又は右側の受容型電気的接続コンポーネントの４つの全てのリードは最上絶縁層１２ａの上面に設けられたボンディングパッド１３に結合している。既に説明した構成と同様に図２３の構成におけるウエルの使用は、多層基板の種々の相関の信号伝送の形態にフレキシビリティを与える一方、ウエル１５の通らない下方の絶縁層１２ｄ等の下方の層に対しては何らの影響を与えないのである。図２４は一対の突出型電気的接続コンポーネント２５が図２３に示した受容型電気的接続コンポーネント２４に挿入され得る状態にあることを示している。各突出型電気的接続コンポーネント２５は複数の導電性コンタクト又はポスト２６を含み、これらのポスト２６の間には絶縁性バットレス（Buttress）２７が配置されている。図２４から明らかなようにコンタクト２６及びバットレス２７は電気的絶縁基板２８に付着せしめられる。基板２８及びバットレス２７は、導電性コンタクト２６を互いに絶縁して異なる電気信号が各コンタクトに供給され得るようになっている。好ましくは、バットレス２７及び基板２８（図２４には示していないが、受容型電気的接続コンポーネントのための絶縁基板）のための材料はモールドされても縮まない絶縁材である。例えば、ホクストセラニーズ（Hoechst Celanese）社の商標であるベクトラ（VECTRA）と称される液晶ポリマである。突出型電気的接続コンポーネントは対応する受容型電気的接続コンポーネントによって受け入れられるとき、各リード１１がコンタクト２６に接触して、各リード１１及び対応するコンタクト２６の間の電気信号の伝送をなすのである。図２４は、受容型電気的接続コンポーネント２４の多層基板１０への搭載を示しているが、突出型電気的接続コンポーネントも、同様に、受容型電気的接続コンポーネントの代わりに多層基板に搭載されて同様な効果を達成する。コンタクト２６の脚部は基板２８のバットレス２７が植設された側の反対の側に植設されている。かかる脚部は半導体パッケージ、ケーブル又は他のインターフェース面に直接インターフェースするように構成されている。突出型電気的接続端子がそれ自身で半導体パッケージまたはダイキャリアの一部をなす場合、そのパッケージ又はキャリアは本発明による多層基板１０にプラギング（Plugging ）され得る。本発明において用いられ得る種々のタイプの脚部が既に述べた「高密度外部インターフェースを可能にする半導体チップキャリア」及び「高密度電気的接続システム」と各々題し、本願の基礎出願と同日に提出された米国特許出願（第08/208,691号及び第08/209,219号）及び「高密度電気的接続システム」と題する米国特許出願（1992年１２月１日出願）において開示されており、これらの関連特許出願は本願発明者と同一の発明者よるものであり、本願明細書に組み入れられる。更に、本願発明に用いられ得る種々の電気的接続コンポーネント及び種々の組合わされてかつ変形された電気的接続コンポーネントの構成がこれらの関連出願において開示されている。本発明によって多層基板にＳＭＴ実装される各リード１１の部分については種々の変形が可能である。図２２からも明らかなように、多層基板の上方層にＳＭＴ実装される各リードの部分はコーナを有する形態を有することができ、多層基板の内部層にＳＭＴ実装される各リードの部分はまっすぐな形状を有することができる。図２５は脚部の別なタイプを示しており、このタイプは大きさのバラツキに対する許容度を与える付加的な弾性を与える構造である。図２２及び２５に示した脚部の形状は、例えば図２３の受容型電気的接続コンポーネント２４のような単一のコンポーネントの種々のリードのために共に用いることもでき、あるいは、単一のコンポーネントの全てのリードにこれらの単一の形状に従って形成されることもできる。図２２及び２５のリード形状の脚部は多層基板の外側層及び内部層にＳＭＴ実装される全てに用いられ得る。上記した如く、本発明によって、多層基板１０にＳＭＴ実装されるリード１１は突出型電気的接続コンポーネントのコンタクトに対応する。なお、この場合、突出型電気的接続コンポーネントは多層基板上にマウントされ対応する受容型電気的接続コンポーネント内の受け入れコンダクタから伸長している。突出型電気的接続コンポーネントは、多層基板１０からまっすぐに延びる事もでき、あるいは、図２６（ａ）及び２６（ｂ）（以下においては図２６と総称する）において示されているように、多層基板１０に対して直角に位置付けされるように向けられることもできる。図２６（ａ）は、突出型電気的接続コンポーネント２５において終端する屈曲リード１１の一部斜視図であり、図２６（ｂ）は図２６（ａ）において示された形状の一部側面図である。図２６に示した形状においては、リードの各々は多層基板１０からまっすぐに伸びる垂直部と、該多層基板に対して平行に位置する水平部とを有する。図２６（ｂ）から最も明らかなように、リード１１の垂直部は多層基板の種々の層上にＳＭＴ実装を許すように異なる長さを有している。リード１１の水平部は多層基板１０に対して直角に位置した基板２９にまで伸長する。このような構成はスペース効率を増大し、かつ、多層基板のコンポーネントの冷却にも寄与し、さらには各信号経路を短くすることもできる。これらの水平部分は、また、多少の弾性を許容して大きさのバラツキに対してより許容度を与えて完全なインターフェース系を形成する。上記した説明においては、本発明を多層基板全般に亘って関係するものとして説明したが、上記説明においては例えばＰＣＢのような特定の種類の多層基板について説明した。しかしながら、ＰＣＢについて説明した本発明の特徴の全ては例えばＦＦＣ、多層セラミックコンダクタ、半導体パッケージ内に用いられる多層基板の他のタイプの多層基板にも用いられ得ることに注意すべきである。例えば、本発明は、セラミック、プラスチック（フレックス回路における如く）または他のラミネーションによって製造される絶縁材からなる多層基板にも適用され得る。従って、ＰＣＢ、多層セラミック、半導体パッケージ内で用いられるように設計される多層セラミックコンダクタ等の多層基板は全て本発明の範囲に入るのである。図２７（ａ）は本発明による半導体第キャリア３０の側面図である。図２７（ｂ）は図２７（ａ）において丸印によって囲まれた半導体ダイキャリア３０の部分の側面図である。半導体ダイキャリアに関する詳細は上述した「高密度外部インターフェースを可能にする半導体チップキャリア」と題する本願の基礎出願と同日出願の米国特許出願第08/208,691号から理解され得る。半導体ダイキャリア３０はワイヤボンディング、テープ自動ボンディング(TAB )または制御崩壊（controlled collapse）ダイコネクション（Ｃ４）ボンディング技術によって多層基板１０にマウントされた半導体ダイ３１を有する。多層基板１０は例えばセラミック層１２ａ，１２ｂ，１２ｃ，１２ｄ及び１２ｅを有する多層セラミックコンダクタである。ウエル１５はメッキされたり、環状リングを備えてメッキされなかったり、環状リングなしでかつメッキなしであったりするが、多層基板１０に形成される。ボンディングパッド１３が各ウエルの中で多層基板１０の内部層において設けられる。半導体ダイキャリア３０は複数の突出型電気的接続コンポーネント２５を有し、これらのコンポーネントの各々は、図２３に示された受容型電気的接続コンポーネント２４のような対応する受容型電気的接続コンポーネントにプラギングされる。このようにして半導体ダイキャリアは、ＰＣＢ又は多層基板であって、受容型電気的接続コンポーネントを有する基板にプラギングされる。半導体ダイキャリア３０の突出型電気的接続コンポーネント２５の各々は複数のリード１１を有する。各リード１１の脚部は対応するウエル１５に挿通されてこのウエル内に形成されたボンディングパッド１３に直接的物理的接触をなす。各リード１１の脚部は対応するボンディングパッド１３に半田付けされて、各ウエル１５は部分的にあるいは全体として半田によって充填され得る。トレース１４は多層基板１０の層状に形成されて突出型電気的接続コンポーネント２５のリード１１及び半導体ダイ３１の導電部の間の電気信号の伝送を許容する。図２７（ａ）及び２７（ｂ）からも明らかなように本発明の特徴である多層基板及びリード付きコンポーネントの組合せは、ＰＣＢまたは半導体パッケージ又は他の部品がマウントされた他の多層基板のみならず、半導体パッケージ等の部品内の多層基板にも適用され得る。よって、本発明は多層基板のインターフェース技術の多くのレベルにおいて利点及び大なる成果を提供し得るのである。上述した如く、本発明は、多層基板インターフェース技術の従来例に対して有利である。かかる有利さの中に、多層基板の表面及び内部層を十分に活用できる点、より改善された回路ルート選択自由度及び現在のみならず将来にわたる半導体及びコンピュータ技術のニーズに沿うような装置を提供できる点が挙げられる。また、従来例に対して本発明によって与えられる有利な点は半導体及びコンピュータ技術において現在生じている急速な進歩に十分対応している点である。本発明の範囲及び精神を離れることなく開示されたプロセス及び製品において種々の変形が当業者にとっては明らかである。本発明の他の実施例はここに開示した内容を考慮すれば当業者にとっては自明である。さらに、開示した実施例は単なる例示と考えられ以下の特許請求の範囲で特定される本発明の真の範囲及び精神に沿うものである。

【手続補正書】特許法第１８４条の８【提出日】１９９６年５月２日【補正内容】明細書（翻訳文）表面実装部品を支持する内部層を有する装置発明の背景発明の分野本発明は、部品のリード又はワイヤの如き導電部分から多層基板の内部層へ電気信号を伝送する方法及び装置に関し、特に、ビア（via）、メッキ貫通孔等を用いることなくかかる信号の伝送又は導通をなす技術に関する。また、本発明は、上記した如き機能を実行するに適した多層基板を製造する方法に関する。関連技術の説明ＤＥ−Ａ19 36 899 は、複数の絶縁層（Ｉ１，Ｉ２）によって分離された複数の導電層を含む多層基板を含む装置を開示している。１つのウエル（Ｄ）が基板内に形成されて、導電層の１つへの接続のために電気デバイス（Ｂ）の単一のリードを受け入れる。図１−５に示すように、該リードは電気的接続さるべき導電層を貫通している。しかし乍ら、開示された実施例は表面実装技術とは両立せず１つのウエル内での複数のリードについても示していない。プリント配線基板（ＰＣＢ）の如きインターフェース表面上に半導体パッケージ、抵抗、キャパシタ、インダクタ、コネクタ、等の電気・電子部品を搭載する種々の方法が知られている。より広く知られている方法としては、メッキ貫通孔（ＰＴＨ）法及び表面実装技術（ＳＭＴ）法である。図１に示したように、ＰＴＨ法においては、部品実装が部品 102のリード 101 をＰＣＢ 104に設けられたＰＴＨ 103に挿通せしめた後、該リードをハンダ付けして該リードをＰＴＨに接触した状態に固定するハンダ付処理をなすことによって行なわれる。このＰＴＨ法は、単層及び複数層基板の双方について用いられ得る。とＰＣＢ 104の底面に設けられたトレース108dとの間の電気信号の伝送を許容する。ここで注意すべきことは、ＰＣＢ 104の内部層に接続されるＳＭＴリードの各々のために１つのトレース及び１つのビアが必要となっている点である。従って、ＰＣＢの種々のレベルにおいて、広い領域が犠牲になっているのである。図７は、多層ＰＣＢ 104の従来例を示す部分的斜視図である。この図においては、基板の各層が説明の容易さのために分離して示されている。図６において示したＰＣＢと同様に、図７に示したＰＣＢもＳＭＴボンディングパッド 106、メッキされたビア 107、及びトレース108a,108b が種々の層において設けられている。図７において、部品（図示せず）のＳＭＴリード 101がボンディングパッド 106にマウントされている。本願発明者が承知している従来のＰＣＢはその表面及び内部層を十分に活用していない。現状の商業的製造技術によれば、0.015 センチメートル（0.006 インチ）巾のトレース及び許容誤差を考慮してＰＣＢの１センチメートル当り 31.5 個（１インチ長当り８０個）のトレースが許される。半導体パッケージ等の密度が高くなるに従って、設計者にとってＰＣＢの表面と内部層との間の効率的信号伝送が困難となる。現状においては、ビアに対して伸長して内部層に接続されるトレースを用いて内部層への信号伝送がなされている。これらのビア及び関連するトレースはかなりの領域を占有するので信号経路の密度を低減し、かつ複雑化Ｔ法を用いて半田付けされており、さらに、上方層１２ａに設けられた環状リング１６に半田付けされている。半田ジョイント１７ｂはウエル１５ｂ内のリード１１ｂを保持し、リード１１ｂ、環状リング１６及びボンディングパッド１３ｂの間の導電性を維持している。リード１１ｃはウエル１５ｃに挿通されたまっすぐな部分を有し、この部分は多層基板の下方層１２ｃに設けられたボンディングパッド１３ｃにＳＭＴ法を用いて半田付けされている。半田ジョイント１７ｃはリード１１ｃをウエル１５ｃに維持し、リード１１ｃ及びボンディングパッド１３ｃの間の導電性接触を提供する。図２２には図示されていない導電性トレースは環状リング１６及びボンディングパッド１３ａ，１３ｂ，及び１３ｃに接続して基板の導電性素子の間の信号の伝達を許容する。ここで、本願と同日に出願されて、各々、「予め形成された半導体チップキャリア」及び「高密度外部インターフェースをなす半導体チップキャリア」と題するスタンフォードＷ．クレーンジュニア他による米国特許出願を参照する。これらの関連出願において開示された半導体ダイキャリア平面上にはないＳＭＴコンパチブル脚部を伴うリードを有するように形成された場合に、本発明による多層基板上に搭載されるのに適している。この点に関し、上記した関連特許出願において開示された半導体ダイキャリアは、例えば本発明によって 92年１２月１日出願）において開示されており、これらの関連特許出願は本願発明者と同一の発明者よるものである。更に、本願発明に用いられ得る種々の電気的接続コンポーネント及び種々の組合わされてかつ変形された電気的接続コンポーネントの構成がこれらの関連出願において開示されている。本発明によって多層基板にＳＭＴ実装される各リード１１の部分については種々の変形が可能である。図２２からも明らかなように、多層基板の上方層にＳＭＴ実装される各リードの部分はコーナを有する形態を有することができ、多層基板の内部層にＳＭＴ実装される各リードの部分はまっすぐな形状を有することができる。図２５は脚部の別なタイプを示しており、このタイプは大きさのバラツキに対する許容度を与える付加的な弾性を与える構造である。図２２及び２５に示した脚部の形状は、例えば図２３の受容型電気的接続コンポーネント２４のような単一のコンポーネントの種々のリードのために共に用いることもでき、あるいは、単一のコンポーネントの全てのリードにこれらの単一の形状に従って形成されることもできる。図２２及び２５のリード形状の脚部は多層基板の外側層及び内部層にＳＭＴ実装される全てに用いられ得る。上記した如く、本発明によって、多層基板１０にＳＭＴ実装されるリード１１は突出型電気的接続コンポーネントのコンタクトに対応する。なお、この場合、突出型電気的接続コンポーネントネントの組合せは、ＰＣＢまたは半導体パッケージ又は他の部品がマウントされた他の多層基板のみならず、半導体パッケージ等の部品内の多層基板にも適用され得る。よって、本発明は多層基板のインターフェース技術の多くのレベルにおいて利点及び大なる成果を提供し得るのである。上述した如く、本発明は、多層基板インターフェース技術の従来例に対して有利である。かかる有利さの中に、多層基板の表面及び内部層を十分に活用できる点、より改善された回路ルート選択自由度及び現在のみならず将来にわたる半導体及びコンピュータ技術のニーズに沿うような装置を提供できる点が挙げられる。また、従来例に対して本発明によって与えられる有利な点は半導体及びコンピュータ技術において現在生じている急速な進歩に十分対応している点である。特許請求の範囲（翻訳文）１．多層基板（１１）であって、少なくとも上方層（12a）及び下方層(12d)を含む絶縁材からなる複数の層（12 a-12d）と、前記層の少なくとも１つに形成されて前記多層基板の外側表面から前記多層基板の内部表面に達する少なくとも１つのウエル（１５）と、を有し、前記多層基板の内部表面上において各ウエル（１５）内に設けられた表面実装コンパチブルボンディングパッド（１３）を有し、電気的接続コンポーネント（２４，２５）のリード（１１，２６）が前記ウエル（１５）の各々に設けられて前記ボンディングパッド（１３）に当接していることを特徴とする多層基板。２．請求項１の多層基板であって、前記電気的接続コンポーネントは突出型電気的接続コンポーネント（２５）であることを特徴とする多層基板。３．請求項２記載の多層基板であって、前記突出型電気的接続コンポーネントは複数のリード（２６）及び前記リードを支持する絶縁バットレス（２７）を含むことを特徴とする多層基板。４．請求項３記載の多層基板であって、前記絶縁バットレス（２７）は前記絶縁材（１０）の前記上方層（12a）の表面に垂直に突出していることを特徴とする多層基板。５．請求項３記載の多層基板であって、前記絶縁バットレス（２７）は絶縁材（１０）からなる前記上方層(12a)の表面に平行に突出していることを特徴とする多層基板。６．請求項１記載の多層基板であって、前記電気的接続コンポーネントは受容型電気的接続コンポーネント（２４）であることを特徴とする多層基板。７．請求項１記載の多層基板であって、前記受容型電気的接続コンポーネントは突出型電気的接続コンポーネント（２５）を受け入れるようになされた４つのリード（１１）を含むことを特徴とする多層基板。８．複数の導電リード（１１）及び電気信号を担う多層構造（１０）を含む半導体ダイパッケージ（３０）であって、前記多層構造（１０）は絶縁材からなる複数の層（12a-12d）を有し、各層は第１の面及び反対側の第２の面を有し、前記リード（１１）の各々について、前記層の少なくとも１つを貫通し前記層の１つの表面において底部閉塞されたウエル（１５）を有し、前記ウエル（１５）は底をなす層を貫通せず、前記リード（１１）の各々は対応するウエル（１５）に挿通されて前記ウエル（１５）内に形成された導電性ボンディング構造（１３）に電気的に接続されていることを特徴とする半導体ダイパッケージ。９．請求項８記載の半導体ダイパッケージであって、前記多層構造（１０）は多層セラミックコンダクタであることを特徴とする半導体ダイパッケージ。 10．請求項８記載の半導体ダイパッケージであって、前記ウエル（１５）の各々はある深さを有するが全てのウエルが同じ深さを有さないことを特徴とする半導体ダイパッケージ。 11．請求項８記載の半導体ダイパッケージであって、前記半導体ダイキャリアパッケージ（３０）内に搭載された半導体ダイ（３１）を更に有することを特徴とする半導体ダイパッケージ。 12．請求項１１記載の半導体ダイパッケージであって、前記多層構造（１０）は前記半導体ダイ（３０）及び前記リード（１１）の間に電気信号を伝送することを特徴とする半導体ダイパッケージ。 13．請求項８記載の半導体ダイパッケージであって、前記導電性ボンディング構造（１３）の各々は対応するウエル（１５）の底部に形成されていることを特徴とする半導体ダイパッケージ。 14．請求項８記載の半導体ダイパッケージであって、前記ウエル（１５）の少なくとも１つは導電材料によってメッキされていることを特徴とする半導体ダイパッケージ。 15．請求項１４記載の半導体ダイパッケージであって、前記多層構造の外側表面上において少なくとも１つのウエル（１５）をのまわりに形成された導電性環状リング（１６）をさらに有することを特徴とする半導体ダイパッケージ。 16．請求項８記載の半導体ダイパッケージであって、前記ウエル（１５）の少なくとも１つはメッキされていないことを特徴とする半導体ダイパッケージ。 17．請求項１６記載の半導体ダイパッケージであって、前記多層構造の外側表面上において前記ウエル（１５）の少なくとも１つのまわりに形成された導電性環状リング（１６）を有することを特徴とする半導体ダイパッケージ。 18．請求項８記載の半導体ダイパッケージであって、前記ウエル（１５）の各々を充填する半田を有することを特徴とする半導体ダイパッケージ。 19．請求項８記載の半導体ダイパッケージであって、前記リード（１１）はリード群に分けられて、前記リードの各群はプラギング（着脱自在接続）可能な電気的接続コンポーネント（２５）を形成するように用いられていることを特徴とする半導体ダイパッケージ。 20．請求項１９記載の半導体ダイパッケージであって、半導体ダイキャリアパッケージのプランギング可能な電気的接続コンポーネント（２５）の各々は基板に搭載された対応するプランギング可能な電気的接続コンポーネントにプランギング自在に接続されていることを特徴とする半導体ダイパッケージ。 21．請求項１９記載の半導体ダイパッケージであって、前記プランギング可能な電気的接続コンポーネント（２５）の各々は、前記電気的接続コンポーネントのリード（１１）がまわりに配置された絶縁バットレス（２７）をさらに有することすることを特徴とする半導体ダイパッケージ。 22．請求項８記載の半導体ダイパッケージであって、前記パッケージの外側表面から突出する複数の個別の絶縁バットレス（２５）をさらに有することを特徴とする半導体ダイパッケージ。 23．請求項２２記載の半導体ダイパッケージであって、前記リード（１１）は群分けされて、前記リードの各群のリードは前記絶縁バットレス（２７）の１つのまわりに近接して配置されていることを特徴とする半導体ダイパッケージ。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＭＷ，ＳＤ，ＵＧ)，ＡＭ，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＮ，ＭＷ，ＭＸ，ＮＬ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ【要約の続き】にするステップと、からなることを特徴とする装置の製造方法。

Claims

【特許請求の範囲】１．絶縁材からなる複数の層からなる多層基板と、少なくとも１つの導電性リード又はワイヤを有するデバイスと、からなる装置であって、前記層の少なくとも１つにおいては少なくとも１つのウエルが形成され、前記ウエルは前記多層基板の外側表面から前記多層基板の内側表面にまで伸長し、導電性コンポーネントが前記多層基板の内側表面上のウエル内に形成され、前記導電性リード又はワイヤは前記ウエルの中に伸長し、前記多層基板の内側表面上に設けられた導電性コンポーネントに直接的物理的接触をしていることを特徴とする装置。２．請求項１記載の装置であって、前記導電性コンポーネントは導電性ボンディングパッドであることを特徴とする装置。３．請求項２記載の装置であって、前記導電性コンポーネントは、更に前記導電性ボンディングパッド上に形成された導電性接着剤を含むことを特徴とする装置。４．複数の絶縁材からなる層からなる多層基板であって、少なくとも１つのウエルが前記層の少なくとも１つに形成され、前記ウエルが前記多層基板の外側表面から内側表面に延びており、前記多層基板の内側表面上の前記ウエル内に設けられた導電性コンポーネントを有する多層基板を形成するステップと、デバイスから延びる少なくとも１つの導電性リード又はワイヤを前記ウエルに挿入して前記リード又はワイヤが前記多層基板の内側表面上に設けられて導電性コンポーネントに直接物理的接触をなすようにするステップと、からなることを特徴とする装置の製造方法。５．請求項４記載の方法であって、前記導電性コンポーネントは導電性ボンディングパッドを含むことを特徴とする方法。６．請求項５記載の方法であって、前記導電性コンポーネントは、さらに、前記導電性ボンディングパッド上に設けられた導電性接着剤を有することを特徴とする方法。７．多層基板であって、少なくとも上方層及び下方層を含む絶縁材からなる複数の層と、前記層の少なくとも１つに設けられて、前記多層基板の外側表面から内側表面に延びる少なくとも１つのウエルと、前記多層基板の前記内側表面上で前記ウエル内に設けられたＳＭＴコンパチブルボンディングパッドと、を有することを特徴とする多層基板。８．請求項７記載の多層基板であって、前記ウエルが前記多層基板の上方表面から内部表面にまで伸長していることを特徴とする多層基板。９．請求項７記載の多層基板であって、前記ウエルが前記多層基板の底部表面から内部表面にまで伸長していることを特徴としている多層基板。 10．請求項７記載の多層基板であって、コンポーネントからの導電性リード又はワイヤが前記ウエルに挿通されて前記ボンディングパッドに半田付けされていることを特徴とする多層基板。 11．請求項７記載の多層基板であって、さらに、前記多層基板の外側表面上の前記ウエルのまわりに形成された導電性環状リングを有することを特徴とする多層基板。 12．請求項１１記載の多層基板であって、コンポーネントから延びる導電性リード又はワイヤが前記ウエル内に挿通されて前記環状リングに半田付けされていることを特徴とする多層基板。 13．請求項１２記載の多層基板であって、前記コンポーネントのリード又はワイヤは前記環状リング及びボンディングパッドに半田付けされていることを特徴とする多層基板。 14．請求項７記載の多層基板であって、前記ウエルはその長さ方向に亘って導電性材料によってメッキされていることを特徴とする多層基板。 15．請求項１４記載の多層基板であって、コンポーネントからの導電性リード又はワイヤはウエル内に挿入されて導電性メッキ材料に半田付けされていることを特徴とする多層基板。 16．請求項７記載の多層基板であって、電気的接続コンポーネントのリードが各ウエルの中にマウントされていることを特徴とする多層基板。 17．請求項１６記載の多層基板であって、前記導電性接続コンポーネントは突出型導電性接続コンポーネントであることを特徴とする多層基板。 18．請求項１６記載の多層基板であって、前記電気的接続コンポーネントは受容型電気的接続コンポーネントであることを特徴とする多層基板。 19．請求項７記載の多層基板であって、前記多層基板は半導体ダイキャリアパッケージ内に収納されていることを特徴とする多層基板。 20．多層基板を製造する方法であって、少なくとも１つの上方層及び下方層を含むように絶縁材からなる複数の層を配置するステップと、前記層の少なくとも１つにおいて、前記多層基板の外側表面から内部表面に延びる少なくとも１つのウエルを形成するステップと、前記多層基板の内部層上のウエル内にＳＭＴコンパチブルボンディングパッドを形成するステップと、からなることを特徴とする方法。 21．請求項２０記載の多層基板製造方法であって、前記ウエル形成ステップは、前記多層基板の最上表面から前記多層基板の内部表面に至るウエルを形成するステップを含むことを特徴とする方法。 22．請求項２０記載の多層基板製造方法であって、前記ウエル形成ステップは、前記多層基板の最下表面から前記多層基板の内部表面に至るウエルを形成するステップを含むことを特徴とする方法。 23．請求項２０記載の多層基板製造方法であって、更に、前記ウエルに挿入されて前記ボンディングパッドに達するコンポーネントの導電性リード又はワイヤを半田付けするステップを含むことを特徴とする方法。 24．請求項２０記載の多層基板製造方法であって、前記多層基板外側表面のウエルのまわりに導電性環状リングを生成するステップを含むことを特徴とする方法。 25．請求項２４記載の多層基板製造方法であって、さらに、前記ウエル内に挿入される前記リード又はワイヤを前記環状リングに半田付けするステップを含むことを特徴とする方法。 26．請求項２５記載の多層基板製造方法であって、さらに、前記ウエルに挿通されるリード又はワイヤを前記環状リング及び前記ボンディングパッドに半田付けするステップを含むことを特徴とする方法。 27．請求項２０記載の多層基板製造方法であって、さらに、前記ウエルをその長さに亘って導電材料によってメッキするステップを含むことを特徴とする方法。 28．請求項２７記載の多層基板製造方法であって、前記コンポーネントからの導電性リード又はワイヤであって、前記ウエル内に挿通されるリード又はワイヤを導電性メッキ材に半田付けする工程を含むことを特徴とする方法。 29．請求項２０記載の多層基板製造方法であって、電気的接続コンポーネントからの少なくとも１つのリードを各ウエルに挿通するステップを更に有することを特徴とする方法。 30．請求項２９記載の多層基板製造方法であって、前記導電性接続コンポーネントは突出型電気的接続コンポーネントであることを特徴とする方法。 31．請求項２９記載の多層基板製造方法であって、前記電気的接続コンポーネントは受容型電気的接続コンポーネントであることを特徴とする方法。 32．請求項２０記載の多層基板製造方法であって、前記多層基板を半導体ダイキャリアパッケージ内に収納するステップをさらに有することを特徴とする方法。 33．複数の絶縁材からなる層からなる多層基板と、少なくとも１つの導電性リード又はワイヤを有するデバイスと、からなる装置であって、前記層の少なくとも１つにおいて少なくとも１つのウエルが形成され、前記ウエルは前記多層基板の外側表面から前記多層基板の内部に向って伸長し、前記ウエルには導電性コンポーネントが形成され、前記導電性リード又はワイヤは前記多層基板の一部のみに亘ってウエル内において伸長し、電気信号が前記導電性コンポーネント及び前記リードの間において伝送されうることを特徴とする装置。 34．請求項３３記載の装置であって、前記リード又はワイヤは前記ウエルに設けられた導電性コンポーネントに直接的物理的接触をなしていることを特徴とする装置。 35．請求項３３記載の装置であって、前記導電性コンポーネントは前記多層基板の内部層上に設けられ、前記ウエルの閉塞端部を画定し、前記リード又はワイヤは前記ウエルの閉塞端を定める内部層上に設けられた導電性コンポーネント及びウエル内のいずれかに設けられた導電性コンポーネントにも半田付けされていることを特徴とする装置。 36．装置の製造方法であって、絶縁材からなる複数の層からなる多層基板であって、前記層の内の少なくとも１つに少なくとも１つのウエルが形成され、前記ウエルが前記多層基板の外側表面から前記多層基板の内部表面に向って伸長し、前記ウエル内に導電性コンポーネントが形成された多層基板を形成するステップと、デバイスの少なくとも１つの導電性リード又はワイヤを前記多層基板の一部のみにおいて前記ウエル内に伸長させて、電気信号を前記導電性コンポーネント及び前記リード又はワイヤの間において伝送可能としたことを特徴とする方法。 37．請求項３６記載の製造方法であって、前記リード又はワイヤは前記ウエル内に設けられた導電性コンポーネントに直接的物理的接触をなしていることを特徴とする方法。 38．請求項３６記載の製造方法であって、前記導電性コンポーネントは前記ウエルの閉塞端を特定する前記多層基板の内部層に形成されていることを特徴とする方法。