JPH03120855A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH03120855A JPH03120855A JP26046189A JP26046189A JPH03120855A JP H03120855 A JPH03120855 A JP H03120855A JP 26046189 A JP26046189 A JP 26046189A JP 26046189 A JP26046189 A JP 26046189A JP H03120855 A JPH03120855 A JP H03120855A
- Authority
- JP
- Japan
- Prior art keywords
- package
- terminals
- recessions
- outer terminals
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 238000000034 method Methods 0.000 abstract description 5
- 229910000679 solder Inorganic materials 0.000 abstract description 4
- 238000005476 soldering Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract 3
- 230000035939 shock Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関し、特にパッケージの
形状に関する。
形状に関する。
従来、この種の半導体集積回路装置（ＩＣ）は、外部リ
ードがパッケージ外部に突き出てるもの（ＤＩＰ、ＱＵ
ＩＰ、ＱＦＰ、ＰＬＣＣ。
ードがパッケージ外部に突き出てるもの（ＤＩＰ、ＱＵ
ＩＰ、ＱＦＰ、ＰＬＣＣ。
ＳＯＰ、ＰＧＡ、ＺＩＰ等）やパッケージ表面に端子バ
タンか組み込まれているもの（ＬＣＣ等）がある。
タンか組み込まれているもの（ＬＣＣ等）がある。
上述した従来のＩＣは、パッケージ形状よりも外部リー
ドが飛び出した形になっており、ＩＣの製造工程におい
て、外部リードが変形したり、外部リードに傷がはいっ
たりする危険がある。
ドが飛び出した形になっており、ＩＣの製造工程におい
て、外部リードが変形したり、外部リードに傷がはいっ
たりする危険がある。
又、特に表面実装タイプのＩＣは、ユーザの実装方法と
の関連もあり、外部リードの変形（特に平坦性）の規格
について、厳しい要求がある。
の関連もあり、外部リードの変形（特に平坦性）の規格
について、厳しい要求がある。
この要求に対し、従来の外部リードがパッケージ外形よ
りも露出したＩＣでは対応しづらく、製造工程及び物流
での管理が複雑になるという欠点がある。
りも露出したＩＣでは対応しづらく、製造工程及び物流
での管理が複雑になるという欠点がある。
本発明のＩＣは、パッケージに外部端子用の凹部を有し
、その中に外部端子を有している。
、その中に外部端子を有している。
次に、本発明について図面を参照し−で説明する。
第１図（ａ）及び（ｂ）はそれぞれ本発明の〜実施例の
上面図及び縦断面図である。
上面図及び縦断面図である。
第２図（ａ）、（ｂ）は本発明のＩＣの実装方法を説明
するための図である。
するための図である。
パッケージ１に凹部８（くぼみ）を有し、その底面にチ
ップ２から引き出された外部端子（バタン）４を設け、
その上からハンダ層５を形成している。従って外部端子
がパッケージ外部にはみだすことはない。
ップ２から引き出された外部端子（バタン）４を設け、
その上からハンダ層５を形成している。従って外部端子
がパッケージ外部にはみだすことはない。
次にその実装方法を説明する。
第２図（ａ）に示すように、基板６に基板側端子７の様
な突状の端子を設ける。これにより、第２図（ｂ）に示
す様に基板側端子７にＩＣの凹部８を被せる様に載せ、
簡単な位置決めを行なう。
な突状の端子を設ける。これにより、第２図（ｂ）に示
す様に基板側端子７にＩＣの凹部８を被せる様に載せ、
簡単な位置決めを行なう。
この状態でハンダ槽の中を通過させる事によりハンダ着
けを行なう。
けを行なう。
以上説明した様に本発明はパッケージに凹部を設け、そ
の中に外部端子を有する事により、外部端子がパッケー
ジからはみだしていないので、外部からのＷｆ撃から外
部端子を保護し、外部端子の変形又は外傷等を防ぐこと
ができる効果がある。
の中に外部端子を有する事により、外部端子がパッケー
ジからはみだしていないので、外部からのＷｆ撃から外
部端子を保護し、外部端子の変形又は外傷等を防ぐこと
ができる効果がある。
第１図（ａ＞及び（ｂ）は本発明の一実施例の上面図及
び縦断面図、第２図（ａ）及び（ｂ）は本発明ＩＣの実
装方法の説明をするための図である。 １・・・パッケージ、２・・・チップ、３・・・リード
、４・・・外部端子（パタン）、５・・・ハンダ層、６
・・・基板、７・・・基板側端子、８・・・凹部。
び縦断面図、第２図（ａ）及び（ｂ）は本発明ＩＣの実
装方法の説明をするための図である。 １・・・パッケージ、２・・・チップ、３・・・リード
、４・・・外部端子（パタン）、５・・・ハンダ層、６
・・・基板、７・・・基板側端子、８・・・凹部。
Claims (1)
- パッケージに凹部を設け、その凹部の中に外部端子を有
する事を特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26046189A JPH03120855A (ja) | 1989-10-04 | 1989-10-04 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26046189A JPH03120855A (ja) | 1989-10-04 | 1989-10-04 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03120855A true JPH03120855A (ja) | 1991-05-23 |
Family
ID=17348272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26046189A Pending JPH03120855A (ja) | 1989-10-04 | 1989-10-04 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03120855A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0817267A1 (en) * | 1994-03-11 | 1998-01-07 | The Panda Project | Semiconductor package having pins connected to inner layers of multilayer structure |
-
1989
- 1989-10-04 JP JP26046189A patent/JPH03120855A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0817267A1 (en) * | 1994-03-11 | 1998-01-07 | The Panda Project | Semiconductor package having pins connected to inner layers of multilayer structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5561328A (en) | Photo-definable template for semiconductor chip alignment | |
| EP1460888A1 (en) | Low-profile electronic circuit module and method for manufacturing the same | |
| US20040113251A1 (en) | Semiconductor chip package with a package substrate and a lid cover | |
| JPH03120855A (ja) | 半導体集積回路装置 | |
| JPH02301182A (ja) | 薄型実装構造の回路基板 | |
| KR960035997A (ko) | 반도체 패키지 및 그 제조방법 | |
| KR20020021102A (ko) | 모듈 카드 및 그 제조 방법 | |
| JP2866465B2 (ja) | 電子部品 | |
| EP0036907B1 (en) | Multi-lead plug-in type package for circuit element | |
| JPH05259372A (ja) | ハイブリッドｉｃ | |
| KR100386636B1 (ko) | 반도체 패키지용 인쇄회로기판의 제조방법 | |
| KR100233864B1 (ko) | 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성방법 | |
| JPS60254646A (ja) | 半導体装置 | |
| KR19990065599A (ko) | 반도체 패키지와 그 제조방법 및 그 적층방법 | |
| JPH0582948A (ja) | プリント基板 | |
| JPS63258048A (ja) | 半導体装置 | |
| KR100671048B1 (ko) | 회로기판용 표면실장부품 및 그 제조방법 | |
| KR100381840B1 (ko) | 반도체패키지의저면으로솔더볼이융착된리드프레임제조방법 | |
| JPH01161707A (ja) | チップ部品 | |
| JP2938010B1 (ja) | 半導体装置実装位置決め治具及び半導体装置の実装位置決め方法 | |
| KR100331069B1 (ko) | 반도체 패키지의 저면으로 입출력 단자가 배열되는 리드프레임 제조방법 | |
| JP2004327912A (ja) | 半導体パッケージおよび半導体装置 | |
| JPH10178044A (ja) | 半導体装置およびその製造方法 | |
| JPH10284673A (ja) | 半導体素子の薄型実装基板 | |
| JP2567987B2 (ja) | 半導体集積回路 |