JPH10284673A - 半導体素子の薄型実装基板 - Google Patents

Abstract

(57)【要約】 【課題】 基板上に実装する半導体素子が係合する凹部
を設けることによって、どのような種類のパッケージ半
導体素子を実装する場合でも、基板の薄型を実現するこ
とができ、半導体素子のリード端子の足曲げ加工も一切
必要としない。 【解決手段】 側面から水平方向に突出するリード端子
１１を備えた半導体素子１０を実装する基板２０の表面
に、半導体素子１０の底部が係合する凹部２１を備え、
凹部２１の深さｈ２が、半導体素子１０の底面からリー
ド端子までの高さ方向の距離ｈ１とほぼ等しい長さに形
成され、凹部２１に係合した半導体素子１０のリード端
子１１が、基板表面に面接触するように構成してある。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、側面から水平方向
に突出するリード端子を備えた表面実装型の半導体素子
を実装する基板に関し、特に、実装する半導体素子が係
合する凹部を設けることによって、基板の薄型を実現す
るとともに、半導体素子のリード端子の足曲げ加工を不
要とする半導体素子の薄型実装基板に関する。

【０００２】

【従来の技術】これまで、表面実装型の半導体素子とし
ては、パッケージタイプの半導体素子が広く採用されて
いる。このパッケージタイプの半導体素子は、半導体素
子の実装技術上に最も難しい半導体チップと外部引き出
しリードとの接続が完了した状態で、素子全体がパッケ
ージによって保護されている。このため、半導体素子の
取扱い上や使用中の信頼性が高く、しかも安価で製造で
きることから、最も安全かつ低コストで民生用及び産業
用として広範囲に使用されている。

【０００３】このような表面実装型の半導体素子には、
例えば、ミニフラットとも呼ばれるパッケージの側面二
方向から端子が出るＳＯＰ（Small Outline Package
）や、フラットパッケージとも呼ばれるパッケージの
側面四方向から端子が出されるＱＦＰ（Quad Flat Pack
age ）、あるいは、チップキャリア等があり、それぞれ
半導体素子のパッケージ側面から水平方向に突出するリ
ード端子を備えた構成となっている。

【０００４】図４は、このような表面実装型のパッケー
ジタイプの半導体素子を基板に実装する場合の従来例を
示しており、半導体素子を実装した状態の基板の断面正
面図である。

【０００５】この図に示すように、従来、表面実装型の
半導体素子１００を基板２００に実装する場合、まず、
パッケージ側面の二方向又は四方向から水平に突出して
いるリード端子１０１を、実装する基板２００の表面側
に向けて折り曲げ、Ｇｕｌｌ−Ｗｉｎｇ形といわれるク
ランク形状に足曲げ加工する。そして、この状態で半導
体素子１００を基板上に搭載し、足曲げ加工したリード
端子１０１を、基板表面の図示しない配線パターン等に
はんだ付けして接続していた。

【０００６】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体素子の基板への実装方法では、実装後
の半導体素子の実装高は、その半導体素子自体の厚さよ
り低くすることができなかった。

【０００７】すなわち、このような従来の半導体実装技
術においては、図４に示すように、基板２００の表面上
に半導体素子１００を搭載するようにしているので、半
導体素子１００を基板２００に実装すれば、その実装高
は、必ず半導体素子自体の厚みと同じかそれ以上にな
る。

【０００８】例えば、半導体素子の厚みは、ＳＯＰで通
常約３〜４ｍｍ程度、また、ＱＦＰでは約２．７〜４．
５ｍｍ程度あり、基板に実装した場合、必ずこの半導体
素子自体の厚みが実装高として必要となる。このため、
半導体実装基板の薄型化を図ろうとしても、この半導体
素子の厚みによる限界があり、高密度実装の向上を図る
上での制約となっていた。

【０００９】また、このような従来の表面実装型の半導
体素子では、素子の側面から水平に突出したリード端子
を、上述したように実装する基板表面側に向けて折り曲
げ、クランク形状に加工する足曲げ加工の工程が必要で
あった。

【００１０】このため、この足曲げ加工が煩雑で、コス
ト高の原因となっていた。また、この足曲げ加工は、半
導体素子を基板上に実装する工程とは別の工程で行なわ
れることから、半導体素子の表面実装作業全体の効率化
を阻害する原因ともなっていた。

【００１１】ここで、特開平４−１５８５５５号公報に
は、ガラスエポキシ基板上に段階的に凹部を形成し、こ
の凹部に半導体ＩＣベレットを搭載して樹脂を充填する
ことにより、半導体ＩＣベレットの実装高を基板表面と
同じ高さとなるようにしたチップキャリア型半導体装置
が提案されている。

【００１２】しかし、この特開平４−１５８５５５号公
報記載の装置は、チップ部品をワイヤボンディング等に
よって基板に実装するものであり、上述したパッケージ
タイプの半導体素子を実装する場合には適用することは
できなかった。

【００１３】また、チップ部品に関するものであること
から、パッケージ半導体におけるリード端子の足曲げ工
程の煩雑さを解消するという問題自体も存在せず、上述
した従来のパッケージタイプの半導体素子が有する課題
とは関係がなかった。

【００１４】一方、特開平４−３０７７９０号公報に
は、絶縁基板上に形成したＩＣパッケージを落とし込む
穴の端面に、ＩＣパッケージの端子に対応する位置に端
面スルーホールを形成して、ＩＣパッケージの落下防止
と、はんだ接続後の強度の向上を図る混成集積回路装置
が提案されている。

【００１５】しかしながら、この装置では、ＩＣパッケ
ージの端子は、足曲げ工程により折曲げ加工されている
ことが前提となっており、従来のパッケージ半導体にお
けるリード端子の足曲げ工程の煩雑さを解消するもので
はなく、またそのような技術思想も存在していなかっ
た。

【００１６】なお、これまで、このような表面実装形の
パッケージ半導体素子をさらに薄型化したパッケージ素
子として、ＴＳＯＰ（Thin Small Outline Padkage）
や、ＴＱＦＰ（Thin Quad Flat Padkage）が開発されて
いる。

【００１７】このような薄型パッケージ素子では、例え
ばＴＳＯＰの場合、パッケージ全体の厚みが約０．８〜
１．２ｍｍ程度、ＴＱＦＰの場合は、約１．０〜１．２
ｍｍ程度となっており、実装後の高さを、通常のＳＯ
Ｐ，ＱＦＰと比較して半分以下の高さとすることが可能
である。

【００１８】しかし、このような薄型パッケージは、未
だすべての半導体素子に対応されてはおらず、特定部品
に限られており、半導体素子のすべてが薄型のパッケー
ジに対応できてはいなかった。また、この薄型パッケー
ジにおいては、依然としてリード端子についは足曲げ加
工が必要とされており、この加工の煩雑さについては従
来と同様の問題を有している。

【００１９】本発明は、このような従来の技術が有する
問題を解決するために提案されたものであり、基板上に
実装する半導体素子が係合する凹部を設けることによっ
て、どのような種類のパッケージ半導体素子を実装する
場合でも、基板の薄型を実現することができるととも
に、半導体素子のリード端子の足曲げ加工も一切必要と
しない半導体素子の薄型実装基板の提供を目的とする。

【００２０】

【課題を解決するための手段】上記目的を達成するため
本発明の請求項１記載の半導体素子の薄型実装基板は、
側面から水平方向に突出するリード端子を備えた半導体
素子を実装する基板であって、基板表面に前記半導体素
子の上部又は底部のいずれか一方が係合する凹部を備え
た構成としてある。

【００２１】このような構成からなる本発明の半導体素
子の薄型実装基板によれば、あらかじめ半導体素子を実
装する箇所に凹部を形成しておき、その部分に実装する
半導体素子をはめ込むような形で実装する。これによ
り、既存の半導体素子を薄型に改良することなく、簡易
かつ安価で半導体素子を基板に実装したときの高さを従
来より半減することができる。

【００２２】また、請求項２記載の半導体素子の薄型実
装基板は、前記凹部の深さが、前記半導体素子の上面又
は底面からリード端子までの高さ方向の距離とほぼ等し
い長さに形成され、当該凹部に係合した前記半導体素子
のリード端子が、基板表面に面接触する構成としてあ
る。

【００２３】このような構成からなる本発明の半導体素
子の薄型実装基板によれば、実装する半導体素子の端子
リードを折り曲げない状態で実装し、はんだ付けするこ
とが可能となり、端子リードの足曲げ加工を必要としな
い。これにより、半導体素子の実装工程において、足曲
げ工程を省略することができる。

【００２４】また、請求項３記載の半導体素子の薄型実
装基板は、前記凹部の深さが、前記半導体素子の上面又
は底面からリード端子までの高さ方向の距離よりやや長
い深さに形成され、当該凹部に係合した前記半導体素子
のリード端子が、基板表面に面接触するとともに、この
凹部及び半導体素子の寸法誤差を吸収する構成としてあ
る。

【００２５】さらに、請求項４記載の半導体素子の薄型
実装基板は、前記凹部の深さが、前記半導体素子の上面
又は底面からリード端子までの高さ方向の距離より、当
該リード端子の厚み分だけ深く形成された構成としてあ
る。

【００２６】このような構成からなる本発明の半導体素
子の薄型実装基板によれば、凹部に係合した半導体素子
の底面と凹部の間にわずかに隙間が生じ、凹部や半導体
素子等の寸法誤差があった場合でも、この誤差を吸収す
ることができる。しかも、この隙間がリード端子の厚み
とほぼ同じ大きさなので、リード端子が折れ曲がるよう
なこともなく基板表面に面接触させることができ、これ
によって、歩留まりよく半導体素子を実装することが可
能となる。

【００２７】

【発明の実施の形態】以下、本発明の半導体素子の薄型
実装基板の実施の形態について、図面を参照して説明す
る。図１は、本発明の一実施形態にかかる半導体素子の
薄型実装基板に実装される半導体素子と、この半導体素
子が実装される基板を示す実装前の状態の断面正面図で
あり、図２は、同じく実装した状態の断面正面図、図３
は、同じく実装した状態の断面斜視図である。

【００２８】これらの図に示すよう、本実施形態の半導
体素子の薄型実装基板は、半導体素子１０を表面実装す
る基板２０に関するものである。ここで、本実施形態で
実装される半導体素子１０は、素子側面から水平方向に
突出するリード端子を備えたパッケージタイプの半導体
素子で、素子側面の二方向からリード端子が突出するも
のや、素子側面の四方向からリード端子が突出するもの
で、例えば、ＳＯＰ，ＱＦＰ，チップキャリア等があ
る。以下、本実施形態では、素子側面の四方向からリー
ド端子が突出するＱＦＰを実装する場合を例にとって説
明する。

【００２９】基板２０の表面には、半導体素子１０を実
装する箇所に、あらかじめ半導体素子１０の底部が係合
する凹部２１が形成してある。この凹部２１は、深さ
が、半導体素子１０の底面からリード端子１１までの高
さ方向の距離とほぼ等しい長さに形成されている。すな
わち、図１に示すように、凹部２１のｈ２の長さが、半
導体素子１０のｈ１の長さとほぼ同じとなるように形成
してある。

【００３０】これにより、この凹部２１に半導体素子１
０の底部をはめ込むような形で実装することにより、半
導体素子１０の実装後の高さが半導体素子１０の厚みの
ほぼ半分となる。例えば、半導体素子１０の厚みが２．
７ｍｍのＱＦＰであれば、凹部２１の深さも２．７ｍｍ
に形成することにより、実装後の半導体素子１０の実装
高は約１．３５ｍｍとなり、薄型パッケージなみの高さ
とすることができる。

【００３１】さらに、凹部２１の深さｈ２を、が半導体
素子１０の底面からリード端子１１までの高さ方向の距
離ｈ１とほぼ等しい長さに形成してあるので、リード端
子１１が水平方向に突出したままの状態で基板２０に実
装でき、かつ、そのままの状態でリード端子１１が基板
２０の表面に面接触するようになっている。

【００３２】これにより、本実施形態の基板２０に実装
する半導体素子１０は、端子リード１１の足曲げ工程が
不要となり、半導体素子１０をそのままの状態で凹部２
１に係合させるだけではんだ付けすることができ、基板
２０への実装を完了することができる。

【００３３】なお、凹部２１の深さｈ２を半導体素子１
０の底面からリード端子１１までの距離ｈ１とほぼ等し
い長さとすることで、凹部２１に係合した半導体素子１
０の底面が凹部２１の底面に搭載された状態で保持され
るので、リード端子１１が折れ曲がるようなことはな
く、確実に基板１０側との接続が確保できる。

【００３４】ここで、この凹部２１の深さｈ２を、半導
体素子１０の底面からリード端子１１までの高さ方向の
距離ｈ１よりやや長い深さに形成することもできる。例
えば、凹部２１の深さｈ２を、半導体素子の底面からリ
ード端子１１までの高さ方向の距離ｈ１より、リード端
１１の厚み分、具体的には０．１０ｍｍ〜０．２５ｍｍ
程度大きい深さに形成するようにしてもよい。

【００３５】このようにすると、凹部２１に係合した半
導体素子１０の底面と凹部２１の間にわずかに隙間が生
じ、凹部２１や半導体素子１０等の寸法誤差があった場
合でも、この誤差を吸収することができる。しかも、こ
の隙間がリード端子１１の厚みとほぼ同じ大きさなの
で、例えば、半導体素子１０に力が加わっても、リード
端子１１が折れ曲がるようなこともなく基板表面に面接
触させることができ、これによって、歩留まりよく半導
体素子１０を実装することが可能となる。

【００３６】このように本実施形態の半導体素子の薄型
実装基板によれば、あらかじめ半導体素子１０を実装す
る箇所に凹部２１を形成しておき、その凹部２１に半導
体素子１０の底部をはめ込むような形で実装する。これ
により、既存の半導体素子を薄型に改良することなく、
あらゆる種類の半導体素子を基板に実装したときに、そ
の実装高を半減することができる。

【００３７】また、本実施形態の半導体素子の薄型実装
基板によれば、実装する半導体素子１０の端子リード１
１を曲げない状態で実装し、はんだ付けすることが可能
となり、端子リード１１の足曲げ加工を必要としない。
これにより、半導体素子の実装工程において、足曲げ工
程を省略することができ、半導体素子の組み立てに要す
る日程を短縮することができる。

【００３８】なお、本実施形態では、凹部２１の深さを
半導体素子１０の底面からリード端子１１までの距離と
ほぼ等しい長さに形成してあるが、これを上面からリー
ド端子１１までの距離とほぼ等しく形成するようにして
もよい。この場合には、半導体素子１０の上部側を凹部
２１に係合させて実装することになる。

【００３９】このようにすることは、リード端子１１の
突出位置が半導体素子１０の側面の中央にないときに特
に有効であり、半導体素子１０の上面又は底面のうち、
リード端子１１までの距離が長い方に合わせて凹部２１
の深さを設定し、半導体素子１０を、これに対応する上
面又は底面側を凹部２１に係合させて実装する。従っ
て、リード端１１が半導体素子１０の側面中央から突出
している場合には、底面からの距離と同じになるので、
特に必要ない。

【００４０】また、上述した半導体素子１０は、ＱＦＰ
の場合を例にとって説明してあるが、これ以外にも、例
えばＳＯＰやチップキャリア等、種々の表面実装型の半
導体素子にも適用することが可能である。

【００４１】

【発明の効果】以上説明したように本発明の半導体素子
の薄型実装基板によれば、基板上に実装する半導体素子
が係合する凹部を設けることによって、どのような種類
のパッケージ半導体素子を実装する場合でも、基板の薄
型を実現することができるとともに、半導体素子のリー
ド端子の足曲げ加工も一切必要とすることなく、容易に
半導体素子を実装することができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態にかかる半導体素子の薄
型実装基板に実装される半導体素子と、この半導体素子
が実装される基板を示す実装前の状態の断面正面図であ
る。

【図２】本発明の一実施の形態にかかる半導体素子の薄
型実装基板に実装される半導体素子と、この半導体素子
が実装される基板を示す実装状態の断面正面図である。

【図３】本発明の一実施の形態にかかる半導体素子の薄
型実装基板に実装される半導体素子と、この半導体素子
が実装される基板を示す実装状態の断面斜視図である。

【図４】従来の半導体素子の実装基板を示す実装状態の
断面正面図である。

【符号の説明】

１０ 半導体素子 １１ リード端子 ２０ 基板 ２１ リード端子

Claims (4)

【特許請求の範囲】
1. 【請求項１】 側面から水平方向に突出するリード端子
   を備えた半導体素子を実装する基板であって、 基板表面に前記半導体素子の上部又は底部のいずれか一
   方が係合する凹部を備えたことを特徴とする半導体素子
   の薄型実装基板。
2. 【請求項２】 前記凹部の深さが、前記半導体素子の上
   面又は底面からリード端子までの高さ方向の距離とほぼ
   等しい長さに形成され、当該凹部に係合した前記半導体
   素子のリード端子が、基板表面に面接触する請求項１記
   載の半導体素子の薄型実装基板。
3. 【請求項３】 前記凹部の深さが、前記半導体素子の上
   面又は底面からリード端子までの高さ方向の距離よりや
   や長い深さに形成され、当該凹部に係合した前記半導体
   素子のリード端子が、基板表面に面接触するとともに、
   この凹部及び半導体素子の寸法誤差を吸収する請求項１
   記載の半導体素子の薄型実装基板。
4. 【請求項４】 前記凹部の深さが、前記半導体素子の上
   面又は底面からリード端子までの高さ方向の距離より、
   当該リード端子の厚み分だけ深く形成された請求項３記
   載の半導体素子の薄型実装基板。